JP7388020B2 - 絶縁ゲート型半導体装置 - Google Patents

絶縁ゲート型半導体装置 Download PDF

Info

Publication number
JP7388020B2
JP7388020B2 JP2019129266A JP2019129266A JP7388020B2 JP 7388020 B2 JP7388020 B2 JP 7388020B2 JP 2019129266 A JP2019129266 A JP 2019129266A JP 2019129266 A JP2019129266 A JP 2019129266A JP 7388020 B2 JP7388020 B2 JP 7388020B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
insulated gate
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019129266A
Other languages
English (en)
Other versions
JP2021015875A (ja
Inventor
豊 寺尾
健志 藤井
隆之 広瀬
英徳 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019129266A priority Critical patent/JP7388020B2/ja
Publication of JP2021015875A publication Critical patent/JP2021015875A/ja
Application granted granted Critical
Publication of JP7388020B2 publication Critical patent/JP7388020B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、炭化ケイ素(SiC)を用いた絶縁ゲート型半導体装置に関する。
特許文献1は、SiCを用いたMOS電界効果トランジスタ(MOSFET)のゲート絶縁膜として、燐(P)を添加したシリコン酸化膜(PSG膜)からなる極性絶縁層と、シリコン酸化膜(SiO膜)からなる非極性絶縁層との積層構造を開示する。下層側に極性絶縁層を配置することにより、界面準位密度(Dit)等の界面準位を低減し、チャネル移動度を向上させている。また、上層側に非極性絶縁層を配置することにより、ゲート閾値の安定性を向上させ、ゲート絶縁膜の信頼性を向上させている。
しかしながら、上層側の非極性絶縁層を形成後の熱処理により、下層側の極性絶縁層に含まれるPが非極性絶縁層中に拡散するため、ゲート絶縁膜の信頼性を確保することができないという課題がある。
米国特許出願公開第2014/0077227号明細書
上記課題に鑑み、本発明は、SiCを用いた絶縁ゲート型(MIS型)半導体装置の表面移動度を向上させつつ、ゲート絶縁膜やキャパシタ絶縁膜として機能する誘電体層の信頼性を確保することができる絶縁ゲート型半導体装置を提供することを目的とする。
本発明の一態様は、(a)炭化ケイ素からなる半導体基体と、(b)半導体基体の表面層に接し、不純物が添加された第1絶縁層と、(c)第1絶縁層上に配置され、アルカリ土類金属フッ化物からなる第2絶縁層と、(d)第2絶縁層上に配置されたノンドープの第3絶縁層と、(e)第3絶縁層上に配置され、表面層の表面電位を静電的に制御する制御電極とを備える絶縁ゲート型半導体装置であることを要旨とする。
本発明によれば、SiCを用いたMIS型半導体装置の表面移動度を向上させつつ、ゲート絶縁膜やキャパシタ絶縁膜として機能する誘電体層の信頼性を確保することができる絶縁ゲート型半導体装置を提供することができる。
本発明の第1実施形態に係る絶縁ゲート型半導体装置の断面図である。 第1実施形態に係る絶縁ゲート型半導体装置の製造方法の工程断面図である。 第1実施形態に係る絶縁ゲート型半導体装置の製造方法の図2に引き続く工程断面図である。 第1実施形態に係る絶縁ゲート型半導体装置の製造方法の図3に引き続く工程断面図である。 本発明の第2実施形態に係る絶縁ゲート型半導体装置の断面図である。 第2実施形態に係る絶縁ゲート型半導体装置の製造方法の工程断面図である。 第2実施形態に係る絶縁ゲート型半導体装置の製造方法の図6に引き続く工程断面図である。 第2実施形態に係る絶縁ゲート型半導体装置の製造方法の図7に引き続く工程断面図である。 第2実施形態に係る絶縁ゲート型半導体装置の製造方法の図8に引き続く工程断面図である。 第2実施形態に係る絶縁ゲート型半導体装置の製造方法の図9に引き続く工程断面図である。 第2実施形態に係る絶縁ゲート型半導体装置の製造方法の図10に引き続く工程断面図である。 その他の実施形態に係る絶縁ゲート型半導体装置の断面図である。 その他の実施形態に係る絶縁ゲート型半導体装置の他の断面図である。
以下において、図面を参照して本発明の第1及び第2実施形態を説明する。以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
本明細書の「絶縁ゲート型半導体装置」は、第1実施形態で例示するようにMOSキャパシタやMISキャパシタ等の受動素子を含み、更に第2実施形態で例示するようにMIS型のトランジスタ等の能動素子を含む概念である。本明細書の「絶縁ゲート型半導体装置」は、個別デバイス(ディスクリートデバイス)の他、半導体集積回路等の複数の要素素子が集積化された半導体装置であっても構わない。
絶縁ゲート型半導体装置が能動素子の場合の「第1主電極領域」とは、電界効果トランジスタ(FET)や静電誘導トランジスタ(SIT)においてソース領域又はドレイン領域のいずれか一方となる半導体領域を意味する。絶縁ゲート型バイポーラトランジスタ(IGBT)においてはエミッタ領域又はコレクタ領域のいずれか一方となる半導体領域を意味する。また、静電誘導サイリスタ(SIサイリスタ)やゲートターンオフサイリスタ(GTO)においてはアノード領域又はカソード領域のいずれか一方となる半導体領域を意味する。「第2主電極領域」とは、FETやSITにおいては上記第1主電極領域とはならないソース領域又はドレイン領域のいずれか一方となる半導体領域を意味する。IGBTにおいては上記第1主電極領域とはならないエミッタ領域又はコレクタ領域のいずれか一方となる領域を意味する。SIサイリスタやGTOにおいては上記第1主電極領域とはならないアノード領域又はカソード領域のいずれか一方となる領域を意味する。このように、「第1主電極領域」がソース領域であれば、「第2主電極領域」はドレイン領域を意味する。「第1主電極領域」がエミッタ領域であれば、「第2主電極領域」はコレクタ領域を意味する。「第1主電極領域」がアノード領域であれば、「第2主電極領域」はカソード領域を意味する。バイアス関係を交換すれば、MISFET等の場合、「第1主電極領域」の機能と「第2主電極領域」の機能を交換可能である。更に、本明細書において単に「主電極領域」と記載する場合は、第1主電極領域又は第2主電極領域のいずれか一方を包括的に意味する。
また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、対象を90°回転して観察すれば上下は左右に変換して読まれ、180°回転して観察すれば上下は反転して読まれることは勿論である。
また、以下の説明では、第1導電型がn型、第2導電型がp型の場合について例示的に説明する。しかし、導電型を逆の関係に選択して、第1導電型をp型、第2導電型をn型としても構わない。また、「n」や「p」に付す「+」や「-」は、「+」及び「-」が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い(換言すれば、比抵抗が低い又は高い)半導体領域であることを意味する。但し、同じ「n」と「n」とが付された半導体領域であっても、それぞれの半導体領域の不純物濃度(比抵抗)が厳密に同じであることを意味するものではない。
(第1実施形態)
<MISキャパシタ>
本発明の第1実施形態に係る絶縁ゲート型半導体装置が、受動素子であるMISキャパシタを含む場合を説明する。第1実施形態に係る絶縁ゲート型半導体装置に含まれるMISキャパシタは、図1に示すように、SiCからなる半導体基体1と、半導体基体1の表面層上に配置された誘電体層(キャパシタ絶縁膜)2と、誘電体層2の上面に配置された制御電極3を備える。
第1実施形態に係る絶縁ゲート型半導体装置の半導体基体1は、第1導電型(n型)のSiCからなる単層の半導体基板(SiC基板)であるので、「半導体基体1の表面層」もSiC基板自体である。後述する第2の実施形態に係る絶縁ゲート型半導体装置のように、半導体基体が複合層からなる場合は、「表面層」とその下層の半導体層の導電型が異なる場合もあり得る。
半導体基体1は、例えば、n型やn型のSiCからなる半導体基板(SiCウェハ)自体であってもよく、半導体基板上にエピタキシャル成長したn型(i型)、n型やn型のエピタキシャル成長層の少なくとも一部であってもよい。或いは、半導体基板又はエピタキシャル成長層の上部にn型不純物元素を添加することで設けられたn型(i型)、n型やn型の半導体領域の少なくとも一部であってもよい。更に、半導体基体1は、半導体基板又はエピタキシャル成長層の上部にp型不純物元素を添加することで設けられたpウェルの上部にn型不純物元素を添加することで設けられたn型やn型の半導体領域であってもよい。更に、半導体基体1は、第2導電型(p型(i型)、p型やp型)であってもよい。このように第1実施形態に係る絶縁ゲート型半導体装置の半導体基体1の表面層は、第1電型であっても第2導電型であっても構わない。
誘電体層2は、半導体基体1上に配置され、半導体基体1と接する第1絶縁層(不純物添加絶縁膜)21と、第1絶縁層21上に配置された第2絶縁層(拡散防止絶縁膜)22と、第2絶縁層22上に配置された第3絶縁層(ノンドープ絶縁膜)23を備える。
第1絶縁層21は、例えば2nm~10nm程度の膜厚を有する。第1絶縁層21は、シリコン(Si)、炭素(C)、酸素(O)、窒素(N)以外の元素が不純物として意図的に添加された誘電体膜で構成されている。第1絶縁層21は、例えば硼素(B)、燐(P)、バリウム(Ba)から選ばれる元素を、不純物として少なくとも1種類以上含む。第1絶縁層21に添加される不純物の含有濃度は、例えば5×1020cm-3~5×1021cm-3程度である。例えば、第1絶縁層21は、Pを添加したシリコン酸化膜(PSG)、Bを添加したシリコン酸化膜(BSG)、B及びPを添加したシリコン酸化膜(BPSG)であってよい。第1絶縁層21は、B、P又はBa等の不純物を含むことにより、第1絶縁層21と半導体基体1との界面における界面準位を抑制し、表面移動度を向上させる機能を有し得る。
第2絶縁層22は、例えば2nm~10nm程度の膜厚を有する。第2絶縁層22は、第1絶縁層21よりも薄くてもよく、第1絶縁層21よりも厚くてもよく、第1絶縁層21と同じ厚さであってもよい。第2絶縁層22は、フッ化マグネシウム(MaF)、フッ化カルシウム(CaF)、フッ化バリウム(BaF)、フッ化ストロンチウム(SrF)等のアルカリ土類金属フッ化物を含む誘電体膜で構成されている。
第2絶縁層22は、第3絶縁層23の形成後の熱処理時等における、第1絶縁層21に含まれる不純物の第3絶縁層23への拡散を防止する機能を有し得る。即ち、第1絶縁層21に含まれるB、P又はBa等の不純物は、SiO中の非架橋酸素等の原子レベルの構造欠陥(拡散サイト)を介して拡散すると考えられる。これに対して、アルカリ土類金属フッ化物は、SiOのような拡散サイトを持たないため、B、P又はBa等の不純物の拡散を防止する機能を有すると考えられる。
第3絶縁層23は、例えば30nm~100nm程度の膜厚を有する。第3絶縁層23は、第1絶縁層21及び第2絶縁層22のそれぞれよりも厚くてよい。第3絶縁層23は、不純物が意図的に添加されていないノンドープの誘電体膜で構成されている。第3絶縁層23は、誘電体層2の耐圧を確保する機能を有し得る。第3絶縁層23としては、例えばNSG(Nondoped Silicate Glass)やHTO(High-Temperature Oxidation)膜などの、燐(P)や硼素(B)等の不純物を含まないノンドープのシリコン酸化膜(SiO膜)が使用可能である。更に、第3絶縁層23としては、ノンドープのマグネシウム酸化物(MgO)膜、イットリウム酸化物(Y)膜、ハフニウム酸化物(HfO)膜、ジルコニウム酸化物(ZrO)膜、タンタル酸化物(Ta)膜、ビスマス酸化物(Bi)膜も使用可能である。更に、第3絶縁層23としては、ノンドープのシリコン酸窒化(SiON)膜、ストロンチウム酸化物(SrO)膜、シリコン窒化物(Si)膜、アルミニウム酸化物(Al)膜も使用可能である。更に、第3絶縁層23としては、上述したこれらのノンドープの単層膜のいくつかを選択し、複数を積層したノンドープの複合膜等からなる誘電体膜も使用可能である。
制御電極3は、誘電体層2を介して、半導体基体1の表面層の表面電位を静電的に制御する。制御電極3の材料としては、例えばアルミニウム(Al)、タングステン(W)、モリブデン(Mo)、チタン(Ti)、ニッケル(Ni)等の金属や、不純物元素を添加した多結晶シリコン(ドープドポリシリコン)、W、Mo、Ti等のシリサイドが使用可能である。更に、制御電極3の材料として、ドープドポリシリコンとシリサイドとの複合膜であるポリサイドを使用してもよい。
第1実施形態に係る絶縁ゲート型半導体装置によれば、SiCからなる半導体基体1上に設けるキャパシタ絶縁膜として機能する誘電体層2を、第1絶縁層21、第2絶縁層22及び第3絶縁層23を含む積層構造としている。そして、半導体基体1に接する第1絶縁層21が、不純物が添加された誘電体膜であるため、半導体基体1の界面準位密度(Dit)として電気的に評価される、表面層と誘電体層2との界面またはその近傍における単位面積あたりのキャリアトラップ数を低減することができ、表面移動度を向上させることができる。
更に、第3絶縁層23がノンドープの誘電体膜であるため、誘電体層2の絶縁耐圧を確保すると共に、MISキャパシタの表面電位やフラットバンド電圧(Vfb)の変動を抑制することができるので、誘電体層2の信頼性を向上させることができる。
更に、第1絶縁層21と第3絶縁層23との間に挟まれたアルカリ土類金属フッ化物からなる第2絶縁層22により、第1絶縁層21に含まれる不純物の第3絶縁層23への拡散を防止することができるため、誘電体層2の信頼性を確保することができる。したがって、第1実施形態に係る絶縁ゲート型半導体装置の表面移動度の向上と、誘電体層2の信頼性とを両立することができる。
ここで、第2絶縁層22の材料として、アルカリ土類金属フッ化物の代わりに、窒化物を用いた場合を考える。窒化物のバンドギャップは、例えばSiのバンドギャップが5~5.5eVであるように、SiOのバンドギャップ(9eV弱)に比べて小さい。このため、B又はP等の不純物が添加された第1絶縁層21の膜厚が5nm以下と薄くなると、制御電極3に対する電圧印加時に、正孔又は電子が窒化物層の伝導帯、価電子帯にそれぞれトンネル効果で注入され易く、電荷捕獲によりトランジスタの閾値電圧をシフトさせてしまう。これに対して、アルカリ土類金属フッ化物のバンドギャップは、BaFのバンドギャップが10eV弱であり、MgFのバンドギャップが12.8eVであるように、SiOのバンドギャップよりも大きい。このため、アルカリ土類金属フッ化物からなる第2絶縁層22を有することにより、電子又は正孔の電荷注入を低減し、ゲート閾値の安定性を向上させることができる。更に、アルカリ土類金属フッ化物は、窒化物よりもイオン性が強いため、B又はP等の不純物に対するバリア性をより強くできる。
<MISキャパシタの製造方法>
次に、図2~図4を参照しながら、第1実施形態に係る絶縁ゲート型半導体装置の製造方法の一例を、MISキャパシタに着目して説明する。なお、以下で説明する第1実施形態に係る絶縁ゲート型半導体装置の製造方法は一例であって、これ以外の種々の方法でも製造可能である。
まず、n型のSiCからなる半導体基体1(図1参照。)を用意する。半導体基体1としては、例えば昇華法、溶液法等により結晶成長された4H-SiCのバルク単結晶(インゴット)から(0001)基板((0001)面から0~8度オフで切り出されたウェハ(基板)が使用可能である。
次に、半導体基体1を酸素(O)ガス中で加熱することにより、半導体基体1の表面層の上面に、熱酸化膜を2nm~10nm程度の膜厚で形成する。次に、原料ガス又は固体拡散源を用いて、P、B等の不純物を熱酸化膜に添加し、拡散させることにより、図2に示すように、第1絶縁層21を形成する。第1絶縁層21がPSG膜の場合には、例えば熱酸化中にフォスフィン(PH)ガス等のPを含むドーピングガスを同時に流すか、熱酸化後にPを含むドーピングガスを流して、熱酸化膜に気相拡散すればよい。Pを含むドーピングガスとしてトリメチルフォスフェート(PO(OCH:TMOP)ガス等の有機金属系ガスを用いてもよく、液体のオキシ塩化燐(POCl)中に酸素ガス等をバブリングしたガスを用いてもよい。
第1絶縁層21がBPSG膜の場合には、例えば熱酸化中にPを含むドーピングガスとBを含むドーピングガスを同時に流すか、熱酸化後にPを含むドーピングガスとBを含むドーピングガスを流して熱酸化膜に気相拡散してもよい。Bを含むドーピングガスとしては、ジボラン(B)ガスやトリメトキシボラン(B(OCH:TMB)ガスを用いることができる。Bを含むドーピングガスとして液体の三臭化硼素(BBr)中に酸素ガス等をバブリングしたガスを用いてもよく、窒化硼素(BN)円盤のような固体拡散源を用いて熱拡散してもよい。
なお、熱酸化法及び気相拡散の代わりに、減圧化学気相成長(LPCVD)法等により、P、B等の不純物が添加された第1絶縁層21を直接堆積してもよい。第1絶縁層21のPSG膜をLPCVDで堆積する場合には、例えばモノシラン(SiH)ガス、水素(H)ガス等の原料ガスに加えPを含むドーピングガスを同時に流して堆積することができる。第1絶縁層21のBPSG膜をLPCVDで堆積する場合には、例えばSiHガス、Hガスの原料ガスに加え、Pを含むドーピングガスとBを含むドーピングガスを同時に用いることにより堆積できる。
第1絶縁層21をBaを含むSiOとする場合には、例えば半導体基体1表面にBa金属を原料とした真空加熱蒸着により0.1nm~1nm程度のBa薄膜を形成したあと、2nm~10nmのSiO膜を熱又はプラズマを用いた化学気相成長法(CVD法)、あるいはスパッタリングなどの物理気相堆積法(PVD法)を用いて形成し、10%~100%の酸素を含む雰囲気中で加熱すること第1絶縁層21を形成する。Ba薄膜の代わりに、酸化バリウム(BaO)又は炭酸バリウム(BaCO)のターゲット材料を用いたスパッタリング法でBaO膜、BaCO膜を形成してもよい。
堆積法によって第1絶縁層21を形成した後、必要に応じて、成膜後アニール(PDA)を行う。PDAは、例えば窒素(N)中、900℃~1000℃程度、30分~120分程度で行ってよい。
次に、図3に示すように、第1絶縁層21上に、MaF、CaF、BaF又はSrF等のアルカリ土類金属フッ化物からなる第2絶縁層22を2nm~10nm程度の膜厚で堆積する。2nm~10nm程度の第2絶縁層22を堆積する場合、真空蒸着法やスパッタリング法の他に、分子線エピタキシ(MBE)法や分子層エピタキシ(MLE)法等を用いてもよい。
次に、図4に示すように、LPCVD法等により、第2絶縁層22上に、不純物が意図的に添加されていない第3絶縁層(ノンドープ絶縁膜)23を30nm~100nm程度の膜厚で堆積する。この結果、第1絶縁層21、第2絶縁層22及び第3絶縁層23を含む誘電体層2が形成される。その後、PDAを、例えば窒素(N)中、900℃~1200℃の温度で、30分程度で行う。
次に、蒸着法又はスパッタリング法等により、第3絶縁層23の上面の全面にAl等の金属膜を堆積する。その後、金属膜上にフォトレジスト膜を塗布し、フォトリソグラフィ技術を用いてフォトレジスト膜をパターニングする。パターニングされたフォトレジスト膜をマスクとして用いて、反応性イオンエッチング(RIE)等のドライエッチング等により金属膜の一部を選択的に除去することにより、図1に示すように、ドット状の制御電極3を形成することで、MISキャパシタが完成する。
第1実施形態に係る絶縁ゲート型半導体装置の製造方法によれば、チャネル移動度が高く、キャパシタ絶縁膜として機能する誘電体層2の信頼性を確保することができるMISキャパシタを実現可能となる。
<第1実施形態の実施例>
第1実施形態に係る絶縁ゲート型半導体装置に含まれるMISキャパシタの実施例1~4及び比較例1~3を作製した。実施例1の作製方法は、まず、半導体基体1として、RCA洗浄、HF洗浄、乾燥後のSiC基板を用意した。次に、Oガス中で、1100℃~1500℃、酸素分圧を300Pa~1×10Paとして加熱し、SiC基板の上面(Si面)に熱酸化膜を3nm~7nmの膜厚で形成した。
次に、POCl、O、Nの混合ガスを用いて、900℃~1000℃、5分~15分で加熱して気相拡散を行い、5×1020cm-3~5×1021cm-3の含有濃度でPが添加された第1絶縁層21を形成した。その後、PDAを、N中で900℃~1000℃、30分~120分で行った。
次に、真空加熱蒸着により、第1絶縁層21が形成されたSiC基板を室温~200℃で加熱して、CaFからなる第2絶縁層22を3nm~10nmの膜厚で堆積した。次に、LPCVD法により、800℃、0.2Paで、SiHガス及びOガスを用いて、SiO膜からなる第3絶縁層23を堆積した。次に、PDAを、N中で1200℃、30分で行った。その後、真空加熱蒸着により、Alからなる制御電極3を形成した。
実施例2~4の作製方法は、実施例1の作製方法と基本的には同様である。実施例2は、第2絶縁層22がSrFからなる点が実施例1と異なる。実施例3は、第2絶縁層22がBaFからなる点が実施例1と異なる。実施例4は、第1絶縁層21にBを添加した点が実施例1と異なる。Bを添加する際には、B固体拡散源を用いて、Nガス又はNとOの混合ガスを用いて、900℃~1000℃、5分~15分で加熱した。
比較例1~3の作製方法は、実施例1の作製方法と基本的には同様である。比較例1は、第2絶縁層22を形成しない点が実施例1と異なる。比較例2は、第1絶縁層21に不純物を添加しない点が実施例1と異なる。比較例3は、第1絶縁層21を形成しない点が実施例1と異なる。
実施例1~4及び比較例1~3について、界面準位密度(Dit)、絶縁破壊電界及びフラットバンド電圧(Vfb)変動を測定した。測定結果を表1に示す。
Figure 0007388020000001
表1に示すように、実施例1~4は、界面準位密度が11乗台と低く、絶縁破壊電界が10MV/cm以下となり、Vfb変動が0.1V未満となった。一方、第2絶縁層22の無い比較例1は、界面準位密度が実施例1~4と同等に低いが、絶縁破壊電界が実施例1~4の約半分となり、Vfb変動は実施例1~4よりも大幅に悪化した。第1絶縁層21へ不純物を添加しない比較例2では、界面準位密度が実施例1~4よりも一桁悪化した。第1絶縁層21が無い比較例3では、界面準位密度が比較例2よりも更に悪化した。
(第2実施形態)
<MISFET>
本発明の第2実施形態に係る絶縁ゲート型半導体装置が、能動素子であるMISFETを含む場合を例示する。本発明の第2実施形態に係る絶縁ゲート型半導体装置に含まれるMISFETは、図5に示すように、半導体基体(41,42)上の誘電体層(ゲート絶縁膜)5と、誘電体層5上に配置された制御電極(ゲート電極)6とを備える。
第2実施形態に係る絶縁ゲート型半導体装置の半導体基体(41,42)は、第1導電型(n型)のSiCからなる半導体基板41と、半導体基板41上にエピタキシャル成長された第2導電型(p型)の半導体層(エピタキシャル成長層)42とで、構成されている。
半導体層42の上部には、半導体基板41よりも低比抵抗の第1導電型(n型)の第1主電極領域(ソース領域)43及び第2主電極領域(ドレイン領域)44が互いに離間して選択的に設けられている。半導体層42の上部には、ソース領域43に接して、半導体層42よりも低比抵抗の第2導電型(p型)のコンタクト領域45が選択的に設けられている。制御電極6は、誘電体層5を介して、半導体基体(41,42)の表面層である半導体層42の表面電位を静電的に制御することにより、半導体層42の表面に反転チャネルを形成する。即ち、半導体層42の一部は、ソース領域43とドレイン領域44の間に挟まれて反転チャネルが形成される「チャネル形成領域」として機能する。誘電体層5は、ソース領域43とドレイン領域44の間のチャネル形成領域上に設けられている。
誘電体層5は、半導体基体(41,42)上に配置され、半導体基体(41,42)の表面層である半導体層42と接する第1絶縁層(不純物添加絶縁膜)51と、第1絶縁層51上に配置された第2絶縁層(拡散防止絶縁膜)52と、第2絶縁層52上に配置された第3絶縁層(ノンドープ絶縁膜)53とを備える。誘電体層5を構成する第1絶縁層51、第2絶縁層52及び第3絶縁層53の厚さや材料は、第1実施形態で説明した誘電体層2を構成する第1絶縁層21、第2絶縁層22及び第3絶縁層23とそれぞれ同様であるので、重複した説明を省略する。
制御電極6は、第1実施形態で説明した制御電極3の材料と同様の金属、ドープドポリシリコン、シリサイド、ポリサイド等の高導電性材料からなる。ソース領域43上には、第1主電極(ソース電極)7が配置されている。ドレイン領域44上には、第2主電極(ドレイン電極)8が配置されている。ソース電極7及びドレイン電極8は、Al等の高導電性材料からなる。ソース領域43と第1主電極7との間、およびドレイン領域44と第2主電極8との間には、良好なオーミック接触をとるためにシリサイド層をさらに設けてもよい。
第2実施形態に係る絶縁ゲート型半導体装置によれば、半導体基体(41,42)上に設けるゲート絶縁膜として機能する誘電体層5を、第1絶縁層51、第2絶縁層52及び第3絶縁層53の積層構造としている。そして、半導体基体(41,42)の表面層である半導体層42に接する第1絶縁層51が、不純物が添加された誘電体膜であるため、半導体層42と誘電体層5との界面におけるDit等の界面準位を低減することができ、表面移動度(チャネル移動度)を向上させることができる。
更に、第3絶縁層53がノンドープの誘電体膜であるため、誘電体層5の絶縁耐圧を確保すると共に、ゲート閾値電圧(Vth)の変動を抑制することができるので、誘電体層5の信頼性を向上させることができる。
更に、第1絶縁層51と第3絶縁層53との間に挟まれたアルカリ土類金属フッ化物からなる第2絶縁層52により、第1絶縁層51に含まれる不純物の第3絶縁層53への拡散を防止することができるので、誘電体層5の信頼性を確保することができる。したがって、第2実施形態に係る絶縁ゲート型半導体装置の表面移動度の向上と、誘電体層2の信頼性とを両立することができる。
<MISFETの製造方法>
次に、図6~図11を参照しながら、第2実施形態に係る絶縁ゲート型半導体装置の製造方法の一例を、MISFETに着目して説明する。なお、以下で説明する第2実施形態に係る絶縁ゲート型半導体装置は一例であって、これ以外の種々の方法でも製造可能である。
まず、図6に示すように、n型のSiC基板41の上面に、p型のSiCからなる半導体層42をエピタキシャル成長させて、SiC基板41及び半導体層42からなる半導体基体(41,42)を形成する。
次に、半導体基体(41,42)上にフォトレジスト膜を塗布し、フォトリソグラフィ技術を用いてフォトレジスト膜をパターニングする。パターニングされたフォトレジスト膜をイオン注入用マスクと用いて、Pイオン等のn型を呈する不純物イオンを半導体層42の上面に多段イオン注入をする。「多段イオン注入」は、不純物イオンを注入飛程が異なるように加速電圧を変えて実施する。多段イオン注入後、多段イオン注入のマスクとして用いたフォトレジスト膜を除去する。その後、熱処理を行って注入された不純物イオンを活性化させ、図7に示すように、半導体基体(41,42)の上部にn型のソース領域43及びドレイン領域44を形成する。更に、イオン注入用マスクを形成して、p型を呈する不純物イオンを半導体層42の上面に多段イオン注入をする。イオン注入用マスクを除去した後、熱処理を行って、半導体基体(41,42)の上部にp型のコンタクト領域45を形成する。なお、ソース領域43及びドレイン領域44を形成する際の熱処理と、コンタクト領域45を形成する際の熱処理とを同時に1回で行ってもよい。
次に、半導体基体(41,42)をOガス中で加熱することにより、半導体基体(41,42)の上面に、半導体基体(41,42)の表面層である半導体層42と接するように、熱酸化膜を2nm~10nm程度の膜厚で形成する。その後、ドーピングガスを用いて、気相拡散法によりP、B等の不純物を熱酸化膜に添加し、熱拡散させることにより、図8に示すように、第1絶縁層51を形成する。
第1絶縁層51がBaを含む場合には、Baを0.1nm~1nm、BaO又はBaCO膜を2nm~5nm形成後、SiO膜をCVD法またはPVD法で形成し、10%~100%の酸素雰囲気中で900℃で加熱することで第1絶縁層51を形成する。
次に、図9に示すように、スパッタリング法又は蒸着法等により、第1絶縁層51上に、アルカリ土類金属フッ化物からなる第2絶縁層52を、30nm~100nm程度の膜厚で堆積する。
次に、図10に示すように、LPCVD等により、第2絶縁層52上に、SiO膜等からなる第3絶縁層53を、2nm~10nm程度の膜厚で堆積する。その後、PDAを、例えばAr雰囲気下、1200℃程度、30分程度で行う。
次に、第3絶縁層53上にフォトレジスト膜を塗布し、フォトリソグラフィ技術を用いてフォトレジスト膜をパターニングする。パターニングされたフォトレジスト膜をエッチング用マスクと用いて、RIE等のドライエッチング等により、第1絶縁層51、第2絶縁層52及び第3絶縁層53の一部を選択的に除去する。その後、エッチング用マスクとして用いたフォトレジスト膜を除去する。この結果、図11に示すように、第1絶縁層51、第2絶縁層52及び第3絶縁層53により誘電体層5が形成される。
次に、スパッタリング法又は蒸着法等により、Al等の金属膜を堆積する。金属膜上にフォトレジスト膜を塗布し、フォトリソグラフィ技術を用いてフォトレジスト膜をパターニングする。パターニングされたフォトレジスト膜をエッチング用マスクと用いて、RIE等のドライエッチング等により金属膜をパターニングする。その後、エッチング用マスクとして用いたフォトレジスト膜を除去する。この結果、図5に示すように制御電極6、ソース電極7及びドレイン電極8のパターンが分離され、第2実施形態に係るMISFETが完成する。
なお、金属膜を堆積する工程の前に、全面に層間絶縁膜を堆積し、制御電極6、ソース電極7及びドレイン電極8の形成予定部にコンタクトホールを開口後に、金属膜を堆積して上述したメタライゼーション工程を実施してもよい。
第2実施形態に係る絶縁ゲート型半導体装置の製造方法によれば、表面移動度の向上と、誘電体層2の信頼性を両立することができるMISFETを実現可能となる。
<第2実施形態の実施例>
第2実施形態に係る絶縁ゲート型半導体装置に含まれるMISFETの実施例5及び6並びに比較例4及び5を作製した。実施例5の作製方法としては、図6に示すように、SiC基板41上に、不純物濃度が1.5×1017cm-3となるようにAlを添加したp型のSiCからなる半導体層42を形成し、半導体基体(41,42)を形成した。次に、図7に示すように、半導体層42の上面にPをイオン注入することにより、半導体層42の上部にソース領域43及びドレイン領域44を形成した。
次に、半導体基体(41,42)をRCA洗浄し、HF洗浄し、乾燥させた。その後、Oガス中で酸素分圧を1×10Paとし、1200℃、3分間加熱することにより、図8に示すように、半導体層42の上面(Si面)上に熱酸化膜を5nmの膜厚で形成した。そして、塩化ホスホリル(POCl)、酸素(O)、窒素(N)の混合ガスを用いて、1000℃、10分間加熱して、熱酸化膜にPを添加し拡散させることにより、第1絶縁層51を形成した。その後、PDAをN中、900℃、30分間で行った。
次に、図9に示すように、真空蒸着により、CaFからなる第2絶縁層22を6nmの膜厚で形成した。次に、SiHガス及びOガスを使用した800℃、0.2PaにおけるLPCVD法により、第2絶縁層52上に、SiO膜からなる第3絶縁層53を形成した。その後、PDAをN中、1200℃、30分間で行った。
次に、誘電体層5にコンタクトホールを形成した。具体的には、六フッ化硫黄(SF)ガス及びOガスを用いたプラズマエッチングにより、第3絶縁層53の一部を選択的に除去する。更に、硝酸(HNO)水溶液に浸漬し、第2絶縁層52の一部を選択的に除去して、純粋リンスを行った。更に、バッファードフッ酸(BHF)に浸漬し、第1絶縁層51の一部を選択的に除去して、純粋リンスを行った。
次に、抵抗加熱式真空蒸着法により、Alからなる金属膜を堆積してコンタクトホールを埋め、フォトリソグラフィ技術及びエッチング技術により金属膜をパターニングして、制御電極6、ソース電極7及びドレイン電極8を形成した。
実施例6の作製方法は、実施例5の作製方法と基本的には同様である。実施例6は、第1絶縁層21に添加される不純物元素がBである点と、第2絶縁層22がBaFからなる点が実施例5と異なる。第1絶縁層21にBを添加する場合には、B固体拡散源を用いて、Nガス又はNとOの混合ガスを用いて、950℃、10分間加熱した。
比較例4及び5の作製方法は、実施例1の作製方法と基本的には同様である。比較例4は、第2絶縁層22を形成しない点が実施例5と異なる。比較例5は、ゲート絶縁膜として50nmの熱酸化膜(SiO膜)のみを形成し、NOガスを用いたPDAを行った点が実施例5と異なる。
実施例5及び6並びに比較例4及び5について、電界効果移動度(チャネル移動度)及び閾値(Vth)変動を測定した。測定結果を表2に示す。
Figure 0007388020000002
表2に示すように、実施例5及び6は、比較例5と比べて電界効果移動度が大幅に向上し、閾値変動に大幅な悪化は見られず、実用化に耐えられるレベルである。拡散防止絶縁膜の無い比較例4では、電界効果移動度は高いものの、閾値変動が大きく、実用化に耐えられるレベルではない。
(その他の実施形態)
上記のように、本発明は第1及び第2実施形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
例えば、第1及び第2実施形態に係る絶縁ゲート型半導体装置がMISキャパシタ及びMISFETを含む場合をそれぞれ例示したが、本発明の絶縁ゲート型半導体装置はMISキャパシタ及びMISFETを含む場合に限定されない。本発明の絶縁ゲート型半導体装置は、例えば、IGBTやMISSIT、MIS制御SIサイリスタ等の絶縁ゲート型半導体素子を含む場合にも適用可能である。
また、第2実施形態に係る絶縁ゲート型半導体装置が、図5に横型のプレーナ型のMISFETを含む場合を例示したが、縦型のプレーナ型のMISFET又はトレンチ型のMISFET等の図5に示した構造以外の種々の構造の絶縁ゲート型半導体素子を含む場合にも、本発明の絶縁ゲート型半導体装置は適用可能である。
縦型のプレーナ型のMISFETの一例としては、図12に示すように、SiCからなるn型の半導体基板(ドレイン領域)101上に半導体基板101より低不純物濃度のエピタキシャル層からなるn型のドリフト領域102が配置された構造を備える。図12では、ユニットセルC101を構成するように、ドリフト領域102の上部には、複数のp型のチャネル領域103が設けられている。チャネル領域103の下部には、p型のベース領域104が設けられている。チャネル領域103の上部の一部にはn型のソース領域105が設けられている。ベース領域104上には、ソース領域105に挟まれるように、p型のベースコンタクト領域106が設けられている。チャネル領域103上にはゲート絶縁膜107を介してゲート電極108が配置されている。このゲート絶縁膜107が、図1に示した誘電体層2及び図5に示した誘電体層5と同様の構造を備える。
ソース領域105及びベースコンタクト領域106上には、オーミックコンタクト電極109が配置されている。オーミックコンタクト電極109上には、ソース電極110が配置されており、ソース電極110とゲート電極108とは、層間絶縁膜117により絶縁されている。半導体基板101の裏面にはドレイン電極111が配置されている。ユニットセルC101に隣接するユニットセルC102の構造も、ユニットセルC101の構造と同様である。
また、縦型のトレンチ型のMISFETの一例としては、図13に示すように、SiC半導体基板を用いたn-型のドリフト領域201と、ドリフト領域201の上に設けられドリフト領域201より高濃度のn型の電荷蓄積層202とを備える。ドリフト領域201は、例えば厚みが約2.5μm、不純物元素の濃度が3.0×1015cm-3程度のエピタキシャル成長層によって形成できる。電荷蓄積層202は、例えば厚みが約1.2μm、不純物元素の濃度が1.0×1017cm-3程度であり、ドリフト領域201をなすエピタキシャル成長層の上部に、窒素(N)等のn型の不純物元素をイオン注入することにより形成できる。
電荷蓄積層202の上にはp型のベース領域203が設けられている。ベース領域203は、例えば厚みが約1.3μm、不純物元素の濃度が4.0×1017cm-3程度のエピタキシャル成長層によって形成できる。ベース領域203の上部から電荷蓄積層202までの間には、ドリフト領域201に向かって鉛直方向に延びるトレンチ204a,204bが掘られている。
図13に示したSiC半導体装置は、内部の2個のトレンチ204a,204b及びこれらのトレンチ204a,204bの周囲の領域に着目した図である。実際にはトレンチ204a,204bの周囲に複数のトレンチが設けられており、それぞれのトレンチが、図面が描かれた紙面を貫く方向に沿って、間隔を空けて平行に延びている。図13に示したSiC半導体装置は、図13に示したような構造が、図13中の左右両側に繰り返し形成され集積されている6インチサイズのパワー半導体装置である。
図13に示したSiC半導体装置は、トレンチ204a,204bの内側にそれぞれ設けられたゲート絶縁膜205a,205bと、ゲート絶縁膜205a,205bを介して設けられたゲート電極206a,206bと、を備える。このゲート絶縁膜205a,205bが、図1に示した誘電体層2及び図5に示した誘電体層5と同様の構造を備える。ゲート電極206a,206bの表面上には、層間絶縁膜211a,211bが設けられている。複数のトレンチ204a,204bの下には、上面がトレンチ204a,204bの底部に接するように、オフ時にゲート絶縁膜205a,205bを保護するp型の保護領域207a,207bがそれぞれ設けられている。
複数のベース領域203の内部の上部で、隣り合うトレンチ204a,204b間には、複数のp型のベースコンタクト領域210a~210cが設けられている。ベースコンタクト領域210a~210cの下に位置するベース領域203の直下には、いずれもp型の第1コンタクト下ベース領域208a,208c,208e及び第2コンタクト下ベース領域208b,208d,208fが、この順で下から上に向かって積層して設けられている。
第1コンタクト下ベース領域208a,208c,208e及び第2コンタクト下ベース領域208b,208d,208fは断面形状が矩形状であり、電荷蓄積層202の内部で紙面を貫く方向に延びるトレンチ204a,204bに沿って平行に延びている。第1コンタクト下ベース領域208a,208c,208eは、例えばアルミニウム(Al)等のp型の不純物元素を用いて、電荷蓄積層202の内部へ加速電圧を制御しつつ行う選択的なイオン注入により、所望の深さと幅に形成できる。図13に示したSiC半導体装置の場合、第1コンタクト下ベース領域208a,208c,208eは、電荷蓄積層202の内部で、下面が電荷蓄積層202の下面から約0.2μm離間して上方に位置するように設けられている。
第2コンタクト下ベース領域208b,208d,208fは、電荷蓄積層202の上部へ、加速電圧を第1コンタクト下ベース領域208a,208c,208eの形成時より低くして行う選択的なイオン注入により形成できる。第1コンタクト下ベース領域208a,208c,208e及び第2コンタクト下ベース領域208b,208d,208fは、ほぼ同じ厚みを有すると共に左右方向の幅もほぼ同じである。第1コンタクト下ベース領域208a,208c,208eは、トレンチ204a,204b下の保護領域207a,207bとほぼ同じ深さに設けられている。
図13に示したSiC半導体装置は、ベース領域203の内部の上部に選択的に設けられた複数のn型のソース領域209a~209dと、ソース領域209a~209dの上にバリアメタル層212を介して設けられたソース電極213と、を備える。ソース領域209a~209dは例えば厚みが約0.3μm、不純物元素の濃度が3.0×1020cm-3程度であり、n型の不純物元素のイオン注入により形成できる。
ベースコンタクト領域210a~210cは例えば厚みが約0.5μm、図13中の左右方向の幅が約1.0μm、不純物元素の濃度が3.0×1020cm-3程度であり、p型の不純物元素のイオン注入により形成できる。ベースコンタクト領域210a~210cと第2コンタクト下ベース領域208b,208d,208fとの間のベース領域203の厚みは、約0.5μmである。ソース領域209a~209dはソース電極213に接続されている。
バリアメタル層212は、ドリフト領域201の上で、層間絶縁膜211a,211b、ソース領域209a~209d及びベースコンタクト領域210a~210cのそれぞれの上面上に亘って設けられた3層構造であり、シリコン(Si)ノジュールの成長を抑制する。バリアメタル層212の厚みは、約0.5μmである。バリアメタル層212の断面形状は凹凸状である。凹部の左右の側壁に挟まれた底辺部分の長さは約3.0μmであり、点辺のほぼ中央の領域の下面にベースコンタクト領域210a~210cが接触して設けられている。
ソース電極213の上面上には、最表層としてパッシベーション膜等が堆積され、パッシベーション膜等に形成された窓部(開口部)には下側のソース電極213の主面が露出している。露出したソース電極213の主面はソースボンディングパッドとして使用できる。同様に、ソース電極213とは別の箇所のパッシベーション膜等に形成された窓部には、ゲート電極206a,206bに接続される配線層が露出している。露出した配線層の部分はゲートボンディングパッドとして使用できる。パッシベーション膜、ボンディングパッド等の図示は省略する。
図13に示したSiC半導体装置は、ドリフト領域201の下に層状に設けられたn型のドレイン領域214と、ドレイン領域214の下に設けられドレイン領域214に接続されたドレイン電極215とを備える。
保護領域207a,207bは断面形状が矩形状であり、第1コンタクト下ベース領域208a,208c,208e及び第2コンタクト下ベース領域208b,208d,208fと同様に、トレンチ204a,204bに沿って平行に延びている。保護領域207a,207b及び第1コンタクト下ベース領域208a,208c,208eは、いずれも約0.5μmの同じ厚みであり、第1コンタクト下ベース領域208a,208c,208eの下面と保護領域207a,207bの下面とは同じ高さに揃えられている。保護領域207a,207bは、例えばp型の不純物元素のイオン注入により、不純物元素の濃度が5.0×1018cm-3程度に実現されている。
第1コンタクト下ベース領域208a,208c,208eの断面形状は、左右両方の下端がいずれも保護領域207a,207bの両方の下端よりも曲率が小さくなるように、滑らかに湾曲している。反対に保護領域207a,207bの断面形状は、左右両方の下端がいずれも第1コンタクト下ベース領域208a,208c,208eより尖って角張るように形成されている。第1コンタクト下ベース領域208a,208c,208eの幅を短くすることで曲率が小さく滑らかな湾曲となり、幅を長くすることで曲率が大きく尖った角張る形状となる。第1コンタクト下ベース領域208a,208c,208e及び第2コンタクト下ベース領域208b,208d,208fの不純物濃度は、保護領域207a,207bとほぼ同じ、5.0×1018cm-3程度に設定されている。
1…半導体基体
2…誘電体層(キャパシタ絶縁膜)
3,6…制御電極
5…誘電体層(ゲート絶縁膜)
7…第1主電極(ソース電極)
8…第2主電極(ドレイン電極)
21,51…第1絶縁層(不純物添加絶縁膜)
22,52…第2絶縁層(拡散防止絶縁膜)
23,53…第3絶縁層(ノンドープ絶縁膜)
41…半導体基板
42…半導体層(エピタキシャル成長層)
43…第1主電極領域(ソース領域)
44…第2主電極領域(ドレイン領域)
101…半導体基板(ドレイン領域)
102…ドリフト領域
103…チャネル領域
104…ベース領域
105…ソース領域
106…ベースコンタクト領域
107…ゲート絶縁膜
108…ゲート電極
109…オーミックコンタクト電極
110…ソース電極
111…ドレイン電極
117…層間絶縁膜
201…ドリフト領域
202…電荷蓄積層
203…ベース領域
204a,204b…トレンチ
205a,205b…ゲート絶縁膜
206a,206b…ゲート電極
207a,207b…保護領域
208a,208c,208e…第1コンタクト下ベース領域
208b,208d,208f…第2コンタクト下ベース領域
209a~209d…ソース領域
210a~210c…ベースコンタクト領域
211a,211b…層間絶縁膜
212…バリアメタル層
213…ソース電極
214…ドレイン領域
215…ドレイン電極
C101,C102…ユニットセル

Claims (6)

  1. 炭化ケイ素からなる半導体基体と、
    前記半導体基体の表面層に接し、不純物が添加された第1絶縁層と、
    前記第1絶縁層上に配置され、アルカリ土類金属フッ化物からなる第2絶縁層と、
    前記第2絶縁層上に配置されたノンドープの第3絶縁層と、
    前記第3絶縁層上に配置され、前記表面層の表面電位を静電的に制御する制御電極
    とを備え
    前記不純物が、硼素及び燐から選ばれる少なくとも1種類を含み、
    前記第1絶縁層の膜厚が、2nm以上、5nm以下である
    ことを特徴とする絶縁ゲート型半導体装置。
  2. 前記アルカリ土類金属フッ化物が、フッ化マグネシウム、フッ化カルシウム、フッ化バリウム及びフッ化ストロンチウムのいずれかから選ばれることを特徴とする請求項に記載の絶縁ゲート型半導体装置。
  3. 前記第3絶縁層が、シリコン酸化膜又はハフニウム酸化膜であることを特徴とする請求項1又は2に記載の絶縁ゲート型半導体装置。
  4. 前記絶縁ゲート型半導体装置がMISFETを含み、
    前記第1絶縁層、前記第2絶縁層及び前記第3絶縁層が、前記MISFETのゲート絶縁膜を構成する
    ことを特徴とする請求項1~のいずれか1項に記載の絶縁ゲート型半導体装置。
  5. 前記絶縁ゲート型半導体装置がMISキャパシタを含み、
    前記第1絶縁層、前記第2絶縁層及び前記第3絶縁層が、前記MISキャパシタのキャパシタ絶縁膜を構成する
    ことを特徴とする請求項1~のいずれか1項に記載の絶縁ゲート型半導体装置。
  6. 200℃において±3MV/cmの電界を1時間印加した際のフラットバンド電圧の変動が0.1V未満であることを特徴とする請求項1~5のいずれか1項に記載の絶縁ゲート型半導体装置。
JP2019129266A 2019-07-11 2019-07-11 絶縁ゲート型半導体装置 Active JP7388020B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019129266A JP7388020B2 (ja) 2019-07-11 2019-07-11 絶縁ゲート型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019129266A JP7388020B2 (ja) 2019-07-11 2019-07-11 絶縁ゲート型半導体装置

Publications (2)

Publication Number Publication Date
JP2021015875A JP2021015875A (ja) 2021-02-12
JP7388020B2 true JP7388020B2 (ja) 2023-11-29

Family

ID=74530623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019129266A Active JP7388020B2 (ja) 2019-07-11 2019-07-11 絶縁ゲート型半導体装置

Country Status (1)

Country Link
JP (1) JP7388020B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247689A (zh) 2012-02-04 2013-08-14 李德杰 石墨烯场效应晶体管
US20150318358A1 (en) 2012-09-14 2015-11-05 John R. Williams Semiconductor Devices Including Polar Insulation Layer Capped by Non-Polar Insulation Layer
JP2017022388A (ja) 2011-06-27 2017-01-26 クリー インコーポレイテッドCree Inc. チャンネル移動度を増加させた半導体デバイスを製造するためのウェット・ケミストリー・プロセス
KR20170034853A (ko) 2017-03-20 2017-03-29 삼성전자주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294432A (ja) * 1997-04-21 1998-11-04 Sony Corp 強誘電体キャパシタ、強誘電体不揮発性記憶装置および強誘電体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017022388A (ja) 2011-06-27 2017-01-26 クリー インコーポレイテッドCree Inc. チャンネル移動度を増加させた半導体デバイスを製造するためのウェット・ケミストリー・プロセス
CN103247689A (zh) 2012-02-04 2013-08-14 李德杰 石墨烯场效应晶体管
US20150318358A1 (en) 2012-09-14 2015-11-05 John R. Williams Semiconductor Devices Including Polar Insulation Layer Capped by Non-Polar Insulation Layer
KR20170034853A (ko) 2017-03-20 2017-03-29 삼성전자주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치

Also Published As

Publication number Publication date
JP2021015875A (ja) 2021-02-12

Similar Documents

Publication Publication Date Title
US10483390B2 (en) Insulated gate semiconductor device and method of manufacturing same
US10236372B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
WO2011027540A1 (ja) 半導体素子およびその製造方法
JP6744270B2 (ja) 半導体装置及びその製造方法
JP2023101007A (ja) 絶縁ゲート型半導体装置の製造方法
JP2019106483A (ja) 絶縁ゲート型半導体装置及びその製造方法
JP2017092368A (ja) 半導体装置および半導体装置の製造方法
US11063123B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7456467B2 (ja) 炭化シリコン半導体装置及びその製造方法
JP6802454B2 (ja) 半導体装置およびその製造方法
JP2018060923A (ja) 半導体装置および半導体装置の製造方法
JP6197957B2 (ja) 半導体装置及び半導体装置の製造方法
WO2012098861A1 (ja) 半導体装置およびその製造方法
JP4774586B2 (ja) 半導体素子の製造方法
JP2013201308A (ja) 半導体装置及びその製造方法
JP4842527B2 (ja) 半導体装置の製造方法
JP2016018860A (ja) 半導体装置およびその製造方法
JP2019004010A (ja) 半導体装置およびその製造方法
JP6208106B2 (ja) 半導体装置及びその製造方法
WO2012105170A1 (ja) 半導体装置およびその製造方法
US20060027833A1 (en) Silicon carbide semiconductor device and method of manufacturing the same
JP6991476B2 (ja) 半導体装置
JP7388020B2 (ja) 絶縁ゲート型半導体装置
JP2018152522A (ja) 半導体装置および半導体装置の製造方法
WO2023071284A1 (zh) 沟槽栅半导体器件及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231030

R150 Certificate of patent or registration of utility model

Ref document number: 7388020

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150