JPH10294432A - 強誘電体キャパシタ、強誘電体不揮発性記憶装置および強誘電体装置 - Google Patents

強誘電体キャパシタ、強誘電体不揮発性記憶装置および強誘電体装置

Info

Publication number
JPH10294432A
JPH10294432A JP9103457A JP10345797A JPH10294432A JP H10294432 A JPH10294432 A JP H10294432A JP 9103457 A JP9103457 A JP 9103457A JP 10345797 A JP10345797 A JP 10345797A JP H10294432 A JPH10294432 A JP H10294432A
Authority
JP
Japan
Prior art keywords
film
ferroelectric
reaction
electrode
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP9103457A
Other languages
English (en)
Inventor
Goodrehben Christian
クリスチャン・グットレーベン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9103457A priority Critical patent/JPH10294432A/ja
Publication of JPH10294432A publication Critical patent/JPH10294432A/ja
Abandoned legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【課題】 Si基板や金属膜や電極上に強誘電体膜を積
層する場合や強誘電体膜上に金属膜や電極を積層する場
合に、強誘電体膜とSi基板や金属膜や電極との間の反
応および/または拡散を防止することができる強誘電体
キャパシタ、強誘電体不揮発性記憶装置および強誘電体
装置を提供する。 【解決手段】 強誘電体不揮発性メモリにおいて、Si
基板1上に、強誘電体膜、例えばSBT膜3および金属
膜、例えばPt膜5を積層する場合に、Si基板1とS
BT膜3との間およびSBT膜3とPt膜5との間に、
Ca,SrおよびBaからなる群より選ばれた少なくと
も一種類以上のアルカリ土類金属元素のフッ化物からな
る反応および/または拡散防止膜、例えばCaF2
2、4をそれぞれ設ける。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、強誘電体キャパ
シタ、強誘電体不揮発性記憶装置および強誘電体装置に
関する。
【0002】
【従来の技術】強誘電体不揮発性メモリ(以下「FeR
AM」ともいう)は、強誘電体薄膜の高速の分極反転と
その残留分極とを利用する高速書換可能な不揮発性メモ
リであり、近年盛んに研究されている。このFeRAM
には、大きく分けて、メモリセルが1個の電界効果トラ
ンジスタ(FET)と1個のキャパシタとからなるもの
(以下「1トランジスタ1キャパシタ型FeRAM」と
いう)とメモリセルがFETからなるもの(以下「FE
T型FeRAM」という)との二種類がある。
【0003】図6に従来のFET型FeRAMの一例を
示す。図6に示すように、この従来のFET型FeRA
Mにおいては、Si基板101上に強誘電体膜102お
よびゲート電極としての金属膜103が順次積層され、
MFS(Metal-Ferroelectric-Semiconductor)構造が形
成されている。金属膜103の両側の部分におけるSi
基板101中にはソース領域104およびドレイン領域
105が設けられている。ここで、強誘電体膜102の
材料としては、Pb(Zr,Ti)O3 (PZT)やS
rBi2 Ta2 9 (SBT)などが用いられている。
【0004】
【発明が解決しようとする課題】しかしながら、PZT
やSBTなどの強誘電体材料は一般に不安定であり、化
学的に活性であるため、これらの強誘電体材料をSi基
板上に直接成膜すると、下地のSi基板と反応して不良
が発生してしまう。このような理由により、上述のFE
T型FeRAMは、良好な特性を得ることができなかっ
た。
【0005】この問題は、金属上に強誘電体材料を成膜
した場合や強誘電体上に金属を成膜した場合にも同様に
生じる。すなわち、金属上に強誘電体材料を成膜した
り、強誘電体上に金属を成膜したりすると、下地と反応
して不良が発生してしまう。これは、金属が白金(P
t)などの貴金属である場合でも同様である。その一例
を実験結果に基づいて詳細に説明すると、次の通りであ
る。
【0006】すなわち、本発明者は、SBT膜上にPt
膜を成膜すると、下地のSBT膜と反応して中間化合物
が生成されることを見い出した。図7は、このときのP
t/SBT界面からのBi4f7のXPS(X-ray phot
oelectron spectroscopy) スペクトルの測定結果を示
す。この図7に示すXPSスペクトルは、Pt/SBT
界面に存在するBi原子からの光電子のエネルギー分布
曲線を示す。図7において、メインピークは正常なSB
Tを示すものであるが、157.2eV付近にあるピー
クはSBT膜とPt膜との室温における反応により生成
されたBi2 Pt合金を示すものである。
【0007】したがって、この発明の目的は、シリコン
基体や金属膜や電極の上に強誘電体膜を積層する場合や
強誘電体膜上に金属膜や電極を積層する場合に、強誘電
体膜とシリコン基体や金属膜や電極との間の反応および
/または拡散を防止することができる強誘電体キャパシ
タ、強誘電体不揮発性記憶装置および強誘電体装置を提
供することにある。
【0008】
【課題を解決するための手段】本発明者は、従来の技術
が有する上述の課題を解決すべく鋭意検討を行った結
果、強誘電体膜とシリコン基体や金属膜や電極とを直接
接触させるのではなく、それらの間に希土類金属元素の
フッ化物、特に、カルシウム、ストロンチウムおよびバ
リウムからなる群より選ばれた少なくとも一種類以上の
アルカリ土類金属元素のフッ化物からなる膜を介在させ
ることにより、強誘電体膜とシリコン基体や金属膜や電
極との間の反応や拡散を防止することができることを見
い出した。
【0009】このようなアルカリ土類金属元素のフッ化
物からなる膜の安定性の程度は、典型的な反応における
ギブズ(Gibbs)の自由エネルギーGを評価することによ
り見積もることができる。例えば、このアルカリ土類金
属元素のフッ化物としてフッ化カルシウム(CaF2
を考えると、このCaF2 がCaF2 +O→CaO+F
2 なる反応により酸化される程度は、この酸化反応にお
けるギブズの自由エネルギーGの変化により評価するこ
とができる。
【0010】いま、絶対温度Tにおけるギブズの自由エ
ネルギーの変化をΔGT と書くと、ΔGT の温度依存性
【0011】
【数1】
【0012】で近似される。ただし、ΔH298 は25℃
におけるエンタルピーの変化、ΔS298 は25℃におけ
るエントロピーの変化、ΔCp は定圧比熱である。
【0013】(1)式は、その物理量を実験データで置
き換えると
【0014】
【数2】
【0015】のように書き換えることができる。(2)
式をグラフ化すると、図1に示すようになる。図1は、
ギブズの自由エネルギーの変化ΔGT は常に十分に0よ
り大きいことを示す。ΔGT =−kTlnK(ただし、
kはボルツマン定数、Kは平衡定数)であるから、Ca
2 の酸化は明らかに進行しないことがわかる。
【0016】この発明は、本発明者による上記検討に基
づいて案出されたものである。
【0017】すなわち、上記目的を達成するために、こ
の発明の第1の発明は、半導体基体と電極との間に強誘
電体膜をはさんだ構造の強誘電体キャパシタにおいて、
半導体基体と強誘電体膜との間および強誘電体膜と電極
との間の少なくとも一方に、カルシウム、ストロンチウ
ムおよびバリウムからなる群より選ばれた少なくとも一
種類以上のアルカリ土類金属元素のフッ化物からなる反
応および/または拡散防止膜が設けられていることを特
徴とするものである。
【0018】この発明の第2の発明は、第1の電極と第
2の電極との間に強誘電体膜をはさんだ構造の強誘電体
キャパシタにおいて、第1の電極と強誘電体膜との間お
よび強誘電体膜と第2の電極との間の少なくとも一方
に、カルシウム、ストロンチウムおよびバリウムからな
る群より選ばれた少なくとも一種類以上のアルカリ土類
金属元素のフッ化物からなる反応および/または拡散防
止膜が設けられていることを特徴とするものである。
【0019】この発明の第3の発明は、第1導電型の半
導体基体と、半導体基体上の強誘電体膜と、強誘電体膜
上のゲート電極と、ゲート電極の両側の部分における半
導体基体中に設けられた第2導電型のソース領域および
ドレイン領域とを有する強誘電体不揮発性記憶装置にお
いて、半導体基体と強誘電体膜との間および強誘電体膜
とゲート電極との間の少なくとも一方に、カルシウム、
ストロンチウムおよびバリウムからなる群より選ばれた
少なくとも一種類以上のアルカリ土類金属元素のフッ化
物からなる反応および/または拡散防止膜が設けられて
いることを特徴とするものである。
【0020】この発明の第4の発明は、駆動用のMIS
型電界効果トランジスタと、第1の電極と第2の電極と
の間に強誘電体膜をはさんだ構造の強誘電体キャパシタ
とからなるメモリセルを有し、MIS型電界効果トラン
ジスタのゲート電極はワード線と接続され、MIS型電
界効果トランジスタのソース領域はビット線と接続さ
れ、MIS型電界効果トランジスタのドレイン領域はキ
ャパシタの第1の電極と接続され、キャパシタの第2の
電極は所定の基準電位に設定されている強誘電体不揮発
性記憶装置において、キャパシタの第1の電極と強誘電
体膜との間および強誘電体膜と第2の電極との間の少な
くとも一方に、カルシウム、ストロンチウムおよびバリ
ウムからなる群より選ばれた少なくとも一種類以上のア
ルカリ土類金属元素のフッ化物からなる反応および/ま
たは拡散防止膜が設けられていることを特徴とするもの
である。
【0021】この発明の第5の発明は、シリコン基体
と、シリコン基体上の強誘電体膜とを有する強誘電体装
置において、シリコン基体と強誘電体膜との間に、カル
シウム、ストロンチウムおよびバリウムからなる群より
選ばれた少なくとも一種類以上のアルカリ土類金属元素
のフッ化物からなる反応および/または拡散防止膜が設
けられていることを特徴とするものである。
【0022】この発明の第6の発明は、シリコン基体
と、シリコン基体上の強誘電体膜と、強誘電体膜上の金
属膜とを有する強誘電体装置において、シリコン基体と
強誘電体膜との間および強誘電体膜と金属膜との間の少
なくとも一方に、カルシウム、ストロンチウムおよびバ
リウムからなる群より選ばれた少なくとも一種類以上の
アルカリ土類金属元素のフッ化物からなる反応および/
または拡散防止膜が設けられていることを特徴とするも
のである。
【0023】この発明の第7の発明は、金属膜と、金属
膜上の強誘電体膜とを有する強誘電体装置において、金
属膜と強誘電体膜との間に、カルシウム、ストロンチウ
ムおよびバリウムからなる群より選ばれた少なくとも一
種類以上のアルカリ土類金属元素のフッ化物からなる反
応および/または拡散防止膜が設けられていることを特
徴とするものである。
【0024】この発明の第8の発明による強誘電体装置
は、強誘電体膜と、強誘電体膜上の金属膜とを有する強
誘電体装置において、強誘電体膜と金属膜との間に、カ
ルシウム、ストロンチウムおよびバリウムからなる群よ
り選ばれた少なくとも一種類以上のアルカリ土類金属元
素のフッ化物からなる反応および/または拡散防止膜が
設けられていることを特徴とするものである。
【0025】この発明の第9の発明による強誘電体装置
は、第1の金属膜と、第1の金属膜上の強誘電体膜と、
強誘電体膜上の第2の金属膜とを有する強誘電体装置に
おいて、第1の金属膜と強誘電体膜との間および強誘電
体膜と第2の金属膜との間の少なくとも一方に、カルシ
ウム、ストロンチウムおよびバリウムからなる群より選
ばれた少なくとも一種類以上のアルカリ土類金属元素の
フッ化物からなる反応および/または拡散防止膜が設け
られていることを特徴とするものである。
【0026】この発明において、反応および/または拡
散防止膜の膜厚は、一般的には5nm以上あれば、強誘
電体膜とシリコン基体または金属膜との間の反応および
/または拡散を防止することが可能である。一方、この
反応および/または拡散防止膜の膜厚を必要以上に大き
くし過ぎるとキャパシタの容量値の低下などを招き、好
ましくない。このような観点から、この反応および/ま
たは拡散防止膜の膜厚は、典型的には5〜50nmに選
ばれ、例えば5〜10nmに選ばれる。この反応および
/または拡散防止膜としては、典型的には、CaF
2 膜、SrF2 膜またはBaF2 膜が用いられるが、C
aF2 膜のCaの一部をSrまたはBaあるいはSrお
よびBaで置換したもの、SrF2 膜のSrの一部をC
aまたはBaあるいはCaおよびBaで置換したもの、
BaF2 膜のBaの一部をCaまたはSrあるいはCa
およびSrで置換したものを用いてもよい。さらに、こ
の反応および/または拡散防止膜の成膜には、分子線エ
ピタキシー(MBE)法、有機金属化学気相成長(MO
CVD)法、スパッタリング法などを用いることができ
る。
【0027】ここで、例えば、CaF2 とSiとはほぼ
完全に格子整合することから、Si基板上にCaF2
をエピタキシャル成長させることができることが知られ
ている(例えば、Mat. Res. Soc. Symp. Proc. Vol.37,
pp.143-149(1985))。
【0028】この発明において、強誘電体膜としては各
種のものを用いることができるが、具体的には、SB
T、PZT、BaTaO3 、KTaO3 などの膜を用い
ることができる。また、キャパシタの電極または金属膜
としてはPt膜などを用いることができる。
【0029】上述のように構成されたこの発明において
は、カルシウム、ストロンチウムおよびバリウムからな
る群より選ばれた少なくとも一種類以上のアルカリ土類
金属元素のフッ化物からなる反応および/または拡散防
止膜は化学的に極めて安定であるため、強誘電体膜とシ
リコン基体や金属膜や電極との間にこの反応および/ま
たは拡散防止膜が設けられていることにより、強誘電体
膜とシリコン基体や金属膜や電極との間の反応および/
または拡散を防止することができる。
【0030】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。
【0031】図2はこの発明の第1の実施形態によるF
ET型FeRAMを示す。図2に示すように、このFE
T型FeRAMにおいては、例えばp型のSi基板1上
に、反応および/または拡散防止膜としてのCaF2
2、強誘電体膜としてのSBT膜3、反応および/また
は拡散防止膜としてのCaF2 膜4、金属膜としてのP
t膜5が順次積層されている。これらの膜の膜厚は必要
に応じて選定されるものであるが、その一例を挙げる
と、CaF2 膜2、4は10nm、SBT膜3は200
nm、Pt膜5は200nmである。Pt膜5の両側の
部分におけるSi基板1中には、例えばn+ 型のソース
領域6およびドレイン領域7が設けられている。
【0032】ここで、例えば、Si基板1は(100)
面方位を有し、CaF2 膜2、4は同様に(100)面
方位を有し、SBT膜3は(001)面方位を有する。
この場合、CaF2 とSiとの格子不整合は0.61%
以内で極めて小さく、また、SBTのc面の格子定数と
Siの格子定数とはほぼ一致しているため、Si基板
1、CaF2 膜2、SBT膜3およびCaF2 膜4は相
互にエピタキシャルな関係を有している。あるいは、S
i基板1は(111)面方位を有し、CaF2 膜2は同
様に(111)面方位を有し、SBT膜3はランダム方
位を有する。この場合も、CaF2 とSiとの格子不整
合は極めて小さいため、Si基板1とCaF2 膜2とは
相互にエピタキシャルな関係を有している。
【0033】以上のように、この第1の実施形態によれ
ば、MFS構造のFET型FeRAMにおいて、Si基
板1とSBT膜3との間およびSBT膜3とPt膜5と
の間にそれぞれCaF2 膜2およびCaF2 膜4が設け
られていることにより、SBT膜3とSi基板1および
Pt膜5との間の反応および/または拡散を有効に防止
することができる。また、Si基板1、CaF2 膜2、
SBT膜3およびCaF2 膜4が相互にエピタキシャル
な関係を有する場合には、これらのCaF2 膜2、SB
T膜3およびCaF2 膜4の結晶性を良好にすることが
でき、あるいは、Si基板1およびCaF2 膜2が相互
にエピタキシャルな関係を有する場合には、このCaF
2 膜2の結晶性を良好にすることができる。これによっ
て、特性が良好で信頼性が高いFET型FeRAMを実
現することができる。
【0034】図3は、この発明の第2の実施形態による
プレーナ型の1トランジスタ1キャパシタ型FeRAM
を示す。
【0035】図3に示すように、このプレーナ型の1ト
ランジスタ1キャパシタ型FeRAMにおいては、n型
Si基板11中にpウエル12が設けられている。pウ
エル12の表面にはSiO2 膜からなるフィールド絶縁
膜13が選択的に設けられ、これによって素子間分離が
行われている。フィールド絶縁膜13で囲まれた部分に
おけるpウエル12の表面にはSiO2 膜からなるゲー
ト絶縁膜14が設けられている。ゲート絶縁膜14上
に、不純物がドープされた多結晶Si膜からなるゲート
電極15が設けられている。ゲート電極15の両側の部
分におけるpウエル12中には、n+ 型のソース領域1
6およびドレイン領域17が設けられている。ゲート電
極15、ソース領域16およびドレイン領域17により
nチャネルMISFETが形成されている。符号18は
例えばSiO2 膜からなる層間絶縁膜を示す。フィール
ド絶縁膜13の上方の部分における層間絶縁膜18上に
は、下部電極としてのPt膜19、反応および/または
拡散防止膜としてのCaF2膜20、強誘電体膜として
のSBT膜21、反応および/または拡散防止膜として
のCaF2 膜22および上部電極としてのPt膜23が
順次積層され、キャパシタが形成されている。これらの
nチャネルMISFETおよびキャパシタはSiO2
からなる層間絶縁膜24により覆われている。nチャネ
ルMISFETのドレイン領域17の上側の部分におけ
るゲート絶縁膜14、層間絶縁膜18および層間絶縁膜
24にはコンタクトホール25が設けられている。この
コンタクトホール25の部分におけるドレイン領域17
上には、不純物がドープされた多結晶Siまたはタング
ステン(W)からなるプラグ26が設けられている。こ
のプラグ26は、Pt膜23の上側の部分における層間
絶縁膜24に設けられたコンタクトホール27を介して
金属配線28によりPt膜23と接続されている。Pt
膜19の一端部の上側の部分における層間絶縁膜24に
はコンタクトホール29が設けられ、このコンタクトホ
ール29を通じて金属配線30がPt膜19と接続され
ている。
【0036】ここで、キャパシタ部におけるPt膜1
9、CaF2 膜20、SBT膜21、CaF2 膜22お
よびPt膜23の膜厚は、例えば、第1の実施形態と同
様である。
【0037】この第2の実施形態によれば、プレーナ型
の1トランジスタ1キャパシタ型FeRAMにおいて、
キャパシタのSBT膜21とPt膜19との間およびS
BT膜21とPt膜23との間にそれぞれCaF2 膜2
0およびCaF2 膜22が設けられていることにより、
SBT膜21とPt膜19およびPt膜23との間の反
応および/または拡散を有効に防止することができる。
これによって、特性が良好で信頼性が高いプレーナ型の
1トランジスタ1キャパシタ型FeRAMを実現するこ
とができる。
【0038】図4は、この発明の第3の実施形態による
スタック型の1トランジスタ1キャパシタ型FeRAM
を示す。図4において、図3と同一または対応する部分
には同一の符号を付す。
【0039】図4に示すように、このスタック型の1ト
ランジスタ1キャパシタ型FeRAMにおいては、図3
に示すプレーナ型の1トランジスタ1キャパシタ型Fe
RAMと同様に、n型Si基板11中に設けられたpウ
エル12の表面にフィールド絶縁膜13が選択的に設け
られて素子間分離が行われているとともに、このフィー
ルド絶縁膜13で囲まれた部分におけるpウエル12に
ゲート絶縁膜14、ゲート電極15、ソース領域16お
よびドレイン領域17からなるnチャネルMISFET
が形成されている。符号24は例えばSiO2 膜からな
る層間絶縁膜を示す。nチャネルMISFETのドレイ
ン領域17の上側の部分におけるゲート絶縁膜14およ
び層間絶縁膜24にはコンタクトホール25が設けられ
ている。コンタクトホール25内に埋め込まれたプラグ
26の上に、下部電極としてのPt膜19、反応および
/または拡散防止膜としてのCaF2 膜21、強誘電体
膜としてのSBT膜21、反応および/または拡散防止
膜としてのCaF2 膜22および上部電極としてのPt
膜23が順次積層され、キャパシタが形成されている。
【0040】ここで、キャパシタ部におけるPt膜1
9、CaF2 膜20、SBT膜21、CaF2 膜22お
よびPt膜23の膜厚は、例えば、第1の実施形態と同
様である。
【0041】この第3の実施形態によれば、スタック型
の1トランジスタ1キャパシタ型FeRAMにおいて、
キャパシタのSBT膜21とPt膜19との間およびS
BT膜21とPt膜23との間にそれぞれCaF2 膜2
0およびCaF2 膜22が設けられていることにより、
SBT膜21とPt膜19およびPt膜23との間の反
応および/または拡散を有効に防止することができる。
これによって、特性が良好で信頼性が高いのスタック型
の1トランジスタ1キャパシタ型FeRAMを実現する
ことができる。
【0042】図5に、1トランジスタ1キャパシタ型F
eRAMのメモリセルの等価回路を示す。図5におい
て、WLはMISFETのゲート電極と接続されたワー
ド線、BLはMISFETのソース領域と接続されたビ
ット線を示す。キャパシタの一方の電極はMISFET
のドレイン領域と接続され、キャパシタの他方の電極は
所定の基準電位に設定されている。
【0043】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【0044】例えば、上述の第1、第2および第3の実
施形態において挙げた数値、材料、構造などはあくまで
も例に過ぎず、必要に応じてこれと異なる数値、材料、
構造などを用いてもよい
【0045】
【発明の効果】以上説明したように、この発明によれ
ば、強誘電体膜とシリコン基体や金属膜や電極との間
に、カルシウム、ストロンチウムおよびバリウムからな
る群より選ばれた少なくとも一種類以上のアルカリ土類
金属元素のフッ化物からなる反応および/または拡散防
止膜が設けられていることにより、強誘電体膜とシリコ
ン基体や金属膜や電極との反応および/または拡散を防
止することができる。
【図面の簡単な説明】
【図1】CaF2 の酸化反応におけるギブスの自由エネ
ルギーの変化の温度依存性を計算により求めた結果を示
す略線図である。
【図2】この発明の第1の実施形態によるFET型Fe
RAMを示す断面図である。
【図3】この発明の第2の実施形態によるプレーナ型の
1トランジスタ1キャパシタ型FeRAMを示す断面図
である。
【図4】この発明の第3の実施形態によるスタック型の
1トランジスタ1キャパシタ型FeRAMを示す断面図
である。
【図5】1トランジスタ1キャパシタ型FeRAMのメ
モリセルを示す等価回路図である。
【図6】従来のFET型FeRAMを示す断面図であ
る。
【図7】Pt/SBT界面からのBi4f7のXPSス
ペクトルの測定結果を示す略線図である。
【符号の説明】
1・・・p型Si基板、2、4、22・・・CaF
2 膜、3、21・・・SBT膜、5、19、23・・・
Pt膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/8247 29/788 29/792

Claims (29)

    【特許請求の範囲】
  1. 【請求項1】 半導体基体と電極との間に強誘電体膜を
    はさんだ構造の強誘電体キャパシタにおいて、 上記半導体基体と上記強誘電体膜との間および上記強誘
    電体膜と上記電極との間の少なくとも一方に、カルシウ
    ム、ストロンチウムおよびバリウムからなる群より選ば
    れた少なくとも一種類以上のアルカリ土類金属元素のフ
    ッ化物からなる反応および/または拡散防止膜が設けら
    れていることを特徴とする強誘電体キャパシタ。
  2. 【請求項2】 上記半導体基体はシリコン基体であるこ
    とを特徴とする請求項1記載の強誘電体キャパシタ。
  3. 【請求項3】 上記反応および/または拡散防止膜の膜
    厚は5〜50nmであることを特徴とする請求項1記載
    の強誘電体キャパシタ。
  4. 【請求項4】 上記反応および/または拡散防止膜はC
    aF2 膜、SrF2膜またはBaF2 膜であることを特
    徴とする請求項1記載の強誘電体キャパシタ。
  5. 【請求項5】 第1の電極と第2の電極との間に強誘電
    体膜をはさんだ構造の強誘電体キャパシタにおいて、 上記第1の電極と上記強誘電体膜との間および上記強誘
    電体膜と上記第2の電極との間の少なくとも一方に、カ
    ルシウム、ストロンチウムおよびバリウムからなる群よ
    り選ばれた少なくとも一種類以上のアルカリ土類金属元
    素のフッ化物からなる反応および/または拡散防止膜が
    設けられていることを特徴とする強誘電体キャパシタ。
  6. 【請求項6】 上記反応および/または拡散防止膜の膜
    厚は5〜50nmであることを特徴とする請求項5記載
    の強誘電体キャパシタ。
  7. 【請求項7】 上記反応および/または拡散防止膜はC
    aF2 膜、SrF2膜またはBaF2 膜であることを特
    徴とする請求項5記載の強誘電体キャパシタ。
  8. 【請求項8】 第1導電型の半導体基体と、 上記半導体基体上の強誘電体膜と、 上記強誘電体膜上のゲート電極と、 上記ゲート電極の両側の部分における上記半導体基体中
    に設けられた第2導電型のソース領域およびドレイン領
    域とを有する強誘電体不揮発性記憶装置において、 上記半導体基体と上記強誘電体膜との間および上記強誘
    電体膜と上記ゲート電極との間の少なくとも一方に、カ
    ルシウム、ストロンチウムおよびバリウムからなる群よ
    り選ばれた少なくとも一種類以上のアルカリ土類金属元
    素のフッ化物からなる反応および/または拡散防止膜が
    設けられていることを特徴とする強誘電体不揮発性記憶
    装置。
  9. 【請求項9】 上記半導体基体はシリコン基体であるこ
    とを特徴とする請求項8記載の強誘電体不揮発性記憶装
    置。
  10. 【請求項10】 上記反応および/または拡散防止膜の
    膜厚は5〜50nmであることを特徴とする請求項8記
    載の強誘電体不揮発性記憶装置。
  11. 【請求項11】 上記反応および/または拡散防止膜は
    CaF2 膜、SrF2 膜またはBaF2 膜であることを
    特徴とする請求項8記載の強誘電体不揮発性記憶装置。
  12. 【請求項12】 駆動用のMIS型電界効果トランジス
    タと、第1の電極と第2の電極との間に強誘電体膜をは
    さんだ構造の強誘電体キャパシタとからなるメモリセル
    を有し、 上記MIS型電界効果トランジスタのゲート電極はワー
    ド線と接続され、上記MIS型電界効果トランジスタの
    ソース領域はビット線と接続され、上記MIS型電界効
    果トランジスタのドレイン領域は上記キャパシタの上記
    第1の電極と接続され、上記キャパシタの上記第2の電
    極は所定の基準電位に設定されている強誘電体不揮発性
    記憶装置において、 上記キャパシタの上記第1の電極と上記強誘電体膜との
    間および上記強誘電体膜と上記第2の電極との間の少な
    くとも一方に、カルシウム、ストロンチウムおよびバリ
    ウムからなる群より選ばれた少なくとも一種類以上のア
    ルカリ土類金属元素のフッ化物からなる反応および/ま
    たは拡散防止膜が設けられていることを特徴とする強誘
    電体不揮発性記憶装置。
  13. 【請求項13】 上記反応および/または拡散防止膜の
    膜厚は5〜50nmであることを特徴とする請求項12
    記載の強誘電体不揮発性記憶装置。
  14. 【請求項14】 上記反応および/または拡散防止膜は
    CaF2 膜、SrF2 膜またはBaF2 膜であることを
    特徴とする請求項12記載の強誘電体不揮発性記憶装
    置。
  15. 【請求項15】 シリコン基体と、 上記シリコン基体上の強誘電体膜とを有する強誘電体装
    置において、 上記シリコン基体と上記強誘電体膜との間に、カルシウ
    ム、ストロンチウムおよびバリウムからなる群より選ば
    れた少なくとも一種類以上のアルカリ土類金属元素のフ
    ッ化物からなる反応および/または拡散防止膜が設けら
    れていることを特徴とする強誘電体装置。
  16. 【請求項16】 上記反応および/または拡散防止膜の
    膜厚は5〜50nmであることを特徴とする請求項15
    記載の強誘電体装置。
  17. 【請求項17】 上記反応および/または拡散防止膜は
    CaF2 膜、SrF2 膜またはBaF2 膜であることを
    特徴とする請求項15記載の強誘電体装置。
  18. 【請求項18】 シリコン基体と、 上記シリコン基体上の強誘電体膜と、 上記強誘電体膜上の金属膜とを有する強誘電体装置にお
    いて、 上記シリコン基体と上記強誘電体膜との間および上記強
    誘電体膜と上記金属膜との間の少なくとも一方に、カル
    シウム、ストロンチウムおよびバリウムからなる群より
    選ばれた少なくとも一種類以上のアルカリ土類金属元素
    のフッ化物からなる反応および/または拡散防止膜が設
    けられていることを特徴とする強誘電体装置。
  19. 【請求項19】 上記反応および/または拡散防止膜の
    膜厚は5〜50nmであることを特徴とする請求項18
    記載の強誘電体装置。
  20. 【請求項20】 上記反応および/または拡散防止膜は
    CaF2 膜、SrF2 膜またはBaF2 膜であることを
    特徴とする請求項18記載の強誘電体装置。
  21. 【請求項21】 金属膜と、 上記金属膜上の強誘電体膜とを有する強誘電体装置にお
    いて、 上記金属膜と上記強誘電体膜との間に、カルシウム、ス
    トロンチウムおよびバリウムからなる群より選ばれた少
    なくとも一種類以上のアルカリ土類金属元素のフッ化物
    からなる反応および/または拡散防止膜が設けられてい
    ることを特徴とする強誘電体装置。
  22. 【請求項22】 上記反応および/または拡散防止膜の
    膜厚は5〜50nmであることを特徴とする請求項21
    記載の強誘電体装置。
  23. 【請求項23】 上記反応および/または拡散防止膜は
    CaF2 膜、SrF2 膜またはBaF2 膜であることを
    特徴とする請求項21記載の強誘電体装置。
  24. 【請求項24】 強誘電体膜と、 上記強誘電体膜上の金属膜とを有する強誘電体装置にお
    いて、 上記強誘電体膜と上記金属膜との間に、カルシウム、ス
    トロンチウムおよびバリウムからなる群より選ばれた少
    なくとも一種類以上のアルカリ土類金属元素のフッ化物
    からなる反応および/または拡散防止膜が設けられてい
    ることを特徴とする強誘電体装置。
  25. 【請求項25】 上記反応および/または拡散防止膜の
    膜厚は5〜50nmであることを特徴とする請求項24
    記載の強誘電体装置。
  26. 【請求項26】 上記反応および/または拡散防止膜は
    CaF2 膜、SrF2 膜またはBaF2 膜であることを
    特徴とする請求項24記載の強誘電体装置。
  27. 【請求項27】 第1の金属膜と、 上記第1の金属膜上の強誘電体膜と、 上記強誘電体膜上の第2の金属膜とを有する強誘電体装
    置において、 上記第1の金属膜と上記強誘電体膜との間および上記強
    誘電体膜と上記第2の金属膜との間の少なくとも一方
    に、カルシウム、ストロンチウムおよびバリウムからな
    る群より選ばれた少なくとも一種類以上のアルカリ土類
    金属元素のフッ化物からなる反応および/または拡散防
    止膜が設けられていることを特徴とする強誘電体装置。
  28. 【請求項28】 上記反応および/または拡散防止膜の
    膜厚は5〜50nmであることを特徴とする請求項27
    記載の強誘電体装置。
  29. 【請求項29】 上記反応および/または拡散防止膜は
    CaF2 膜、SrF2 膜またはBaF2 膜であることを
    特徴とする請求項27記載の強誘電体装置。
JP9103457A 1997-04-21 1997-04-21 強誘電体キャパシタ、強誘電体不揮発性記憶装置および強誘電体装置 Abandoned JPH10294432A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9103457A JPH10294432A (ja) 1997-04-21 1997-04-21 強誘電体キャパシタ、強誘電体不揮発性記憶装置および強誘電体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9103457A JPH10294432A (ja) 1997-04-21 1997-04-21 強誘電体キャパシタ、強誘電体不揮発性記憶装置および強誘電体装置

Publications (1)

Publication Number Publication Date
JPH10294432A true JPH10294432A (ja) 1998-11-04

Family

ID=14354561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9103457A Abandoned JPH10294432A (ja) 1997-04-21 1997-04-21 強誘電体キャパシタ、強誘電体不揮発性記憶装置および強誘電体装置

Country Status (1)

Country Link
JP (1) JPH10294432A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319462B1 (ko) * 1999-05-20 2002-01-12 대한민국(관리청:특허청장, 승계청:충남대학교총장) 반도체 기억소자구조 및 그 제조방법
WO2003065436A1 (de) * 2002-01-30 2003-08-07 Infineon Technologies Ag Halbleiterbaustein mit einer isolationsschicht und verfahren zur herstellung eines halbleiterbausteins mit isolationsschicht
WO2004044934A1 (ja) * 2002-11-12 2004-05-27 Tdk Corporation 電源ノイズ低減用薄膜コンデンサ
WO2004044935A1 (ja) * 2002-11-12 2004-05-27 Tdk Corporation コンデンサ複合回路素子およびicカード積層コンデンサ
WO2004061881A1 (ja) * 2002-12-27 2004-07-22 Tdk Corporation 薄膜コンデンサおよびその製造方法
US6876030B2 (en) 2000-09-22 2005-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device
US6894331B2 (en) 1999-12-14 2005-05-17 Kabushiki Kaisha Toshiba MIM capacitor having flat diffusion prevention films
US7164169B2 (en) 2001-08-23 2007-01-16 Nec Corporation Semiconductor device having high-permittivity insulation film and production method therefor
JP2021015875A (ja) * 2019-07-11 2021-02-12 富士電機株式会社 絶縁ゲート型半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319462B1 (ko) * 1999-05-20 2002-01-12 대한민국(관리청:특허청장, 승계청:충남대학교총장) 반도체 기억소자구조 및 그 제조방법
US6894331B2 (en) 1999-12-14 2005-05-17 Kabushiki Kaisha Toshiba MIM capacitor having flat diffusion prevention films
US7045415B2 (en) 1999-12-14 2006-05-16 Kabushiki Kaisha Toshiba MIM capacitor having flat diffusion prevention films
US6876030B2 (en) 2000-09-22 2005-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device
US7164169B2 (en) 2001-08-23 2007-01-16 Nec Corporation Semiconductor device having high-permittivity insulation film and production method therefor
US7495264B2 (en) 2001-08-23 2009-02-24 Nec Corporation Semiconductor device with high dielectric constant insulating film and manufacturing method for the same
WO2003065436A1 (de) * 2002-01-30 2003-08-07 Infineon Technologies Ag Halbleiterbaustein mit einer isolationsschicht und verfahren zur herstellung eines halbleiterbausteins mit isolationsschicht
DE10203674A1 (de) * 2002-01-30 2003-08-14 Infineon Technologies Ag Halbleiterbaustein mit einer Isolationsschicht und Verfahren zur Herstellung eines Halbleiterbausteins mit Isolationsschicht
WO2004044934A1 (ja) * 2002-11-12 2004-05-27 Tdk Corporation 電源ノイズ低減用薄膜コンデンサ
WO2004044935A1 (ja) * 2002-11-12 2004-05-27 Tdk Corporation コンデンサ複合回路素子およびicカード積層コンデンサ
WO2004061881A1 (ja) * 2002-12-27 2004-07-22 Tdk Corporation 薄膜コンデンサおよびその製造方法
JP2021015875A (ja) * 2019-07-11 2021-02-12 富士電機株式会社 絶縁ゲート型半導体装置

Similar Documents

Publication Publication Date Title
US8497181B1 (en) Semiconductor device and method of manufacturing the same
US6150184A (en) Method of fabricating partially or completely encapsulated top electrode of a ferroelectric capacitor
JP3319994B2 (ja) 半導体記憶素子
US6645779B2 (en) FeRAM (ferroelectric random access memory) and method for forming the same
US7927891B2 (en) Semiconductor device and method for manufacturing the same
US20230189532A1 (en) Memory cell, memory cell arrangement, and methods thereof
JP3249470B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US6559469B1 (en) Ferroelectric and high dielectric constant transistors
US6727156B2 (en) Semiconductor device including ferroelectric capacitor and method of manufacturing the same
US7368298B2 (en) Method of manufacturing ferroelectric semiconductor device
JPH10294432A (ja) 強誘電体キャパシタ、強誘電体不揮発性記憶装置および強誘電体装置
JPH10303377A (ja) 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置
JPH10242409A (ja) 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置
US7419837B2 (en) Method of manufacturing semiconductor device
US6495412B1 (en) Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
US20070111334A1 (en) Semiconductor device and method of manufacturing the same
US20050106761A1 (en) Ferroelectric capacitors with metal oxide for inhibiting fatigue
JP4823895B2 (ja) 半導体装置及びその製造方法
JPH10242408A (ja) 誘電体キャパシタ、不揮発性メモリおよび半導体装置
US20050128663A1 (en) Semiconductor device and method of manufacturing the same
JPWO2004053991A1 (ja) 強誘電体キャパシタ及びその製造方法
JP4316193B2 (ja) 強誘電体キャパシタ及び強誘電体メモリ装置
JP4225300B2 (ja) 半導体装置
JPH11177038A (ja) Mfmis型強誘電体記憶素子とその製造方法
KR100896027B1 (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050117

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060809