KR100319462B1 - 반도체 기억소자구조 및 그 제조방법 - Google Patents

반도체 기억소자구조 및 그 제조방법 Download PDF

Info

Publication number
KR100319462B1
KR100319462B1 KR1019990018264A KR19990018264A KR100319462B1 KR 100319462 B1 KR100319462 B1 KR 100319462B1 KR 1019990018264 A KR1019990018264 A KR 1019990018264A KR 19990018264 A KR19990018264 A KR 19990018264A KR 100319462 B1 KR100319462 B1 KR 100319462B1
Authority
KR
South Korea
Prior art keywords
layer
yttrium
ymno
srbi
strontium
Prior art date
Application number
KR1019990018264A
Other languages
English (en)
Other versions
KR20000074364A (ko
Inventor
윤순길
신웅철
최규정
양정환
Original Assignee
대한민국(관리청:특허청장, 승계청:충남대학교총장)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대한민국(관리청:특허청장, 승계청:충남대학교총장) filed Critical 대한민국(관리청:특허청장, 승계청:충남대학교총장)
Priority to KR1019990018264A priority Critical patent/KR100319462B1/ko
Publication of KR20000074364A publication Critical patent/KR20000074364A/ko
Application granted granted Critical
Publication of KR100319462B1 publication Critical patent/KR100319462B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66015Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045Field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 기억소자구조와 그 제조방법에 관한 것으로, 실리콘 계열의 기재의 상측에 트리 테트라메틸 헵타네디오나토 이트륨(Tris(2,2,6,6-tetramethyl-3, 5-heptanedionato)Yttrium(Ⅲ))과 메틸사이크로 펜타디에닐 망간 트리카보닐((CH3C5H4)Mn(CO)3)을 각각 열분해한 후 화학반응기안에서 산소와 함께 반응시켜 이트륨망간네이트(YMnO3)층을 형성한후, 상기 이트륨망간네이트(YMnO3)층을 절연층으로 사용하여 이 상측에 스트론튬비스무스탄탈레이트(SrBi2Ta2O9)층을 물리적인 증착방법으로 형성하여 이루어지는 반도체 기억소자구조 및 그 제조방법에 관한 것이다. 이러한 구성에 의하면, 치밀한 미세구조를 갖는 박막을 얻을수 있으며 고온에서 안정한 계면상태를 유지하여 실리콘의 산화도 억제되고 각층의 구성 원소들의 상호확산도 거의 일어나지 않아 이러한 구조는 탁월한 신뢰성을 가진 반도체 기억소자로서 활용될 수 있는데, 특히 비휘발성 강유전체 전계효과 기억소자로서 뛰어난 기능을 가진다.

Description

반도체 기억소자구조 및 그 제조방법{semiconductor memory device and deposition method thereof}
본 발명은 반도체 기억소자구조 및 제조방법에 관한 것이다.
종래 반도체의 전계효과 트랜지스터상층에 직접 적층되는 기억소자구조는 도1에 도시한 바와 같이 실리콘 모재(1)에 전계효과 트랜지스터를 제조하고 그 위에 강유전체(3)를 증착시킨후 메탈층(5)을 상부 전극으로 하여 이루어진다. 하지만이러한 구조에서는 실리콘 모재(1)와 강유전체(3)와의 반응, 실리콘산화물의 형성 등의 문제점들이 발생하여 계면이 안정되지 못하다. 이러한 문제점의 해결방법으로 새로운 구조가 제시되어 있다. 즉, 도 2에 도시한 바와 같이, 모재(1)와 강유전체(3)사이에 얇은 절연층(7)을 삽입/적층하는 것이다.
이와 같이 절연층을 적층되는 구조로서, Matsushita에서 발표(Integrated Ferroelectrics, vol. 22, 1998, p.143)한 SBT/ZrO2/Si 구조, Yale 대학에서 발표(Integrated Ferroelectrics, vol. 22, 1998, p.213)한 SBT/Si3N4/Si구조, Waseda대학에서 발표(Jpn. J. Appl. Phys., vol.36, 1997, p.5908)한 SBT/CeO2/Si구조, 그리고 KIST에서 발표(Jpn. J. Appl. Phys., vol.37, 1998, p.1107)한 SBT/Y2O3/Si구조등이 제시되고 있다.
이와 같은 적층구조에서, 층간 절연물질의 적층방법은 스퍼터링(Sputtering)법, 전자빔 증발법(Electron-beam evaporation)에 의한 물리적인 증착법이 사용되고 있다.
그런데, 이와 같은 절연층(7)을 적층하는 스퍼터링(Sputtering)법, 전자빔 증발법(Electron-beam evaporation)법등은 대면적 증착이 어렵고 스텝커버리지(Step-coverage)가 나쁘며, 또한 기억소자에서 트랜지스터와의 연결하는 물질이 높은 에너지를 가지므로 고온에서 원소들끼리의 상호확산이 증대되어 나쁜 영향을 준다는 문제점이 있었다. 또한 이러한 절연층(7)은 실리콘 모재(1)와 강유전체(3)사이에서 실리콘과 반응하지 않아야 하고, 우수한 계면특성과 높은 유전상수를 갖고 있어야 하며, 또한 우수한 확산 방지 특성을 갖는 층이어야 한다. 뿐만아니라 고온의 공정을 거치는 동안 안정된 상태를 유지하여 그 상층에 증착되는 강유전체(3)의 특성을 유지할수 있어야 한다.
따라서 종래 SBT/ZrO2/Si 구조, SBT/Si3N4/Si 구조, SBT/CeO2/Si 구조, SBT/Y2O3/Si구조등은 이론적으로 제시되어 있을 뿐 적층방법이나 절연층의 부적합등의 문제점으로 인하여 실제로 활용되지 못하고 있었다.
본 발명은 상기의 문제점을 해결하기위해 이루어진 것으로 본 발명의 목적은 고온의 공정후에도 안정된 계면특성을 유지하고, 우수한 확산방지특성을 갖는 반도체 기억소자구조 및 그 제조방법을 제공하는데 있다.
도 1 및 도 2는 종래 전계효과 트랜지스터 기억소자의 구성도,
도 3는 본 발명이 적용된 전계효과 트랜지스터 기억소자의 구성도,
도 4은 본 발명의 이트륨망간네이트(YMnO3)층의 적층을 위한 유기금속 화학증착(MOCVD)장치의 개략도,
도 5는 본 발명에 따라 증착된 이트륨망간네이트(YMnO3)층의 열처리 온도에 따른 X-ray 회절 패턴,
도 6은 본 발명에 따라 증착된 이트륨망간네이트(YMnO3)시편과, 그 상층에 스트론튬비스무스탄탈레이트(SrBi2Ta2O9)를 증착시킨 시편의 고온 열처리 후 투과전자현미경(TEM) 단면사진,
도 7은 본 발명에 따라 증착된 이트륨망간네이트(YMnO3)시편의 열처리 온도에 따른 주사 탐침현미경 표면사진,
도 8은 본 발명에 의한 백금(Pt)/스트론튬비스무스탄탈레이트(SrBi2Ta2O9)/이트륨망간네이트(YMnO3)/실리콘(Si) (MFIS)구조의 캐퍼시턴스-전압(C-V)특성을 나타내는 도표,
도 9은 본 발명에 의한 백금(Pt)/스트론튬비스무스탄탈레이트(SrBi2Ta2O9)/이트륨망간네이트(YMnO3)/실리콘(Si) (MFIS)구조의 누설전류밀도를 나타내는 도표,
도 10은 본 발명에 의한 스트론튬비스무스탄탈레이트(SrBi2Ta2O9)/이트륨망간네이트(YMnO3)/실리콘(Si)구조의 이차이온질량분석기(SIMS)에 의한 깊이조성분석 도표
〈도면의 주요부분에 대한 부호의 설명〉
11 : 실리콘 기재 13 : 채널
19 : 이트륨망간네이트(YMnO3)층
21 : 스트론튬비스므스탄탈레이트(SrBi2Ta2O9)층
23 : 백금층
본 발명에 의한 반도체 기억소자구조는 실리콘 계열의 기재와, 상기 기재의 상측에 증착/형성된 이트륨망간네이트(YMnO3)층과, 상기 이트륨망간네이트(YMnO3)층의 상측에 증착/형성된 스트론튬비스므스탄탈레이트(SrBi2Ta2O9)층을 포함하는 것을 특징으로 한다.
상기 스트론튬비스므스탄탈레이트(SrBi2Ta2O9)층위에는 백금(Pt)층이 증착/형성되어 있다.
상기 이트륨망간네이트(YMnO3)층은 트리 테트라메틸 헵타네디오나토이트륨(Tris(2,2,6,6-tetramethyl-3, 5-heptanedionato)Yttrium(Ⅲ))과 메틸사이크로 펜타디에닐 망간 트리카보닐((CH3C5H4)Mn(CO)3)이 각각 열분해하여 증착/형성되어 이루어지는 것이 바람직하다.
본 발명에 의한 반도체 비휘발성 강유전체 기억소자구조의 제조방법은 실리콘 계열의 기재의 상측에 트리 테트라메틸 헵타네디오나토 이트륨(Tris(2,2,6,6-tetramethyl-3, 5-heptanedionato)Yttrium(Ⅲ))과 메틸사이크로 펜타디에닐 망간 트리카보닐((CH3C5H4)Mn(CO)3)을 각각 열분해하여 이트륨망간네이트(YMnO3)층을 형성한 다음, 상기 이트륨망간네이트(YMnO3)층의 상측에 스트론튬비스므스탄탈레이트산화물(SrBi2Ta2O9)을 적층하는 것을 특징으로 한다.
상기 이트륨망간네이트(YMnO3)층과 상기 스트론튬비스므스탄탈레이트 (SrBi2Ta2O9)층은 산소분위기에서 적층하는 것이 바람직하다.
상기 이트륨망간네이트(YMnO3)층을 형성할때의 증착온도는 400℃∼500℃으로 하고 상기 스트론튬비스므스탄탈레이트(SrBi2Ta2O9)층을 형성할때의 증착온도는 550℃∼650℃으로 하는 것이 바람직하다.
상기 이트륨망간네이트(YMnO3)층을 형성할때의 증착속도(단위 시간당 증착두께)는 10∼20Å/min으로 하고 상기 스트론튬비스므스탄탈레이트(SrBi2Ta2O9)층을 형성할때의 증착속도는 200∼300Å/min으로 하는 것이 바람직하다.
상기 이트륨망간네이트(YMnO3)층을 형성할때의 증착압력은 1 Torr∼3 Torr으로 하고 상기 스트론튬비스므스탄탈레이트(SrBi2Ta2O9)층을 형성할때의 증착압력은 0.1 Torr∼0.5 Torr으로 하는 것이 바람직하다.
상기 이트륨망간네이트(YMnO3)층을 형성할때의 산소유량(Oxygen flow rate)은 100 sccm∼500 sccm(standard cc/min)으로 하고 상기 스트론튬비스므스탄탈레이트(SrBi2Ta2O9)층을 형성할때의 산소유량은 50sccm∼200sccm으로 하는 것이 바람직하다.
상기 스트론튬비스므스탄탈레이트(SrBi2Ta2O9)층을 형성할때의 레이져 에너지밀도(energy density of laser)는 1.0 J/cm2∼ 2.5 J/cm2으로 하는 것이 바람직하다.
상기 스트론튬비스므스탄탈레이트(SrBi2Ta2O9)층을 형성할때의 레이져 반복속도(repetition rate)는 1 Hz ∼ 10 Hz으로 하는 것이 바람직하다.
이하 본 발명의 바람직한 실시예에 대하여 상세히 설명한다.
도 3는 본 발명이 적용된 전계효과 트랜지스터 기억소자의 구성도이다. 도시한 바와 같이 P형 실리콘 기재(11)에는 채널(13)을 사이에 두고, n+형 소스층(15)과 n+형 드레인층(17)이 형성되어 있다. 상기 채널(13)의 상측에는 절연층으로서 트리 테트라메틸 헵타네디오나토 이트륨(Tris(2,2,6,6-tetramethyl-3, 5-heptanedionato)Yttrium(Ⅲ))과 메틸사이크로 펜타디에닐 망간 트리카보닐((CH3C5H4)Mn(CO)3)이 각각 열분해에 의해 증착하여 이루어 지는 이트륨망간네이트(YMnO3)층(19)이 형성되어 있고, 상기 이트륨망간네이트(YMnO3)층(19)의 상측에는 스트론튬비스므스탄탈레이트산화물 (SrBi2Ta2O9)로 적층된 스트론튬비스므스탄탈레이트 (SrBi2Ta2O9)층(21)이 형성되어 있다. 상기 스트론튬비스므스탄탈레이트 (SrBi2Ta2O9)층(21)위에는 백금층(23)이 게이트 전극으로써 적층되어 있다.
상기 스트론튬비스므스탄탈레이트(SrBi2Ta2O9)층(21)위에는 상기 백금층을 대신하여 메탈층이 게이트 전극으로서 적층되어 있을 수도 있다.
본 구조에서 적용된 이트륨망간네이트(YMnO3)층(19)은 절연층으로서 스트론튬비스므스탄탈레이트(SrBi2Ta2O9)층(21)과 실리콘 기재(11)의 상호 확산을 방지하여 주며 각층의 원소들의 반응을 막아줌으로서 안정된 계면특성을 유지하게 된다.
이와 같이 구성된 본 발명의 실시예에 의한 반도체 기억소자구조는 다음과 같은 방법으로 제조된다.
먼저 실리콘 기재(11)의 채널(13)상측에 트리 테트라메틸 헵타네디오나토 이트륨(Tris(2,2,6,6-tetramethyl-3, 5-heptanedionato)Yttrium(Ⅲ))과 메틸사이크로 펜타디에닐 망간 트리카보닐((CH3C5H4)Mn(CO)3)을 각각 열분해한후 화학반응기안에서 산소와 함께 반응시켜 증착하여 이트륨망간네이트(YMnO3)층(19)을 형성한다. 이때증착온도는 450℃로 하고 증착속도는 15Å/min.으로 하며 증착압력은 2 Torr으로 하고, 산소 가스의 유량은 200sccm으로 하여 증착한다.
상기 트리 테트라메틸 헵타네디오나토 이트륨(Tris(2,2,6,6-tetramethyl-3, 5-heptanedionato)Yttrium(Ⅲ))은 165℃로 유지된 버블링(bubbling)용기에서 버블링되어 반응기내로 운반된다. 이때 트리 테트라메틸 헵타네디오나토 이트륨(Tris(2,2,6,6-tetramethyl-3, 5-heptanedionato)Yttrium(Ⅲ))의 운반기체인 아르곤(Ar)가스의 유량은 100sccm으로 한다. 그리고, 메틸사이크로 펜타디에닐 망간 트리카보닐((CH3C5H4)Mn(CO)3)은 20℃로 유지된 버블링(bubbling)용기에서 버블링되어 반응기내로 운반된다. 이때 메틸사이크로 펜타디에닐 망간 트리카보닐((CH3C5H4)Mn(CO)3)의 운반기체인 아르곤(Ar)가스의 유량은 20sccm으로 한다. 운반된 상기 트리 테트라메틸 헵타네디오나토 이트륨(Tris(2,2,6,6-tetramethyl-3, 5-heptanedionato)Yttrium(Ⅲ))과 메틸사이크로 펜타디에닐 망간 트리카보닐((CH3C5H4)Mn(CO)3)은 반응기내에서 산소 가스와 반응하여 기재의 상측에 이트륨망간네이트(YMnO3)층을 형성한다.
다음에, 상기 이트륨망간네이트(YMnO3)층(19)의 상측에는 공지의 레이저 에블레이션 증착법(Laser ablatiom deposition)에 의해 스트론튬비스므스탄탈레이트산화물(SrBi2Ta2O9) 타켓을 이용하여 산소분위기에서 스트론튬비스므스탄탈레이트 (SrBi2Ta2O9)층(21)을 형성한다. 이때, 증착온도는 600℃으로 하고, 증착속도(단위시간당 증착두께)는 150Å/min으로 하며, 증착압력은 0.3 Torr으로 하며, 산소유량은 70sccm으로 하고, 레이져 에너지밀도(energy density of laser)는 2 J/cm2으로 하며, 레이져 반복속도(repetition rate)는 5 Hz으로 한다.
한편, 상기 설명에서 기재의 채널(13)상측에 형성하는 이트륨망간네이트(YMnO3)층(19)은 도4에 도시한 바와 같은 유기 금속 화학증착(MOCVD)장치에 의해 행해진다.
도 4에 도시한 바와 같이, 유기 금속 화학증착(MOCVD)장치는 기재가 안치되어 있는 증착기(31)와, 기재를 가열하는 저항식 히타(33)와, 상기 증착기(31)의 내부에 유입된 가스를 배출시키는 펌프(35)와, 증착재(트리 테트라메틸 헵타네디오나토 이트륨, 메틸사이크로 펜타디에닐 망간 트리카보닐)을 분사시키는 노즐(37)과, 상기 증착재를 각각 버블링 시키는 버블러(bubbler)(39)(41)와, 상기 버블러에서 증착기로 이동하는 증착재를 가열하는 가열수단과, 상기 버블링된 증착재를 혼합하는 혼합용기(45)와, 상기 산소와 아르곤 가스를 유입시키는 라인과, 상기 가스의 유량을 조절하는 유량조절기 및 다수의 밸브로 구성되어 있다.
이와 같이 구성된 장치에서 상기 버블링된 증착재(트리 테트라메틸 헵타네디오나토 이트륨, 메틸사이크로 펜타디에닐 망간 트리카보닐)와 도시하지 않은 용기에 저장된 산소와 아르곤 가스를 라인을 통하여 이동시켜 노즐(37)을 통하여 분사시켜 기재에 적층하게 된다.
이때, 상기 기재는 증착기(31)내의 히터(33)위에 안치되는데, 증착전에 상기기재표면의 산화층은 여러 가지 에칭공정을 통해 제거한다. 즉, 기재를 2.5% HF 용액에 담가 10초 동안 에칭한 다음, 탈이온화 수(deionized water)에 담구어 초음파 세척기로 5분동안 세정한 후, 기재를 2.5% HF 용액과 에탄올을 1:6으로 혼합한 용액에 담가 약 5초 동안 에칭한 다음, 순도 99.9999%의 질소로 불어 세정한다.
상기 유기금속 화학증착(MOCVD)장치는 일반적으로 많이 사용되는 장치로서, 여러 가지 종류가 있다. 본 발명의 제조방법은 다양한 종류의 증착장치를 사용하여 실시될수 있다.
이하 본 발명에 의한 제조방법에 의해 제조된 반도체 기억소자구조의 시험결과를 설명한다.
도 5는 450℃에서 증착된 상태의 시편을 산소분위기(760Torr)에서 열처리한 이트륨망간네이트(YMnO3)층의 열처리 온도에 따른 X-ray회절패턴을 나타내는 그래프이다. 열처리온도 700℃에서는 기재 피크(peak)이외에는 다른 회절상이 보이지 않으므로 결정화되지 않았음을 알 수 있고, 750℃의 열처리온도에서는 이트륨망간네이트(YMnO3)회절상 이외의 다른 회절상들이 관찰되고 있다. 이러한 회절상들은 이트륨망간네이트(YMn2O5)상으로서 열처리온도가 850℃이상으로 증가되면서 다른 회절상들은 사라지고 이트륨망간네이트(YMnO3)의 회절상들만이 관찰되므로 이트륨망간네이트(YMnO3)박막의 단일상은 850℃이상의 온도에서 형성되는 것을 알 수 있다.
도 6는 증착된 이트륨망간네이트(YMnO3)시편과, 그 상측에 스트론튬비스무스탄탈레이트(SrBi2Ta2O9)를 증착시킨 시편의 고온 열처리(850℃) 후 투과전자현미경(TEM) 단면사진을 나타낸다. 실리콘(Si)기재위에 증착된 이트륨망간네이트(YMnO3)층과 그위에 적층된 스트론튬비스무스탄탈레이트(SrBi2Ta2O9)층의 두께는 각각 260Å, 2000Å정도를 보여주며, 실리콘(Si)기재와 이트륨망간네이트(YMnO3)층사이에 25Å정도 두께의 산화막이 형성되어 있다. 적층되어있는 각층의 계면은 매우 안정된 상태를 보여주고 있다.
도 7은 증착된 이트륨망간네이트(YMnO3)시편의 열처리 온도에 따른 주사 탐침현미경 표면사진이다. 급속열처리 온도가 증가하여도 주사 탐침현미경에 의해 관찰된 표면거칠기는 크게 변화하지 않았으며 열처리하기 전의 거칠기는 3.6Å을 보이고 850℃에서 열처리한 경우 8.1Å의 값을 보인다. 따라서, 이러한 결과로 보면 이트륨망간네이트(YMnO3)박막을 층간 물질로 사용하고 그 위에 스트론튬비스므스탄탈레이트(SrBi2Ta2O9)를 증착시킨 후 열처리 하여도 우수한 계면상태를 가지는 것을 알 수 있다.
도 8은 백금(Pt) /스트론튬비스무스탄탈레이트(SrBi2Ta2O9) /이트륨망간네이트(YMnO3) /실리콘(Si) (MFIS)구조의 캐퍼시턴스-전압(C-V)특성을 나타내는 도표이다. 일반적으로 백금(Pt) /스트론튬비스무스탄탈레이트(SrBi2Ta2O9) /실리콘(Si) (MFIS)구조에서는 스트론튬비스무스탄탈레이트 (SrBi2Ta2O9)와 실리콘(Si)사이에서의 상호확산과 반응에 의하여 계면이 매우 불안정하고 이는 소자에 있어서 치명적인 문제점으로 나타난다. 하지만 백금(Pt) /스트론튬비스무스탄탈레이트 (SrBi2Ta2O9) /이트륨망간네이트(YMnO3) /실리콘(Si)(MFIS) 구조를 갖는 캐퍼시터의 1메가헤르쯔(MHz) 캐퍼시턴스-전압(C-V)특성은 열처리온도가 증가하여도 캐퍼시턴스-전압(C-V)곡선은 한쪽 방향으로 크게 이동되는 경향을 보이지 않고 있다. 또한 기억창폭(memory window width)의 값도 열처리온도의 증가에도 큰 변화를 보이지 않는다. 캐퍼시턴스값은 축적에서 반전상태까지 변하며, 히스테리시스의 방향은 전하주입에 의한 현상이 아니라 강유전성의 분극반전에 의한 현상과 일치한다. 열처리온도가 증가함에 따라 캐퍼시턴스값이 약간 감소하는 것이 관찰되는데, 이는 열처리 온도가 증가함에 따라 실리콘과 절연층사이에 저유전층의 형성이 쉽고 결국 백금(Pt)/스트론튬비스무스탄탈레이트(SrBi2Ta2O9)/이트륨망간네이트(YMnO3)/실리콘(Si) (MFIS) 구조에서 전체 캐퍼시턴스값의 감소를 가져오는 것임을 알 수 있다. 850℃에서 기억창폭(memory window width)값은 0.9 V정도의 값을 갖는다.
도 9은 백금(Pt) /스트론튬비스무스탄탈레이트 (SrBi2Ta2O9) /이트륨망간네이트(YMnO3) /실리콘(Si) (MFIS)구조의 누설전류밀도를 나타내는 도표이다. 누설전류밀도는 열처리 온도에 따라 크게 증가하지 않았으며, 10 V까지 약 10-7A/cm2정도의 값을 보이며 절연파괴(breakdown)을 보이지 않는다.
도 10은 스트론튬비스무스탄탈레이트(SrBi2Ta2O9)/이트륨망간네이트(YMnO3)/실리콘(Si)구조의 이차이온질량분석기(SIMS)에 의한 깊이조성분석 도표이다. 스트론튬비스무스탄탈레이트 (SrBi2Ta2O9) /이트륨망간네이트(YMnO3) /실리콘(Si)구조의 각각의 원소들의 계면에서의 확산과 박막내부의 원소분포는 이차이온질량분석기(SIMS) 분석으로 알아보았다. 스트론튬비스무스탄탈레이트 (SrBi2Ta2O9)박막은 깊이에 따라 균일한 조성을 보이며 이트륨망간네이트(YMnO3)박막내부로 스트론튬비스무스탄탈레이트(SrBi2Ta2O9)의 구성원소는 거의 확산되지 않은 것으로 관찰되었고 실리콘과 이트륨망간네이트(YMnO3)의 계면에서도 실리콘(Si)과 이트륨망간네이트(YMnO3)의 확산은 거의 관찰되지 않았다. 이러한 결과로 850℃의 높은 온도에서도 매우 안정된 계면상태를 유지하게 됨을 알 수 있다.
본 발명에 의한 반도체 기억소자구조 및 그 제조방법에 의하면, 넓은 면적의 증착과 치밀한 미세구조를 갖는 박막을 얻을수 있으며, 실리콘과 강유전체물질 상호간의 확산을 막을수 있으며, 또한 상호반응를 억제함으로서 고온에서도 안정한 계면상태를 유지할수 있다. 이러한 이유에서 본 발명에서 제시된 구조는 탁월한 신뢰성을 가진 반도체 기억소자로서 활용될 수 있는데, 특히 비휘발성 강유전체 전계효과 기억소자로서 뛰어난 기능을 가지는 효과가 있다.

Claims (4)

  1. 실리콘 계열의 기재와,
    상기 기재의 상측에 증착/형성된 이트륨망간네이트(YMnO3)층과,
    상기 이트륨망간네이트(YMnO3)층의 상측에 증착/형성된 스트론튬비스므스탄탈레이트(SrBi2Ta2O9)층을 포함하는 것을 특징으로 하는 반도체 기억소자구조.
  2. 제1항에 있어서,
    상기 스트론튬비스므스탄탈레이트(SrBi2Ta2O9)층위에는 백금(Pt)층이 증착/형성되어 있는 것을 특징으로 하는 반도체 기억소자구조.
  3. 제1항에 있어서,
    상기 이트륨망간네이트(YMnO3)층은 트리 테트라메틸 헵타네디오나토 이트륨(Tris(2,2,6,6-tetramethyl-3, 5-heptanedionato)Yttrium(Ⅲ))과 메틸사이크로 펜타디에닐 망간 트리카보닐((CH3C5H4)Mn(CO)3)이 각각 열분해하여 증착/형성되어 이루어 진 것을 특징으로 하는 반도체 기억소자구조.
  4. 실리콘 계열의 기재의 상측에 트리 테트라메틸 헵타네디오나토이트륨(Tris(2,2,6,6-tetramethyl-3, 5-heptanedionato)Yttrium(Ⅲ))과 메틸사이크로 펜타디에닐 망간 트리카보닐((CH3C5H4)Mn(CO)3)을 각각 열분해하여 이트륨망간네이트(YMnO3)층을 형성한 다음,
    상기 이트륨망간네이트(YMnO3)층의 상측에 스트론튬비스므스탄탈레이트산화물(SrBi2Ta2O9)을 적층하는 것을 특징으로 하는 반도체 기억소자구조의 제조 방법.
KR1019990018264A 1999-05-20 1999-05-20 반도체 기억소자구조 및 그 제조방법 KR100319462B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990018264A KR100319462B1 (ko) 1999-05-20 1999-05-20 반도체 기억소자구조 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990018264A KR100319462B1 (ko) 1999-05-20 1999-05-20 반도체 기억소자구조 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20000074364A KR20000074364A (ko) 2000-12-15
KR100319462B1 true KR100319462B1 (ko) 2002-01-12

Family

ID=19586797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990018264A KR100319462B1 (ko) 1999-05-20 1999-05-20 반도체 기억소자구조 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100319462B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102528A (ja) * 1994-09-30 1996-04-16 Sharp Corp 強誘電体記憶素子
JPH09213819A (ja) * 1996-01-29 1997-08-15 Oki Electric Ind Co Ltd 強誘電体ゲートメモリ、これに用いる強誘電体薄膜の形成方法およびこの形成方法に用いる前駆体溶液
JPH10135418A (ja) * 1997-10-07 1998-05-22 Nec Corp 強誘電体容量およびメモリセル構造
JPH10294432A (ja) * 1997-04-21 1998-11-04 Sony Corp 強誘電体キャパシタ、強誘電体不揮発性記憶装置および強誘電体装置
JPH10341003A (ja) * 1997-06-06 1998-12-22 Sanyo Electric Co Ltd 誘電体素子およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102528A (ja) * 1994-09-30 1996-04-16 Sharp Corp 強誘電体記憶素子
JPH09213819A (ja) * 1996-01-29 1997-08-15 Oki Electric Ind Co Ltd 強誘電体ゲートメモリ、これに用いる強誘電体薄膜の形成方法およびこの形成方法に用いる前駆体溶液
JPH10294432A (ja) * 1997-04-21 1998-11-04 Sony Corp 強誘電体キャパシタ、強誘電体不揮発性記憶装置および強誘電体装置
JPH10341003A (ja) * 1997-06-06 1998-12-22 Sanyo Electric Co Ltd 誘電体素子およびその製造方法
JPH10135418A (ja) * 1997-10-07 1998-05-22 Nec Corp 強誘電体容量およびメモリセル構造

Also Published As

Publication number Publication date
KR20000074364A (ko) 2000-12-15

Similar Documents

Publication Publication Date Title
Ezhilvalavan et al. Preparation and properties of tantalum pentoxide (Ta 2 O 5) thin films for ultra large scale integrated circuits (ULSIs) application–a review
US6316797B1 (en) Scalable lead zirconium titanate(PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material
US5686151A (en) Method of forming a metal oxide film
US20030185980A1 (en) Thin film forming method and a semiconductor device manufacturing method
KR100629023B1 (ko) 티타늄 함유 유전체막 및 그 제조 방법
US6815223B2 (en) Low thermal budget fabrication of ferroelectric memory using RTP
KR20000027398A (ko) 플라즈마를 이용한 강유전체막의 페롭스카이트핵 형성 방법
JP4031552B2 (ja) 半導体装置の膜形成方法
KR20010089235A (ko) 무용제 전구체 액체 혼합물을 사용한 다중 성분ZrSnTi 및 HfSnTi 산화물의 증착 및 어닐링처리 방법
KR100319462B1 (ko) 반도체 기억소자구조 및 그 제조방법
KR100395507B1 (ko) 반도체 소자 및 그 제조방법
Gao et al. Isotopic study of metalorganic chemical vapor deposition of (Ba, Sr) TiO3 films on Pt
KR100392299B1 (ko) 납 게르마늄화물(pgo) 박막의 금속 유기재 화학증착(mocvd) 및 어닐링 방법, 및 그에 사용되는 장치
KR100382742B1 (ko) 반도체 소자의 커패시터 형성방법
Choi et al. Bottom electrode structures of Pt/RuO2/Ru for integration of (Ba, Sr) TiO3 thin films on polysilicon
KR100438769B1 (ko) 화학 기상증착 방법을 이용한 반도체장치의 금속 산화물 박막 형성방법 및 이를 이용한 커패시터 형성방법
Nieh et al. Nitrogen (N2) implantation to suppress growth of interfacial oxide in MOCVD BST and sputtered BST films
KR100510064B1 (ko) 지르코늄다이보라이드 확산방지막을 구비하는 캐패시터 제조방법
KR100761406B1 (ko) 탄탈륨산화막을 유전막으로 갖는 캐패시터의 제조 방법
Choi et al. Characteristics of ferroelectric YMnO3 thin films for MFISFET by MOCVD
US6716717B2 (en) Method for fabricating capacitor of semiconductor device
KR100306387B1 (ko) 반도체 기억소자용 전극구조 및 그 제조방법
Lee et al. Degradation of Ta2O5 Gate Dielectric by TiCl4-Based Chemically Vapor Deposited TiN Film in W/TiN/Ta2O5/Si System
KR100367237B1 (ko) 반도체 기억소자용 전극구조의 제조방법
Cho et al. Low temperature MOCVD of BST thin film for high density DRAMs

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 18

EXPY Expiration of term