KR100438769B1 - 화학 기상증착 방법을 이용한 반도체장치의 금속 산화물 박막 형성방법 및 이를 이용한 커패시터 형성방법 - Google Patents

화학 기상증착 방법을 이용한 반도체장치의 금속 산화물 박막 형성방법 및 이를 이용한 커패시터 형성방법 Download PDF

Info

Publication number
KR100438769B1
KR100438769B1 KR1019970067072A KR19970067072A KR100438769B1 KR 100438769 B1 KR100438769 B1 KR 100438769B1 KR 1019970067072 A KR1019970067072 A KR 1019970067072A KR 19970067072 A KR19970067072 A KR 19970067072A KR 100438769 B1 KR100438769 B1 KR 100438769B1
Authority
KR
South Korea
Prior art keywords
film
source
forming
gas
semiconductor device
Prior art date
Application number
KR1019970067072A
Other languages
English (en)
Other versions
KR19990048398A (ko
Inventor
강창석
조학주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970067072A priority Critical patent/KR100438769B1/ko
Publication of KR19990048398A publication Critical patent/KR19990048398A/ko
Application granted granted Critical
Publication of KR100438769B1 publication Critical patent/KR100438769B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)

Abstract

화학 기상 증착(chemical vapour deposition) 방법을 이용한 반도체 장치의 금속 산화물 박막 형성 방법 및 이를 이용한 커패시터(capacitor) 형성 방법을 개시한다. 본 발명은 Ti(C11H19O2)2(O-t-C4H9)2를 용매로 녹인 Ti 소오스(source) 및 첨가물 소오스를 기화시켜 반응 가스를 형성한다. 이때, 테트라 하이드로 퓨란(tetra hydro furan) 또는 n-부틸 아세테이트(n-butyl acetate)를 용매로 이용한다. 또한, 첨가물 소오스로는 Sr 소오스, Ba 소오스, Pb 소오스 또는 Bi 소오스를 이용하며 소오스들의 둘 이상의 조합들을 이용한다. 다음에, 기화된 반응 가스를 운송 가스를 이용하여 반도체 기판 상으로 이동시켜 반도체 기판 상에 SrTiO3막, (Ba,Sr)TiO3막, PbZrTiO3막, (Pb,La)(Zr,Ti)O3막 또는 Bi4Ti3O12막 등과 같은 Ti계 산화물 강유전막을 형성한다. 이와 같은 Ti계 산화물 강유전막을 커패시터의 유전막으로 이용한다.

Description

화학 기상 증착 방법을 이용한 반도체 장치의 금속 산화물 박막 형성 방법 및 이를 이용한 커패시터 형성 방법
본 발명은 반도체 장치에 관한 것으로, 특히 화학 기상 증착(Chemical Vapour Deposition;이하 "CVD"라 한다)방법을 이용한 고유전율을 가지는 금속 산화물 박막을 형성하는 방법 및 상기 금속 산화물 박막을 이용한 커패시터 형성 방법에 관한 것이다.
반도체 장치, 특히 DRAM(Dynamic Random Access Memory) 장치의 집적도가 증가함에 따라, 제한된 셀(cell) 면적에서 커패시턴스(capacitance)의 증대를 구현하기 위한 방법들이 제시되고 있다. 특히, 이러한 방법들 중에서 커패시터의 유전막을 고유전율을 가지는 고유전 물질 또는 강유전 물질을 사용하는 방법이 제안되고 있다. 강유전 물질로는 페로프스카이트(Perovskite) 결정 구조를 가지는 강유전체 금속 산화물, 예컨대 (Ba,Sr)TiO3(BST), SrTiO3(STO) 및 PbZrTiO3(PZT) 등을 예시할 수 있다.
상기한 강유전체의 금속 산화물은 실리콘 산화물(silicon oxide), 실리콘 질화물(silicon nitride) 또는 산화 탄탈륨(Ta2O3)에 비해 유전 상수가 벌크(bulk) 상태에서 수백 내지 수천배 높다. 이는 상기 금속 산화물이 자발 분극 현상을 나타내는 특성에 기인한다. 한편, 상기한 강유전체의 금속 산화물을 커패시터의 유전막으로 이용하는 경우에, 유전막의 두께를 대략 500Å 이상으로 형성하더라도 등가 산화막 두께(equivalent oxide thickness)의 두께는 대략 10Å이하로 형성된다. 따라서, 등가 산화막 두께의 증가에 따른 커패시턴스 감소 등을 억제할 수 있다.
금속 산화물의 유전막은 일반적으로 RF 스퍼터링(Radio Frequency sputtering) 방법, 졸-겔(sol-gel) 방법 또는 MOCVD(Metal Organic Chemical vapour Deposition) 등과 같은 CVD 방법으로 형성된다. 상기한 방법들 중에서 CVD 방법은 우수한 단차 피복성(step coverage)을 구현할 수 있어 양산에 유리하다. 특히, BST막을 형성하는 경우에 가장 유리한 형성 방법으로 기대되고 있다.
구체적으로, CVD 방법을 이용한 종래의 Ti계 금속 산화물 박막을 형성하는 방법에서 Ti 소오스로는 티타늄이소프로폭사이드(titanium isopropoxide;Ti(O-i-C3H7)4;이하 "Ti(O-i-Pr"이라고 한다), 비스디피발로일메타나토-비스이소프로폭시티타늄(bis(dipivaloylmetanato)bis(isopropoxy)titanium;Ti(DPM)2(O-i-Pr)2)또는 티타닐 비스디피발로일메타나토(titanyl bis(dipivaloylmetanato);TiO(C11H19O2)2;이하 "TiO(DPM)2"라 한다)등을 이용하고 있다. 그 외에 비스디피발로일메타나토스트론튬(bis(dipivaloylmetanato)strontium;Sr(C11H19O2)2;이하 "Sr(DPM)2"라 한다) 등과 같은 Sr 소오스 및 비스디피발로일메타나토바륨(bis(dipivaloylmetanato)strontium;Ba(C11H19O2)2;이하 "Ba(DPM)2"라 한다) 등과 같은 Ba 소오스 등을 첨가물 소오스로 이용한다.
그러나, 상기한 금속 산화물은 페로프스카이트 결정 구조를 가지고 있을 경우에만 높은 유전율을 발현한다. 이에 따라 CVD 방법을 적용하여 금속 산화물막을 형성할 때 단차 피복성뿐만 아니라 결정성 또한 고려하여야 한다. 예컨대, BST막을 MOCVD 방법을 이용하여 형성할 때, BST막의 결정성 및 단차 피복성은 박막을 형성하는 조건에 크게 의존하고 있다. 특히, 소오스(source) 및 산화제를 이용하는 증착에서 페로프스카이트 결정 구조를 얻을 수 있는 조건, 예컨대 대략 500℃ 이상의 반도체 기판 온도 조건에서는 단차 피복성이 나쁘고, 반대로 단차 피복성이 우수한 증착 조건, 예컨대 대략 480℃ 이하의 낮은 반도체 기판 온도 조건에서는 비정질의 박막이 얻어지는 문제가 발생하고 있다. 즉, 우수한 단차 피복성을 구현할 수 있는 반도체 기판 온도 조건에서는 높은 페로프스카이트 결정 구조를 얻을 수 없는 문제점이 발생한다.
본 발명이 이루고자 하는 기술적 과제는 페로프스카이트 결정 구조를 구현할 수 있는 온도 영역에서 높은 단차 피복성을 구현할 수 있는 Ti계 산화물 강유전막을 형성할 수 있는 화학 기상 증착 방법을 이용한 반도체 장치의 금속 산화물 박막 형성 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 페로프스카이트 결정 구조를 구현할 수 있는 온도 영역에서 높은 단차 피복성을 구현할 수 있는 Ti계 산화물 강유전막을 형성할 수 있어 높은 커패시턴스를 얻을 수 있는 반도체 장치의 커패시터 형성 방법을 제공하는데 있다.
도 1은 본 발명에 따르는 박막 형성 방법에 의한 (Ba,Sr)TiO3막의 반도체 기판의 온도에 따라 측정된 단차 피복성을 나타낸 그래프이다.
도 2는 본 발명에 따르는 박막 형성 방법에 의한 (Ba,Sr)TiO3막의 반도체 기판의 온도에 따라 측정된 Ti/(Ba+Sr+Ti)의 조성비를 나타낸 그래프이다.
도 3은 본 발명에 따르는 박막 형성 방법에 의한 (Ba,Sr)TiO3막의 단면을 도시한 주사 전자 현미경(scanning electronic scope) 사진이다.
도 4는 본 발명에 따르는 박막 형성 방법에 의한 (Ba,Sr)TiO3막을 비교 분석하기 위해서 형성된 비교 (Ba,Sr)TiO3막의 반도체 기판의 온도에 따라 측정된 단차 피복성을 나타낸 그래프이다.
도 5는 본 발명에 따르는 박막 형성 방법에 의한 (Ba,Sr)TiO3막을 비교 분석하기 위해서 형성된 비교 (Ba,Sr)TiO3막의 반도체 기판의 온도에 따라 측정된 Ti/(Ba+Sr+Ti)의 조성비를 나타낸 그래프이다.
도 6은 본 발명에 따르는 박막 형성 방법에 의한 (Ba,Sr)TiO3막을 비교 분석하기 위해서 형성된 비교 (Ba,Sr)TiO3막의 반도체 기판의 온도에 따라 측정된 X선 회절 패턴(X-ray diffraction pattern)을 나타낸 그래프이다.
도 7은 본 발명에 따르는 박막 형성 방법에 의한 (Ba,Sr)TiO3막을 비교 분석하기 위해서 형성된 SrTiO3막의 반도체 기판의 온도에 따라 측정된 단차 피복성을 나타낸 그래프이다.
도 8 내지 도 12는 본 발명에 따르는 커패시터 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
상기의 기술적 과제를 달성하기 위하여 본 발명은, Ti(C11H19O2)2(O-t-C4H9)2를 용매로 녹인 Ti 소오스 및 첨가물 소오스를 기화시켜 반응 가스를 형성한다. 이때, 상기 용매로는 테트라 하이드로 퓨란(tetra hydro furan) 또는 n-부틸 아세테이트(n-butyl acetate)를 이용한다. 또한, 첨가물 소오스로는 Sr 소오스, Ba 소오스, Pb 소오스 또는 Bi 소오스를 이용하며 상기한 소오스들의 둘 이상의 조합들을 이용한다. 상기 Sr 소오스는 Sr(C11H19O2)2를 포함하는 용액이며, 상기 Ba 소오스는 Ba(C11H19O2)2를 포함하는 용액이고, Pb 소오스는 Pb(C11H19O2)2를 포함하는 용액이며, 상기 Bi 소오스는 Bi(C11H19O2)2를 포함하는 용액이다. 다음에, 상기 기화된 반응 가스를 운송 가스를 이용하여 반도체 기판 상으로 이동시켜 반도체 기판 상에 Ti계 산화물 강유전막을 형성한다. 이때, 상기 티타늄계 산화물 강유전막으로는 SrTiO3막, (Ba,Sr)TiO3막, PbZrTiO3막, (Pb,La)(Zr,Ti)O3막 또는 Bi4Ti3O12막 등이 형성된다. 또한, 상기 운송 가스는 Ar 가스, N2가스 또는 He 가스를 이용한다.
또한, 본 발명은 Sr 소오스, Ba 소오스 및 Ti(C11H19O2)2(O-t-C4H9)2를 용매로 녹인 Ti 소오스를 기화시켜 반응 가스를 형성한다. 다음에, 상기 기화된 반응 가스를 운송 가스를 이용하여 반도체 기판 상으로 이동시켜 산화 가스를 더 공급하며 반도체 기판 상에 (Ba, Sr)TiO3막을 형성한다. 여기서, 상기 Ba 소오스는 Ba(C11H19O2)2를 포함하는 용액이며, 상기 Sr 소오스는 Sr(C11H19O2)2를 포함하는 용액이다. 또한, 상기 용매는 테트라 하이드로 퓨란(tetra hydro furan) 또는 n-부틸 아세테이트(n-butyl acetate)를 이용한다. 더욱이, 상기 (Ba, Sr)TiO3막을 형성하는 단계는 대략 400℃ 내지 600℃ 정도의 반도체 기판 온도 조건 및 대략 0.5 내지 10 Torr 정도의 압력 조건으로 수행된다. 상기 산화 가스는 N2O 가스 및 O2가스의 혼합 가스를 이용한다.
상기의 다른 기술적 과제를 달성하기 위하여 본 발명은, 반도체 기판 상에 하부 전극을 형성한다. 다음에, 상기 하부 전극 상에 Ti(C11H19O2)2(O-t-C4H9)2를 용매로 녹인 Ti 소오스 및 첨가물 소오스로부터 Ti계 산화물 강유전막을 형성한다. 여기서, 상기 첨가물 소오스는 Sr(C11H19O2)2를 포함하는 용액인 Sr 소오스 및 Ba(C11H19O2)2를 포함하는 용액인 Ba(C11H19O2)2이며, 상기 용매는 테트라 하이드로 퓨란(tetra hydro furan) 또는 n-부틸 아세테이트(n-butyl acetate)를 이용한다. 또한, 상기 Ti계 산화물 강유전막은 SrTiO3막, (Ba,Sr)TiO3막, PbZrTiO3막, (Pb,La)(Zr,Ti)O3막 또는 Bi4Ti3O12막으로 형성된다. 더욱이, 상기 (Ba,Sr)TiO3막은 대략 400℃ 내지 600℃ 정도의 반도체 기판 온도 조건 및 대략 0.5Torr 내지 10Torr 정도의 압력 조건으로 형성된다. 이어서, 상기 강유전막 상에 상부 전극을 형성한다. 여기서, 상기 상부 전극 및 하부 전극은 Pt, Ru 또는 Ir 등과 같은 백금족 금속 또는 RuO2또는 IrO2등과 같은 백금족 산화물로 형성된다.
본 발명에 따르면, 페로프스카이트 결정 구조를 구현할 수 있는 온도 영역에서 높은 단차 피복성을 구현할 수 있는 Ti계 산화물 강유전막을 형성할 수 있는 화학 기상 증착 방법을 이용한 반도체 장치의 금속 산화물 박막 형성 방법을 제공할 수 있다. 또한, 페로프스카이트 결정 구조를 구현할 수 있는 온도 영역에서 높은 단차 피복성을 구현할 수 있는 Ti계 산화물 강유전막을 형성할 수 있어 높은 커패시턴스를 얻을 수 있는 반도체 장치의 커패시터 형성 방법을 제공할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 막의 두께 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한 어떤 막이 다른 막 또는 반도체 기판의 "상"에 있다 또는 접촉하고 있다라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.
구체적으로, 본 실시예에 의한 화학 기상 증착 방법을 이용한 반도체 장치의 금속 산화물 박막 형성 방법은 Ti 소오스로 비스디피발로일메타나토비스터셔리부톡시티타늄(bis(dipivaloylmetanato)bis(tertiarybutoxy)titanium;Ti(C11H19O2)2(O-t-C4H9)2;이하 "Ti(DPM)2(O-t-Bu)2"라 한다)을 녹인 용액을 이용하는 CVD 방법, 보다 상세하게는 MOCVD 방법으로 반도체 기판 상에 Ti계 산화물 강유전막을 형성한다. 이때, Ti계 산화물 강유전막은 Ti를 포함하며 고유전율을 나타내는 금속 산화물로 형성되는 강유전막을 의미한다. 예들 들어, SrTiO3막, (Ba,Sr)TiO3막, PbZrTiO3막, (Pb,La)(Zr,Ti)O3막 또는 Bi4Ti3O12막 등과 같은 강유전막을 의미한다.
본 실시예에 따르는 박막 형성 방법을 상세히 설명하면, 먼저, Ti(DPM)2(O-t-Bu)2를 n-부틸 아세테이트(n-butyl acetate) 또는 테트라 하이드로 퓨란(Tetra Hydro Furan;THF)에 녹인 용액을 형성하여 Ti 소오스 이용한다. 바람직하게는 Ti(DPM)2(O-t-Bu)2를 대략 0.15몰(mol) 농도의 n-부틸 아세테이트에 녹인 용액을 Ti 소오스로 이용한다. 더하여, 상기 Ti 소오스에서 제공되는 Ti와 반응하는 첨가물을 공급하는 첨가물 소오스로는 Sr 소오스, Ba 소오스, Pb 소오스 또는 Bi 소오스를 이용한다.
상기 첨가물 소오스는 형성되는 Ti계 산화물 강유전막의 조성에 따라 적절하게 이용한다. 예를 들어 Sr을 포함하는 강유전막을 형성할 때는 Sr(DPM)2를 포함하는 용액인 Sr 소오스를 첨가물 소오스로 이용한다. 바람직하게는 Sr(DPM)2-테트라글림(bis(dipivaloylmetanato)strontium, tetraglyme adduct;(C11H19O2)2Sr-(C10H22O5))을 n-부틸 아세테이트에 녹인 용액을 이용한다. 또는 Sr(DPM)2-테트라글림을 THF에 녹인 용액을 이용한다. 또한, 상기 Ba, Pb, Bi 각각을 포함하는 Ti계 산화물 강유전막을 형성할 때는 각기 Ba(DPM)2를 포함하는 용액, Pb(DPM)2를 포함하는 용액, Bi(DPM)2를 포함하는 용액을 각각 Ba 소오스, Pb 소오스, Bi 소오스로 이용한다. 또한, 상기 첨가물 소오스로 상기한 Sr 소오스, Pb 소오스, Bi 소오스 또는 Ba 소오스들을 조합하여 혼합한 용액을 이용할 수 있다. 예컨대, (Ba,Sr)TiO3막을 형성할 경우에는 상기 첨가물 소오스로 Ba 소오스 및 Sr 소오스를 혼합한 용액을 이용한다.
다음에, 상기한 Ti 소오스 및 첨가물 소오스를 기화기(vaporizer)에 장착하여 기화시켜 반응 가스를 형성한다. 이때, 상기 Ti 소오스 및 첨가물 소오스를 대략 230℃ 내지 250℃ 정도의 온도로 유지시켜 반응 가스를 형성한다. 이후에 상기 반응 가스를 운송 가스를 이용하여 반도체 기판 상으로 이송시킨다. 이때, 운송 가스로는 아르곤(Ar) 가스, 질소 가스(N2) 또는 헬륨(He) 가스를 이용한다. 이와 같이 이송된 반응 가스에 산화제, 예컨대 일산화 이질소(N2O) 가스 및 산소 가스(O2)의 혼합 가스로 이루어지는 산화 가스를 추가로 공급하며, 상기 반응 가스를 반도체 기판 상에 반응시킨다. 상기 반응 가스는 반도체 기판 상에 접촉하여 그 표면에 반응을 일으켜 Ti계 산화물 강유전막을 형성한다.
본 실시예에 의해 형성되는 Ti계 산화물 강유전막은 따르는 금속 산화물 박막 형성 방법은 페로프스카이트 결정 구조를 용이하게 구현할 수 있는 높은 반도체 기판 온도 조건에서도 우수한 단차 피복성을 구현할 수 있다. 예컨대, 대략 580℃ 정도의 반도체 기판 온도에서 80% 이상의 우수한 단차 피복성을 얻을 수 있다. 이와 같은 본 실시예에 의한 효과를 Ti계 산화물 강유전막 중에서 대표적인 예인 BST막을 실험예로 들어 상세히 설명한다.
구체적으로, CVD 방법, 보다 상세하게는 MOCVD 방법을 이용하며, Ti(DPM)2(O-t-Bu)2를 대략 0.15몰%의 n-부틸 아세테이트에 녹인 용액을 Ti 소오스로 이용한다. 또한, Sr(DPM)2-테트라글림을 대략 0.15몰%의 n-부틸 아세테이트에 녹인 용액을 Sr 소오스로 이용하고, Ba(DPM)2-테트라글림(bis(dipivaloylmetanato)barium, tetraglyme adduct;(C11H19O2)2Sr-(C10H22O5))을 대략 0.15몰%의 n-부틸 아세테이트에 녹인 용액을 Ba 소오스로 이용한다. 이때, 상기 n-부틸 아세테이트 대신에 THF를 용매로 이용할 수도 있다. 이와 같은 소오스를 기화기(vapourizer)에서 기화시켜 반응 가스를 형성한다. 기화기의 온도는 대략 230℃ 내지 250℃로 유지시키며 상기 소오스를 기화시킨다. 바람직하게는 대략 240℃ 정도의 온도로 기화시킨다. 이때, 대략 0.1㎖/min의 입력량으로 상기 소오스를 공급하며 대략 상기 소오스의 입력비는 대략 Sr:Ba:Ti=36:36:24로 제어한다.
상기한 바와 같이 형성된 반응 가스를 반도체 기판으로 운송 가스를 이용하여 반도체 기판 상으로 이송시킨다. 이때, 운송 가스로는 아르곤(Ar) 가스, 질소 가스(N2) 또는 헬륨(He) 가스를 이용한다. 바람직하게는 아르곤 가스를 200sccm(Standard Cubic Centimeter per Minute)으로 공급하여 이용한다. 반도체 기판 상으로 이송된 반응 가스에 일산화 질소 가스와 산소 가스를 각각 200sccm으로 공급한다. 또한, 반도체 기판의 온도는 대략 400℃ 내지 600℃ 정도로 유지하며 반응 챔버의 압력은 대략 0.5Torr 내지 10Torr 정도로 유지한다. 바람직하게는 대략 1Torr 정도로 유지한다.
이와 같은 조건에서 반도체 기판 표면의 패턴, 예컨대 산화막(SiO2) 상에 형성된 백금 패턴(대략 1000Å 두께를 가지는 대략 0.6㎛(넓이)×0.9㎛(높이)의 패턴)을 덮는 BST막을 형성한다. 이후에, 상기 BST막의 단차 피복성을 측정하여 그 결과를 도 1에 도시하였다. 상기한 단차 피복성은 BST막을 형성할 때의 반도체 기판의 온도 조건(X축으로 도시됨)을 변수로 하여 도시되었다. 또한, 조성비의 변화를 측정하여 증착 온도, 즉, 반도체 기판의 온도를 변수로 하여 도 2에 도시하였다. 더하여, 형성된 BST 막의 상태를 분석하기 위해서 단면을 주사 전자 현미경(Scanning Electronic Scope;이하 "SEM"이라 한다)으로 관찰하여 도 3에 도시하였다.
도 1에 도시한 본 실시예에 따르는 BST막의 단차 피복성을 비교 분석하기 위해서 종래의 금속 산화물 박막 형성 방법에 따라 비교 BST막을 형성하여 측정된 단차 피복성을 도 4에 도시하였다. 비교 BST막은 다른 조건은 본 발명에 따르는 BST막을 형성하는 방법에 준하여 설정하였다. 단지, Ti 소오스를 종래의 금속 산화물 박막 형성 방법에서 이용된 Ti(DPM)2(O-i-Pr)2를 포함하는 용액을 이용하였다. 구체적으로, Ti(DPM)2(O-i-Pr)2를 0.15몰%의 n-부틸 아세테이트에 녹인 용액을 Ti 소오스로 이용하였다. 또한, 증착 온도, 즉, 반도체 기판의 온도에 따른 비교 BST막의 조성비의 변화를 도 5에 도시하였다. 더하여, 비교 BST막의 온도에 따른 결정상(crystal phase)의 변화를 관찰하기 위해서 X선 회절기(X-ray diffractometor)를 이용하여 대략 20°내지 60°의 회절 각도(diffraction angle;2θ)에서 측정된 회절 패턴을 도 6에 도시하였다.
도 1 및 도 3을 비교하면, 본 실시예에 따라 형성된 BST막은 증착 온도, 즉, 반도체 기판의 온도에 따라 거의 일정한 단차 피복성을 나타낸다. 예컨대, 대략 420℃ 정도에서는 대략 90% 정도의 단차 피복성을 나타내고, 대략 580℃ 정도에서는 대략 80% 정도를 나타낸다. 반면에, 비교 BST막은 대략 420℃ 정도의 반도체 기판의 온도에서는 대략 87% 정도의 단차 피복성을 나타내지만, 대략 520℃ 정도의 반도체 기판의 온도에서 급격히 단차 피복성이 감소한다. 이에 따라 대략 45% 이하의 낮은 값을 나타낸다.
도 5를 참조하면, 본 실시예를 비교하기 위해서 형성된 비교 BST막은 대략 420℃에서 대략 450℃의 증착 온도, 즉, 반도체 기판의 온도에서 급격한 Ti/(Ba+Sr+Ti)비의 증가를 보이고 대략 450℃ 정도의 온도에서 조성비가 일정해짐을 알 수 있다. 또한, 도 6을 참조하면, 대략 500℃ 내지 450℃의 범위에서부터 BST막의 결정학적 방향을 나타내는 피크(peak)들이 나타난다. 이는 비정질 구조에서 일정한 결정질 구조로 변이함을 의미하므로, 대략 500℃ 이하, 보다 명확하게는 450℃ 정도 이하의 온도에서는 비정질의 상이 대부분임을 알 수 있다. 즉, 500℃ 이상의 온도에서야 페로프스카이트 결정 구조를 얻을 수 있다.
이와 같은 사실을 도 4의 결과와 결부시키면, 우수한 단차 피복성을 얻으며 페로프스카이트 결정 구조를 미량이라도 구현하는 반도체 기판의 온도는 대략 450℃에서 대략 480℃의 범위에 불과함을 알 수 있다. 또한, 우수한 페로프스카이트 결정 구조를 얻기 위한 온도는 최소한 500℃ 이상이고, 80% 이상의 단차 피복성을 구현하는 온도는 480℃ 이하이므로, 페로프스카이트 결정 구조를 우세하게 구현하면서 단차 피복성을 높게, 예컨대 대략 80% 이상 구현하는 것은 불가능함을 알 수 있다.
반면에, 본 실시예를 따르는 BST막은 도 2에 도시한 바와 같이 대략 480℃에 이르러서야 Ti/(Ba+Sr+Ti)비의 값이 도 5의 450℃에서의 값에 다다르고 있다. 즉, 보다 높은 온도에서 조성비가 일정해짐을 알 수 있다. 그러나, 도 1을 더 참조하면, 우수한 단차 피복성, 예컨대 80% 이상의 단차 피복성을 구현하는 반도체 기판의 온도는 580℃에까지 이르고 있다. 이와 같은 사실은 본 실시예에 따라 형성된 BST막이 우수한 페로프스카이트 결정 구조와 단차 피복성을 넓은 반도체 기판 온도, 즉, 증착 온도 영역에서 구현할 수 있음을 알 수 있다. 즉, 대략 480℃에서 580℃에 이르는 넓은 온도 범위에서 우수한 단차 피복성과 우세한 페로프스카이트 결정 구조를 동시에 구현할 수 있다. 이는 도 3에 도시된 SEM 사진에서 보다 명확해진다. 따라서, 커패시터의 유전막에 적용될 때 높은 커패시턴스를 구현할 수 있음을 알 수 있다.
한편, 종래의 박막 형성 방법에 따르는 STO막의 반도체 기판의 온도에 따라 측정된 단차 피복성을 도 7에 나타낸다. 소오스로는 Sr(DPM)2-테트라글림 및 Ti(DPM)2(O-i-Pr)2를 이용하고, 소오스의 입력량은 대략 0.1㎖/min으로 유지하였으며, 소오스의 입력비는 Sr:Ti=76:24로 유지하였다. 그 외의 나머지 조건들은 도 1 및 도 4의 조건에 준하여 STO막(대략 500Å의 두께로)을 형성하였다. 이때, 백금 패턴은 대략 0.46㎛(넓이)×0.92㎛(높이)의 패턴으로 준비하였다. 반도체 기판의 온도는 대략 450℃ 내지 550℃ 정도로 유지하였다.
도 7을 참조하면, 도 4에서와 유사한 반도체 기판의 온도에 따른 단차 피복성의 거동이 나타남을 알 수 있다. 즉, 대략 475℃에서부터 단차 피복성이 감소함을 알 수 있다. 이는 반도체 기판의 온도가 증가함에 따라 단차 피복성이 나빠짐을 의미한다. 이와 같은 반도체 기판의 온도에 따른 단차 피복성의 거동의 유사함에서 STO막과 BST막은 유사한 반도체 기판의 온도에 따른 거동 특성을 나타냄을 알 수 있다. 따라서, STO막을 형성하는 경우에도 Ti 소오스로 Ti(DPM)2(O-t-Bu)2를 녹인 용매를 이용하면, 보다 높은 온도 범위에서 우수한 단차 피복성과 페로프스카이트 결정 구조를 구현할 수 있다는 것은 명백하다. 또한, Ti계 금속 산화물로 이루어지는 박막을 형성하는 경우에도 본 실시예에 따라 Ti 소오스로 Ti(DPM)2(O-t-Bu)2를 녹인 용매를 이용하면, 보다 높은 온도 범위에서 우수한 단차 피복성과 페로프스카이트 결정 구조를 구현할 수 있다는 것은 명백하다.
이하, 본 발명에 따르는 커패시터 형성 방법의 실시예를 설명한다. 본 실시예에서는 DRAM 장치에서 적용되는 커패시터를 예로 들어 설명하지만, 본 발명이 이에 한정되는 것은 아니다.
도 8 내지 도 12는 본 발명에 따르는 커패시터 형성 방법의 실시예를 설명하기 위하여 개략적으로 도시한 단면도들이다.
도 8은 베리드 콘택(buried contact;290)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 반도체 기판(100)에 소자 분리 영역(200)을 형성하여 활성 영역을 설정한다. 이후에, 게이트(gate;210, 230)를 형성하여 트랜지스터(transistor)를 형성한다. 절연막(270)을 형성하고 패터닝하여 상기 활성 영역에 접촉하는 베리드 콘택( 290)을 형성한다. 도 7에서 참조 부호 250은 비트 라인(bit line)을 나타낸다.
도 9는 하부 전극(storage node;300)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 절연막(270) 상에 상기 베리드 콘택(290)에 접촉하는 도전막, 예컨대, Pt, Ru 또는 Ir 등과 같은 백금족 금속으로 이루어지는 도전막을 형성한다. 또는 RuO2또는 IrO2등과 같은 백금족 산화물로 이루어지는 도전막을 형성한다. 바람직하게는 Pt로 도전막을 형성한다. 즉, DC 스퍼터링(Direct Current sputtering) 방법을 이용하여 반도체 기판(100)을 대략 200℃ 내지 400℃ 정도로 유지한 후, 대략 1Torr 내지 10Torr 정도의 반응 챔버 압력에서 Ar을 스퍼터링 가스로 사용하여 Pt막을 형성한다. 이때, 대략 10W/㎠ 내지 200W/㎠ 정도의 전력 밀도를 가해서 증착 공정을 진행한다. 또한, 커패시터의 하부 전극(300)으로 이용하기 위해서 대략 500Å 내지 2000Å 정도의 두께로 증착한다. 다음에, 사진 식각 공정을 이용하여 상기 Pt막을 패터닝하여 하부 전극(300)을 형성한다.
도 10은 Ti계 산화물로 강유전막(400)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 앞서 상술한 바와 같이 CVD 방법, 보다 상세하게는 MOCVD 방법을 사용하며, Ti 소오스로 Ti(DPM)2(O-t-Bu)2를 녹인 용액을 이용하여 반도체 기판 상에 Ti계 산화물 강유전막(400)을 형성한다. 이때, Ti계 산화물 강유전막(400)은 Ti를 포함하며 고유전율을 나타내는 금속 산화물로 형성되는 강유전막(400), 즉, STO막, BST막, PbZrTiO3막, (Pb,La)(Zr,Ti)O3막 또는 Bi4Ti3O12막 등과 같은 강유전막(400)을 형성한다. 이때, 상기 Ti계 산화물 강유전막(400)으로 BST막을 이용할 경우에는 도 1을 참조하여 설명한 방법과 같은 방법으로 BST 막을 형성한다. 이때, 상기 BST막의 두께는 대략 100Å 내지 500Å 정도로 형성한다. 이와 같이 형성된 Ti계 산화물 강유전막(400)은 도 2에서 설명한 바와 같이 높은 단차 피복성과 우수한 페로프스카이트 결정 구조를 동시에 구현할 수 있다. 따라서, 높은 커패시턴스를 구현할 수 있다.
도 11은 상부 전극(plate node;500)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, Ti계 산화물 강유전막(400) 상에 백금족 금속 혹은 백금족 산화물을 이용하여 도전막을 형성한다. 즉, Pr, Ru, Ir, RuO2또는 IrO2등으로 스퍼터링 방법을 이용하여 500Å 내지 5000Å 정도의 두께로 형성한다. 다음에, 도전막을 패터닝하여 상부 전극(500)을 형성한다. 이때, Ti계 산화물 강유전막(400) 또한 패터닝되어 유전막 패턴(400a)이 형성된다. 이어서, 형성되는 커패시터의 전기적인 특성을 향상시키기 위하여, 비산화성 분위기에서 대략 500℃ 내지 850℃ 정도의 반도체 기판(100) 온도 조건으로 어닐링(annealing)하여 열처리한다. 이때, 상기 어닐링 공정은 대략 1분 내지 2시간 정도 동안 수행되고, 상기 비산화성 분위기로는 질소 가스를 이용한다.
도 12는 상부 전극(500)을 덮는 층간 절연막(600)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 상기한 열처리 공정 이후에, 상부 전극(500)을 덮는 층간 절연막(600)을 형성한다. 이후에, 금속 라인(metal line)으로 배선(710, 730)을 형성한 후, 상기 배선(710, 730)을 덮는 금속간 절연막(800)을 형성하여 커패시터를 완성한다.
이상, 본 발명의 최적의 실시예를 도면과 명세서를 통해서 상세히 설명하였다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 명확하게 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구 범위에 기재된 본 발명의 범위를 제한하기 위해서 사용된 것은 아니다. 예컨대, BST막은 Ti계 산화물 강유전막 전체를 설명하기 위한 예시로 제시되었으며, MOCVD 방법 또한 CVD 방법들 중에서 최적의 예로써 제시된 것이다. 또한, DRAM 장치에서 적용되는 커패시터의 예를 들어 커패시터 형성 방법을 설명하였지만 이에 한정되지 않고 반도체 장치에 적용될 수 있다.
상술한 본 발명에 따르면, 높은 온도, 예컨대 대략 580℃ 정도의 온도에서도 대략 80% 이상의 단차 피복성을 구현하며, Ti계 산화물 강유전막을 형성할 수 있다. 따라서, 넓은 반도체 기판의 온도 영역에서도 페로프스카이트 결정 구조를 구현하며 대략 80% 이상의 높은 단차 피복성을 가지는 Ti계 산화물 강유전막, 예컨대 BST막을 형성할 수 있다. 이에 따라 Ti계 산화물 강유전막을 보다 용이하게 반도체 장치의 커패시터에 적용할 수 있어, 높은 커패시턴스를 구현할 수 있다.

Claims (22)

  1. Ti(C11H19O2)2(O-t-C4H9)2를 용매로 녹인 Ti 소오스 및 첨가물 소오스를 기화시켜 반응 가스를 형성하는 단계; 및
    상기 기화된 반응 가스를 운송 가스를 이용하여 반도체 기판 상으로 이동시켜 반도체 기판 상에 Ti계 산화물 강유전막을 형성하는 단계를 포함하는 것을 특징으로 하는 화학 기상 증착 방법을 이용한 반도체 장치의 금속 산화물 박막 형성 방법.
  2. 제1항에 있어서, 상기 용매는 테트라 하이드로 퓨란(tetra hydro furan) 또는 n-부틸 아세테이트(n-butyl acetate)인 것을 특징으로 하는 화학 기상 증착 방법을 이용한 반도체 장치의 금속 산화물 박막 형성 방법.
  3. 제1항에 있어서, 상기 티타늄계 산화물 강유전막은
    SrTiO3막, (Ba,Sr)TiO3막, PbZrTiO3막, (Pb,La)(Zr,Ti)O3막 및 Bi4Ti3O12막으로 이루어지는 일군에서 선택되는 어느 하나의 막인 것을 특징으로 하는 화학 기상 증착 방법을 이용한 반도체 장치의 금속 산화물 박막 형성 방법.
  4. 제1항에 있어서, 상기 첨가물 소오스는
    Sr 소오스, Ba 소오스, Pb 소오스 및 Bi 소오스로 이루어지는 일군에서 선택되는 어느 하나 또는 조합인 것을 특징으로 하는 화학 기상 증착 방법을 이용한 반도체 장치의 금속 산화물 박막 형성 방법.
  5. 제4항에 있어서, 상기 Sr 소오스는 Sr(C11H19O2)2를 포함하는 용액인 것을 특징으로 하는 화학 기상 증착 방법을 이용한 반도체 장치의 금속 산화물 박막 형성 방법.
  6. 제4항에 있어서, 상기 Ba 소오스는 Ba(C11H19O2)2를 포함하는 용액인 것을 특징으로 하는 화학 기상 증착 방법을 이용한 반도체 장치의 금속 산화물 박막 형성 방법.
  7. 제4항에 있어서, 상기 Pb 소오스는 Pb(C11H19O2)2를 포함하는 용액인 것을 특징으로 하는 화학 기상 증착 방법을 이용한 반도체 장치의 금속 산화물 박막 형성 방법.
  8. 제4항에 있어서, 상기 Bi 소오스는 Bi(C11H19O2)2를 포함하는 용액인 것을 특징으로 하는 화학 기상 증착 방법을 이용한 반도체 장치의 금속 산화물 박막 형성 방법.
  9. 제1항에 있어서, 상기 운송 가스는 Ar 가스, N2가스 및 He 가스로 이루어지는 일군에서 선택되는 어느 한 가스인 것을 특징으로 하는 화학 기상 증착 방법을 이용한 반도체 장치의 금속 산화물 박막 형성 방법.
  10. Sr 소오스, Ba 소오스 및 Ti(C11H19O2)2(O-t-C4H9)2를 용매로 녹인 Ti 소오스를 기화시켜 반응 가스를 형성하는 단계; 및
    상기 기화된 반응 가스를 운송 가스를 이용하여 반도체 기판 상으로 이동시켜 산화 가스를 더 공급하며 반도체 기판 상에 (Ba, Sr)TiO3막을 형성하는 단계를 포함하는 것을 특징으로 하는 화학 기상 증착 방법을 이용한 반도체 장치의 금속 산화물 박막 형성 방법.
  11. 제10항에 있어서, 상기 Ba 소오스는 Ba(C11H19O2)2를 포함하는 용액인 것을 특징으로 하는 화학 기상 증착 방법을 이용한 반도체 장치의 금속 산화물 박막 형성 방법.
  12. 제10항에 있어서, 상기 Sr 소오스는 Sr(C11H19O2)2를 포함하는 용액인 것을 특징으로 하는 화학 기상 증착 방법을 이용한 반도체 장치의 금속 산화물 박막 형성 방법.
  13. 제10항, 상기 용매는 테트라 하이드로 퓨란(tetra hydro furan) 또는 n-부틸 아세테이트(n-butyl acetate)인 것을 특징으로 하는 화학 기상 증착 방법을 이용한 반도체 장치의 금속 산화물 박막 형성 방법.
  14. 제10항에 있어서, 상기 (Ba, Sr)TiO3막을 형성하는 단계는
    대략 400℃ 내지 600℃ 정도의 반도체 기판 온도 조건 및 대략 0.5 내지 10 Torr 정도의 압력 조건으로 수행되는 것을 특징으로 하는 화학 기상 증착 방법을 이용한 반도체 장치의 금속 산화물 박막 형성 방법.
  15. 제10항에 있어서, 상기 산화 가스는
    N2O 가스 및 O2가스의 혼합 가스인 것을 특징으로 하는 화학 기상 증착 방법을 이용한 반도체 장치의 금속 산화물 박막 형성 방법.
  16. 반도체 기판 상에 하부 전극을 형성하는 단계;
    상기 하부 전극 상에 Ti(C11H19O2)2(O-t-C4H9)2를 용매로 녹인 Ti 소오스 및 첨가물 소오스로부터 Ti계 산화물 강유전막을 형성하는 단계; 및
    상기 강유전막 상에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 화학 기상 증착 방법을 이용한 반도체 장치의 커패시터 형성 방법.
  17. 제16항에 있어서, 상기 Ti계 산화물 강유전막은
    SrTiO3막, (Ba,Sr)TiO3막, PbZrTiO3막, (Pb,La)(Zr,Ti)O3막 및 Bi4Ti3O12막으로 이루어지는 일군에서 선택되는 어느 하나의 막인 것을 특징으로 하는 화학 기상 증착 방법을 이용한 반도체 장치의 커패시터 형성 방법.
  18. 제17항에 있어서, 상기 Ti계 산화물 강유전막은
    (Ba,Sr)TiO3막인 것을 특징으로 하는 화학 기상 증착 방법을 이용한 반도체 장치의 커패시터 형성 방법.
  19. 제18항에 있어서, 상기 (Ba,Sr)TiO3막은
    대략 400℃ 내지 600℃ 정도의 반도체 기판 온도 조건 및 대략 0.5Torr 내지 10Torr 정도의 압력 조건으로 형성되는 것을 특징으로 하는 화학 기상 증착 방법을 이용한 반도체 장치의 커패시터 형성 방법.
  20. 제18항에 있어서, 상기 첨가물 소오스는 Sr(C11H19O2)2를 포함하는 용액인 Sr 소오스 및 Ba(C11H19O2)2를 포함하는 용액인 Ba 소오스인 것을 특징으로 하는 화학 기상 증착 방법을 이용한 반도체 장치의 커패시터 형성 방법.
  21. 제16항에 있어서, 상기 용매는 테트라 하이드로 퓨란(tetra hydro furan) 또는 n-부틸 아세테이트(n-butyl acetate)인 것을 특징으로 하는 화학 기상 증착 방법을 이용한 반도체 장치의 커패시터 형성 방법.
  22. 제16항에 있어서, 상기 상부 전극 및 하부 전극은 Pt, Ru 및 Ir로 이루어지는 백금족 금속군에서 선택되는 어느 한 금속으로 형성되거나 RuO2및 IrO2로 이루어지는 일군에서 선택되는 어느 한 백금족 산화물로 형성되는 것을 특징으로 하는 반도체 장치의 커패시터 형성 방법.
KR1019970067072A 1997-12-09 1997-12-09 화학 기상증착 방법을 이용한 반도체장치의 금속 산화물 박막 형성방법 및 이를 이용한 커패시터 형성방법 KR100438769B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970067072A KR100438769B1 (ko) 1997-12-09 1997-12-09 화학 기상증착 방법을 이용한 반도체장치의 금속 산화물 박막 형성방법 및 이를 이용한 커패시터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970067072A KR100438769B1 (ko) 1997-12-09 1997-12-09 화학 기상증착 방법을 이용한 반도체장치의 금속 산화물 박막 형성방법 및 이를 이용한 커패시터 형성방법

Publications (2)

Publication Number Publication Date
KR19990048398A KR19990048398A (ko) 1999-07-05
KR100438769B1 true KR100438769B1 (ko) 2004-12-17

Family

ID=37348990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970067072A KR100438769B1 (ko) 1997-12-09 1997-12-09 화학 기상증착 방법을 이용한 반도체장치의 금속 산화물 박막 형성방법 및 이를 이용한 커패시터 형성방법

Country Status (1)

Country Link
KR (1) KR100438769B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220059138A (ko) 2020-11-02 2022-05-10 대우조선해양 주식회사 해양생물 보호를 위한 해수 희석 시스템

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730354B2 (en) * 2001-08-08 2004-05-04 Agilent Technologies, Inc. Forming ferroelectric Pb(Zr,Ti)O3 films

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07309695A (ja) * 1994-03-18 1995-11-28 Japan Energy Corp チタン酸鉛及びチタン酸ジルコン酸鉛薄膜の製造方法
JPH09191087A (ja) * 1996-01-12 1997-07-22 Nec Corp 薄膜キャパシタ及びその製造方法
JPH1192937A (ja) * 1997-09-17 1999-04-06 Masaru Okada Ｐｌｚｔ系薄膜の合成方法
KR100272390B1 (ko) * 1996-02-13 2000-12-01 다니구찌 이찌로오, 기타오카 다카시 고유전율 박막 구조 및 고유전율 박막 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07309695A (ja) * 1994-03-18 1995-11-28 Japan Energy Corp チタン酸鉛及びチタン酸ジルコン酸鉛薄膜の製造方法
JPH09191087A (ja) * 1996-01-12 1997-07-22 Nec Corp 薄膜キャパシタ及びその製造方法
KR100272390B1 (ko) * 1996-02-13 2000-12-01 다니구찌 이찌로오, 기타오카 다카시 고유전율 박막 구조 및 고유전율 박막 형성 방법
JPH1192937A (ja) * 1997-09-17 1999-04-06 Masaru Okada Ｐｌｚｔ系薄膜の合成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220059138A (ko) 2020-11-02 2022-05-10 대우조선해양 주식회사 해양생물 보호를 위한 해수 희석 시스템

Also Published As

Publication number Publication date
KR19990048398A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
JP6141380B2 (ja) 強誘電性ＰＺＴ膜及びその製造方法、キャパシタ、並びにＦｅＲＡＭデバイス
US6897106B2 (en) Capacitor of semiconductor memory device that has composite Al2O3/HfO2 dielectric layer and method of manufacturing the same
KR20040093255A (ko) Ａｌｄ에 의한 금속 박막 형성 방법, 란탄 산화막 형성방법 및 반도체 소자의 고유전막 형성 방법
US5343353A (en) Semiconductor device and process of producing the same
US6821845B1 (en) Semiconductor device and method for manufacturing the same
US6127218A (en) Methods for forming ferroelectric films using dual deposition steps
US6812510B2 (en) Ferroelectric capacitor, process for manufacturing thereof and ferroelectric memory
KR100438769B1 (ko) 화학 기상증착 방법을 이용한 반도체장치의 금속 산화물 박막 형성방법 및 이를 이용한 커패시터 형성방법
KR100269320B1 (ko) 유전체막의형성방법및이를이용한캐패시터의제조방법
KR100395507B1 (ko) 반도체 소자 및 그 제조방법
KR20030010852A (ko) 반도체 장치의 제조 방법
Cho et al. Low temperature MOCVD of BST thin film for high density DRAMs
KR100293722B1 (ko) 액체 유기금속 원료로 형성되는 비에스티 유전막을 갖는 캐패시터 제조 방법
Chen et al. Dielectric properties of (Ba, Sr) TiO/sub 3/thin films deposited on Ni/TiN/Si substrate by photo-assisted metal organic chemical vapor deposition
KR20010036043A (ko) 반도체 장치의 고유전막 형성 방법
KR19990070103A (ko) 높은 유전상수와 낮은 누설전류 밀도를 가지는 비에스티(bst) 박막의 증착방법
JPH09249973A (ja) 半導体装置の製造方法
KR20040087414A (ko) 파이로클로르 도전성 산화물 및 이를 이용한 박막 및커패시터
JPH06287757A (ja) 酸化物あるいは複合酸化物の薄膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070514

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee