JPH10242409A - 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置 - Google Patents
電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置Info
- Publication number
- JPH10242409A JPH10242409A JP9112850A JP11285097A JPH10242409A JP H10242409 A JPH10242409 A JP H10242409A JP 9112850 A JP9112850 A JP 9112850A JP 11285097 A JP11285097 A JP 11285097A JP H10242409 A JPH10242409 A JP H10242409A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric
- dielectric film
- layer
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Conductive Materials (AREA)
- Inorganic Insulating Materials (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 誘電体キャパシタの誘電体膜の材料としてＰ
ＺＴはもちろん、高温の熱処理が必要なＳＢＴなどをも
用いることを可能とする電子材料、その製造方法、誘電
体キャパシタおよび不揮発性メモリを提供する。 【解決手段】 誘電体キャパシタの下部電極、例えばＰ
ｔ膜５の下側に、組成式ＭIaＭIIb Ｏc （ただし、ａ、
ｂ、ｃは原子％で表した組成、ＭI はＰｔ、Ｉｒ、Ｒ
ｕ、ＲｈおよびＰｄからなる群より選ばれた少なくとも
一種の貴金属、ＭIIはＨｆ、Ｔａ、Ｚｒ、Ｎｂ、Ｖ、Ｍ
ｏおよびＷからなる群より選ばれた少なくとも一種の遷
移金属を表す）で表され、その組成範囲が９０≧ａ≧４
０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００である
材料からなる拡散防止層、例えばＩｒ−Ｈｆ−Ｏ膜３を
設ける。
ＺＴはもちろん、高温の熱処理が必要なＳＢＴなどをも
用いることを可能とする電子材料、その製造方法、誘電
体キャパシタおよび不揮発性メモリを提供する。 【解決手段】 誘電体キャパシタの下部電極、例えばＰ
ｔ膜５の下側に、組成式ＭIaＭIIb Ｏc （ただし、ａ、
ｂ、ｃは原子％で表した組成、ＭI はＰｔ、Ｉｒ、Ｒ
ｕ、ＲｈおよびＰｄからなる群より選ばれた少なくとも
一種の貴金属、ＭIIはＨｆ、Ｔａ、Ｚｒ、Ｎｂ、Ｖ、Ｍ
ｏおよびＷからなる群より選ばれた少なくとも一種の遷
移金属を表す）で表され、その組成範囲が９０≧ａ≧４
０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００である
材料からなる拡散防止層、例えばＩｒ−Ｈｆ−Ｏ膜３を
設ける。
Description
【０００１】
【発明の属する技術分野】この発明は、電子材料、その
製造方法、誘電体キャパシタ、不揮発性メモリおよび半
導体装置に関する。
製造方法、誘電体キャパシタ、不揮発性メモリおよび半
導体装置に関する。
【０００２】
【従来の技術】強誘電体メモリは、強誘電体膜の高速な
分極反転とその残留分極とを利用する高速書き換え可能
な不揮発性メモリである。図６に従来の強誘電体メモリ
の一例を示す。
分極反転とその残留分極とを利用する高速書き換え可能
な不揮発性メモリである。図６に従来の強誘電体メモリ
の一例を示す。
【０００３】図６に示すように、この従来の強誘電体メ
モリにおいては、ｐ型Ｓｉ基板１０１の表面にフィール
ド絶縁膜１０２が選択的に設けられ、これによって素子
分離が行われている。このフィールド絶縁膜１０２に囲
まれた部分における活性領域の表面にはゲート絶縁膜１
０３が設けられている。符号ＷＬはワード線を示す。こ
のワード線ＷＬの両側の部分におけるｐ型Ｓｉ基板１０
１中にはｎ+ 型のソース領域１０４およびドレイン領域
１０５が設けられている。これらのワード線ＷＬ、ソー
ス領域１０４およびドレイン領域１０５によりトランジ
スタＱが構成されている。
モリにおいては、ｐ型Ｓｉ基板１０１の表面にフィール
ド絶縁膜１０２が選択的に設けられ、これによって素子
分離が行われている。このフィールド絶縁膜１０２に囲
まれた部分における活性領域の表面にはゲート絶縁膜１
０３が設けられている。符号ＷＬはワード線を示す。こ
のワード線ＷＬの両側の部分におけるｐ型Ｓｉ基板１０
１中にはｎ+ 型のソース領域１０４およびドレイン領域
１０５が設けられている。これらのワード線ＷＬ、ソー
ス領域１０４およびドレイン領域１０５によりトランジ
スタＱが構成されている。
【０００４】符号１０６は層間絶縁膜を示す。フィール
ド絶縁膜１０２の上方の部分における層間絶縁膜１０６
上には、接合層としての例えば膜厚３０ｎｍ程度のＴｉ
膜１０７を介して、下部電極としての例えば膜厚２００
ｎｍ程度のＰｔ膜１０８、例えば膜厚２００ｎｍ程度の
Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 （ＰＺＴ）膜やＳｒＢｉ2 Ｔａ
2 Ｏ9 （ＳＢＴ）膜などの強誘電体膜１０９および上部
電極としての例えば膜厚２００ｎｍ程度のＰｔ膜１１０
が順次積層され、これらのＰｔ膜１０８、強誘電体膜１
０９およびＰｔ膜１１０によりキャパシタＣが構成され
ている。トランジスタＱとこのキャパシタＣとにより、
１個のメモリセルが構成されている。
ド絶縁膜１０２の上方の部分における層間絶縁膜１０６
上には、接合層としての例えば膜厚３０ｎｍ程度のＴｉ
膜１０７を介して、下部電極としての例えば膜厚２００
ｎｍ程度のＰｔ膜１０８、例えば膜厚２００ｎｍ程度の
Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 （ＰＺＴ）膜やＳｒＢｉ2 Ｔａ
2 Ｏ9 （ＳＢＴ）膜などの強誘電体膜１０９および上部
電極としての例えば膜厚２００ｎｍ程度のＰｔ膜１１０
が順次積層され、これらのＰｔ膜１０８、強誘電体膜１
０９およびＰｔ膜１１０によりキャパシタＣが構成され
ている。トランジスタＱとこのキャパシタＣとにより、
１個のメモリセルが構成されている。
【０００５】符号１１１は層間絶縁膜を示す。ソース領
域１０４の上の部分における層間絶縁膜１０６および層
間絶縁膜１１１にはコンタクトホール１１２が設けられ
ている。また、Ｐｔ膜１０８の一端部の上の部分におけ
る層間絶縁膜１１１にはコンタクトホール１１３が設け
られている。さらに、Ｐｔ膜１１０の上の部分における
層間絶縁膜１１１にはコンタクトホール１１４が設けら
れている。そして、コンタクトホール１１２およびコン
タクトホール１１３を通じて、トランジスタＱのソース
領域１０４とキャパシタＣの下部電極であるＰｔ膜１０
８とが配線１１５により接続されている。また、コンタ
クトホール１１４を通じて、キャパシタＣの上部電極で
あるＰｔ膜１１０に配線１１６が接続されている。符号
１１７はパッシベーション膜を示す。
域１０４の上の部分における層間絶縁膜１０６および層
間絶縁膜１１１にはコンタクトホール１１２が設けられ
ている。また、Ｐｔ膜１０８の一端部の上の部分におけ
る層間絶縁膜１１１にはコンタクトホール１１３が設け
られている。さらに、Ｐｔ膜１１０の上の部分における
層間絶縁膜１１１にはコンタクトホール１１４が設けら
れている。そして、コンタクトホール１１２およびコン
タクトホール１１３を通じて、トランジスタＱのソース
領域１０４とキャパシタＣの下部電極であるＰｔ膜１０
８とが配線１１５により接続されている。また、コンタ
クトホール１１４を通じて、キャパシタＣの上部電極で
あるＰｔ膜１１０に配線１１６が接続されている。符号
１１７はパッシベーション膜を示す。
【０００６】この図６に示す従来の強誘電体メモリにお
いては、トランジスタＱとキャパシタＣとが横方向（基
板面に平行な方向）に並べて配置しているが、強誘電体
メモリの情報記録密度を増加させるためには、トランジ
スタＱとキャパシタＣとを縦方向（基板面に垂直な方
向）に並べて配置した構造とする必要がある。その一例
を図７に示す。ここで、図７においては、図６と同一の
部分には同一の符号を付す。
いては、トランジスタＱとキャパシタＣとが横方向（基
板面に平行な方向）に並べて配置しているが、強誘電体
メモリの情報記録密度を増加させるためには、トランジ
スタＱとキャパシタＣとを縦方向（基板面に垂直な方
向）に並べて配置した構造とする必要がある。その一例
を図７に示す。ここで、図７においては、図６と同一の
部分には同一の符号を付す。
【０００７】図７において、符号ＷＬ１〜ＷＬ４はワー
ド線、１１８は層間絶縁膜を示す。ドレイン領域１０５
の上の部分における層間絶縁膜１１８にはコンタクトホ
ール１１９が設けられ、このコンタクトホール１１９を
通じてビット線ＢＬがトランジスタＱのドレイン領域１
０５に接続されている。符号１２０、１２１は層間絶縁
膜を示す。ソース領域１０４の上の部分における層間絶
縁膜１２１にはコンタクトホール１２２が設けられ、こ
のコンタクトホール１２２内に多結晶Ｓｉプラグ１２３
が埋め込まれている。そして、この多結晶Ｓｉプラグ１
２３を介して、トランジスタＱのソース領域１０４とキ
ャパシタＣの下部電極であるＰｔ膜１０８とが電気的に
接続されている。
ド線、１１８は層間絶縁膜を示す。ドレイン領域１０５
の上の部分における層間絶縁膜１１８にはコンタクトホ
ール１１９が設けられ、このコンタクトホール１１９を
通じてビット線ＢＬがトランジスタＱのドレイン領域１
０５に接続されている。符号１２０、１２１は層間絶縁
膜を示す。ソース領域１０４の上の部分における層間絶
縁膜１２１にはコンタクトホール１２２が設けられ、こ
のコンタクトホール１２２内に多結晶Ｓｉプラグ１２３
が埋め込まれている。そして、この多結晶Ｓｉプラグ１
２３を介して、トランジスタＱのソース領域１０４とキ
ャパシタＣの下部電極であるＰｔ膜１０８とが電気的に
接続されている。
【０００８】さて、強誘電体膜１０９を形成する際には
通常、その結晶化のために６００〜８００℃の高温にお
いて酸化雰囲気中で熱処理を行う必要があるが、このと
き、多結晶Ｓｉプラグ１２３のＳｉがキャパシタＣの下
部電極であるＰｔ膜１０８に熱拡散し、そのＳｉがＰｔ
膜１０８の上層で酸化されることによりこのＰｔ膜１０
８の導電性が失われたり、Ｓｉがさらに強誘電体膜１０
９に拡散し、キャパシタＣの特性を著しく劣化させてし
まうという問題がある。
通常、その結晶化のために６００〜８００℃の高温にお
いて酸化雰囲気中で熱処理を行う必要があるが、このと
き、多結晶Ｓｉプラグ１２３のＳｉがキャパシタＣの下
部電極であるＰｔ膜１０８に熱拡散し、そのＳｉがＰｔ
膜１０８の上層で酸化されることによりこのＰｔ膜１０
８の導電性が失われたり、Ｓｉがさらに強誘電体膜１０
９に拡散し、キャパシタＣの特性を著しく劣化させてし
まうという問題がある。
【０００９】強誘電体膜１０９の材料がＰＺＴである場
合、その焼成温度は６００℃程度であるため、Ｓｉの拡
散防止層としてＴｉＮなどの窒化物系の膜を使用するこ
とができるとの報告がある（応用物理学会講演予稿集、
１９９５年春、３０ｐ−Ｄ−２０、３０ｐ−Ｄ−１
０）。しかしながら、窒化物系の膜は、高温、酸化雰囲
気中の熱処理で酸化され、導電性を失うことから、強誘
電体膜１０９の強誘電体特性をより改善するために、熱
処理の雰囲気に十分な酸素を導入し、より高温で熱処理
を施した場合には、酸化による表面荒れや電気抵抗の上
昇が起きてしまうという問題がある。
合、その焼成温度は６００℃程度であるため、Ｓｉの拡
散防止層としてＴｉＮなどの窒化物系の膜を使用するこ
とができるとの報告がある（応用物理学会講演予稿集、
１９９５年春、３０ｐ−Ｄ−２０、３０ｐ−Ｄ−１
０）。しかしながら、窒化物系の膜は、高温、酸化雰囲
気中の熱処理で酸化され、導電性を失うことから、強誘
電体膜１０９の強誘電体特性をより改善するために、熱
処理の雰囲気に十分な酸素を導入し、より高温で熱処理
を施した場合には、酸化による表面荒れや電気抵抗の上
昇が起きてしまうという問題がある。
【００１０】一方、強誘電体膜１０９の材料として、Ｐ
ＺＴより疲労特性に優れるとされるＳＢＴを用いる場合
には、良好な強誘電体特性を得るための熱処理温度は８
００℃程度とＰＺＴに比べてさらに高温となる。したが
って、強誘電体１０９の材料にＳＢＴを用いた場合に
は、上述の窒化物系の膜からなる拡散防止層では耐熱性
が完全に不足し、使用不可能である。
ＺＴより疲労特性に優れるとされるＳＢＴを用いる場合
には、良好な強誘電体特性を得るための熱処理温度は８
００℃程度とＰＺＴに比べてさらに高温となる。したが
って、強誘電体１０９の材料にＳＢＴを用いた場合に
は、上述の窒化物系の膜からなる拡散防止層では耐熱性
が完全に不足し、使用不可能である。
【００１１】これまで、強誘電体膜１０９の材料として
ＳＢＴを用いたスタック型のキャパシタの構造は報告さ
れておらず、このようなキャパシタを用いた高集積の不
揮発性メモリの実現は困難であるとされていた。
ＳＢＴを用いたスタック型のキャパシタの構造は報告さ
れておらず、このようなキャパシタを用いた高集積の不
揮発性メモリの実現は困難であるとされていた。
【００１２】また、以上と同様な問題は、多結晶Ｓｉプ
ラグの代わりにＷプラグを用いる場合においても起こり
得るものである。
ラグの代わりにＷプラグを用いる場合においても起こり
得るものである。
【００１３】一方、従来、最小加工寸法が０．５０〜
０．３５μｍの多層配線構造の超高集積半導体集積回路
装置の一例として図８に示すようなものがある（例え
ば、日経マイクロデバイス、１９９４年７月号、ｐｐ．
５０−５７および日経マイクロデバイス、１９９５年９
月号、ｐｐ．７０−７７）。
０．３５μｍの多層配線構造の超高集積半導体集積回路
装置の一例として図８に示すようなものがある（例え
ば、日経マイクロデバイス、１９９４年７月号、ｐｐ．
５０−５７および日経マイクロデバイス、１９９５年９
月号、ｐｐ．７０−７７）。
【００１４】図８に示すように、この従来の半導体集積
回路装置においては、ｎ型Ｓｉ基板２０１中にｐウエル
２０２およびｎウエル２０３が設けられている。素子分
離領域となる部分のｎ型Ｓｉ基板２０１の表面にはリセ
ス２０４が設けられ、このリセス２０４内にＳｉＯ2 膜
からなるフィールド絶縁膜２０５が埋め込まれている。
このフィールド絶縁膜２０５に囲まれた活性領域の表面
にはＳｉＯ2 膜からなるゲート絶縁膜２０６が設けられ
ている。符号２０７は不純物がドープされた多結晶Ｓｉ
膜、２０８はＷＳｉx 膜のような金属シリサイド膜を示
す。これらの多結晶Ｓｉ膜２０７および金属シリサイド
膜２０８により、ポリサイド構造のゲート電極が形成さ
れている。これらの多結晶Ｓｉ膜２０７および金属シリ
サイド膜２０８の側壁にはＳｉＯ2 からなるサイドウォ
ールスペーサ２０９が設けられている。ｎウエル２０３
中には、多結晶Ｓｉ膜２０７および金属シリサイド膜２
０８からなるゲート電極に対して自己整合的に、ソース
領域またはドレイン領域として用いられるｐ+ 型の拡散
層２１０、２１１が設けられている。これらのゲート電
極および拡散層２１０、２１１によりｐチャネルＭＯＳ
トランジスタが形成されている。同様に、ｐウエル２０
２にはｎチャネルＭＯＳトランジスタが形成されてい
る。符号２１２、２１３はこのｎチャネルＭＯＳトラン
ジスタのソース領域またはドレイン領域として用いられ
るｎ+ 型の拡散層を示す。
回路装置においては、ｎ型Ｓｉ基板２０１中にｐウエル
２０２およびｎウエル２０３が設けられている。素子分
離領域となる部分のｎ型Ｓｉ基板２０１の表面にはリセ
ス２０４が設けられ、このリセス２０４内にＳｉＯ2 膜
からなるフィールド絶縁膜２０５が埋め込まれている。
このフィールド絶縁膜２０５に囲まれた活性領域の表面
にはＳｉＯ2 膜からなるゲート絶縁膜２０６が設けられ
ている。符号２０７は不純物がドープされた多結晶Ｓｉ
膜、２０８はＷＳｉx 膜のような金属シリサイド膜を示
す。これらの多結晶Ｓｉ膜２０７および金属シリサイド
膜２０８により、ポリサイド構造のゲート電極が形成さ
れている。これらの多結晶Ｓｉ膜２０７および金属シリ
サイド膜２０８の側壁にはＳｉＯ2 からなるサイドウォ
ールスペーサ２０９が設けられている。ｎウエル２０３
中には、多結晶Ｓｉ膜２０７および金属シリサイド膜２
０８からなるゲート電極に対して自己整合的に、ソース
領域またはドレイン領域として用いられるｐ+ 型の拡散
層２１０、２１１が設けられている。これらのゲート電
極および拡散層２１０、２１１によりｐチャネルＭＯＳ
トランジスタが形成されている。同様に、ｐウエル２０
２にはｎチャネルＭＯＳトランジスタが形成されてい
る。符号２１２、２１３はこのｎチャネルＭＯＳトラン
ジスタのソース領域またはドレイン領域として用いられ
るｎ+ 型の拡散層を示す。
【００１５】これらのｐチャネルＭＯＳトランジスタお
よびｎチャネルＭＯＳトランジスタを覆うように層間絶
縁膜２１４が設けられている。この層間絶縁膜２１４に
は、ｐチャネルＭＯＳトランジスタの拡散層２１１に対
応する部分およびフィールド絶縁膜２０５上のゲート電
極に対応する部分にそれぞれ接続孔２１５、２１６が設
けられている。これらの接続孔２１５、２１６の内部に
はＴｉ膜２１７およびＴｉＮ膜２１８を介してＷプラグ
２１９が埋め込まれている。
よびｎチャネルＭＯＳトランジスタを覆うように層間絶
縁膜２１４が設けられている。この層間絶縁膜２１４に
は、ｐチャネルＭＯＳトランジスタの拡散層２１１に対
応する部分およびフィールド絶縁膜２０５上のゲート電
極に対応する部分にそれぞれ接続孔２１５、２１６が設
けられている。これらの接続孔２１５、２１６の内部に
はＴｉ膜２１７およびＴｉＮ膜２１８を介してＷプラグ
２１９が埋め込まれている。
【００１６】接続孔２１５、２１６の上には、Ｔｉ膜２
２０およびＴｉＮ膜２２１を介してＡｌ−Ｃｕ合金配線
２２２が設けられ、その上にＴｉＮ膜２２３が設けられ
ている。符号２２４は層間絶縁膜を示す。この層間絶縁
膜２２４には、Ａｌ−Ｃｕ合金配線２２２に対応する部
分に接続孔２２５、２２６が設けられている。これらの
接続孔２２５、２２６の内部にはＴｉ膜２２７およびＴ
ｉＮ膜２２８を介してＷプラグ２２９が埋め込まれてい
る。
２０およびＴｉＮ膜２２１を介してＡｌ−Ｃｕ合金配線
２２２が設けられ、その上にＴｉＮ膜２２３が設けられ
ている。符号２２４は層間絶縁膜を示す。この層間絶縁
膜２２４には、Ａｌ−Ｃｕ合金配線２２２に対応する部
分に接続孔２２５、２２６が設けられている。これらの
接続孔２２５、２２６の内部にはＴｉ膜２２７およびＴ
ｉＮ膜２２８を介してＷプラグ２２９が埋め込まれてい
る。
【００１７】さらに、接続孔２２５、２２６の上には、
Ｔｉ膜２３０およびＴｉＮ膜２３１を介してＡｌ−Ｃｕ
合金配線２３２が設けられ、その上にＴｉＮ膜２３３が
設けられている。
Ｔｉ膜２３０およびＴｉＮ膜２３１を介してＡｌ−Ｃｕ
合金配線２３２が設けられ、その上にＴｉＮ膜２３３が
設けられている。
【００１８】この図８に示す半導体集積回路装置におい
て、接続孔２１５の部分の拡散層２１１上に設けられて
いるＴｉ膜２１７（膜厚は通常５〜５０ｎｍ）は、主
に、Ｗプラグ２１９の拡散層２１１との良好な電気的接
続を得るため、および、下地に対する密着性を向上させ
るために用いられている。これは、拡散層２１１の表面
は化学的に活性であるため、水分や大気にさらされる
と、ごく短時間（２〜３分未満と考えられる）のうちに
表面に膜厚０．５〜５ｎｍの薄いＳｉＯx 膜が形成さ
れ、拡散層２１１との電気的接続および密着性が悪化す
るからである。これに対して、拡散層２１１上にＴｉ膜
２１７が設けられている場合には、このＴｉ膜２１７と
拡散層２１１の表面に形成されたＳｉＯx 膜とが化学反
応を起こす結果、電気的接続性と機械的密着性とを改善
することができる。
て、接続孔２１５の部分の拡散層２１１上に設けられて
いるＴｉ膜２１７（膜厚は通常５〜５０ｎｍ）は、主
に、Ｗプラグ２１９の拡散層２１１との良好な電気的接
続を得るため、および、下地に対する密着性を向上させ
るために用いられている。これは、拡散層２１１の表面
は化学的に活性であるため、水分や大気にさらされる
と、ごく短時間（２〜３分未満と考えられる）のうちに
表面に膜厚０．５〜５ｎｍの薄いＳｉＯx 膜が形成さ
れ、拡散層２１１との電気的接続および密着性が悪化す
るからである。これに対して、拡散層２１１上にＴｉ膜
２１７が設けられている場合には、このＴｉ膜２１７と
拡散層２１１の表面に形成されたＳｉＯx 膜とが化学反
応を起こす結果、電気的接続性と機械的密着性とを改善
することができる。
【００１９】しかしながら、拡散層２１１上にＴｉ膜２
１７を介してＷプラグ２１９（膜厚は通常５０〜７００
ｎｍ）が形成されると、このＷプラグ２１９の形成時の
熱処理（通常３００〜５００℃）あるいはその後工程で
行われる熱処理（通常３５０〜４５０℃）により拡散層
２１１のＳｉとＷプラグ２１９とが化学反応を起こして
ＷＳｉx が形成される。このとき、物質の移動（主に拡
散層２１１からＳｉがＷプラグ２１９中に移動）が発生
することにより、拡散層２１１とＷプラグ２１９との間
にすき間が形成され、良好な電気的接続が失われる問題
が生じている。そこで、この拡散層２１１とＷプラグ２
１９との化学反応を防止するため、Ｔｉ膜２１７とＷプ
ラグ２１９との間にＴｉＮ膜２１８（膜厚は通常５〜５
０ｎｍ）が設けられている。このため、このＴｉＮ膜２
１８はバリアメタルと呼ばれている。なお、バリアメタ
ルとしては、このＴｉＮ膜のほかにＴｉＯＮ膜もある。
１７を介してＷプラグ２１９（膜厚は通常５０〜７００
ｎｍ）が形成されると、このＷプラグ２１９の形成時の
熱処理（通常３００〜５００℃）あるいはその後工程で
行われる熱処理（通常３５０〜４５０℃）により拡散層
２１１のＳｉとＷプラグ２１９とが化学反応を起こして
ＷＳｉx が形成される。このとき、物質の移動（主に拡
散層２１１からＳｉがＷプラグ２１９中に移動）が発生
することにより、拡散層２１１とＷプラグ２１９との間
にすき間が形成され、良好な電気的接続が失われる問題
が生じている。そこで、この拡散層２１１とＷプラグ２
１９との化学反応を防止するため、Ｔｉ膜２１７とＷプ
ラグ２１９との間にＴｉＮ膜２１８（膜厚は通常５〜５
０ｎｍ）が設けられている。このため、このＴｉＮ膜２
１８はバリアメタルと呼ばれている。なお、バリアメタ
ルとしては、このＴｉＮ膜のほかにＴｉＯＮ膜もある。
【００２０】次に、Ｗプラグ２１９上に設けられている
Ｔｉ膜２２０は、Ｗプラグ２１９とＡｌ−Ｃｕ合金配線
２２２との良好な電気的接続および機械的接続を行うた
めに用いられている。また、このＴｉ膜２２０上のＴｉ
Ｎ膜２２１は、Ｗプラグ２１９とＡｌ−Ｃｕ合金配線２
２２との間の物質の移動および化学反応を抑制するため
に用いられている。接続孔２２５、２２６の部分におけ
るＷプラグ２２９上に設けられているＴｉ膜２３０およ
びＴｉＮ膜２３１も同様である。
Ｔｉ膜２２０は、Ｗプラグ２１９とＡｌ−Ｃｕ合金配線
２２２との良好な電気的接続および機械的接続を行うた
めに用いられている。また、このＴｉ膜２２０上のＴｉ
Ｎ膜２２１は、Ｗプラグ２１９とＡｌ−Ｃｕ合金配線２
２２との間の物質の移動および化学反応を抑制するため
に用いられている。接続孔２２５、２２６の部分におけ
るＷプラグ２２９上に設けられているＴｉ膜２３０およ
びＴｉＮ膜２３１も同様である。
【００２１】しかしながら、上述の半導体集積回路装置
の製造において、Ｔｉ膜２１７およびＴｉＮ膜２１８を
介してＷプラグ２１９を形成した場合、後工程のプロセ
ス温度の上限は、ＴｉＮ膜２１８の耐熱温度以下に制限
されてしまう。このＴｉＮ膜２１８の耐熱温度は、５０
０℃（スパッタリング法により成膜した場合）〜６５０
℃（ＣＶＤ法により成膜した場合）程度であるため、こ
のＷプラグ２１９の形成後のプロセス温度や時間の自由
度はほとんどないと言える。この問題は、Ｗプラグ２１
９の代わりにＳｉプラグやＡｌプラグを用いた場合にも
同様である。
の製造において、Ｔｉ膜２１７およびＴｉＮ膜２１８を
介してＷプラグ２１９を形成した場合、後工程のプロセ
ス温度の上限は、ＴｉＮ膜２１８の耐熱温度以下に制限
されてしまう。このＴｉＮ膜２１８の耐熱温度は、５０
０℃（スパッタリング法により成膜した場合）〜６５０
℃（ＣＶＤ法により成膜した場合）程度であるため、こ
のＷプラグ２１９の形成後のプロセス温度や時間の自由
度はほとんどないと言える。この問題は、Ｗプラグ２１
９の代わりにＳｉプラグやＡｌプラグを用いた場合にも
同様である。
【００２２】
【発明が解決しようとする課題】以上のように、図７に
示す従来の強誘電体メモリのように、トランジスタＱと
キャパシタＣとを縦方向に並べて配置し、キャパシタＣ
の下部電極、すなわちＰｔ膜１０８を多結晶Ｓｉプラグ
１２３あるいはＷプラグによりトランジスタＱのソース
領域１０４と接続する場合、キャパシタＣの強誘電体膜
１０９の材料として、高温の熱処理が必要なＳＢＴなど
を用いることは困難であった。
示す従来の強誘電体メモリのように、トランジスタＱと
キャパシタＣとを縦方向に並べて配置し、キャパシタＣ
の下部電極、すなわちＰｔ膜１０８を多結晶Ｓｉプラグ
１２３あるいはＷプラグによりトランジスタＱのソース
領域１０４と接続する場合、キャパシタＣの強誘電体膜
１０９の材料として、高温の熱処理が必要なＳＢＴなど
を用いることは困難であった。
【００２３】また、図８に示すような従来の半導体集積
回路装置においては、Ｗプラグ２１９を形成した後の工
程のプロセス温度や時間の自由度がほとんどなかった。
回路装置においては、Ｗプラグ２１９を形成した後の工
程のプロセス温度や時間の自由度がほとんどなかった。
【００２４】したがって、この発明の目的は、トランジ
スタと誘電体キャパシタとを縦方向に並べて配置し、誘
電体キャパシタの下部電極をＳｉまたはＷからなるプラ
グによりトランジスタの拡散層と接続する場合、そのプ
ラグからのＳｉまたはＷの下部電極への拡散を防止する
ための拡散防止層、場合によっては下部電極の材料とし
て用いて好適な電子材料、その製造方法、そのような拡
散防止層を有することにより誘電体キャパシタの誘電体
膜の材料としてＰＺＴはもちろん、高温の熱処理が必要
なＳＢＴなどをも用いることができる誘電体キャパシタ
およびそのような誘電体キャパシタを用いた不揮発性メ
モリを提供することにある。
スタと誘電体キャパシタとを縦方向に並べて配置し、誘
電体キャパシタの下部電極をＳｉまたはＷからなるプラ
グによりトランジスタの拡散層と接続する場合、そのプ
ラグからのＳｉまたはＷの下部電極への拡散を防止する
ための拡散防止層、場合によっては下部電極の材料とし
て用いて好適な電子材料、その製造方法、そのような拡
散防止層を有することにより誘電体キャパシタの誘電体
膜の材料としてＰＺＴはもちろん、高温の熱処理が必要
なＳＢＴなどをも用いることができる誘電体キャパシタ
およびそのような誘電体キャパシタを用いた不揮発性メ
モリを提供することにある。
【００２５】この発明の他の目的は、半導体集積回路装
置などの半導体装置の製造においてプラグを形成した後
の工程のプロセス温度や時間の自由度を大きくすること
ができる半導体装置を提供することにある。
置などの半導体装置の製造においてプラグを形成した後
の工程のプロセス温度や時間の自由度を大きくすること
ができる半導体装置を提供することにある。
【００２６】
【課題を解決するための手段】本発明者は、従来技術が
有する上述の課題を解決すべく、鋭意検討を行った。以
下にその概要を説明する。
有する上述の課題を解決すべく、鋭意検討を行った。以
下にその概要を説明する。
【００２７】多結晶ＳｉプラグからＰｔ膜などからなる
下部電極へのＳｉの拡散を防止するためには、下部電極
と多結晶Ｓｉプラグとの間に拡散防止層を設ければよ
い。この拡散防止層に要求されることは、Ｓｉの拡散を
防止することができ、かつ、強誘電体膜の結晶化のため
に８００℃程度の高温において酸化性雰囲気中で熱処理
を行った後においても下部電極の導電性を確保すること
ができることである。
下部電極へのＳｉの拡散を防止するためには、下部電極
と多結晶Ｓｉプラグとの間に拡散防止層を設ければよ
い。この拡散防止層に要求されることは、Ｓｉの拡散を
防止することができ、かつ、強誘電体膜の結晶化のため
に８００℃程度の高温において酸化性雰囲気中で熱処理
を行った後においても下部電極の導電性を確保すること
ができることである。
【００２８】これに関しては、一般に、Ｐｔ、Ｉｒ、Ｒ
ｕなどの貴金属のみからなる膜ではＳｉの拡散を防止す
ることはできない。また、ＩｒＯ2 、ＲｕＯ2 などの導
電性貴金属酸化物を用いた場合には、熱処理中にそれら
のＩｒＯ2 、ＲｕＯ2 などから酸素が多結晶Ｓｉプラグ
中へ拡散してこの多結晶Ｓｉプラグが酸化され、導電性
が失われる。これは、酸素との結合力が貴金属よりもＳ
ｉの方が強いことに起因している。さらに、ＴｉＮやＴ
ａＮなどの導電性窒化物は、上述のように、耐熱性およ
び耐酸化性に問題がある。
ｕなどの貴金属のみからなる膜ではＳｉの拡散を防止す
ることはできない。また、ＩｒＯ2 、ＲｕＯ2 などの導
電性貴金属酸化物を用いた場合には、熱処理中にそれら
のＩｒＯ2 、ＲｕＯ2 などから酸素が多結晶Ｓｉプラグ
中へ拡散してこの多結晶Ｓｉプラグが酸化され、導電性
が失われる。これは、酸素との結合力が貴金属よりもＳ
ｉの方が強いことに起因している。さらに、ＴｉＮやＴ
ａＮなどの導電性窒化物は、上述のように、耐熱性およ
び耐酸化性に問題がある。
【００２９】本発明者は、このような状況に鑑み、鋭意
検討を行った結果、Ｐｔ、Ｉｒなどの貴金属中に少量の
遷移金属および酸素を導入して遷移金属酸化物含有貴金
属膜を形成し、これを拡散防止層として下部電極と多結
晶Ｓｉプラグとの間に設けることにより、多結晶Ｓｉプ
ラグと下部電極との導通を確保しつつ、多結晶Ｓｉプラ
グから下部電極へのＳｉの拡散を防止することができる
ことを見い出した。この遷移金属酸化物含有貴金属膜に
おいては、導入された酸素により貴金属の自己拡散が抑
制されているため、この遷移金属酸化物含有貴金属膜を
通してのＳｉの拡散を防止することができる。また、酸
素との結合力が強力な遷移金属が導入されているため、
酸素が多結晶Ｓｉプラグ中へ拡散してこの多結晶Ｓｉプ
ラグが酸化されるのを防止することができる。また、こ
の遷移金属酸化物含有貴金属膜は、貴金属が主体である
ため、導電性は十分に確保されている。
検討を行った結果、Ｐｔ、Ｉｒなどの貴金属中に少量の
遷移金属および酸素を導入して遷移金属酸化物含有貴金
属膜を形成し、これを拡散防止層として下部電極と多結
晶Ｓｉプラグとの間に設けることにより、多結晶Ｓｉプ
ラグと下部電極との導通を確保しつつ、多結晶Ｓｉプラ
グから下部電極へのＳｉの拡散を防止することができる
ことを見い出した。この遷移金属酸化物含有貴金属膜に
おいては、導入された酸素により貴金属の自己拡散が抑
制されているため、この遷移金属酸化物含有貴金属膜を
通してのＳｉの拡散を防止することができる。また、酸
素との結合力が強力な遷移金属が導入されているため、
酸素が多結晶Ｓｉプラグ中へ拡散してこの多結晶Ｓｉプ
ラグが酸化されるのを防止することができる。また、こ
の遷移金属酸化物含有貴金属膜は、貴金属が主体である
ため、導電性は十分に確保されている。
【００３０】さらに、本発明者による研究の結果、場合
によっては、この遷移金属酸化物含有貴金属膜のみによ
り下部電極を構成し、Ｐｔなどの貴金属を用いないでも
実用上問題が生じないこともあることも見い出した。
によっては、この遷移金属酸化物含有貴金属膜のみによ
り下部電極を構成し、Ｐｔなどの貴金属を用いないでも
実用上問題が生じないこともあることも見い出した。
【００３１】この遷移金属酸化物含有貴金属膜は、貴金
属に酸素との結合力が強い遷移金属を導入し、これを酸
素（Ｏ2 ）または水蒸気（Ｈ2 Ｏ）を導入しながらスパ
ッタリング法により成膜することにより容易に形成する
ことができる。あるいは、貴金属ターゲット上に遷移金
属チップを置き、スパッタリング法により成膜すること
もできる。
属に酸素との結合力が強い遷移金属を導入し、これを酸
素（Ｏ2 ）または水蒸気（Ｈ2 Ｏ）を導入しながらスパ
ッタリング法により成膜することにより容易に形成する
ことができる。あるいは、貴金属ターゲット上に遷移金
属チップを置き、スパッタリング法により成膜すること
もできる。
【００３２】この遷移金属酸化物含有貴金属膜の一例と
して、Ｉｒ80Ｈｆ4 Ｏ16膜（組成は原子％）のＸ線回折
の結果を、図１に示す。ここで、図１Ａは成膜直後のも
の、図１Ｂは８００℃で熱処理を行った後のものであ
る。
して、Ｉｒ80Ｈｆ4 Ｏ16膜（組成は原子％）のＸ線回折
の結果を、図１に示す。ここで、図１Ａは成膜直後のも
の、図１Ｂは８００℃で熱処理を行った後のものであ
る。
【００３３】図１Ａより、成膜直後では結晶粒径が１０
ｎｍ以下の微結晶になっており、ＩｒＯ2 などの酸化イ
リジウムはほとんど見られない。また、図１Ｂより、結
晶粒はやや大きくなっているが、依然として結晶粒径が
１５ｎｍ程度の微結晶状態を保っており、このＩｒ80Ｈ
ｆ4 Ｏ16膜が熱的に安定であることを示している。Ｉｒ
Ｏ2 などの酸化イリジウムなどによるピークはほとんど
見られない。
ｎｍ以下の微結晶になっており、ＩｒＯ2 などの酸化イ
リジウムはほとんど見られない。また、図１Ｂより、結
晶粒はやや大きくなっているが、依然として結晶粒径が
１５ｎｍ程度の微結晶状態を保っており、このＩｒ80Ｈ
ｆ4 Ｏ16膜が熱的に安定であることを示している。Ｉｒ
Ｏ2 などの酸化イリジウムなどによるピークはほとんど
見られない。
【００３４】ここで、特開平７−２４５２３７号公報に
おいては、誘電体キャパシタの下部電極の材料として酸
化イリジウムを用いることが開示されているが、このＩ
ｒ80Ｈｆ4 Ｏ16膜においては、ＩｒとＯとを含むもの
の、これ以外にＨｆを含むことにより、ＩｒＯ2 などの
酸化イリジウムとはなっておらず、結晶構造は金属イリ
ジウムのものになっている。すなわち、このＩｒ80Ｈｆ
4 Ｏ16膜は、特開平７−２４５２３７号公報に記載され
ているものとは大きく異なる材料であることは明白であ
る。
おいては、誘電体キャパシタの下部電極の材料として酸
化イリジウムを用いることが開示されているが、このＩ
ｒ80Ｈｆ4 Ｏ16膜においては、ＩｒとＯとを含むもの
の、これ以外にＨｆを含むことにより、ＩｒＯ2 などの
酸化イリジウムとはなっておらず、結晶構造は金属イリ
ジウムのものになっている。すなわち、このＩｒ80Ｈｆ
4 Ｏ16膜は、特開平７−２４５２３７号公報に記載され
ているものとは大きく異なる材料であることは明白であ
る。
【００３５】また、本発明者の検討によれば、この遷移
金属酸化物含有貴金属膜における貴金属、遷移金属およ
び酸素の組成範囲は、図２において斜線を施した領域で
示される範囲とすることが望ましい。この範囲よりも貴
金属が多すぎる場合には、安定な微結晶状態が得られ
ず、少なすぎる場合には、電気抵抗が上昇し、また、結
晶状態が不安定となる。また、遷移金属および酸素の組
成がこの範囲にあることにより、微結晶状態が安定とな
る。
金属酸化物含有貴金属膜における貴金属、遷移金属およ
び酸素の組成範囲は、図２において斜線を施した領域で
示される範囲とすることが望ましい。この範囲よりも貴
金属が多すぎる場合には、安定な微結晶状態が得られ
ず、少なすぎる場合には、電気抵抗が上昇し、また、結
晶状態が不安定となる。また、遷移金属および酸素の組
成がこの範囲にあることにより、微結晶状態が安定とな
る。
【００３６】この微結晶状態を得るためには、この遷移
金属酸化物含有貴金属膜の成膜法として、エネルギーの
高い成膜法である反応性スパッタ法を用いるのが望まし
い。このとき、酸素を供給するため、スパッタガスには
Ｏ2 あるいはＨ2 Ｏを混入する必要がある。あるいは、
貴金属ターゲット上に、Ｈｆなどの遷移金属チップを置
き、これをＯ2 ガスあるいはＨ2 Ｏガス雰囲気中でスパ
ッタリング法により成膜してもよい。
金属酸化物含有貴金属膜の成膜法として、エネルギーの
高い成膜法である反応性スパッタ法を用いるのが望まし
い。このとき、酸素を供給するため、スパッタガスには
Ｏ2 あるいはＨ2 Ｏを混入する必要がある。あるいは、
貴金属ターゲット上に、Ｈｆなどの遷移金属チップを置
き、これをＯ2 ガスあるいはＨ2 Ｏガス雰囲気中でスパ
ッタリング法により成膜してもよい。
【００３７】この発明は、以上の検討に基づいて案出さ
れたものである。
れたものである。
【００３８】すなわち、上記目的を達成するために、こ
の発明の第１の発明による電子材料は、組成式ＭIaＭ
IIb Ｏc （ただし、ａ、ｂ、ｃは原子％で表した組成、
ＭI はＰｔ、Ｉｒ、Ｒｕ、ＲｈおよびＰｄからなる群よ
り選ばれた少なくとも一種の貴金属、ＭIIはＨｆ、Ｔ
ａ、Ｚｒ、Ｎｂ、Ｖ、ＭｏおよびＷからなる群より選ば
れた少なくとも一種の遷移金属を表す）で表され、その
組成範囲が９０≧ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ
＋ｂ＋ｃ＝１００であることを特徴とする。
の発明の第１の発明による電子材料は、組成式ＭIaＭ
IIb Ｏc （ただし、ａ、ｂ、ｃは原子％で表した組成、
ＭI はＰｔ、Ｉｒ、Ｒｕ、ＲｈおよびＰｄからなる群よ
り選ばれた少なくとも一種の貴金属、ＭIIはＨｆ、Ｔ
ａ、Ｚｒ、Ｎｂ、Ｖ、ＭｏおよびＷからなる群より選ば
れた少なくとも一種の遷移金属を表す）で表され、その
組成範囲が９０≧ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ
＋ｂ＋ｃ＝１００であることを特徴とする。
【００３９】この発明の第２の発明による電子材料の製
造方法は、組成式ＭIaＭIIb Ｏc （ただし、ａ、ｂ、ｃ
は原子％で表した組成、ＭI はＰｔ、Ｉｒ、Ｒｕ、Ｒｈ
およびＰｄからなる群より選ばれた少なくとも一種の貴
金属、ＭIIはＨｆ、Ｔａ、Ｚｒ、Ｎｂ、Ｖ、Ｍｏおよび
Ｗからなる群より選ばれた少なくとも一種の遷移金属を
表す）で表され、その組成範囲が９０≧ａ≧４０、１５
≧ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００である電子材料
の製造方法であって、電子材料を酸素または水蒸気を用
いた反応性スパッタリング法により成膜するようにした
ことを特徴とする。
造方法は、組成式ＭIaＭIIb Ｏc （ただし、ａ、ｂ、ｃ
は原子％で表した組成、ＭI はＰｔ、Ｉｒ、Ｒｕ、Ｒｈ
およびＰｄからなる群より選ばれた少なくとも一種の貴
金属、ＭIIはＨｆ、Ｔａ、Ｚｒ、Ｎｂ、Ｖ、Ｍｏおよび
Ｗからなる群より選ばれた少なくとも一種の遷移金属を
表す）で表され、その組成範囲が９０≧ａ≧４０、１５
≧ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００である電子材料
の製造方法であって、電子材料を酸素または水蒸気を用
いた反応性スパッタリング法により成膜するようにした
ことを特徴とする。
【００４０】この発明の第３の発明による誘電体キャパ
シタは、組成式ＭIaＭIIb Ｏc （ただし、ａ、ｂ、ｃは
原子％で表した組成、ＭI はＰｔ、Ｉｒ、Ｒｕ、Ｒｈお
よびＰｄからなる群より選ばれた少なくとも一種の貴金
属、ＭIIはＨｆ、Ｔａ、Ｚｒ、Ｎｂ、Ｖ、ＭｏおよびＷ
からなる群より選ばれた少なくとも一種の遷移金属を表
す）で表され、その組成範囲が９０≧ａ≧４０、１５≧
ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００である材料からな
る拡散防止層と、拡散防止層上の下部電極と、下部電極
上の誘電体膜と、誘電体膜上の上部電極とを有すること
を特徴とする。
シタは、組成式ＭIaＭIIb Ｏc （ただし、ａ、ｂ、ｃは
原子％で表した組成、ＭI はＰｔ、Ｉｒ、Ｒｕ、Ｒｈお
よびＰｄからなる群より選ばれた少なくとも一種の貴金
属、ＭIIはＨｆ、Ｔａ、Ｚｒ、Ｎｂ、Ｖ、ＭｏおよびＷ
からなる群より選ばれた少なくとも一種の遷移金属を表
す）で表され、その組成範囲が９０≧ａ≧４０、１５≧
ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００である材料からな
る拡散防止層と、拡散防止層上の下部電極と、下部電極
上の誘電体膜と、誘電体膜上の上部電極とを有すること
を特徴とする。
【００４１】この発明の第４の発明による誘電体キャパ
シタは、組成式ＭIaＭIIb Ｏc （ただし、ａ、ｂ、ｃは
原子％で表した組成、ＭI はＰｔ、Ｉｒ、Ｒｕ、Ｒｈお
よびＰｄからなる群より選ばれた少なくとも一種の貴金
属、ＭIIはＨｆ、Ｔａ、Ｚｒ、Ｎｂ、Ｖ、ＭｏおよびＷ
からなる群より選ばれた少なくとも一種の遷移金属を表
す）で表され、その組成範囲が９０≧ａ≧４０、１５≧
ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００である材料からな
る下部電極と、下部電極上の誘電体膜と、誘電体膜上の
上部電極とを有することを特徴とする。
シタは、組成式ＭIaＭIIb Ｏc （ただし、ａ、ｂ、ｃは
原子％で表した組成、ＭI はＰｔ、Ｉｒ、Ｒｕ、Ｒｈお
よびＰｄからなる群より選ばれた少なくとも一種の貴金
属、ＭIIはＨｆ、Ｔａ、Ｚｒ、Ｎｂ、Ｖ、ＭｏおよびＷ
からなる群より選ばれた少なくとも一種の遷移金属を表
す）で表され、その組成範囲が９０≧ａ≧４０、１５≧
ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００である材料からな
る下部電極と、下部電極上の誘電体膜と、誘電体膜上の
上部電極とを有することを特徴とする。
【００４２】この発明の第５の発明による不揮発性メモ
リは、トランジスタと誘電体キャパシタとからなるメモ
リセルを有する不揮発性メモリにおいて、誘電体キャパ
シタが、組成式ＭIaＭIIb Ｏc （ただし、ａ、ｂ、ｃは
原子％で表した組成、ＭI はＰｔ、Ｉｒ、Ｒｕ、Ｒｈお
よびＰｄからなる群より選ばれた少なくとも一種の貴金
属、ＭIIはＨｆ、Ｔａ、Ｚｒ、Ｎｂ、Ｖ、ＭｏおよびＷ
からなる群より選ばれた少なくとも一種の遷移金属を表
す）で表され、その組成範囲が９０≧ａ≧４０、１５≧
ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００である材料からな
る拡散防止層と、拡散防止層上の下部電極と、下部電極
上の誘電体膜と、誘電体膜上の上部電極とを有すること
を特徴とする。
リは、トランジスタと誘電体キャパシタとからなるメモ
リセルを有する不揮発性メモリにおいて、誘電体キャパ
シタが、組成式ＭIaＭIIb Ｏc （ただし、ａ、ｂ、ｃは
原子％で表した組成、ＭI はＰｔ、Ｉｒ、Ｒｕ、Ｒｈお
よびＰｄからなる群より選ばれた少なくとも一種の貴金
属、ＭIIはＨｆ、Ｔａ、Ｚｒ、Ｎｂ、Ｖ、ＭｏおよびＷ
からなる群より選ばれた少なくとも一種の遷移金属を表
す）で表され、その組成範囲が９０≧ａ≧４０、１５≧
ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００である材料からな
る拡散防止層と、拡散防止層上の下部電極と、下部電極
上の誘電体膜と、誘電体膜上の上部電極とを有すること
を特徴とする。
【００４３】この発明の第６の発明による不揮発性メモ
リは、トランジスタと誘電体キャパシタとからなるメモ
リセルを有する不揮発性メモリにおいて、誘電体キャパ
シタが、組成式ＭIaＭIIb Ｏc （ただし、ａ、ｂ、ｃは
原子％で表した組成、ＭI はＰｔ、Ｉｒ、Ｒｕ、Ｒｈお
よびＰｄからなる群より選ばれた少なくとも一種の貴金
属、ＭIIはＨｆ、Ｔａ、Ｚｒ、Ｎｂ、Ｖ、ＭｏおよびＷ
からなる群より選ばれた少なくとも一種の遷移金属を表
す）で表され、その組成範囲が９０≧ａ≧４０、１５≧
ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００である材料からな
る下部電極と、下部電極上の誘電体膜と、誘電体膜上の
上部電極とを有することを特徴とする。
リは、トランジスタと誘電体キャパシタとからなるメモ
リセルを有する不揮発性メモリにおいて、誘電体キャパ
シタが、組成式ＭIaＭIIb Ｏc （ただし、ａ、ｂ、ｃは
原子％で表した組成、ＭI はＰｔ、Ｉｒ、Ｒｕ、Ｒｈお
よびＰｄからなる群より選ばれた少なくとも一種の貴金
属、ＭIIはＨｆ、Ｔａ、Ｚｒ、Ｎｂ、Ｖ、ＭｏおよびＷ
からなる群より選ばれた少なくとも一種の遷移金属を表
す）で表され、その組成範囲が９０≧ａ≧４０、１５≧
ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００である材料からな
る下部電極と、下部電極上の誘電体膜と、誘電体膜上の
上部電極とを有することを特徴とする。
【００４４】この発明の第７の発明による半導体装置
は、第１の導電層と、第１の導電層上の第２の導電層と
を有する半導体装置において、第１の導電層と第２の導
電層との間に、組成式ＭIaＭIIb Ｏc （ただし、ａ、
ｂ、ｃは原子％で表した組成、ＭI はＰｔ、Ｉｒ、Ｒ
ｕ、ＲｈおよびＰｄからなる群より選ばれた少なくとも
一種の貴金属、ＭIIはＨｆ、Ｔａ、Ｚｒ、Ｎｂ、Ｖ、Ｍ
ｏおよびＷからなる群より選ばれた少なくとも一種の遷
移金属を表す）で表され、その組成範囲が９０≧ａ≧４
０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００である
材料からなる拡散防止層が設けられていることを特徴と
する。
は、第１の導電層と、第１の導電層上の第２の導電層と
を有する半導体装置において、第１の導電層と第２の導
電層との間に、組成式ＭIaＭIIb Ｏc （ただし、ａ、
ｂ、ｃは原子％で表した組成、ＭI はＰｔ、Ｉｒ、Ｒ
ｕ、ＲｈおよびＰｄからなる群より選ばれた少なくとも
一種の貴金属、ＭIIはＨｆ、Ｔａ、Ｚｒ、Ｎｂ、Ｖ、Ｍ
ｏおよびＷからなる群より選ばれた少なくとも一種の遷
移金属を表す）で表され、その組成範囲が９０≧ａ≧４
０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００である
材料からなる拡散防止層が設けられていることを特徴と
する。
【００４５】この発明において、ＭIaＭIIb Ｏc で表さ
れる材料の組成範囲は、図２において斜線を施した領域
で示されるものと実質的に同一である。
れる材料の組成範囲は、図２において斜線を施した領域
で示されるものと実質的に同一である。
【００４６】この発明において、ＭIaＭIIb Ｏc で表さ
れる材料の組成範囲は、好適には、８５≧ａ≧６５、１
０≧ｂ≧２、１０≦ｃ、ａ＋ｂ＋ｃ＝１００である。
れる材料の組成範囲は、好適には、８５≧ａ≧６５、１
０≧ｂ≧２、１０≦ｃ、ａ＋ｂ＋ｃ＝１００である。
【００４７】この発明において、ＭIaＭIIb Ｏc で表さ
れる材料は、例えば、Ｉｒ−Ｈｆ−Ｏ、Ｉｒ−Ｚｒ−
Ｏ、Ｉｒ−Ｎｂ−Ｏ、Ｒｕ−Ｚｒ−Ｏ、Ｒｕ−Ｔａ−
Ｏ、Ｐｔ−Ｈｆ−Ｏ、Ｐｔ−Ｚｒ−Ｏ、Ｐｄ−Ｚｒ−
Ｏ、Ｒｈ−Ｖ−Ｏ、Ｒｈ−Ｍｏ−Ｏ、Ｒｈ−Ｗ−Ｏなど
からなる。
れる材料は、例えば、Ｉｒ−Ｈｆ−Ｏ、Ｉｒ−Ｚｒ−
Ｏ、Ｉｒ−Ｎｂ−Ｏ、Ｒｕ−Ｚｒ−Ｏ、Ｒｕ−Ｔａ−
Ｏ、Ｐｔ−Ｈｆ−Ｏ、Ｐｔ−Ｚｒ−Ｏ、Ｐｄ−Ｚｒ−
Ｏ、Ｒｈ−Ｖ−Ｏ、Ｒｈ−Ｍｏ−Ｏ、Ｒｈ−Ｗ−Ｏなど
からなる。
【００４８】この発明の第３の発明および第５の発明に
おいては、下部電極は、Ｐｔ、Ｉｒ、Ｒｕ、Ｒｈおよび
Ｐｄからなる群より選ばれた少なくとも一種の貴金属か
らなる。この下部電極は、具体的には、例えば、Ｐｔ、
Ｉｒ、Ｒｕ、ＲｈまたはＰｄからなる膜や、Ｐｔ、Ｉ
ｒ、Ｒｕ、ＲｈまたはＰｄからなる群より選ばれた二種
以上の貴金属による合金膜、さらにはそれらの複合膜に
より形成される。
おいては、下部電極は、Ｐｔ、Ｉｒ、Ｒｕ、Ｒｈおよび
Ｐｄからなる群より選ばれた少なくとも一種の貴金属か
らなる。この下部電極は、具体的には、例えば、Ｐｔ、
Ｉｒ、Ｒｕ、ＲｈまたはＰｄからなる膜や、Ｐｔ、Ｉ
ｒ、Ｒｕ、ＲｈまたはＰｄからなる群より選ばれた二種
以上の貴金属による合金膜、さらにはそれらの複合膜に
より形成される。
【００４９】この発明において、誘電体膜の材料として
は、典型的には、Ｂｉ系層状構造ペロブスカイト型強誘
電体が用いられ、その具体例を挙げると、組成式Ｂｉx
（Ｓｒ，Ｃａ，Ｂａ）y （Ｔａ，Ｎｂ）2 Ｏz （ただ
し、２．５０≧ｘ≧１．７０、１．２０≧ｙ≧０．６
０、ｚ＝９±ｄ、１．０≧ｄ≧０）で表される結晶層を
８５％以上含む強誘電体（若干のＢｉおよびＴａまたは
Ｎｂの酸化物や複合酸化物を含有してもよい）や、組成
式Ｂｉx Ｓｒy Ｔａ2 Ｏz （ただし、２．５０≧ｘ≧
１．７０、１．２０≧ｙ≧０．６０、ｚ＝９±ｄ、１．
０≧ｄ≧０）で表される結晶層を８５％以上含む強誘電
体（若干のＢｉおよびＴａまたはＮｂの酸化物や複合酸
化物を含有してもよい）である。後者の代表例はＳｒＢ
ｉ2 Ｔａ2 Ｏ9である。誘電体膜の材料としては、Ｐｂ
（Ｚｒ，Ｔｉ）Ｏ3 で表される強誘電体を用いてもよ
い。これらの強誘電体は、強誘電体メモリの強誘電体膜
材料に用いて好適なものである。誘電体膜の材料として
はさらに、例えば（Ｂａ，Ｓｒ）ＴｉＯ3 で表される高
誘電体を用いることもでき、これは、例えばＤＲＡＭに
おけるキャパシタの誘電体膜材料に用いて好適なもので
ある。
は、典型的には、Ｂｉ系層状構造ペロブスカイト型強誘
電体が用いられ、その具体例を挙げると、組成式Ｂｉx
（Ｓｒ，Ｃａ，Ｂａ）y （Ｔａ，Ｎｂ）2 Ｏz （ただ
し、２．５０≧ｘ≧１．７０、１．２０≧ｙ≧０．６
０、ｚ＝９±ｄ、１．０≧ｄ≧０）で表される結晶層を
８５％以上含む強誘電体（若干のＢｉおよびＴａまたは
Ｎｂの酸化物や複合酸化物を含有してもよい）や、組成
式Ｂｉx Ｓｒy Ｔａ2 Ｏz （ただし、２．５０≧ｘ≧
１．７０、１．２０≧ｙ≧０．６０、ｚ＝９±ｄ、１．
０≧ｄ≧０）で表される結晶層を８５％以上含む強誘電
体（若干のＢｉおよびＴａまたはＮｂの酸化物や複合酸
化物を含有してもよい）である。後者の代表例はＳｒＢ
ｉ2 Ｔａ2 Ｏ9である。誘電体膜の材料としては、Ｐｂ
（Ｚｒ，Ｔｉ）Ｏ3 で表される強誘電体を用いてもよ
い。これらの強誘電体は、強誘電体メモリの強誘電体膜
材料に用いて好適なものである。誘電体膜の材料として
はさらに、例えば（Ｂａ，Ｓｒ）ＴｉＯ3 で表される高
誘電体を用いることもでき、これは、例えばＤＲＡＭに
おけるキャパシタの誘電体膜材料に用いて好適なもので
ある。
【００５０】この発明の第５の発明または第６の発明に
よる不揮発性メモリにおいては、高集積化を図るために
トランジスタと誘電体キャパシタとを縦方向に並べて配
置する場合、拡散防止層または下部電極は、典型的に
は、トランジスタの拡散層上に設けられたＳｉまたはＷ
からなるプラグ上に設けられる。この場合、プラグと拡
散防止層または下部電極との間の接触抵抗の低減を図る
ため、好適には、このプラグと拡散防止層または下部電
極との間にＴｉ、Ｔａ、ＨｆまたはＺｒからなる接合層
を設ける。この接合層は、第５の発明による不揮発性メ
モリにおいては、拡散防止層と下部電極との間に設けて
もよい。強誘電体膜の材料としてＢｉ系層状構造ペロブ
スカイト型強誘電体、例えばＳＢＴを用いた場合には、
結晶化のための熱処理の際にＢｉの拡散が生じることが
知られているが、第５の発明による不揮発性メモリにお
いてこのように拡散防止層と下部電極との間にＴｉ、Ｔ
ａ、ＨｆまたはＺｒからなる接合層を設けた場合には、
この接合層がＢｉ拡散のトラップとなるため、結果的に
強誘電体膜の表面の平滑度の向上を図ることができる。
よる不揮発性メモリにおいては、高集積化を図るために
トランジスタと誘電体キャパシタとを縦方向に並べて配
置する場合、拡散防止層または下部電極は、典型的に
は、トランジスタの拡散層上に設けられたＳｉまたはＷ
からなるプラグ上に設けられる。この場合、プラグと拡
散防止層または下部電極との間の接触抵抗の低減を図る
ため、好適には、このプラグと拡散防止層または下部電
極との間にＴｉ、Ｔａ、ＨｆまたはＺｒからなる接合層
を設ける。この接合層は、第５の発明による不揮発性メ
モリにおいては、拡散防止層と下部電極との間に設けて
もよい。強誘電体膜の材料としてＢｉ系層状構造ペロブ
スカイト型強誘電体、例えばＳＢＴを用いた場合には、
結晶化のための熱処理の際にＢｉの拡散が生じることが
知られているが、第５の発明による不揮発性メモリにお
いてこのように拡散防止層と下部電極との間にＴｉ、Ｔ
ａ、ＨｆまたはＺｒからなる接合層を設けた場合には、
この接合層がＢｉ拡散のトラップとなるため、結果的に
強誘電体膜の表面の平滑度の向上を図ることができる。
【００５１】上述のように構成されたこの発明の第１の
発明によれば、誘電体キャパシタの拡散防止層、誘電体
キャパシタの下部電極あるいは半導体装置における拡散
防止層の材料として用いて好適な電子材料を提供するこ
とができる。
発明によれば、誘電体キャパシタの拡散防止層、誘電体
キャパシタの下部電極あるいは半導体装置における拡散
防止層の材料として用いて好適な電子材料を提供するこ
とができる。
【００５２】上述のように構成されたこの発明の第２の
発明によれば、誘電体キャパシタの拡散防止層、誘電体
キャパシタの下部電極あるいは半導体装置における拡散
防止層の材料として用いて好適な電子材料を高品質で容
易に製造することができる。
発明によれば、誘電体キャパシタの拡散防止層、誘電体
キャパシタの下部電極あるいは半導体装置における拡散
防止層の材料として用いて好適な電子材料を高品質で容
易に製造することができる。
【００５３】上述のように構成されたこの発明の第３の
発明または第５の発明によれば、誘電体キャパシタの下
部電極の下側に、組成式ＭIaＭIIb Ｏc で表され、その
組成範囲が９０≧ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ
＋ｂ＋ｃ＝１００である耐熱性および耐酸化性を有する
材料からなる拡散防止層を有するので、トランジスタと
誘電体キャパシタとを縦方向に並べて配置し、その誘電
体キャパシタの下部電極をＳｉまたはＷからなるプラグ
によりトランジスタの拡散層と接続する場合、誘電体膜
の形成時に結晶化のために酸素雰囲気中で高温熱処理を
行っても、そのプラグから下部電極へのＳｉまたはＷの
拡散を防止することができ、それによってこのＳｉまた
はＷが下部電極の上層に拡散して酸化されることにより
下部電極の導電性が失われたり、ＳｉまたはＷがさらに
誘電体膜に拡散し、キャパシタ特性を劣化させる問題を
防止することができる。このため、誘電体膜の材料とし
てＰＺＴはもちろん、結晶化のために酸素雰囲気中での
高温の熱処理が必要なＳＢＴなどをも用いることができ
る。
発明または第５の発明によれば、誘電体キャパシタの下
部電極の下側に、組成式ＭIaＭIIb Ｏc で表され、その
組成範囲が９０≧ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ
＋ｂ＋ｃ＝１００である耐熱性および耐酸化性を有する
材料からなる拡散防止層を有するので、トランジスタと
誘電体キャパシタとを縦方向に並べて配置し、その誘電
体キャパシタの下部電極をＳｉまたはＷからなるプラグ
によりトランジスタの拡散層と接続する場合、誘電体膜
の形成時に結晶化のために酸素雰囲気中で高温熱処理を
行っても、そのプラグから下部電極へのＳｉまたはＷの
拡散を防止することができ、それによってこのＳｉまた
はＷが下部電極の上層に拡散して酸化されることにより
下部電極の導電性が失われたり、ＳｉまたはＷがさらに
誘電体膜に拡散し、キャパシタ特性を劣化させる問題を
防止することができる。このため、誘電体膜の材料とし
てＰＺＴはもちろん、結晶化のために酸素雰囲気中での
高温の熱処理が必要なＳＢＴなどをも用いることができ
る。
【００５４】上述のように構成されたこの発明の第４の
発明または第６の発明によれば、誘電体キャパシタの下
部電極が、組成式ＭIaＭIIb Ｏc で表され、その組成範
囲が９０≧ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋
ｃ＝１００である耐熱性および耐酸化性を有する材料か
らなるので、トランジスタと誘電体キャパシタとを縦方
向に並べて配置し、その誘電体キャパシタの下部電極を
ＳｉまたはＷからなるプラグによりトランジスタの拡散
層と接続する場合、誘電体膜の形成時に結晶化のために
酸素雰囲気中で高温熱処理を行っても、そのプラグから
下部電極へのＳｉまたはＷの拡散を防止することがで
き、それによってこのＳｉまたはＷが下部電極の上層に
拡散して酸化されることにより下部電極の導電性が失わ
れたり、ＳｉまたはＷがさらに誘電体膜に拡散し、キャ
パシタ特性を劣化させる問題を防止することができる。
このため、誘電体膜の材料としてＰＺＴはもちろん、結
晶化のために酸素雰囲気中での高温の熱処理が必要なＳ
ＢＴなどをも用いることができる。
発明または第６の発明によれば、誘電体キャパシタの下
部電極が、組成式ＭIaＭIIb Ｏc で表され、その組成範
囲が９０≧ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋
ｃ＝１００である耐熱性および耐酸化性を有する材料か
らなるので、トランジスタと誘電体キャパシタとを縦方
向に並べて配置し、その誘電体キャパシタの下部電極を
ＳｉまたはＷからなるプラグによりトランジスタの拡散
層と接続する場合、誘電体膜の形成時に結晶化のために
酸素雰囲気中で高温熱処理を行っても、そのプラグから
下部電極へのＳｉまたはＷの拡散を防止することがで
き、それによってこのＳｉまたはＷが下部電極の上層に
拡散して酸化されることにより下部電極の導電性が失わ
れたり、ＳｉまたはＷがさらに誘電体膜に拡散し、キャ
パシタ特性を劣化させる問題を防止することができる。
このため、誘電体膜の材料としてＰＺＴはもちろん、結
晶化のために酸素雰囲気中での高温の熱処理が必要なＳ
ＢＴなどをも用いることができる。
【００５５】上述のように構成されたこの発明の第７の
発明によれば、第１の導電層と第２の導電層との間に、
組成式ＭIaＭIIb Ｏc で表され、その組成範囲が９０≧
ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００
である耐熱性および耐酸化性を有する材料からなる拡散
防止層が設けられているので、高温でもＳｉなどの拡散
を防止することができる。
発明によれば、第１の導電層と第２の導電層との間に、
組成式ＭIaＭIIb Ｏc で表され、その組成範囲が９０≧
ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００
である耐熱性および耐酸化性を有する材料からなる拡散
防止層が設けられているので、高温でもＳｉなどの拡散
を防止することができる。
【００５６】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
【００５７】図３はこの発明の第１の実施形態による誘
電体キャパシタを示す。
電体キャパシタを示す。
【００５８】図３に示すように、この第１の実施形態に
よる誘電体キャパシタにおいては、導電性のＳｉ基板１
上に、接合層としてのＴｉ膜２、拡散防止層としてのＩ
ｒ−Ｈｆ−Ｏ膜３、接合層としてのＴｉ膜４、下部電極
としてのＰｔ膜５、強誘電体膜としてのＳＢＴ膜６およ
び上部電極としてのＰｔ膜７が、順次積層されている。
これらの膜の膜厚の一例を挙げると、Ｔｉ膜２は２５ｎ
ｍ、Ｉｒ−Ｈｆ−Ｏ膜３は１００ｎｍ、Ｔｉ膜４は２０
ｎｍ、Ｐｔ膜５は２００ｎｍ、ＳＢＴ膜６は２００ｎ
ｍ、Ｐｔ膜７は２００ｎｍである。また、Ｉｒ−Ｈｆ−
Ｏ膜３の組成は、図２において斜線を施した領域で示さ
れる範囲に選ばれている。
よる誘電体キャパシタにおいては、導電性のＳｉ基板１
上に、接合層としてのＴｉ膜２、拡散防止層としてのＩ
ｒ−Ｈｆ−Ｏ膜３、接合層としてのＴｉ膜４、下部電極
としてのＰｔ膜５、強誘電体膜としてのＳＢＴ膜６およ
び上部電極としてのＰｔ膜７が、順次積層されている。
これらの膜の膜厚の一例を挙げると、Ｔｉ膜２は２５ｎ
ｍ、Ｉｒ−Ｈｆ−Ｏ膜３は１００ｎｍ、Ｔｉ膜４は２０
ｎｍ、Ｐｔ膜５は２００ｎｍ、ＳＢＴ膜６は２００ｎ
ｍ、Ｐｔ膜７は２００ｎｍである。また、Ｉｒ−Ｈｆ−
Ｏ膜３の組成は、図２において斜線を施した領域で示さ
れる範囲に選ばれている。
【００５９】次に、上述のように構成されたこの第１の
実施形態による誘電体キャパシタの製造方法について説
明する。
実施形態による誘電体キャパシタの製造方法について説
明する。
【００６０】すなわち、この第１の実施形態による誘電
体キャパシタを製造するには、まず、Ｓｉ基板１を希フ
ッ酸で処理して表面のＳｉＯ2 膜（図示せず）を除去し
た後、このＳｉ基板１上にスパッタリング法によりＴｉ
膜２を成膜する。
体キャパシタを製造するには、まず、Ｓｉ基板１を希フ
ッ酸で処理して表面のＳｉＯ2 膜（図示せず）を除去し
た後、このＳｉ基板１上にスパッタリング法によりＴｉ
膜２を成膜する。
【００６１】次に、このＴｉ膜２上に、反応性スパッタ
リング法によりＩｒ−Ｈｆ−Ｏ膜３を成膜する。このＩ
ｒ−Ｈｆ−Ｏ膜３の成膜条件の一例を挙げると、ＤＣ２
極マグネトロンスパッタリング装置を用い、ターゲット
は４インチ角のＩｒターゲット上に５ｍｍ×５ｍｍ角の
Ｈｆチップを５個置いたものを用い、スパッタガスとし
てはＡｒおよびＯ2 の混合ガスを用い、それらの流量は
それぞれ５．６ＳＣＣＭおよび０．７ＳＣＣＭ、全圧は
４ｍＴｏｒｒ、投入電力はＤＣ０．４Ａ、４２０Ｖ、成
膜速度は１００ｎｍ／２分とする。このようにして成膜
されたＩｒ−Ｈｆ−Ｏ膜３の組成をＥＰＭＡ法で分析し
たとろ、Ｉｒ80Ｈｆ4 Ｏ16（ただし、組成は原子％）で
あった。次に、Ｉｒ−Ｈｆ−Ｏ膜３上にスパッタリング
法によりＴｉ膜４およびＰｔ膜５を順次成膜する。
リング法によりＩｒ−Ｈｆ−Ｏ膜３を成膜する。このＩ
ｒ−Ｈｆ−Ｏ膜３の成膜条件の一例を挙げると、ＤＣ２
極マグネトロンスパッタリング装置を用い、ターゲット
は４インチ角のＩｒターゲット上に５ｍｍ×５ｍｍ角の
Ｈｆチップを５個置いたものを用い、スパッタガスとし
てはＡｒおよびＯ2 の混合ガスを用い、それらの流量は
それぞれ５．６ＳＣＣＭおよび０．７ＳＣＣＭ、全圧は
４ｍＴｏｒｒ、投入電力はＤＣ０．４Ａ、４２０Ｖ、成
膜速度は１００ｎｍ／２分とする。このようにして成膜
されたＩｒ−Ｈｆ−Ｏ膜３の組成をＥＰＭＡ法で分析し
たとろ、Ｉｒ80Ｈｆ4 Ｏ16（ただし、組成は原子％）で
あった。次に、Ｉｒ−Ｈｆ−Ｏ膜３上にスパッタリング
法によりＴｉ膜４およびＰｔ膜５を順次成膜する。
【００６２】次に、Ｐｔ膜５上に例えばゾル−ゲルスピ
ンコート法によりＳＢＴ膜６を成膜する。次に、ＳＢＴ
膜６の結晶化のために８００℃において１時間酸素雰囲
気中で熱処理した後、例えばスパッタリング法によりＰ
ｔ膜７を成膜する。この後、さらに、８００℃において
１０分間酸素雰囲気中で熱処理する。
ンコート法によりＳＢＴ膜６を成膜する。次に、ＳＢＴ
膜６の結晶化のために８００℃において１時間酸素雰囲
気中で熱処理した後、例えばスパッタリング法によりＰ
ｔ膜７を成膜する。この後、さらに、８００℃において
１０分間酸素雰囲気中で熱処理する。
【００６３】このようにして製造された誘電体キャパシ
タのＳｉ基板１とＰｔ電極７との間に電圧を印加して蓄
積電荷量を測定した結果を図４に示す。図４から明らか
なように、強誘電体メモリで重要な残留分極値は、２Ｐ
r ＝１９μＣ／ｃｍ2 であった。この残留分極値はＳＢ
Ｔとしては良好な値であり、これがＳｉ基板１を通した
測定で得られた。また、Ｉｒ80Ｈｆ4 Ｏ16からなるＩｒ
−Ｈｆ−Ｏ膜３の電気抵抗を測定した結果、５２μΩ・
ｃｍであった。この値は半導体メモリに十分応用可能な
値である。
タのＳｉ基板１とＰｔ電極７との間に電圧を印加して蓄
積電荷量を測定した結果を図４に示す。図４から明らか
なように、強誘電体メモリで重要な残留分極値は、２Ｐ
r ＝１９μＣ／ｃｍ2 であった。この残留分極値はＳＢ
Ｔとしては良好な値であり、これがＳｉ基板１を通した
測定で得られた。また、Ｉｒ80Ｈｆ4 Ｏ16からなるＩｒ
−Ｈｆ−Ｏ膜３の電気抵抗を測定した結果、５２μΩ・
ｃｍであった。この値は半導体メモリに十分応用可能な
値である。
【００６４】一方、比較例として、図３においてＩｒ−
Ｈｆ−Ｏ膜３が設けられていない試料を別途作製して同
様な電荷量の測定を試みたが、図４に示すようなヒステ
リシス曲線を得ることができず、キャパシタとしては動
作しないことが判明した。
Ｈｆ−Ｏ膜３が設けられていない試料を別途作製して同
様な電荷量の測定を試みたが、図４に示すようなヒステ
リシス曲線を得ることができず、キャパシタとしては動
作しないことが判明した。
【００６５】表１に、Ｉｒ80Ｈｆ4 Ｏ16を含む各種の材
料からなる拡散防止層および各種の貴金属からなる下部
電極を用いた場合の残留分極値２Ｐr を示す。また、表
２には比較例についての測定結果を示す。
料からなる拡散防止層および各種の貴金属からなる下部
電極を用いた場合の残留分極値２Ｐr を示す。また、表
２には比較例についての測定結果を示す。
【００６６】 表１ −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− 実施例 拡散防止層 下部電極 残留分極２Ｐr （原子％） （μＣ／ｃｍ2 ） −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− １ Ｉｒ80Ｈｆ4 Ｏ16 Ｐｔ １９ ２ Ｉｒ80Ｚｒ5 Ｏ15 Ｐｔ １９ ３ Ｉｒ75Ｎｂ8 Ｏ17 Ｐｔ １９ ４ Ｒｕ75Ｚｒ8 Ｏ17 Ｐｔ １９ ５ Ｒｕ74Ｔａ8 Ｏ18 Ｐｔ １９ ６ Ｐｔ75Ｈｆ8 Ｏ17 Ｐｔ １９ ７ Ｒｔ75Ｚｒ8 Ｏ17 Ｐｔ １９ ８ Ｐｄ85Ｚｒ5 Ｏ10 Ｐｔ １９ ９ Ｒｈ85Ｖ5 Ｏ10 Ｐｔ １９ １０ Ｒｈ85Ｍｏ5 Ｏ10 Ｐｔ １９ １１ Ｒｈ80Ｗ4 Ｏ16 Ｐｔ １９ １２ Ｉｒ80Ｈｆ4 Ｏ16 Ｉｒ １９ １３ Ｉｒ80Ｈｆ4 Ｏ16 Ｒｕ １７ １４ Ｉｒ80Ｈｆ4 Ｏ16 Ｒｈ １４ １５ Ｉｒ80Ｈｆ4 Ｏ16 Ｐｄ １８ −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− 表２ −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− 比較例 拡散防止層 下部電極 残留分極２Ｐr （原子％） （μＣ／ｃｍ2 ） −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− １ なし Ｐｔ ０ ２ ＴｉＮ Ｐｔ 泡発生により 測定不可能 −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− 以上のように、この第１の実施形態によれば、下部電極
であるＰｔ膜５の下側に、図２において斜線を施した領
域で示される範囲の組成を有するＩｒ−Ｈｆ−Ｏ膜３が
設けられているので、このＩｒ−Ｈｆ−Ｏ膜３により、
ＳＢＴ膜６の形成時に結晶化のために８００℃程度の高
温において酸化性雰囲気中で熱処理を行っても、Ｓｉ基
板１からＰｔ膜５にＳｉが熱拡散するのを防止すること
ができ、したがってＳｉがＰｔ膜５の上層で酸化されて
Ｐｔ膜５、すなわち下部電極の導電性が失われるのを防
止することができる。このため、この誘電体キャパシタ
は、トランジスタと誘電体キャパシタとを縦方向に配置
し、誘電体キャパシタの下部電極を多結晶Ｓｉプラグに
よりトランジスタの拡散層と接続する強誘電体メモリに
おける誘電体キャパシタに用いることができ、それによ
って誘電体キャパシタの誘電体膜としてＳＢＴ膜を用い
た高集積の強誘電体メモリを実現することが可能であ
る。
であるＰｔ膜５の下側に、図２において斜線を施した領
域で示される範囲の組成を有するＩｒ−Ｈｆ−Ｏ膜３が
設けられているので、このＩｒ−Ｈｆ−Ｏ膜３により、
ＳＢＴ膜６の形成時に結晶化のために８００℃程度の高
温において酸化性雰囲気中で熱処理を行っても、Ｓｉ基
板１からＰｔ膜５にＳｉが熱拡散するのを防止すること
ができ、したがってＳｉがＰｔ膜５の上層で酸化されて
Ｐｔ膜５、すなわち下部電極の導電性が失われるのを防
止することができる。このため、この誘電体キャパシタ
は、トランジスタと誘電体キャパシタとを縦方向に配置
し、誘電体キャパシタの下部電極を多結晶Ｓｉプラグに
よりトランジスタの拡散層と接続する強誘電体メモリに
おける誘電体キャパシタに用いることができ、それによ
って誘電体キャパシタの誘電体膜としてＳＢＴ膜を用い
た高集積の強誘電体メモリを実現することが可能であ
る。
【００６７】図５は、この発明の第２の実施形態による
多層配線構造の半導体集積回路装置を示す。
多層配線構造の半導体集積回路装置を示す。
【００６８】図５に示すように、この第２の実施形態に
よる半導体集積回路装置においては、ｎ型Ｓｉ基板１１
中にｐウエル１２およびｎウエル１３が設けられてい
る。素子分離領域となる部分のｎ型Ｓｉ基板１１の表面
にはリセス１４が選択的に設けられ、このリセス１４に
ＳｉＯ2 膜からなるフィールド絶縁膜１５が埋め込まれ
ている。このフィールド絶縁膜１５に囲まれた活性領域
の表面にはＳｉＯ2 膜からなるゲート絶縁膜１６が設け
られている。符号１７は不純物がドープされた多結晶Ｓ
ｉ膜、１８はＷＳｉx 膜のような金属シリサイド膜を示
す。これらの多結晶Ｓｉ膜１７および金属シリサイド膜
１８により、ポリサイド構造のゲート電極が形成されて
いる。これらの多結晶Ｓｉ膜１７および金属シリサイド
膜１８の側壁にはＳｉＯ2 からなるサイドウォールスペ
ーサ１９が設けられている。ｎウエル１３中には、多結
晶Ｓｉ膜１７および金属シリサイド膜１８からなるゲー
ト電極に対して自己整合的に、ソース領域またはドレイ
ン領域として用いられるｐ+型の拡散層２０、２１が設
けられている。これらのゲート電極および拡散層２０、
２１によりｐチャネルＭＯＳトランジスタが形成されて
いる。同様に、ｐウエル１２にはｎチャネルＭＯＳトラ
ンジスタが形成されている。符号２２、２３はこのｎチ
ャネルＭＯＳトランジスタのソース領域またはドレイン
領域として用いられるｎ+ 型の拡散層を示す。
よる半導体集積回路装置においては、ｎ型Ｓｉ基板１１
中にｐウエル１２およびｎウエル１３が設けられてい
る。素子分離領域となる部分のｎ型Ｓｉ基板１１の表面
にはリセス１４が選択的に設けられ、このリセス１４に
ＳｉＯ2 膜からなるフィールド絶縁膜１５が埋め込まれ
ている。このフィールド絶縁膜１５に囲まれた活性領域
の表面にはＳｉＯ2 膜からなるゲート絶縁膜１６が設け
られている。符号１７は不純物がドープされた多結晶Ｓ
ｉ膜、１８はＷＳｉx 膜のような金属シリサイド膜を示
す。これらの多結晶Ｓｉ膜１７および金属シリサイド膜
１８により、ポリサイド構造のゲート電極が形成されて
いる。これらの多結晶Ｓｉ膜１７および金属シリサイド
膜１８の側壁にはＳｉＯ2 からなるサイドウォールスペ
ーサ１９が設けられている。ｎウエル１３中には、多結
晶Ｓｉ膜１７および金属シリサイド膜１８からなるゲー
ト電極に対して自己整合的に、ソース領域またはドレイ
ン領域として用いられるｐ+型の拡散層２０、２１が設
けられている。これらのゲート電極および拡散層２０、
２１によりｐチャネルＭＯＳトランジスタが形成されて
いる。同様に、ｐウエル１２にはｎチャネルＭＯＳトラ
ンジスタが形成されている。符号２２、２３はこのｎチ
ャネルＭＯＳトランジスタのソース領域またはドレイン
領域として用いられるｎ+ 型の拡散層を示す。
【００６９】これらのｐチャネルＭＯＳトランジスタお
よびｎチャネルＭＯＳトランジスタを覆うように例えば
ホウ素リンシリケートガラス（ＢＰＳＧ）膜のような層
間絶縁膜２４が設けられている。この層間絶縁膜２４に
は、ｐチャネルＭＯＳトランジスタの拡散層２１に対応
する部分およびフィールド絶縁膜１５上のゲート電極に
対応する部分にそれぞれ接続孔２５、２６が設けられて
いる。これらの接続孔２５、２６の内部には、Ｉｒ−Ｈ
ｆ−Ｏ膜２７を介してＷプラグ２８が埋め込まれてい
る。
よびｎチャネルＭＯＳトランジスタを覆うように例えば
ホウ素リンシリケートガラス（ＢＰＳＧ）膜のような層
間絶縁膜２４が設けられている。この層間絶縁膜２４に
は、ｐチャネルＭＯＳトランジスタの拡散層２１に対応
する部分およびフィールド絶縁膜１５上のゲート電極に
対応する部分にそれぞれ接続孔２５、２６が設けられて
いる。これらの接続孔２５、２６の内部には、Ｉｒ−Ｈ
ｆ−Ｏ膜２７を介してＷプラグ２８が埋め込まれてい
る。
【００７０】接続孔２５、２６の上には、Ｉｒ−Ｈｆ−
Ｏ膜２９およびＴｉ膜３０を介してＡｌ−Ｃｕ合金配線
３１が設けられ、その上にＴｉ膜３２およびＩｒ−Ｈｆ
−Ｏ膜３３が順次設けられている。符号３４は例えばＢ
ＰＳＧ膜のような層間絶縁膜を示す。この層間絶縁膜３
４には、Ａｌ−Ｃｕ合金配線３１に対応する部分に接続
孔３５、３６が設けられている。これらの接続孔３５、
３６の内部にはＩｒ−Ｈｆ−Ｏ膜３７を介してＷプラグ
３８が埋め込まれている。
Ｏ膜２９およびＴｉ膜３０を介してＡｌ−Ｃｕ合金配線
３１が設けられ、その上にＴｉ膜３２およびＩｒ−Ｈｆ
−Ｏ膜３３が順次設けられている。符号３４は例えばＢ
ＰＳＧ膜のような層間絶縁膜を示す。この層間絶縁膜３
４には、Ａｌ−Ｃｕ合金配線３１に対応する部分に接続
孔３５、３６が設けられている。これらの接続孔３５、
３６の内部にはＩｒ−Ｈｆ−Ｏ膜３７を介してＷプラグ
３８が埋め込まれている。
【００７１】さらに、接続孔３５、３６の上には、Ｉｒ
−Ｈｆ−Ｏ膜３９およびＴｉ膜４０を介してＡｌ−Ｃｕ
合金配線４１が設けられ、その上にＴｉ膜４２およびＩ
ｒ−Ｈｆ−Ｏ膜４３が順次設けられている。
−Ｈｆ−Ｏ膜３９およびＴｉ膜４０を介してＡｌ−Ｃｕ
合金配線４１が設けられ、その上にＴｉ膜４２およびＩ
ｒ−Ｈｆ−Ｏ膜４３が順次設けられている。
【００７２】ここで、Ｉｒ−Ｈｆ−Ｏ膜２７、２９、３
３、３７、３９、４３の組成は、図２において斜線を施
した領域で示される範囲に選ばれている。また、Ａｌ−
Ｃｕ合金配線３１の上下に設けられたＴｉ膜３０、３２
は、Ｉｒ−Ｈｆ−Ｏ膜２９、３３のＡｌ−Ｃｕ合金配線
３１との密着性を向上させるためなどの目的で設けられ
ている。Ａｌ−Ｃｕ合金配線４１の上下に設けられたＩ
ｒ−Ｈｆ−Ｏ膜３９、４３も同様である。
３、３７、３９、４３の組成は、図２において斜線を施
した領域で示される範囲に選ばれている。また、Ａｌ−
Ｃｕ合金配線３１の上下に設けられたＴｉ膜３０、３２
は、Ｉｒ−Ｈｆ−Ｏ膜２９、３３のＡｌ−Ｃｕ合金配線
３１との密着性を向上させるためなどの目的で設けられ
ている。Ａｌ−Ｃｕ合金配線４１の上下に設けられたＩ
ｒ−Ｈｆ−Ｏ膜３９、４３も同様である。
【００７３】以上のように、この第２の実施形態によれ
ば、接続孔２５、２６の内部に、従来バリアメタルとし
て用いられているＴｉＮ膜やＴｉＯＮ膜に比べて耐熱性
が十分に高く、高温でもＳｉなどの拡散を防止すること
ができるＩｒ−Ｈｆ−Ｏ膜２７を介してＷプラグ２８が
形成されているので、従来に比べてこのＷプラグ２８の
形成後の工程のプロセス温度の制約が少なくなり、後工
程のプロセス温度や時間の自由度を高くすることができ
る。また、Ｗプラグ２８とその上のＡｌ−Ｃｕ合金配線
３１との間にＩｒ−Ｈｆ−Ｏ膜２９が設けられ、このＡ
ｌ−Ｃｕ合金配線３１とその上のＷプラグ３８との間に
Ｉｒ−Ｈｆ−Ｏ膜３３が設けられていることにより、Ｗ
プラグ２８、３８とＡｌ−Ｃｕ合金配線３１との間での
拡散を防止することができる。同様に、Ｗプラグ３８と
その上のＡｌ−Ｃｕ合金配線４１との間にＩｒ−Ｈｆ−
Ｏ膜３９が設けられていることにより、Ｗプラグ３８と
Ａｌ−Ｃｕ合金配線４１との間での拡散を防止すること
ができる。
ば、接続孔２５、２６の内部に、従来バリアメタルとし
て用いられているＴｉＮ膜やＴｉＯＮ膜に比べて耐熱性
が十分に高く、高温でもＳｉなどの拡散を防止すること
ができるＩｒ−Ｈｆ−Ｏ膜２７を介してＷプラグ２８が
形成されているので、従来に比べてこのＷプラグ２８の
形成後の工程のプロセス温度の制約が少なくなり、後工
程のプロセス温度や時間の自由度を高くすることができ
る。また、Ｗプラグ２８とその上のＡｌ−Ｃｕ合金配線
３１との間にＩｒ−Ｈｆ−Ｏ膜２９が設けられ、このＡ
ｌ−Ｃｕ合金配線３１とその上のＷプラグ３８との間に
Ｉｒ−Ｈｆ−Ｏ膜３３が設けられていることにより、Ｗ
プラグ２８、３８とＡｌ−Ｃｕ合金配線３１との間での
拡散を防止することができる。同様に、Ｗプラグ３８と
その上のＡｌ−Ｃｕ合金配線４１との間にＩｒ−Ｈｆ−
Ｏ膜３９が設けられていることにより、Ｗプラグ３８と
Ａｌ−Ｃｕ合金配線４１との間での拡散を防止すること
ができる。
【００７４】この第２の実施形態による半導体集積回路
装置は、ＤＲＡＭやＭＰＵなどのＭＯＳＬＳＩその他の
各種の半導体集積回路装置に適用して好適なものであ
る。
装置は、ＤＲＡＭやＭＰＵなどのＭＯＳＬＳＩその他の
各種の半導体集積回路装置に適用して好適なものであ
る。
【００７５】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【００７６】例えば、上述の第１の実施形態において
は、誘電体キャパシタの誘電体膜の材料としてＳＢＴを
用いた場合について説明したが、この誘電体膜の材料と
しては必要に応じて他の強誘電体または高誘電体を用い
ることができ、具体的には例えばＰＺＴやＢＳＴを用い
てもよい。
は、誘電体キャパシタの誘電体膜の材料としてＳＢＴを
用いた場合について説明したが、この誘電体膜の材料と
しては必要に応じて他の強誘電体または高誘電体を用い
ることができ、具体的には例えばＰＺＴやＢＳＴを用い
てもよい。
【００７７】また、上述の第２の実施形態においては、
Ａｌ−Ｃｕ合金配線３１とＩｒ−Ｈｆ−Ｏ膜２９、３３
との間にそれぞれＴｉ膜３０、３２を設け、Ａｌ−Ｃｕ
合金配線４１とＩｒ−Ｈｆ−Ｏ膜３９、４３との間にそ
れぞれＴｉ膜４０、４２を設けているが、これらのＴｉ
膜３０、３２、４０、４２は、必要に応じて省略しても
よい。
Ａｌ−Ｃｕ合金配線３１とＩｒ−Ｈｆ−Ｏ膜２９、３３
との間にそれぞれＴｉ膜３０、３２を設け、Ａｌ−Ｃｕ
合金配線４１とＩｒ−Ｈｆ−Ｏ膜３９、４３との間にそ
れぞれＴｉ膜４０、４２を設けているが、これらのＴｉ
膜３０、３２、４０、４２は、必要に応じて省略しても
よい。
【００７８】
【発明の効果】以上説明したように、この発明の第１の
発明によれば、誘電体キャパシタの拡散防止層、誘電体
キャパシタの下部電極あるいは半導体装置における拡散
防止層の材料として用いて好適な電子材料を提供するこ
とができる。
発明によれば、誘電体キャパシタの拡散防止層、誘電体
キャパシタの下部電極あるいは半導体装置における拡散
防止層の材料として用いて好適な電子材料を提供するこ
とができる。
【００７９】この発明の第２の発明によれば、誘電体キ
ャパシタの拡散防止層、誘電体キャパシタの下部電極あ
るいは半導体装置における拡散防止層の材料として用い
て好適な電子材料を高品質で容易に製造することができ
る。
ャパシタの拡散防止層、誘電体キャパシタの下部電極あ
るいは半導体装置における拡散防止層の材料として用い
て好適な電子材料を高品質で容易に製造することができ
る。
【００８０】この発明の第３の発明、第４の発明、第５
の発明または第６の発明によれば、誘電体キャパシタの
下部電極の下側に、組成式ＭIaＭIIb Ｏc （ただし、
ａ、ｂ、ｃは原子％で表した組成、ＭI はＰｔ、Ｉｒ、
Ｒｕ、ＲｈおよびＰｄからなる群より選ばれた少なくと
も一種の貴金属、ＭIIはＨｆ、Ｔａ、Ｚｒ、Ｎｂ、Ｖ、
ＭｏおよびＷからなる群より選ばれた少なくとも一種の
遷移金属を表す）で表され、その組成範囲が９０≧ａ≧
４０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００であ
る材料からなる拡散防止層を有することにより、あるい
は、下部電極がこの材料からなることにより、トランジ
スタと誘電体キャパシタとを縦方向に並べて配置し、誘
電体キャパシタの下部電極をＳｉまたはＷからなるプラ
グによりトランジスタの拡散層と接続する場合、そのプ
ラグからのＳｉまたはＷの下部電極への拡散を防止する
ことができ、それによって誘電体キャパシタの誘電体膜
の材料としてＰＺＴはもちろん、高温の熱処理が必要な
ＳＢＴなどをも用いることができる。
の発明または第６の発明によれば、誘電体キャパシタの
下部電極の下側に、組成式ＭIaＭIIb Ｏc （ただし、
ａ、ｂ、ｃは原子％で表した組成、ＭI はＰｔ、Ｉｒ、
Ｒｕ、ＲｈおよびＰｄからなる群より選ばれた少なくと
も一種の貴金属、ＭIIはＨｆ、Ｔａ、Ｚｒ、Ｎｂ、Ｖ、
ＭｏおよびＷからなる群より選ばれた少なくとも一種の
遷移金属を表す）で表され、その組成範囲が９０≧ａ≧
４０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００であ
る材料からなる拡散防止層を有することにより、あるい
は、下部電極がこの材料からなることにより、トランジ
スタと誘電体キャパシタとを縦方向に並べて配置し、誘
電体キャパシタの下部電極をＳｉまたはＷからなるプラ
グによりトランジスタの拡散層と接続する場合、そのプ
ラグからのＳｉまたはＷの下部電極への拡散を防止する
ことができ、それによって誘電体キャパシタの誘電体膜
の材料としてＰＺＴはもちろん、高温の熱処理が必要な
ＳＢＴなどをも用いることができる。
【００８１】この発明の第７の発明によれば、第１の導
電層と第２の導電層との間に、組成式ＭIaＭIIb Ｏ
c （ただし、ａ、ｂ、ｃは原子％で表した組成、ＭI は
Ｐｔ、Ｉｒ、Ｒｕ、ＲｈおよびＰｄからなる群より選ば
れた少なくとも一種の貴金属、ＭIIはＨｆ、Ｔａ、Ｚ
ｒ、Ｎｂ、Ｖ、ＭｏおよびＷからなる群より選ばれた少
なくとも一種の遷移金属を表す）で表され、その組成範
囲が９０≧ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋
ｃ＝１００である材料からなる拡散防止層が設けられて
いることにより、プラグを形成した後の工程のプロセス
温度や時間の自由度を大きくすることができる。
電層と第２の導電層との間に、組成式ＭIaＭIIb Ｏ
c （ただし、ａ、ｂ、ｃは原子％で表した組成、ＭI は
Ｐｔ、Ｉｒ、Ｒｕ、ＲｈおよびＰｄからなる群より選ば
れた少なくとも一種の貴金属、ＭIIはＨｆ、Ｔａ、Ｚ
ｒ、Ｎｂ、Ｖ、ＭｏおよびＷからなる群より選ばれた少
なくとも一種の遷移金属を表す）で表され、その組成範
囲が９０≧ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋
ｃ＝１００である材料からなる拡散防止層が設けられて
いることにより、プラグを形成した後の工程のプロセス
温度や時間の自由度を大きくすることができる。
【図１】Ｉｒ80Ｈｆ4 Ｏ16膜のＸ線回折の結果を示す略
線図である。
線図である。
【図２】この発明において拡散防止層または下部電極の
材料として用いられるＭIaＭII b Ｏc における組成の最
適範囲を示す略線図である。
材料として用いられるＭIaＭII b Ｏc における組成の最
適範囲を示す略線図である。
【図３】この発明の第１の実施形態による誘電体キャパ
シタを示す断面図である。
シタを示す断面図である。
【図４】この発明の第１の実施形態による誘電体キャパ
シタの蓄積電荷量を測定した結果を示す略線図である。
シタの蓄積電荷量を測定した結果を示す略線図である。
【図５】この発明の第２の実施形態による半導体集積回
路装置を示す断面図である。
路装置を示す断面図である。
【図６】トランジスタとキャパシタとを横方向に配置し
た従来の強誘電体メモリを示す断面図である。
た従来の強誘電体メモリを示す断面図である。
【図７】トランジスタとキャパシタとを縦方向に配置し
た従来の強誘電体メモリを示す断面図である。
た従来の強誘電体メモリを示す断面図である。
【図８】従来の半導体集積回路装置を示す断面図であ
る。
る。
１・・・Ｓｉ基板、２、４・・・Ｔｉ膜、３、２７、２
９、３３、３９、４３・・・Ｉｒ−Ｈｆ−Ｏ膜、５、７
・・・Ｐｔ膜、６・・・ＳＢＴ膜、２８、３８・・・Ｗ
プラグ
９、３３、３９、４３・・・Ｉｒ−Ｈｆ−Ｏ膜、５、７
・・・Ｐｔ膜、６・・・ＳＢＴ膜、２８、３８・・・Ｗ
プラグ
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 27/108 Ｈ０１Ｌ 29/78 ３７１ 21/8242 21/8247 29/788 29/792
Claims (63)
- 【請求項１】 組成式ＭIaＭIIb Ｏc （ただし、ａ、
ｂ、ｃは原子％で表した組成、ＭI はＰｔ、Ｉｒ、Ｒ
ｕ、ＲｈおよびＰｄからなる群より選ばれた少なくとも
一種の貴金属、ＭIIはＨｆ、Ｔａ、Ｚｒ、Ｎｂ、Ｖ、Ｍ
ｏおよびＷからなる群より選ばれた少なくとも一種の遷
移金属を表す）で表され、その組成範囲が９０≧ａ≧４
０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００である
ことを特徴とする電子材料。 - 【請求項２】 上記電子材料の組成範囲は８５≧ａ≧６
５、１０≧ｂ≧２、１０≦ｃ、ａ＋ｂ＋ｃ＝１００であ
ることを特徴とする請求項１記載の電子材料。 - 【請求項３】 組成式ＭIaＭIIb Ｏc （ただし、ａ、
ｂ、ｃは原子％で表した組成、ＭI はＰｔ、Ｉｒ、Ｒ
ｕ、ＲｈおよびＰｄからなる群より選ばれた少なくとも
一種の貴金属、ＭIIはＨｆ、Ｔａ、Ｚｒ、Ｎｂ、Ｖ、Ｍ
ｏおよびＷからなる群より選ばれた少なくとも一種の遷
移金属を表す）で表され、その組成範囲が９０≧ａ≧４
０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００である
電子材料の製造方法であって、 上記電子材料を酸素または水蒸気を用いた反応性スパッ
タリング法により成膜するようにしたことを特徴とする
電子材料の製造方法。 - 【請求項４】 組成式ＭIaＭIIb Ｏc （ただし、ａ、
ｂ、ｃは原子％で表した組成、ＭI はＰｔ、Ｉｒ、Ｒ
ｕ、ＲｈおよびＰｄからなる群より選ばれた少なくとも
一種の貴金属、ＭIIはＨｆ、Ｔａ、Ｚｒ、Ｎｂ、Ｖ、Ｍ
ｏおよびＷからなる群より選ばれた少なくとも一種の遷
移金属を表す）で表され、その組成範囲が９０≧ａ≧４
０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００である
材料からなる拡散防止層と、 上記拡散防止層上の下部電極と、 上記下部電極上の誘電体膜と、 上記誘電体膜上の上部電極とを有することを特徴とする
誘電体キャパシタ。 - 【請求項５】 上記ＭIaＭIIb Ｏc で表される材料の組
成範囲は８５≧ａ≧６５、１０≧ｂ≧２、１０≦ｃ、ａ
＋ｂ＋ｃ＝１００であることを特徴とする請求項４記載
の誘電体キャパシタ。 - 【請求項６】 上記拡散防止層はＩｒ−Ｈｆ−Ｏ、Ｉｒ
−Ｚｒ−Ｏ、Ｉｒ−Ｎｂ−Ｏ、Ｒｕ−Ｚｒ−Ｏ、Ｒｕ−
Ｔａ−Ｏ、Ｐｔ−Ｈｆ−Ｏ、Ｐｔ−Ｚｒ−Ｏ、Ｐｄ−Ｚ
ｒ−Ｏ、Ｒｈ−Ｖ−Ｏ、Ｒｈ−Ｍｏ−ＯまたはＲｈ−Ｗ
−Ｏからなることを特徴とする請求項４記載の誘電体キ
ャパシタ。 - 【請求項７】 上記拡散防止層は酸素または水蒸気を用
いた反応性スパッタリング法により成膜されたものであ
ることを特徴とする請求項４記載の誘電体キャパシタ。 - 【請求項８】 上記下部電極はＰｔ、Ｉｒ、Ｒｕ、Ｒｈ
およびＰｄからなる群より選ばれた少なくとも一種の貴
金属からなることを特徴とする請求項４記載の誘電体キ
ャパシタ。 - 【請求項９】 上記誘電体膜はＢｉ系層状構造ペロブス
カイト型強誘電体からなることを特徴とする請求項４記
載の誘電体キャパシタ。 - 【請求項１０】 上記誘電体膜は、Ｂｉx （Ｓｒ，Ｃ
ａ，Ｂａ）y （Ｔａ，Ｎｂ）2 Ｏz （ただし、２．５０
≧ｘ≧１．７０、１．２０≧ｙ≧０．６０、ｚ＝９±
ｄ、１．０≧ｄ≧０）で表される結晶層を８５％以上含
む強誘電体からなることを特徴とする請求項４記載の誘
電体キャパシタ。 - 【請求項１１】 上記誘電体膜は、Ｂｉx Ｓｒy Ｔａ2
Ｏz （ただし、２．５０≧ｘ≧１．７０、１．２０≧ｙ
≧０．６０、ｚ＝９±ｄ、１．０≧ｄ≧０）で表される
結晶層を８５％以上含む強誘電体からなることを特徴と
する請求項４記載の誘電体キャパシタ。 - 【請求項１２】 上記誘電体膜はＳｒＢｉ2 Ｔａ2 Ｏ9
で表される強誘電体からなることを特徴とする請求項４
記載の誘電体キャパシタ。 - 【請求項１３】 上記誘電体膜はＰｂ（Ｚｒ，Ｔｉ）Ｏ
3 で表される強誘電体からなることを特徴とする請求項
４記載の誘電体キャパシタ。 - 【請求項１４】 上記誘電体膜は（Ｂａ，Ｓｒ）ＴｉＯ
3 で表される高誘電体からなることを特徴とする請求項
４記載の誘電体キャパシタ。 - 【請求項１５】 組成式ＭIaＭIIb Ｏc （ただし、ａ、
ｂ、ｃは原子％で表した組成、ＭI はＰｔ、Ｉｒ、Ｒ
ｕ、ＲｈおよびＰｄからなる群より選ばれた少なくとも
一種の貴金属、ＭIIはＨｆ、Ｔａ、Ｚｒ、Ｎｂ、Ｖ、Ｍ
ｏおよびＷからなる群より選ばれた少なくとも一種の遷
移金属を表す）で表され、その組成範囲が９０≧ａ≧４
０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００である
材料からなる下部電極と、 上記下部電極上の誘電体膜と、 上記誘電体膜上の上部電極とを有することを特徴とする
誘電体キャパシタ。 - 【請求項１６】 上記ＭIaＭIIb Ｏc で表される材料の
組成範囲は８５≧ａ≧６５、１０≧ｂ≧２、１０≦ｃ、
ａ＋ｂ＋ｃ＝１００であることを特徴とする請求項１５
記載の誘電体キャパシタ。 - 【請求項１７】 上記下部電極はＩｒ−Ｈｆ−Ｏ、Ｉｒ
−Ｚｒ−Ｏ、Ｉｒ−Ｎｂ−Ｏ、Ｒｕ−Ｚｒ−Ｏ、Ｒｕ−
Ｔａ−Ｏ、Ｐｔ−Ｈｆ−Ｏ、Ｐｔ−Ｚｒ−Ｏ、Ｐｄ−Ｚ
ｒ−Ｏ、Ｒｈ−Ｖ−Ｏ、Ｒｈ−Ｍｏ−ＯまたはＲｈ−Ｗ
−Ｏからなることを特徴とする請求項１５記載の誘電体
キャパシタ。 - 【請求項１８】 上記下部電極は酸素または水蒸気を用
いた反応性スパッタリング法により成膜されたものであ
ることを特徴とする請求項１５記載の誘電体キャパシ
タ。 - 【請求項１９】 上記誘電体膜はＢｉ系層状構造ペロブ
スカイト型強誘電体からなることを特徴とする請求項１
５記載の誘電体キャパシタ。 - 【請求項２０】 上記誘電体膜は、Ｂｉx （Ｓｒ，Ｃ
ａ，Ｂａ）y （Ｔａ，Ｎｂ）2 Ｏz （ただし、２．５０
≧ｘ≧１．７０、１．２０≧ｙ≧０．６０、ｚ＝９±
ｄ、１．０≧ｄ≧０）で表される結晶層を８５％以上含
む強誘電体からなることを特徴とする請求項１５記載の
誘電体キャパシタ。 - 【請求項２１】 上記誘電体膜は、Ｂｉx Ｓｒy Ｔａ2
Ｏz （ただし、２．５０≧ｘ≧１．７０、１．２０≧ｙ
≧０．６０、ｚ＝９±ｄ、１．０≧ｄ≧０）で表される
結晶層を８５％以上含む強誘電体からなることを特徴と
する請求項１５記載の誘電体キャパシタ。 - 【請求項２２】 上記誘電体膜はＳｒＢｉ2 Ｔａ2 Ｏ9
で表される強誘電体からなることを特徴とする請求項１
５記載の誘電体キャパシタ。 - 【請求項２３】 上記誘電体膜はＰｂ（Ｚｒ，Ｔｉ）Ｏ
3 で表される強誘電体からなることを特徴とする請求項
１５記載の誘電体キャパシタ。 - 【請求項２４】 上記誘電体膜は（Ｂａ，Ｓｒ）ＴｉＯ
3 で表される高誘電体からなることを特徴とする請求項
１５記載の誘電体キャパシタ。 - 【請求項２５】 トランジスタと誘電体キャパシタとか
らなるメモリセルを有する不揮発性メモリにおいて、 上記誘電体キャパシタが、 組成式ＭIaＭIIb Ｏc （ただし、ａ、ｂ、ｃは原子％で
表した組成、ＭI はＰｔ、Ｉｒ、Ｒｕ、ＲｈおよびＰｄ
からなる群より選ばれた少なくとも一種の貴金属、ＭII
はＨｆ、Ｔａ、Ｚｒ、Ｎｂ、Ｖ、ＭｏおよびＷからなる
群より選ばれた少なくとも一種の遷移金属を表す）で表
され、その組成範囲が９０≧ａ≧４０、１５≧ｂ≧２、
４≦ｃ、ａ＋ｂ＋ｃ＝１００である材料からなる拡散防
止層と、上記拡散防止層上の下部電極と、 上記下部電極上の誘電体膜と、 上記誘電体膜上の上部電極とを有することを特徴とする
不揮発性メモリ。 - 【請求項２６】 上記ＭIaＭIIb Ｏc で表される材料の
組成範囲は８５≧ａ≧６５、１０≧ｂ≧２、１０≦ｃ、
ａ＋ｂ＋ｃ＝１００であることを特徴とする請求項２５
記載の不揮発性メモリ。 - 【請求項２７】 上記拡散防止層はＩｒ−Ｈｆ−Ｏ、Ｉ
ｒ−Ｚｒ−Ｏ、Ｉｒ−Ｎｂ−Ｏ、Ｒｕ−Ｚｒ−Ｏ、Ｒｕ
−Ｔａ−Ｏ、Ｐｔ−Ｈｆ−Ｏ、Ｐｔ−Ｚｒ−Ｏ、Ｐｄ−
Ｚｒ−Ｏ、Ｒｈ−Ｖ−Ｏ、Ｒｈ−Ｍｏ−ＯまたはＲｈ−
Ｗ−Ｏからなることを特徴とする請求項２５記載の不揮
発性メモリ。 - 【請求項２８】 上記拡散防止層は酸素または水蒸気を
用いた反応性スパッタリング法により成膜されたもので
あることを特徴とする請求項２５記載の不揮発性メモ
リ。 - 【請求項２９】 上記下部電極はＰｔ、Ｉｒ、Ｒｕ、Ｒ
ｈおよびＰｄからなる群より選ばれた少なくとも一種の
貴金属からなることを特徴とする請求項２５記載の不揮
発性メモリ。 - 【請求項３０】 上記誘電体膜はＢｉ系層状構造ペロブ
スカイト型強誘電体からなることを特徴とする請求項２
５記載の不揮発性メモリ。 - 【請求項３１】 上記誘電体膜は、組成式Ｂｉx （Ｓ
ｒ，Ｃａ，Ｂａ）y （Ｔａ，Ｎｂ）2 Ｏz （ただし、
２．５０≧ｘ≧１．７０、１．２０≧ｙ≧０．６０、ｚ
＝９±ｄ、１．０≧ｄ≧０）で表される結晶層を８５％
以上含む強誘電体からなることを特徴とする請求項２５
記載の不揮発性メモリ。 - 【請求項３２】 上記誘電体膜は、組成式Ｂｉx Ｓｒy
Ｔａ2 Ｏz （ただし、２．５０≧ｘ≧１．７０、１．２
０≧ｙ≧０．６０、ｚ＝９±ｄ、１．０≧ｄ≧０）で表
される結晶層を８５％以上含む強誘電体からなることを
特徴とする請求項２５記載の不揮発性メモリ。 - 【請求項３３】 上記誘電体膜はＳｒＢｉ2 Ｔａ2 Ｏ9
で表される強誘電体からなることを特徴とする請求項２
５記載の不揮発性メモリ。 - 【請求項３４】 上記誘電体膜はＰｂ（Ｚｒ，Ｔｉ）Ｏ
3 で表される強誘電体からなることを特徴とする請求項
２５記載の不揮発性メモリ。 - 【請求項３５】 上記誘電体膜は（Ｂａ，Ｓｒ）ＴｉＯ
3 で表される高誘電体からなることを特徴とする請求項
２５記載の不揮発性メモリ。 - 【請求項３６】 上記拡散防止層は、上記トランジスタ
の拡散層上に設けられたＳｉまたはＷからなるプラグ上
に設けられていることを特徴とする請求項２５記載の不
揮発性メモリ。 - 【請求項３７】 上記拡散防止層と上記下部電極との間
に接合層を有することを特徴とする請求項２５記載の不
揮発性メモリ。 - 【請求項３８】 上記プラグと上記拡散防止層との間に
接合層を有することを特徴とする請求項２５記載の不揮
発性メモリ。 - 【請求項３９】 上記接合層はＴｉ、Ｔａ、Ｈｆまたは
Ｚｒからなることを特徴とする請求項３７記載の不揮発
性メモリ。 - 【請求項４０】 上記接合層はＴｉ、Ｔａ、Ｈｆまたは
Ｚｒからなることを特徴とする請求項３８記載の不揮発
性メモリ。 - 【請求項４１】 トランジスタと誘電体キャパシタとか
らなるメモリセルを有する不揮発性メモリにおいて、 上記誘電体キャパシタが、 組成式ＭIaＭIIb Ｏc （ただし、ａ、ｂ、ｃは原子％で
表した組成、ＭI はＰｔ、Ｉｒ、Ｒｕ、ＲｈおよびＰｄ
からなる群より選ばれた少なくとも一種の貴金属、ＭII
はＨｆ、Ｔａ、Ｚｒ、Ｎｂ、Ｖ、ＭｏおよびＷからなる
群より選ばれた少なくとも一種の遷移金属を表す）で表
され、その組成範囲が９０≧ａ≧４０、１５≧ｂ≧２、
４≦ｃ、ａ＋ｂ＋ｃ＝１００である材料からなる下部電
極と、 上記下部電極上の誘電体膜と、 上記誘電体膜上の上部電極とを有することを特徴とする
不揮発性メモリ。 - 【請求項４２】 上記ＭIaＭIIb Ｏc で表される材料の
組成範囲は８５≧ａ≧６５、１０≧ｂ≧２、１０≦ｃ、
ａ＋ｂ＋ｃ＝１００であることを特徴とする請求項４１
記載の不揮発性メモリ。 - 【請求項４３】 上記下部電極はＩｒ−Ｈｆ−Ｏ、Ｉｒ
−Ｚｒ−Ｏ、Ｉｒ−Ｎｂ−Ｏ、Ｒｕ−Ｚｒ−Ｏ、Ｒｕ−
Ｔａ−Ｏ、Ｐｔ−Ｈｆ−Ｏ、Ｐｔ−Ｚｒ−Ｏ、Ｐｄ−Ｚ
ｒ−Ｏ、Ｒｈ−Ｖ−Ｏ、Ｒｈ−Ｍｏ−ＯまたはＲｈ−Ｗ
−Ｏからなることを特徴とする請求項４１記載の不揮発
性メモリ。 - 【請求項４４】 上記下部電極は酸素または水蒸気を用
いた反応性スパッタリング法により成膜されたものであ
ることを特徴とする請求項４１記載の不揮発性メモリ。 - 【請求項４５】 上記誘電体膜はＢｉ系層状構造ペロブ
スカイト型強誘電体からなることを特徴とする請求項４
１記載の不揮発性メモリ。 - 【請求項４６】 上記誘電体膜は、組成式Ｂｉx （Ｓ
ｒ，Ｃａ，Ｂａ）y （Ｔａ，Ｎｂ）2 Ｏz （ただし、
２．５０≧ｘ≧１．７０、１．２０≧ｙ≧０．６０、ｚ
＝９±ｄ、１．０≧ｄ≧０）で表される結晶層を８５％
以上含む強誘電体からなることを特徴とする請求項４１
記載の不揮発性メモリ。 - 【請求項４７】 上記誘電体膜は、組成式Ｂｉx Ｓｒy
Ｔａ2 Ｏz （ただし、２．５０≧ｘ≧１．７０、１．２
０≧ｙ≧０．６０、ｚ＝９±ｄ、１．０≧ｄ≧０）で表
される結晶層を８５％以上含む強誘電体からなることを
特徴とする請求項４１記載の不揮発性メモリ。 - 【請求項４８】 上記誘電体膜はＳｒＢｉ2 Ｔａ2 Ｏ9
で表される強誘電体からなることを特徴とする請求項４
１記載の不揮発性メモリ。 - 【請求項４９】 上記誘電体膜はＰｂ（Ｚｒ，Ｔｉ）Ｏ
3 で表される強誘電体からなることを特徴とする請求項
４１記載の不揮発性メモリ。 - 【請求項５０】 上記誘電体膜は（Ｂａ，Ｓｒ）ＴｉＯ
3 で表される高誘電体からなることを特徴とする請求項
４１記載の不揮発性メモリ。 - 【請求項５１】 上記下部電極は、上記トランジスタの
拡散層上に設けられたＳｉまたはＷからなるプラグ上に
設けられていることを特徴とする請求項４１記載の不揮
発性メモリ。 - 【請求項５２】 上記プラグと上記下部電極との間に接
合層を有することを特徴とする請求項４１記載の不揮発
性メモリ。 - 【請求項５３】 上記接合層はＴｉ、Ｔａ、Ｈｆまたは
Ｚｒからなることを特徴とする請求項５２記載の不揮発
性メモリ。 - 【請求項５４】 第１の導電層と、 上記第１の導電層上の第２の導電層とを有する半導体装
置において、 上記第１の導電層と上記第２の導電層との間に、組成式
ＭIaＭIIb Ｏc （ただし、ａ、ｂ、ｃは原子％で表した
組成、ＭI はＰｔ、Ｉｒ、Ｒｕ、ＲｈおよびＰｄからな
る群より選ばれた少なくとも一種の貴金属、ＭIIはＨ
ｆ、Ｔａ、Ｚｒ、Ｎｂ、Ｖ、ＭｏおよびＷからなる群よ
り選ばれた少なくとも一種の遷移金属を表す）で表さ
れ、その組成範囲が９０≧ａ≧４０、１５≧ｂ≧２、４
≦ｃ、ａ＋ｂ＋ｃ＝１００である材料からなる拡散防止
層が設けられていることを特徴とする半導体装置。 - 【請求項５５】 上記ＭIaＭIIb Ｏc で表される材料の
組成範囲は８５≧ａ≧６５、１０≧ｂ≧２、１０≦ｃ、
ａ＋ｂ＋ｃ＝１００であることを特徴とする請求項５４
記載の半導体装置。 - 【請求項５６】 上記拡散防止層はＩｒ−Ｈｆ−Ｏ、Ｉ
ｒ−Ｚｒ−Ｏ、Ｉｒ−Ｎｂ−Ｏ、Ｒｕ−Ｚｒ−Ｏ、Ｒｕ
−Ｔａ−Ｏ、Ｐｔ−Ｈｆ−Ｏ、Ｐｔ−Ｚｒ−Ｏ、Ｐｄ−
Ｚｒ−Ｏ、Ｒｈ−Ｖ−Ｏ、Ｒｈ−Ｍｏ−ＯまたはＲｈ−
Ｗ−Ｏからなることを特徴とする請求項５４記載の半導
体装置。 - 【請求項５７】 上記拡散防止層は酸素または水蒸気を
用いた反応性スパッタリング法により成膜されたもので
あることを特徴とする請求項５４記載の半導体装置。 - 【請求項５８】 上記第１の導電層はＳｉからなる拡散
層であり、上記第２の導電層は導電材料からなるプラグ
であることを特徴とする請求項５４記載の半導体装置。 - 【請求項５９】 上記プラグはＳｉ、ＷまたはＡｌから
なることを特徴とする請求項５８記載の半導体装置。 - 【請求項６０】 上記第１の導電層は導電材料からなる
プラグであり、上記第２の導電層はＡｌ合金配線である
ことを特徴とする請求項５４記載の半導体装置。 - 【請求項６１】 上記プラグはＳｉ、ＷまたはＡｌから
なることを特徴とする請求項６０記載の半導体装置。 - 【請求項６２】 上記第１の導電層はＡｌ合金配線であ
り、上記第２の導電層は導電材料からなるプラグである
ことを特徴とする請求項５４記載の半導体装置。 - 【請求項６３】 上記プラグはＳｉ、ＷまたはＡｌから
なることを特徴とする請求項６２記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11285097A JP4214553B2 (ja) | 1996-12-26 | 1997-04-30 | 誘電体キャパシタおよび不揮発性メモリ |
| US08/995,845 US6011284A (en) | 1996-12-26 | 1997-12-22 | Electronic material, its manufacturing method, dielectric capacitor, nonvolatile memory and semiconductor device |
| KR1019970074426A KR100504318B1 (ko) | 1996-12-26 | 1997-12-26 | 전자재료,그제조방법,유전체커패시터,불휘발성메모리및반도체장치 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34858196 | 1996-12-26 | ||
| JP8-348581 | 1996-12-26 | ||
| JP11285097A JP4214553B2 (ja) | 1996-12-26 | 1997-04-30 | 誘電体キャパシタおよび不揮発性メモリ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005208663A Division JP4225300B2 (ja) | 1996-12-26 | 2005-07-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10242409A true JPH10242409A (ja) | 1998-09-11 |
| JP4214553B2 JP4214553B2 (ja) | 2009-01-28 |
Family
ID=26451924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11285097A Expired - Fee Related JP4214553B2 (ja) | 1996-12-26 | 1997-04-30 | 誘電体キャパシタおよび不揮発性メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4214553B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10303377A (ja) * | 1997-04-28 | 1998-11-13 | Sony Corp | 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置 |
| WO2000038224A1 (en) * | 1998-12-22 | 2000-06-29 | Cvc Products, Inc. | Semiconductor chip interconnect barrier material and fabrication method |
| EP1035589A2 (en) * | 1999-03-05 | 2000-09-13 | Sharp Kabushiki Kaisha | Iridium composite barrier structure and method for same |
| EP1054441A2 (en) * | 1999-05-21 | 2000-11-22 | Sharp Kabushiki Kaisha | Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier and method for its fabrication |
| US6162649A (en) * | 1998-12-22 | 2000-12-19 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing ferroelectric memory device |
| JP2001237395A (ja) * | 2000-02-22 | 2001-08-31 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| KR100321690B1 (ko) * | 1998-12-24 | 2002-03-08 | 박종섭 | 에프램 소자의 캐패시터 제조 방법 |
| JP2002141480A (ja) * | 2000-09-18 | 2002-05-17 | Samsung Electronics Co Ltd | 強誘電体キャパシタを有する半導体装置及びその製造方法 |
| US6479849B1 (en) | 1999-06-02 | 2002-11-12 | Sony Corporation | Dielectric capacitor and memory and method of manufacturing the same |
| KR100376257B1 (ko) * | 2000-12-21 | 2003-03-17 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| KR100424710B1 (ko) * | 2001-11-21 | 2004-03-27 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100476376B1 (ko) * | 2002-07-19 | 2005-03-16 | 주식회사 하이닉스반도체 | 반도체 장치 제조방법 |
| KR100600333B1 (ko) * | 2000-06-20 | 2006-07-14 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| US7105883B2 (en) * | 2001-11-21 | 2006-09-12 | Hynix Semiconductor Inc. | Semiconductor device |
-
1997
- 1997-04-30 JP JP11285097A patent/JP4214553B2/ja not_active Expired - Fee Related
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10303377A (ja) * | 1997-04-28 | 1998-11-13 | Sony Corp | 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置 |
| WO2000038224A1 (en) * | 1998-12-22 | 2000-06-29 | Cvc Products, Inc. | Semiconductor chip interconnect barrier material and fabrication method |
| US6162649A (en) * | 1998-12-22 | 2000-12-19 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing ferroelectric memory device |
| KR100321690B1 (ko) * | 1998-12-24 | 2002-03-08 | 박종섭 | 에프램 소자의 캐패시터 제조 방법 |
| EP1035589A2 (en) * | 1999-03-05 | 2000-09-13 | Sharp Kabushiki Kaisha | Iridium composite barrier structure and method for same |
| EP1035589A3 (en) * | 1999-03-05 | 2002-03-20 | Sharp Kabushiki Kaisha | Iridium composite barrier structure and method for same |
| EP1054441A2 (en) * | 1999-05-21 | 2000-11-22 | Sharp Kabushiki Kaisha | Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier and method for its fabrication |
| EP1054441A3 (en) * | 1999-05-21 | 2003-01-02 | Sharp Kabushiki Kaisha | Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier and method for its fabrication |
| US6479849B1 (en) | 1999-06-02 | 2002-11-12 | Sony Corporation | Dielectric capacitor and memory and method of manufacturing the same |
| JP2001237395A (ja) * | 2000-02-22 | 2001-08-31 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| KR100600333B1 (ko) * | 2000-06-20 | 2006-07-14 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| JP2002141480A (ja) * | 2000-09-18 | 2002-05-17 | Samsung Electronics Co Ltd | 強誘電体キャパシタを有する半導体装置及びその製造方法 |
| KR100391987B1 (ko) * | 2000-09-18 | 2003-07-22 | 삼성전자주식회사 | 강유전체 캐퍼시터를 갖는 반도체 장치 및 그 제조방법 |
| US7498179B2 (en) | 2000-09-18 | 2009-03-03 | Samsung Electronics Co., Ltd. | Semiconductor device having ferroelectric material capacitor and method of making the same |
| KR100376257B1 (ko) * | 2000-12-21 | 2003-03-17 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| KR100424710B1 (ko) * | 2001-11-21 | 2004-03-27 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US6902983B2 (en) | 2001-11-21 | 2005-06-07 | Hynix Semiconductor Inc. | Method for manufacturing semiconductor device and capacitor |
| US7105883B2 (en) * | 2001-11-21 | 2006-09-12 | Hynix Semiconductor Inc. | Semiconductor device |
| KR100476376B1 (ko) * | 2002-07-19 | 2005-03-16 | 주식회사 하이닉스반도체 | 반도체 장치 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4214553B2 (ja) | 2009-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3319994B2 (ja) | 半導体記憶素子 | |
| KR100504318B1 (ko) | 전자재료,그제조방법,유전체커패시터,불휘발성메모리및반도체장치 | |
| US6180974B1 (en) | Semiconductor storage device having a capacitor electrode formed of at least a platinum-rhodium oxide | |
| US6730951B2 (en) | Capacitor, semiconductor memory device, and method for manufacturing the same | |
| US8497537B2 (en) | Semiconductor device with ferro-electric capacitor | |
| US7884406B2 (en) | Semiconductor device including ferroelectric capacitor | |
| JPH1117124A (ja) | 半導体装置およびその製造方法 | |
| JP3570153B2 (ja) | 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置 | |
| US20120077288A1 (en) | Semiconductor device and method of manufacturing the same | |
| WO2007077598A1 (ja) | 半導体装置及びその製造方法 | |
| JP4214553B2 (ja) | 誘電体キャパシタおよび不揮発性メモリ | |
| JP3269528B2 (ja) | 容量素子を有する半導体装置及びその製造方法 | |
| WO2006134663A1 (ja) | 半導体装置及びその製造方法 | |
| JPH11111930A (ja) | 半導体記憶素子の製造方法 | |
| JP2003086771A (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| JP2006310637A (ja) | 半導体装置 | |
| JPH10242408A (ja) | 誘電体キャパシタ、不揮発性メモリおよび半導体装置 | |
| JP4225300B2 (ja) | 半導体装置 | |
| US20050128663A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP4579236B2 (ja) | 半導体装置の製造方法 | |
| JPH10189886A (ja) | 誘電体キャパシタおよび強誘電体メモリ | |
| JP2004303995A (ja) | 半導体装置の構造およびその製造方法 | |
| JP4316193B2 (ja) | 強誘電体キャパシタ及び強誘電体メモリ装置 | |
| JP2007329232A (ja) | 誘電体メモリ及びその製造方法 | |
| JP2003197772A (ja) | キャパシタ、半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050729 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081014 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081027 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |