WO2004044934A1 - 電源ノイズ低減用薄膜コンデンサ - Google Patents

電源ノイズ低減用薄膜コンデンサ Download PDF

Info

Publication number
WO2004044934A1
WO2004044934A1 PCT/JP2003/014305 JP0314305W WO2004044934A1 WO 2004044934 A1 WO2004044934 A1 WO 2004044934A1 JP 0314305 W JP0314305 W JP 0314305W WO 2004044934 A1 WO2004044934 A1 WO 2004044934A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
capacitor
power supply
reducing power
supply noise
Prior art date
Application number
PCT/JP2003/014305
Other languages
English (en)
French (fr)
Inventor
Yukio Sakashita
Hiroshi Funakubo
Original Assignee
Tdk Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk Corporation filed Critical Tdk Corporation
Priority to US10/534,728 priority Critical patent/US20060126267A1/en
Publication of WO2004044934A1 publication Critical patent/WO2004044934A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Definitions

  • the present invention is not limited to the decoupling capacitor and the bypass capacitor.
  • the present invention relates to a thin film capacitor for reducing power supply noise used for purposes such as reducing power supply noise.
  • the required power supply impedance is proportional to the drive voltage, and inversely proportional to the number of integrations per LSI, switching current, and drive frequency. Therefore, the power supply impedance must be rapidly reduced with the recent increase in integration, lower voltage, and wider frequency of LSI.
  • To reduce the power supply impedance it is necessary to reduce the inductance and increase the capacity of the decoupling capacitor. Therefore, In order to maximize the function of the coupling capacitor, it is necessary to place the decoupling capacitor as close to the LSI as possible to reduce inductance.
  • Electrolytic capacitors and multilayer ceramic capacitors are used as decoupling capacitors, but these capacitors are relatively large and physically difficult to install close to the LSI. Therefore, for example, a thin film capacitor as disclosed in Patent Document 1: Japanese Patent Application Publication No. 2001-15382 has been proposed.
  • the capacitance at 80 ° C shows a temperature change of 1 to 1000 to 1 000 ppm / ° C compared to the capacitance at 20 ° C, and the temperature characteristics are poor.
  • the dielectric constant of these conventional dielectric thin films tends to decrease as the thickness of the dielectric thin film becomes thinner (for example, less than 100 nm). Furthermore, these conventional dielectric thin films also have a problem in their surface smoothness, and there is also a problem that if the thickness of the dielectric thin film is reduced, insulation failure or the like is likely to occur. In other words, conventional thin-film capacitors have a limit in miniaturization and large capacity.
  • these conventional dielectric thin films have a problem that when the thickness of the dielectric thin film is reduced, for example, when an electric field of 100 kV / cm is applied, the capacitance is greatly reduced.
  • Non-Patent Document 1 “Particle Orientation of Bismuth Layered Ferroelectric Ceramics and Its Application to Piezoelectric and Pyroelectric Materials” Tadashi Takenaka, Kyoto University Doctoral Dissertation (1 984) As shown in Chapter 3, pages 23 to 77, the composition formula is: (B i 2 ⁇ 2 ) 2+ (A m -i B m ⁇ 3 m + i) 2 — or B i 2 A m -i Bm 0 represented by 3m + 3, wherein, a positive number of symbol m is 1-8 in the composition formula, the symbol a is N a, K, Pb, B a, S r, at least that selected from C a and B i A composition in which the symbol B is at least one element selected from the group consisting of Fe, Co, Cr, Ga, Ti, Nb, Ta, Sb, V, Mo and W, is obtained by a sintering method. It is known per se to form a bismuth layered compound di
  • the composition represented by the above composition formula was formed into a thin film (eg, 1 ⁇ or less) under any conditions (eg, the relationship between the substrate surface and the degree of c-axis orientation of the compound). Even if it is thin, it can provide a relatively high dielectric constant and low loss even if it is thin, and obtain a thin film with excellent leakage characteristics, improved withstand voltage, excellent temperature characteristics of dielectric constant, and excellent surface smoothness. None was disclosed about what could be done. Disclosure of the invention
  • the present invention has been made in view of such circumstances, and is small in size, for example, so that it can be arranged near an LSI, has little change in characteristics even at high temperatures, has little dependence on bias, has a large capacity, and has a large capacity. It is an object of the present invention to provide a capacitor having low dielectric loss and suitable for use as a thin film capacitor for reducing power supply noise, such as a decoupling capacitor and a bypass capacitor.
  • the present inventors have conducted intensive studies on the material of the dielectric thin film used for the capacitor and the crystal structure thereof. It has been found that a capacitor suitable for use as a thin film capacitor for reducing power supply noise can be provided by forming a dielectric thin film oriented perpendicular to the surface of a forming substrate. In other words, the present inventor formed a c-axis oriented film of a bismuth layered compound (the thin film normal is parallel to the c-axis) on the substrate surface for forming a thin film, thereby achieving a relatively high dielectric constant and a relatively low dielectric constant. Realizes a dielectric thin film with low loss (low ta ⁇ ⁇ ), excellent dielectric constant temperature characteristics, and excellent surface smoothness I found what I can do.
  • a thin film capacitor for power supply noise reduction connected to a power supply and for reducing power supply noise
  • the capacitor has a dielectric thin film
  • the bismuth layer compound expressed by the formula is represented by (B i 2 Rei_2) 2+ B m O sm + l ) 2 one or B i 2 A m -i B m 0 3m + 3, wherein the composition formula
  • the symbol m is a positive number
  • the symbol A is Na, K :, at least one element selected from Pb, Ba, Sr, Ca and Bi
  • the symbol B is Fe, Co, Cr, Ga, T It is characterized by being at least one element selected from i, Nb, Ta, Sb, V, Mo and W.
  • the capacitor is a decoupling capacitor connected in parallel between a power supply and an integrated circuit.
  • the capacitor may be a bypass capacitor.
  • the capacitor is arranged in contact with an integrated circuit chip (LSI). Since the capacitor of the present invention is small and has excellent temperature characteristics, it can be placed in contact with an integrated circuit chip.
  • LSI integrated circuit chip
  • the capacitor may be arranged between the LSI and the circuit board. Even when the distance between the LSI and the circuit board is small, the capacitor of the present invention can be arranged between the LSI and the circuit board because it is small.
  • the capacitor of the present invention may be embedded and mounted in a concave portion of a circuit board, may be mounted on a surface of the circuit board, may be integrally formed inside the circuit board, and may be a connection socket. May be arranged inside or on the surface. I Even in the case of misalignment, the capacitor of the present invention is small in size and can be placed at any position.
  • the capacitor comprises: a lower electrode formed on the thin film forming substrate; a dielectric thin film formed on the lower electrode; and an upper electrode formed on the dielectric thin film.
  • a thin film capacitor having: These lower electrode, dielectric thin film and upper electrode are formed on the surface of the thin film forming substrate by a thin film forming method.
  • the capacitor may have a laminated structure in which a plurality of the dielectric thin films are laminated via an electrode.
  • the capacitor of the present invention is formed on a surface of a substrate for forming a thin film by a thin film forming method, then cut by a dicer or the like, and then formed into a chip to form an integrated circuit, a circuit board (an intermediate circuit board, an intermediate connecting member, or the like). Or a socket or the like.
  • the capacitor of the present invention may be formed directly on an LSI, a circuit board, a socket, or the like by a thin film forming method.
  • the substrate for forming a thin film is not particularly limited and is preferably a single crystal material, but may be made of an amorphous material or a synthetic resin such as polyimide.
  • the lower electrode formed on the substrate for forming a thin film is preferably formed in the [100] orientation. By forming the lower electrode in the [100] direction, the c-axis of the bismuth layered compound constituting the dielectric thin film formed thereon can be oriented perpendicular to the surface of the thin film forming substrate. .
  • the bismuth layered compound has a c-axis oriented 100% perpendicular to the thin film forming substrate surface, that is, the bismuth layered compound has a c-axis orientation degree of 100%.
  • the degree of c-axis orientation need not necessarily be 100%.
  • the bismuth layered compound has a c-axis degree of orientation of 80% or more.
  • m in the composition formula constituting the bismuth layered compound is any one of 1 to 7, and more preferably any one of 1 to 5. This is because manufacturing is easy.
  • the bismuth layer compound is a rare earth element (Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb). At least one element selected from Lu).
  • the method for producing the dielectric thin film of the capacitor according to the present invention is not particularly limited.
  • a thin film oriented in the [100] direction such as cubic, tetragonal, orthorhombic, or monoclinic
  • B i 2 A m -i B m 0 3m + 3 the symbol m is a positive number in the composition formula, Symbol A is Na, K, Pb, B a , S r, C a And at least one element selected from B i force, and symbol B is at least one element selected from F e, Co, Cr, Ga, T i, Nb, Ta, S b, V, Mo and W It can be manufactured by forming a dielectric thin film having a bismuth layered compound as a main component.
  • a dielectric thin film composed of a bismuth layered compound having the above composition and having a c-axis orientation has a relatively high dielectric constant (for example, a dielectric constant of more than 100) and low loss (ta ⁇ ⁇ is 0.02 or less, and has excellent leakage characteristics (for example, the leakage current measured at an electric field strength of 50 kV / cm is 1 X 10 to 7 A / cm 2 or less, and the short-circuit rate is 10% or less).
  • the dielectric thin film of the capacitor according to the present invention can maintain a relatively high dielectric constant even when it is thin, and has good surface smoothness. It is also possible to further increase the capacity.
  • the capacitor of the present invention has excellent frequency characteristics (for example, a dielectric constant value at a high frequency range of 1 MHz at a specific temperature and a dielectric constant value of 1 kHz at a lower frequency range). (Absolute value: 0.9 to: 1.1), and excellent in voltage characteristics (for example, the value of the dielectric constant at a measurement voltage of 0.4 at a specific frequency and the The ratio of the dielectric constant at a voltage of 5 V to the absolute value is 0.9 to 1.1).
  • the capacitor of the present invention has excellent capacitance temperature characteristics (the average rate of change of capacitance with respect to temperature is within ⁇ 200 ppm / ° C at a reference temperature of 25 ° C).
  • thin film refers to a film of a material having a thickness of 0.2 ⁇ m to several ⁇ m formed by various thin film forming methods, and the thickness of a film formed by a sintering method. The purpose is to exclude thick film lumps of about 100 m or more.
  • the thin film includes not only a continuous film that continuously covers a predetermined region, but also an intermittent film that intermittently covers an arbitrary interval.
  • the thin film may be formed on a part of the substrate surface for forming the thin film, or may be formed on the entire surface.
  • FIG. 1 is a schematic sectional view of a capacitor according to an embodiment of the present invention.
  • FIG. 2 is a circuit diagram showing an application of the capacitor shown in FIG.
  • FIG. 3 is a schematic diagram showing an example of an arrangement position of the capacitor shown in FIG.
  • FIG. 4 is a graph showing frequency characteristics of the capacitor according to the embodiment of the present invention.
  • FIG. 5 is a graph showing the voltage characteristics of the capacitor according to the example of the present invention.
  • the thin film capacitor 2 for power supply noise reduction is a thin film capacitor in which a dielectric thin film is formed in a single layer.
  • This capacitor 2 may be used as a decoupling capacitor 2a, for example, as shown in FIG. 2, or may be used as a bypass capacitor.
  • the decoupling capacitor 2a is It is connected in parallel with the circuit (LSI) 22 to reduce power supply noise. Further, even when the capacitor of the present invention is used as a bypass capacitor, power supply noise can be reduced.
  • the capacitor 2 has a thin film forming substrate 4, and a lower electrode thin film 6 is formed on the thin film forming substrate 4. On the lower electrode thin film 6, a dielectric thin film 8 is formed. An upper electrode thin film 10 is formed on the dielectric thin film 8.
  • the thin film forming substrate 4 lattice-match well monocrystal (e.g., S r T i O single crystal, MgO single crystal, such as L aA 10 3 single crystal), amorphous material (for example, glass, fused silica, such as S I_ ⁇ 2 ZS i), a synthetic resin (e.g. polyimide resin), other materials (eg, Z R_ ⁇ 2 / S i, C E_ ⁇ composed of 2 / S i, etc.), etc..
  • the substrate is formed of a thin film-forming substrate oriented in the [100] direction such as cubic, tetragonal, orthorhombic, or monoclinic.
  • the thickness of the thin film forming substrate 4 is not particularly limited, and is, for example, about 10 to 1000 im.
  • a thin film forming substrate 4 as the lower electrode film 6 in the case of using the lattice-match well monocrystal for example, conductive oxides such as CaRuOs and S r Ru0 3, or a noble metal such as P t and Ru
  • it is composed of a conductive acid or a noble metal oriented in the [100] direction.
  • a conductive oxide or a noble metal oriented in the [100] direction can be formed on the surface thereof.
  • the lower electrode thin film 6 By forming the lower electrode thin film 6 from a conductive acid or a noble metal oriented in the [100] direction, the orientation of the dielectric thin film 8 formed on the lower electrode thin film 6 in the [001] direction, ie, The c-axis orientation increases.
  • a lower electrode thin film 6 is manufactured by a normal thin film forming method. For example, in a physical evaporation method such as a sputtering method or a pulsed laser evaporation method (PLD), a thin film forming the lower electrode thin film 6 is formed.
  • the substrate 4 is formed at a temperature of preferably 300 ° C. or higher, more preferably 500 ° C. or higher. Is preferred.
  • the lower electrode thin film 6 may be made of, for example, conductive glass such as ITO.
  • conductive glass such as ITO.
  • the lower electrode thin film 6 oriented in the [100] direction on the surface thereof.
  • the c-axis orientation of the dielectric thin film 8 formed on the substrate tends to increase.
  • an amorphous material such as glass is used for the thin film forming substrate 4, it is possible to form the dielectric thin film 8 with enhanced c-axis orientation. In this case, it is necessary to optimize the conditions for forming the dielectric thin film 8.
  • lower electrode thin films 6 include, for example, noble metals such as gold (Au), palladium (Pd), and silver (Ag) or alloys thereof, and base metals such as nickel (N i) and copper (Cu). Those alloys can be used.
  • noble metals such as gold (Au), palladium (Pd), and silver (Ag) or alloys thereof
  • base metals such as nickel (N i) and copper (Cu). Those alloys can be used.
  • the thickness of the lower electrode thin film 6 is not particularly limited, but is preferably 10 to 1000 ⁇ m, and more preferably about 50 to 100 nm.
  • the upper electrode thin film 10 can be made of the same material as the lower electrode thin film 6. Also, the thickness should be the same.
  • the dielectric thin film 8 is an example of the composition for a thin film capacitor of the present invention, and has a composition formula: (B i 2 ⁇ 2) 2+ (Am-1 B m 0 3m + l) 2 , or ⁇ ⁇ 2 A It contains a bismuth layered compound represented by m- 1Bm03m + 3 .
  • a bismuth layered compound shows a layered structure in which a pair of Bi and O layers sandwiches the upper and lower layers of a layered perovskite layer consisting of a perovskite lattice consisting of (m-1) ABOs. .
  • the orientation of the bismuth layered compound in the [001] direction that is, the c-axis orientation
  • the dielectric thin film 8 is formed such that the c-axis of the bismuth layered compound is oriented perpendicular to the thin film forming substrate 4.
  • the c-axis orientation of the bismuth layered compound is particularly preferably 100%, but the c-axis orientation may not necessarily be 100%, and preferably 80% or more of the bismuth layered compound. More preferably, 90% or more, and even more preferably, 95% or more should be c-axis oriented.
  • the bismuth layered compound when the bismuth layered compound is c-axis oriented using the thin film forming substrate 4 made of an amorphous material such as glass, the bismuth layered compound preferably has a c-axis degree of 80% or more. Good.
  • the degree of c-axis orientation of the bismuth layered compound is preferably 90% or more, more preferably 95% or more.
  • the degree of c- axis orientation (F) of the bismuth layered compound is defined as P 0, which is the X-ray diffraction intensity of the c-axis of a polycrystal that has a completely random orientation.
  • P the diffraction intensity
  • F (%) (PP 0) / (1 ⁇ P 0)
  • P in Equation 1 is the sum of the reflection intensity I (00 1) from the (00 1) plane ⁇ the sum of I (00 1) and the reflection intensity I (hk 1) from each crystal plane (hk 1) ⁇ This is the ratio to I (hk 1) ( ⁇ I (00 1) / ⁇ I (hk 1) ⁇ ), and the same applies to P 0.
  • Equation 1 the X-ray diffraction intensity P when the crystal is oriented 100% in the c-axis direction is 1.
  • Is F 100%.
  • the c-axis of the bismuth layered compound means a direction connecting a pair of (B i 2 ⁇ 2 ) 2+ layers, that is, a [001] direction.
  • the symbol m is not particularly limited as long as it is a positive number.
  • the symbol m is an even number, since the mirror plane has a mirror plane parallel to the c plane, the components of the spontaneous polarization in the c axis direction cancel each other out from the mirror plane, and the polarization axis is set in the c axis direction. You will not have it. Therefore, the paraelectric property is maintained, the temperature characteristic of the dielectric constant is improved, and a low loss (low ta ⁇ ) is realized.
  • the symbol ⁇ is composed of at least one element selected from Na, K, Pb, Ba, Sr, Ca and Bi.
  • the symbol A is composed of two or more elements, their ratio is arbitrary.
  • the symbol B is composed of at least one element selected from Fe, Co, Cr, Ga, Ti, Nb, Ta, Sb, V, Mo and W.
  • the symbol B is composed of two or more elements, their ratio is arbitrary.
  • the bismuth layer compound is the formula: Ca x S r - is represented by (1 x) B i 4 T i 4 0 15, x in the chemical formula is 0 ⁇ x ⁇ 1.
  • the temperature characteristics are particularly improved.
  • the dielectric thin film 8 Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb It is preferable to further include at least one element Re (a rare earth element including Y) selected from L and Lu.
  • Re a rare earth element including Y
  • the amount of substitution by the rare earth element differs depending on the value of m.
  • m 3 in the composition formula: B i 2 AR e x B 3 O, preferably 0.4 ⁇ x ⁇ l.
  • the Curie temperature (the phase transition temperature from ferroelectric to paraelectric) of the dielectric thin film 8 is preferably from 100 ° C to 100 ° C, Preferably, it can be kept between 50 ° C and 50 ° C.
  • the Curie point is between 100 ° C. and + 100 ° C.
  • the dielectric constant of the dielectric thin film 8 increases.
  • Curie temperature Can also be measured by DSC (differential scanning calorimetry) or the like.
  • DSC differential scanning calorimetry
  • composition formula B i 2 A 3 - in x R e x B 4 0 15 , preferably 0. 01 ⁇ x ⁇ 2. 0, more preferably 0. l ⁇ x ⁇ 1.0.
  • the dielectric thin film 8 does not have the rare-earth element Re, it has excellent leakage characteristics as described later, but the leakage characteristics can be further improved by Re substitution.
  • the dielectric thin film 8 does not have a rare earth element Re, the leakage current measured at the electric field intensity 5 O k V / cm, preferably 1 X 10- 7 A / cm 2 or less, more preferably 5 X 10- 8 a / cm 2 or less and it is possible to, yet short rate, preferably 10% or less, and more preferably 5% or less.
  • the dielectric thin film 8 has a rare earth element Re, the leakage current when measured under the same conditions, preferably 5 X 10- 8 A / cm 2 or less, more preferably 1 X 10 one It can be 8 A / cm 2 or less, and the short-circuit rate can be preferably 5% or less, more preferably 3% or less.
  • the dielectric thin film 8 is formed using various thin film forming methods such as a vacuum evaporation method, a high frequency sputtering method, a pulsed laser deposition method (PLD), a MOCVD (Metal Organic Chemical Vapor Deposition) method, and a liquid phase method (CSD method). can do.
  • a vacuum evaporation method e.g., a vacuum evaporation method, a high frequency sputtering method, a pulsed laser deposition method (PLD), a MOCVD (Metal Organic Chemical Vapor Deposition) method, and a liquid phase method (CSD method).
  • PLD pulsed laser deposition method
  • MOCVD Metal Organic Chemical Vapor Deposition
  • CSD liquid phase method
  • a thin film forming substrate oriented in a specific direction (eg, [100] direction) is used.
  • the dielectric thin film 8 is formed using a plate or the like. From the viewpoint of reducing the manufacturing cost, it is more preferable to use the thin film forming substrate 4 made of an amorphous material.
  • a bismuth layered compound having a specific composition is configured to be c-axis oriented.
  • a relatively high dielectric constant and low loss can be provided. Excellent leakage characteristics, improved withstand voltage, excellent temperature characteristics of dielectric constant, and excellent surface smoothness.
  • the entire thickness of the capacitor 2 including the thin film forming substrate and the electrode can be reduced to about 10 to 100 ⁇ .
  • the dielectric thin film 8 has particularly excellent temperature characteristics at high temperatures, and has a small change in dielectric constant even at high temperatures (for example, 120 ° C.).
  • the capacitor 2 having the dielectric thin film 8 is disposed, for example, as a decoupling capacitor between the LSI 22 and the intermediate circuit board 24 in close contact with the LSI, as shown in FIG. It becomes possible.
  • the LSI 22 and the intermediate circuit board 24 are connected by solder bumps and the gap tends to be small.However, since the thickness of the capacitor 2 is extremely thin, it is possible to mount it between them become.
  • the temperature of the LSI 22 may be high, the dielectric thin film of the capacitor 2 has excellent temperature characteristics. Therefore, there is little change in characteristics even at a high temperature, and the noise reduction effect is excellent.
  • the position of the capacitor 2 is not limited to the position between the LSI 22 and the intermediate circuit board 24 shown in FIG. 3, but the position of the circuit board 24 or the motherboard (circuit board) 28 It may be embedded in the recess and mounted, or may be mounted on the surface of the circuit board 24 or 28, may be integrally formed inside the circuit board 24 or 28, and may be a socket for connection. It may be arranged inside 26.
  • the capacitor of the present invention since the capacitor of the present invention is small in size, it can be placed anywhere. Since the capacitor of the present invention can be arranged in the vicinity of the LSI as described above, the inductance can be reduced.
  • the capacitor of the present invention may be formed directly on the LSI 22, the intermediate circuit board 24, the mother board 28, or the like.
  • the dielectric thin film 8 may be laminated in multiple layers on the surface of the thin film forming substrate via an electrode film. Since the dielectric thin film of the capacitor according to the present invention has excellent surface smoothness, even if it is thin, it has excellent insulation and pressure resistance, and can be stacked in a larger number than before.
  • a Pt upper electrode thin film having a diameter of 0.1 mm was formed on the surface of these dielectric thin films by a sputtering method, and a thin film capacitor sample was fabricated.
  • the electrical characteristics (dielectric constant, & 1 13, loss 0 value, leak current, breakdown voltage) of the obtained capacitor samples and the temperature characteristics of the dielectric constant were evaluated.
  • Dielectric constant (no unit) was measured on a capacitor sample using a digital LCR meter (YHP 4274A) at room temperature (25 ° C) and measurement frequency of 100 kHz (AC 2 OmV). It was calculated from the capacitance, the electrode dimensions of the capacitor sample, and the distance between the electrodes.
  • Leak current characteristics (unit: AZcm 2 ) were measured at an electric field strength of 50 kV / cm.
  • the temperature characteristics of the dielectric constant were measured for the capacitor sample under the above conditions, and when the reference temperature was set to 25 ° C, the dielectric constant with respect to the temperature within the temperature range of _55 to + 150 ° C.
  • the average rate of change ( ⁇ ) was measured, and the temperature coefficient (ppm / ⁇ C) was calculated.
  • the breakdown voltage (unit: kV / cm) was measured by increasing the voltage in the leak characteristic measurement. table 1
  • Example 1 1 [100] [001] 100 m 2> 1000 ⁇ 1X10— 7 230 90
  • c-axis oriented film of the bismuth layer compound obtained in Example 1 the breakdown voltage is higher than 1000 k VZcm, leakage current low enough 1 X 10_ 7 or less, a dielectric constant of 200 or more It was confirmed that 1 && 113 was 0.02 or less and the loss Q value was 50 or more. As a result, further thinning can be expected, and a higher capacity as a thin film capacitor can be expected.
  • Example 1 Although the temperature coefficient was very small at ⁇ 150 ppm / ° C or less, the dielectric constant was relatively large at 200 or more, and it had excellent basic characteristics as a temperature compensation capacitor material. I was able to confirm that. Further, in Example 1, it was confirmed that the thin film material was suitable for producing a laminated structure because of its excellent surface smoothness. That is, Example 1 confirmed the effectiveness of the c-axis oriented film of the bismuth layered compound.
  • the frequency characteristics and the voltage characteristics were evaluated using the thin film capacitor samples manufactured in Example 1.
  • the frequency characteristics were evaluated as follows. For the capacitor sample, the frequency was changed from 1 kHz to 1 MHz at room temperature (25 ° C), the capacitance was measured, and the permittivity was calculated. Figure 4 shows the results. An LCR meter was used to measure the capacitance. As shown in Fig. 4, it was confirmed that the value of the dielectric constant did not change even when the frequency at a specific temperature was changed to 1 MHz. That is, it was confirmed that the frequency characteristics were excellent.
  • the voltage characteristics were evaluated as follows. For the capacitor sample, the measured voltage (applied voltage) at a specific frequency (100 kHz) was changed from 0.4 IV (electric field strength of 5 kVZcm) to 5 V (electric field strength of 250 kVZcm). The capacitance was measured (measurement temperature was 25 ° C), and the calculated permittivity was shown in Fig. 5. did. An LCR meter was used to measure the capacitance. As shown in Fig. 5, it was confirmed that the value of the dielectric constant did not change even when the measurement voltage at a specific frequency was changed to 5 V. That is, it was confirmed that the voltage characteristics were excellent.
  • a metal mask having a predetermined pattern was formed on the dielectric thin film, and an SrRuOa electrode thin film having a thickness of 100 nm was formed as an internal electrode thin film by a pulse laser single vapor deposition method (pattern 2).
  • a dielectric thin film having a thickness of 100 nm was formed again as a dielectric thin film on the entire surface of the substrate including the internal electrode thin film by a pulse laser vapor deposition method.
  • the electrical properties (dielectric constant, dielectric loss, Q value, leakage current, short-circuit rate) of the obtained capacitor sample were evaluated in the same manner as in Example 1.
  • the dielectric constant was 200 and tan ⁇ was 0. 0 2 or less, loss Q value is 5 0 or more, the leakage current is 2 hereinafter 1 X 1 0 a / cm, good results were obtained.
  • the temperature coefficient was found to be 120 ppmZ ° C.
  • the size is large enough to be placed near the LSI, the characteristic change is small even at high temperature, the dependence on the bias is small, and the large capacity is achieved.
  • a capacitor having low dielectric loss and suitable for use as a thin film capacitor for reducing power noise such as a decoupling capacitor and a bypass capacitor.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

電源ノィズ低減用薄膜コンデンサ 技術分野
【0 0 0 1】
本発明は、 デカップリングコンデンサおよびバイパスコンデンサなどのように、 明
電源ノィズを低減するためなどの用途に用いられる電源ノィズ低減用薄膜コンデ ンサに関する。
食 n
背景技術
【0 0 0 2】
半導体集積回路 （L S I ) に急激な負荷が作用すると、 電源と L S Iの配線間 に存在する寄生抵抗と寄生インダクタンスにより電圧降下が生じる。 この電圧降 下は、 寄生抵抗および寄生インダクタンスが大きくなるほど大きくなると共に、 負荷電流の変動時間が短いほど大きくなる。
【0 0 0 3】
近年、 L S Iの動作周波数の高周波化に伴い、 クロックの立ち上がり時間が非 常に短くなつてきているため、 電圧降下もますます大きくなる傾向にあり、 L S Iの誤動作を引き起こしゃすい。
【0 0 0 4】
このような誤動作を防止すると共に、 電源ノイズ （スイッチングノイズを含 む） による誤動作を防止するために、 デカップリングコンデンサを電源に並列に 接続し、 電源ラインのノイズインピーダンスを低減する方法が採用されている。
【0 0 0 5】
要求される電源インピーダンスは、 駆動電圧に比例し、 L S I当たりの集積数、 スイッチング電流おょぴ駆動周波数に反比例する。 したがって、 近年の L S Iの 高集積化、 低電圧化、 広周波数化に伴い、 電源インピーダンスは、 急激に小さく なることが要求されている。 電源インピーダンスを小さくするには、 デカツプリ ングコンデンサの低インダクタンス化と大容量化が必要である。 したがって、 デ カップリングコンデンサの機能を最大限に発揮させるために、 デカップリングコ ンデンサは、 できる限り L S Iの近くに配置し、 低インダクタンス化を図る必要 がある。
【0006】
デカップリングコンデンサとしては、 電解コンデンサや積層セラミックコンデ ンサが用いられるが、 これらのコンデンサは、 比較的にサイズが大きく、 LS I の近くに設置することが物理的に困難である。 そこで、 たとえば特許文献 1 ：特 開 2001— 15382号公報に示すようにな薄膜コンデンサが提案されている。
【0007】
しかしながら、 前記の特許文献 1などに記載してある薄膜コンデンサでは、 誘 電体薄膜として、 PZT、 PLZT、 (B a , S r ) T i Os (B ST) 、 T a
2 05 などの誘電体薄膜を用いていることから、 高温での温度特性に難点を有す る。 たとえば BSTでは、 80° Cでの静電容量が、 20° Cでの静電容量に比 較して、 一 1000〜一 4000 p pm/° Cの温度変化を示し、 温度特性が悪 いことが、 80° C以上の高温になることもある LS Iの近くに配置する際には 難点となる。
【0008】
また、 これらの従来の誘電体薄膜は、 誘電体薄膜の厚みが薄くなる （たとえば l O O nm以下） と、 誘電率が低下する傾向にある。 さらに、 これらの従来の誘 電体薄膜は、 その表面平滑性にも難点を有し、 誘電体薄膜の厚みを薄くすると、 絶縁不良などが生じやすいと言う課題もある。 すなわち、 従来の薄膜コンデンサ では、 小型化おょぴ大容量化にも限界があった。
【0009】
さらにまた、 これらの従来の誘電体薄膜は、 誘電体薄膜の厚みを薄くすると、 たとえば 100 k V/c mの電界を加えた場合に、 静電容量が大きく低下すると 言う課題も有する。
【0010】
なお、 非特許文献 1 ： 「ビスマス層状構造強誘電体セラミックスの粒子配向と その圧電 ·焦電材料への応用」 竹中正、 京都大学工学博士論文 （1 984) の第 3章の第 23〜77頁に示すように、 組成式： （B i 2 〇2 ) 2+ (Am-i Bm 〇 3m+i) 2—、 または B i 2 Am-i Bm 03m+3で表され、 前記,組成式中の記号 mが 1 〜 8の正数、 記号 Aが N a、 K、 Pb、 B a、 S r、 C aおよび B iから選ばれ る少なくとも 1つの元素、 記号 Bが F e、 C o、 C r、 Ga、 T i、 Nb、 Ta、 S b、 V、 Moおよび Wから選ばれる少なくとも 1つの元素である組成物が、 焼 結法により得られるパルクのビスマス層状化合物誘電体を構成すること自体は知 られている。
【001 1】
しかしながら、 この文献には、 上記の組成式で表される組成物を、 どのような 条件 （たとえば基板の面と化合物の c軸配向度との関係） で薄膜ィヒ （たとえば 1 πι以下） した場合に、 薄くしても、 比較的高誘電率かつ低損失を与えることが でき、 リーク特性に優れ、 耐圧が向上し、 誘電率の温度特性に優れ、 表面平滑性 にも優れる薄膜を得ることができるかについては、 何ら開示されていなかった。 発明の開示
【001 2】
本発明は、 このような実状に鑑みてなされ、 たとえば L S Iの近くに配置する ことが可能なほどにサイズが小型であり、 高温でも特性変化が少なく、 しかもバ ィァス依存性が少なく、 大容量かつ低誘電損失で、 たとえばデカップリングコン デンサやバイパスコンデンサなどのように電源ノイズ ί氐減用薄膜コンデンサとし て用いて好適なコンデンサを提供することを目的とする。
【001 3】
本発明者は、 コンデンサに用いられる誘電体薄膜の材質とその結晶構造に関し て鋭意検討した結果、 特定組成のビスマス層状化合物を用い、 しかも該ビスマス 層状化合物の c軸 （ [001] 方位） を薄膜形成用基板面に対して垂直に配向さ せて誘電体薄膜を構成することで、 電源ノイズ低減用薄膜コンデンサとして用い て好適なコンデンサを提供できることを見出した。 すなわち本発明者は、 薄膜形 成用基板面に対してビスマス層状化合物の c軸配向膜 （薄膜法線が c軸に平行） を形成することにより、 薄くしても、 比較的高誘電率かつ低損失 （ t a η δが低 い） であり、 誘電率の温度特性に優れ、 表面平滑性にも優れる誘電体薄膜を実現 できることを見出した。
【0014】
本発明に係るコンデンサは、
電源に接続され、 電源ノイズを低減するための電源ノイズ低減用薄膜コンデン サであって、
前記コンデンサが、 誘電体薄膜を有し、
前記誘電体薄膜が、 c軸が薄膜形成用基板面に対して実質的に垂直に配向して いるビスマス層状化合物で構成され、
該ビスマス層状化合物が、 組成式： （B i 2 〇2 ) 2+ Bm O sm+l) 2一、 または B i 2 Am-i Bm 03m+3で表され、 前記組成式中の記号 mが正数、 記号 A が Na、 K：、 Pb、 B a、 S r、 C aおよび B iから選ばれる少なくとも 1つの 元素、 記号 Bが F e、 Co、 C r、 Ga、 T i、 Nb、 Ta、 Sb、 V、 Moお ょぴ Wから選ばれる少なくとも 1つの元素であることを特徴とする。
【0015】
好ましくは、 前記コンデンサが、 電源と集積回路との間に並列に接続されるデ カップリングコンデンサである。 あるいは、 前記コンデンサは、 パイパスコンデ ンサであっても良い。
【001 6】
好ましくは、 前記コンデンサが、 集積回路チップ （L S I) に接触して配置さ れる。 本発明のコンデンサは、 小型であると共に温度特性に優れるので、 集積回 路チップに接触させて配置することも可能である。
【001 7】
あるいは、 前記コンデンサは、 L S Iと回路基板との間に配置されても良い。 LS Iと回路基板との間の間隔が小さい場合でも、 本発明のコンデンサは、 小さ いので、 LS Iと回路基板との間に配置されることが可能である。
【0018】
あるいは、 本発明のコンデンサは、 回路基板の凹部に埋め込んで装着されても 良く、 あるいは回路基板の表面に装着されても良く、 回路基板の内部に一体化し て形成されても良く、 接続用ソケットの内部または表面に配置されても良い。 い ずれの場合でも、 本発明のコンデンサは、 小型であるために、 どのような箇所に も酉己置することができる。
【0 0 1 9】
好ましくは、 前記コンデンサは、 前記薄膜形成用基板上に形成してある下部電 極と、 前記下部電極の上に形成される前記誘電体薄膜と、 前記誘電体薄膜の上に 形成される上部電極とを有する薄膜コンデンサである。 これらの下部電極、 誘電 体薄膜および上部電極は、 薄膜形成用基板の表面に薄膜形成法により形成される。 あるいは、 前記コンデンサは、 電極を介して前記誘電体薄膜が複数積層してある 積層構造を有しても良い。
なお、 本発明のコンデンサは、 薄膜形成用基板の表面に薄膜形成方法により作 成した後に、 ダイサーなどで切断後、 チップ化されて、 集積回路、 回路基板 （中 間回路基板、 中間接続部材などを含む） やソケットなどに半田接着あるいは埋め 込まれることができる。 または、 本発明のコンデンサは、 薄膜形成方法により、 L S I , 回路基板、 ソケットなどに直接に形成されても良い。
【0 0 2 0】
前記薄膜形成用基板としては、 特に限定されず、 単結晶材料が好ましいが、 ァ モルファス材料、 またはポリイミ ドなどの合成樹脂などで構成されていてもよい。 薄膜形成用基板の上に形成される下部電極は、 [ 1 0 0 ] 方位に形成してあるこ とが好ましい。 下部電極を [ 1 0 0 ] 方位に形成することで、 その上に形成され る誘電体薄膜を構成するビスマス層状化合物の c軸を、 薄膜形成用基板面に対し て垂直に配向させることができる。
【0 0 2 1】
本発明では、 ビスマス層状化合物の c軸が薄膜形成用基板面に対して垂直に 1 0 0 %配向していること、 すなわちビスマス層状化合物の c軸配向度が 1 0 0 % であることが特に好ましいが、 必ずしも c軸配向度が 1 0 0 %でなくてもよい。 好ましくは、 前記ビスマス層状化合物の c軸配向度が 8 0 %以上である。
【0 0 2 2】
好ましくは、 前記ビスマス層状化合物を構成する組成式中の mが、 1〜7のい ずれか、 さらに好ましくは、 1〜5のいずれかである。 製造が容易だからである。 【0023】
好ましくは、 前記ビスマス層状化合物が、 希土類元素 （S c、 Y、 La、 C e、 P r、 Nd、 Pm、 Sm、 Eu、 Gd、 Tb、 Dy、 Ho、 E r、 Tm、 Ybお ょぴ L uから選ばれる少なくとも 1つの元素） を含む。
【0024】
本発明に係るコンデンサの誘電体薄膜の製造方法は、 '特に限定されないが、 た とえば、 立方晶、 正方晶、 斜方晶、 単斜晶などの [100] 方位などに配向して いる薄膜形成用基板を用いて、 組成式： （B i 2 02 ) 2+ (Am Bm 03m+l)
2一、 または B i 2 Am-i Bm 03m+3で表され、 前記組成式中の記号 mが正数、 記 号 Aが Na、 K、 Pb、 B a、 S r、 C aおよび B i力 ら選ばれる少なくとも 1 つの元素、 記号 Bが F e、 Co、 C r、 Ga、 T i、 Nb、 Ta、 S b、 V、 M oおよび Wから選ばれる少なくとも 1つの元素であるビスマス層状化合物を主成 分として有する誘電体薄膜を形成することにより、 製造することができる。
【0025】
上記組成のビスマス層状化合物が c軸配向して構成される誘電体薄膜は、 その 膜厚を薄くしても、 比較的に高誘電率 （たとえば比誘電率が 100超） かつ低損 失 （ t a η δが 0. 02以下） であり、 リーク特性に優れ （たとえば電界強度 5 0 kV/ cmで測定したリーク電流が 1 X 10~7A/cm2 以下、 ショート率が 10%以下） 、 耐圧が向上し （たとえば 1000 k V/cm以上） 、 誘電率の温 度特性に優れ （たとえば温度に対する誘電率の平均変化率が、 基準温度 25 °Cで、 ± 200 p p mZ°C以内) 、 表面平滑性にも優れる （たとえば表面粗さ R aが 2 nm以" リ 。
【0026】
また、 本発明に係るコンデンサの誘電体薄膜は、 薄くしても比較的高誘電率を 保つことができ、 しかも表面平滑性が良好なので、 単層でも大容量化が可能であ ると共に、 多層に積層し、 さらに大容量化を図ることも可能である。
【0027】
さらに、 本発明のコンデンサは、 周波数特性に優れ （たとえば特定温度下にお ける高周波領域 1MH zでの誘電率の値と、 それよりも低周波領域の 1 kHzで の誘電率の値との比が、 絶対値で 0 . 9〜： 1 . 1 ) 、 電圧特性にも優れる （たと えば特定周波数下における測定電圧 0 . I Vでの誘 S率の値と、 測定電圧 5 Vで の誘電率の値との比が、 絶対値で 0 . 9〜 1 . 1 ) 。
【0 0 2 8】
さらにまた、 本発明のコンデンサは、 静電容量の温度特性に優れる （温度に対 する静電容量の平均変化率が、 基準温度 2 5 °Cで、 ± 2 0 0 p p m/°C以内） 。
【0 0 2 9】
なお、 本発明でいう 「薄膜」 とは、 各種薄膜形成法により形成される厚さ 0. 2η mから数 μ m程度の材料の膜をレ、い、 焼結法により形成される厚さ数百 m程度以 上の厚膜のパルク （塊） を除く趣旨である。 薄膜には、 所定の領域を連続的に覆 う連続膜の他、 任意の間隔で断続的に覆う断続膜も含まれる。 薄膜は、 薄膜形成 用基板面の一部に形成してあってもよく、 あるいは全部に形成してあってもよレ、。 図面の簡単な説明
【0 0 3 0】
以下、 本発明を図面に示す実施例に基づき詳細に説明する。
図 1は本発明の一実施形態に係るコンデンサの概略断面図である。
図 2は図 1に示すコンデンサの用途を示す回路図である。
図 3は図 1に示すコンデンサの配置位置の例を示す概略図である。
図 4は本発明の実施例に係るコンデンサの周波数特性を表すグラフである。 図 5は本発明の実施例に係るコンデンサの電圧特性を表すグラフである。
発明を実施するための最良の態様
【0 0 3 1】
第 1実施形態
図 1に示す本実施形態に係る電源ノィズ低減用薄膜コンデンサ 2は、 誘電体薄 膜を単層で形成する薄膜コンデンサである。 このコンデンサ 2は、 たとえば図 2 に示すように、 デカップリングコンデンサ 2 aとして用いられても良く、 あるい はバイパスコンデンサとして用いられても良い。
【0 0 3 2】
図 2に示すように、 デカップリングコンデンサ 2 aは、 電源 2 0と半導体集積 回路 （LS I) 22との間に並列に接続され、 電源ノイズを低減する。 また、 本 発明のコンデンサがバイパスコンデンサとして用いられる場合でも、 電源ノイズ を低減することができる。
【0033】
図 1に示すように、 コンデンサ 2は、 薄膜形成用基板 4を有し、 この薄膜形成 用基板 4の上には下部電極薄膜 6が形成されている。 下部電極薄膜 6の上には誘 電体薄膜 8が形成されている。 誘電体薄膜 8の上には上部電極薄膜 10が形成さ れている。
【0034】
薄膜形成用基板 4としては、 格子整合性の良い単結晶 （たとえば、 S r T i O 単結晶、 MgO単結晶、 L aA 103 単結晶など） 、 アモルファス材料 （たと えば、 ガラス、 溶融石英、 S i〇2 ZS iなど） 、 合成樹脂 （たとえばポリイミ ド樹脂） 、 その他の材料 (たとえば、 Z r〇2 /S i、 C e〇 2 / S iなど) な どで構成される。 特に、 立方晶、 正方晶、 斜方晶、 単斜晶などの [100] 方位 などに配向している薄膜形成用基板で構成していることが好ましい。 薄膜形成用 基板 4の厚みは、 特に限定されず、 たとえば 10〜1000 im程度である。
【0035】
薄膜形成用基板 4に格子整合性の良い単結晶を用いる場合の下部電極薄膜 6と しては、 たとえば、 CaRuOs や S r Ru03 などの導電性酸化物、 あるいは P tや Ruなどの貴金属で構成してあることが好ましく、 より好ましくは [10 0] 方位に配向した導電性酸ィヒ物あるいは貴金属で構成される。 薄膜形成用基板 4として [100] 方位に配向しているものを用いると、 その表面に [100] 方位に配向した導電性酸化物あるいは貴金属を形成することができる。 下部電極 薄膜 6を [100] 方位に配向した導電性酸ィヒ物あるいは貴金属で構成すること で、 下部電極薄膜 6上に形成される誘電体薄膜 8の [001] 方位への配向性、 すなわち c軸配向性が高まる。 このような下部電極薄膜 6は、 通常の薄膜形成法 で作製されるが、 たとえばスパッタリング法やパルスレーザー蒸着法 （P LD) 等の物理的蒸着法において、 下部電極薄膜 6が形成される薄膜形成用基板 4の温 度を、 好ましくは 300°C以上、 より好ましくは 500°C以上として形成するこ とが好ましい。
【0036】
薄膜形成用基板 4にアモルファス材料を用いる場合の下部電極薄膜 6としては、 たとえば I T Oなどの導電性ガラスで構成することもできる。 薄膜形成用基板 4 に格子整合性の良い単結晶を用いた場合、 その表面に [100] 方位に配向した 下部電極薄膜 6を形成することが容易であり、 これにより、 該下部電極薄膜 6上 に形成される誘電体薄膜 8の c軸配向性が高まりやすい。 しかしながら、 薄膜形 成用基板 4にガラスなどのァモルファス材料を用いても、 c軸配向性が高められ た誘電体薄膜 8を形成することは可能である。 この場合、 誘電体薄膜 8の成膜条 件を最適化する必要がある。
【0037】
その他の下部電極薄膜 6としては、 たとえば、 金 （Au) 、 パラジウム （P d) 、 銀 （Ag) などの貴金属またはそれらの合金の他、 ニッケル （N i) 、 銅 (Cu) などの卑金属またはそれらの合金を用いることができる。
【0038】
下部電極薄膜 6の厚みは、 特に限定されないが、 好ましくは 10〜1000 η m、 より好ましくは 50〜： 100 nm程度である。
【0039】
上部電極薄膜 10としては、 前記下部電極薄膜 6と同様の材質で構成すること ができる。 また、 その厚みも同様とすればよレ、。
【0040】
誘電体薄膜 8は、 本発明の薄膜容量素子用組成物の一例であり、 組成式： （B i 2 〇2 ) 2+ (Am-1 Bm 03m+l) 2 、 または Β ϊ 2 A m- 1 Bm 03m+3で表され るビスマス層状化合物を含有する。 一般に、 ビスマス層状化合物は、 （m— 1) 個の ABOs で構成されるぺロブスカイ ト格子が連なった層状べロブスカイ ト層 の上下を、 一対の B iおよび Oの層でサンドイッチした層状構造を示す。 本実施 形態では、 このようなビスマス層状化合物の [001] 方位への配向性、 すなわ ち c軸配向性が高められている。 すなわち、 ビスマス層状化合物の c軸が、 薄膜 形成用基板 4に対して垂直に配向するように誘電体薄膜 8が形成されている。 【0041】
本発明では、 ビスマス層状化合物の c軸配向度が 100%であることが特に好 ましいが、 必ずしも c軸配向度が 100%でなくてもよく、 ビスマス層状化合物 の、 好ましくは 80%以上、 より好ましくは 90%以上、 さらに好ましくは 95 %以上が c軸配向していればよい。 たとえば、 ガラスなどのアモルファス材料で 構成される薄膜形成用基板 4を用いてビスマス層状化合物を c軸配向させる場合 には、 該ビスマス層状化合物の c軸配向度が、 好ましくは 80%以上であればよ い。 また、 後述する各種薄膜形成法を用いてビスマス層状化合物を c軸配向させ る場合には、 該ビスマス層状化合物の c軸配向度が、 好ましくは 90%以上、 よ り好ましくは 95%以上であればよレ、。
【0042】
ここでいうビスマス層状化合物の c軸配向度 （F) とは、 完全にランダムな配 向をしている多結晶体の c軸の X線回折強度を P 0とし、 実際の c軸の X線回折 強度を Pとした場合、 F (%) = (P-P 0) / (1 -P 0) X I 00 … （式 1) により求められる。 式 1でいう Pは、 （00 1 ) 面からの反射強度 I (00 1 ) の合計∑ I (00 1) と、 各結晶面 （h k 1 ) からの反射強度 I (h k 1 ) の合計∑ I (hk 1) との比 （ {∑ I (00 1 ) /∑ I (h k 1 ) } ) であり、 P 0についても同様である。 但し、 式 1では c軸方向に 100%配向している場 合の X線回折強度 Pを 1としている。 また、 式 1より、 完全にランダムな配向を している場合 （P = P 0) には、 F = 0%であり、 完全に c軸方向に配向をして いる場合 (P = 1) には、 F= 100%である。
【0043】
なお、 ビスマス層状化合物の c軸とは、 一対の （B i 2 〇2 ) 2+層同士を結ぶ 方向、 すなわち [001] 方位を意味する。 このようにビスマス層状化合物を c 軸配向させることで、 誘電体薄膜 8の誘電特性が最大限に発揮される。 すなわち、 誘電体薄膜 8の膜厚をたとえば 100 nm以下と薄くしても、 比較的高誘電率か つ低損失 （t a n Sが低い） を与えることができ、 リーク特性に優れ、 耐圧が向 上し、 誘電率の温度特性に優れ、 表面平滑性にも優れる。 t a η δが減少すれば、 損失 Q (1/ t a η δ) 値は上昇する。 【0044】
上記式中、 記号 mは正数であれば特に限定されない。
【0045】
なお、 記号 mが偶数であると、 c面と平行に鏡映面を持っため、 該鏡映面を境 として自発分極の c軸方向成分は互いにうち消し合って、 c軸方向に分極軸を有 さないこととなる。 このため、 常誘電性が保持されて、 誘電率の温度特性が向上 するとともに、 低損失 （ t a η δが低い） が実現される。
【0046】
上記式中、 記号 Αは、 Na、 K、 Pb、 B a、 S r、 C aおよび B iから選ば れる少なくとも 1つの元素で構成される。 なお、 記号 Aを 2つ以上の元素で構成 する場合において、 それらの比率は任意である。
【0047】
上記式中、 記号 Bは、 F e、 C o、 C r、 Ga、 T i、 Nb、 Ta、 S b、 V、 Moおよび Wから選ばれる少なくとも 1つの元素で構成される。 なお、 記号 Bを 2つ以上の元素で構成する場合において、 それらの比率は任意である。
本発明において、 特に好ましくは、 ビスマス層状化合物が、 化学式： CaxS r (1 - x) B i 4T i 4015で表され、 前記化学式中の xが 0≤x≤ 1である。 この組成 の場合に、 特に温度特性が向上する。
【0048】
誘電体薄膜 8には、 前記ビスマス層状化合物に対し、 S c、 Y、 L a、 Ce、 P r、 Nd、 Pm、 Sm、 Eu、 Gd、 Tb、 Dy、 Ho、 E r、 Tm、 Ybお よび Luから選ばれる少なくとも 1つの元素 Re (Yを含む希土類元素） をさら に有していることが好ましい。 希土類元素による置換量は、 mの値により異なる が、 たとえば m= 3の場合、 組成式： B i 2 A R e x B3 O において、 好 ましくは 0. 4≤x≤ l. 8、 より好ましくは 1. 0≤χ≤ 1. 4である。 希土 類元素をこの範囲で置換することで、 誘電体薄膜 8のキュリ一温度 （強誘電体か ら常誘電体への相転移温度） を好ましくは一 100 °C以上 100 °C以下、 より好 ましくは一 50°C以上 50°C以下に収めることが可能となる。 キュリー点が一 1 00°C〜+ 100°Cであると、 誘電体薄膜 8の誘電率が上昇する。 キュリー温度 は、 DSC (示差走查熱量測定） などによっても測定することができる。 なお、 キュリー点が室温 （25°C) 未満になると、 t a η δがさらに減少し、 その結果、 損失 Q値がさらに上昇する。 '
【0049】
また、 たとえば mが偶数である m= 4の場合、 組成式： B i 2 A3-x R e x B 4 015において、 好ましくは 0. 01≤x≤ 2. 0、 より好ましくは 0. l^x ≤ 1. 0である。
【0050】
なお、 誘電体薄膜 8は、 希土類元素 Reを有していなくとも、 後述するように リーク特性に優れるものではあるが、 Re置換によりリーク特性を一層優れたも のとすることができる。
【0051】
たとえば、 希土類元素 Reを有していない誘電体薄膜 8では、 電界強度 5 O k V/ cmで測定したときのリーク電流を、 好ましくは 1 X 10— 7A/cm2 以下、 より好ましくは 5 X 10-8A/cm2 以下とすることができ、 しかもショート率 を、 好ましくは 10%以下、 より好ましくは 5%以下とすることができる。
【0052】
これに対し、 希土類元素 Reを有している誘電体薄膜 8では、 同条件で測定し たときのリーク電流を、 好ましくは 5 X 10-8A/cm2 以下、 より好ましくは 1 X 10一8 A/cm2 以下とすることができ、 しかもショート率を、 好ましくは 5%以下、 より好ましくは 3%以下とすることができる。
【0053】
誘電体薄膜 8は、 真空蒸着法、 高周波スパッタリング法、 パルスレーザ一蒸着 法 （PLD) 、 MOCVD (Metal Organic Chemical Vapor Deposition) 法、 液 相法 （CSD法） などの各種薄膜形成法を用いて形成することができる。 誘電体 薄膜 8を、 特に低温で成膜する必要がある場合には、 プラズマ CVD、 光 CVD、 レーザ一 CVD、 光 CSD、 レーザー C SD法が好ましい。
【0054】
本実施形態では、 特定方位 ( [100] 方位等） に配向している薄膜形成用基 板等を用いて誘電体薄膜 8を形成する。 製造コストを低下させる観点からは、 ァ モルファス材料で構成された薄膜形成用基板 4を用いることがより好ましい。 こ のようにして形成された誘電体薄膜 8を用いれば、 特定組成のビスマス層状化合 物が c軸配向して構成される。 このような誘電体薄膜 8およびこれを用いた薄膜 コンデンサ 2では、 誘電体薄膜の膜厚をたとえば 2 0 0 n m以下と薄くしても、 比較的高誘電率かつ低損失を与えることができ、 リーク特性に優れ、 耐圧が向上 し、 誘電率の温度特性に優れ、 表面平滑性にも優れる。
【0 0 5 5】
誘電体薄膜 8を薄くすることができるので、 コンデンサ 2の高容量ィヒと、 小型 化とを同時に実現することができる。 本実施形態では、 コンデンサ 2における薄 膜形成用基板おょぴ電極を含む全体の厚みを、 1 0〜1 0 0 μ πι程度に薄くする ことが可能である。
【0 0 5 6】
また、 誘電体薄膜 8は、 特に高温での温度特性に優れ、 高温 （たとえば 1 2 0 ° C ) においても、 誘電率の変化が少ない。 このため、 この誘電体薄膜 8を有す るコンデンサ 2は、 たとえばデカップリングコンデンサとして、 図 3に示すよう に、 L S I 2 2と中間回路基板 2 4との間で、 L S Iに密着して配置することが 可能になる。 L S I 2 2と中間回路基板 2 4との間は、 半田バンプにより接続さ れ、 その隙間が小さくなる傾向にあるが、 このコンデンサ 2の厚みは、 極めて薄 いので、 その間に装着することが可能になる。
【0 0 5 7】
しかも、 L S I 2 2は、 高温になることがあるが、 コンデンサ 2の誘電体薄膜 は、 温度特性に優れているので、 高温でも特性変化が少なく、 ノイズ低減効果に 優れている。
【0 0 5 8】
なお、 本発明は、 上述した実施形態に限定されるものではなく、 本発明の範囲 内で種々に改変することができる。
たとえば、 コンデンサ 2の配置位置は、 図 3に示す L S I 2 2と中間回路基板 2 4との間に限定されず、 回路基板 2 4またはマザ一ボート （回路基板） 2 8の 凹部に埋め込んで装着されても良く、 あるいは回路基板 2 4または 2 8の表面に 装着されても良く、 回路基板 2 4または 2 8の内部に一体化して形成されても良 く、 接続用ソケット 2 6の内部に配置されても良い。 いずれの場合でも、 本発明 のコンデンサは、 小型であるために、 どのような箇所にも配置することができる。 本発明のコンデンサは、 このように L S Iの近傍に配置できるので、 低インダク タンス化が可能である。
なお、 本発明のコンデンサは、 L S I 2 2、 中間回路基板 2 4、 マザ一ボード 2 8などに直接に形成しても良い。
【0 0 5 9】
また、 誘電体薄膜 8は、 薄膜形成用基板の表面に電極膜を介して多層に積層し ても良い。 本発明に係るコンデンサの誘電体薄膜は、 表面平滑性に優れているの で、 薄くしても絶縁性おょぴ耐圧性に優れ、 従来よりも多数の積層が可能である。
【0 0 6 0】
【実施例】
以下、 本発明を、 さらに詳細な実施例に基づき説明するが、 本発明は、 これら 実施例に限定されない。
【0 0 6 1】
実施例 1
下部電極薄膜となる S r R u 03 を [ 1 0 0] 方位にェピタキシャル成長させ た S r T i O 3 単結晶基板 （ （1 0 0) S r R u O3 〃 （1 0 0) S r T i Oa ) を 7 0 0°Cに加熱した。 次に、 S r R u 03 下部電極薄膜の表面に、 C a (C 11H19O2) 2 (C8H23N5) 2、 S r (C11H19O2) 2 (CsHasNs) 2、 B i
(CH3) 3及ぴ T i (O- i -C3H7) 4を原料に用い、 MO CVD法にて、 膜厚 約 1 0 0 nmの C a x S r (i-X) B i 4T i 4〇15薄膜 （誘電体薄膜） を、 x = 0 , 1と変化させて複数形成した。 Xの値の制御は、 C a原料および S r原料のキヤ リアガス流量を調整することにより行った。
なお、 上記化学式において、 x = 0の時には、 S r B i 4T i 4〇15薄膜 （S B T i薄膜 Ζ組成式： B i 2 Am-! Bffl 〇3m+3において、 記号 m= 4、 記号 A3 = S r +B i 2および記号 B4 =T i 4 として表される) となる。 また、 x = lの時 には、 C a B i 4T i 4〇15薄膜 （CBT i薄膜/組成式： B i 2 Am-i Bm O 3m + 3において、 記号 m=4、 記号 A3 =C a +B i 2および記号 B4 =T i として 表される） となる。
【0062】
これらの誘電体薄膜の結晶構造を X線回折 （XRD) 測定したところ、 [00 1] 方位に配向していること、 すなわち S r T i Os 単結晶基板表面に対して垂 直に c軸配向していることが確認できた。 また、 これらの誘電体薄膜の表面粗さ (R a) を、 J Γ S— B 0601に準じて、 AFM (原子間力顕微鏡、 セィコー ィンスツルメンッ社製、 S P I 3800) で測定した。
【0063】
次に、 これらの誘電体薄膜の表面に、 0. 1 mm φの P t上部電極薄膜をスパ ッタリング法により形成し、 薄膜コンデンサのサンプルを作製した。
【0064】
得られたコンデンササンプルの電気特性 （誘電率、 & 11 3、 損失0値、 リー ク電流、 耐圧） および誘電率の温度特性を評価した。
誘電率 （単位なし） は、 コンデンササンプルに対し、 デジタル LCRメータ (YHP社製 4274 A) を用いて、 室温 （ 25 °C) 、 測定周波数 100 kH z (AC 2 OmV) の条件で測定された静電容量と、 コンデンササンプルの電極寸 法およぴ電極間距離とから算出した。
t a n Sは、 上記静電容量を測定した条件と同一条件で測定し、 これに伴って 損失 Q値を算出した。
【0065】
リーク電流特性 （単位は AZcm2 ) は、 電界強度 50 kV/ cmで測定した。
【0066】
誘電率の温度特性は、 コンデンササンプルに対し、 上記条件で誘電率を測定し、 基準温度を 25 °Cとしたとき、 _ 55〜+ 1 50°Cの温度範囲内での温度に対す る誘電率の平均変化率 （Δ ε) を測定し、 温度係数 （p pm/^C) を算出した。 耐圧 （単位は kV/cm) は、 リーク特性測定において、 電圧を上昇させること により測定した。 表 1
X 基板の 膜の配向 膜厚 表面粗さ 耐圧 リ-ク電流 誘電率 温度係
面方位 方向 (nm) Ra (nm) (kV/cm) (A/cm2) (ppm/°
実施例 1 0 [100] [001] 100 く 2 >讓 <1X10"7 200 -150
実施例 1 1 [100] [001] 100 ぐ 2 >1000 <1X10— 7 230 90
Figure imgf000017_0001
【0068】
評価
表 1に示すように、 実施例 1で得られたビスマス層状化合物の c軸配向膜は、 耐圧が 1000 k VZcm以上に高く、 リーク電流が 1 X 10_7以下程度に低く、 誘電率が 200以上で、 1; & 113が0. 02以下であり、 損失 Q値も 50以上で あることが確認できた。 これにより、 より一層の薄膜化が期待でき、 ひいては薄 膜コンデンサとしての高容量化も期待できる。
【0069】
また、 実施例 1では、 温度係数が ± 150 p p m/°C以下と非常に小さいのに、 誘電率が 200以上と比較的大きく、 温度補償用コンデンサ材料として優れた基 本特性を有していることも確認できた。 さらに、 実施例 1では、 表面平滑性に優 れることから、 積層構造作製に好適な薄膜材料であることも確認できた。 すなわ ち、 実施例 1により、 ビスマス層状化合物の c軸配向膜の有効性が確認できた。
【0070】
実施例 2
本実施例では、 実施例 1で作製された薄膜コンデンサのサンプルを用いて、 周 波数特性および電圧特性を評価した。
【0071】
周波数特性は、 以下のようにして評価した。 コンデンササンプルについて、 室 温 （25°C) にて周波数を 1 kHzから 1 MHzまで変化させ、 静電容量を測定 し、 誘電率を計算した結果を図 4に示した。 静電容量の測定には LCRメータを 用いた。 図 4に示すように、 特定温度下での周波数を 1 MHzまで変化させても、 誘電率の値が変化しないことが確認できた。 すなわち周波数特性に優れているこ とが確認された。
【0072】
電圧特性は、 以下のようにして評価した。 コンデンササンプルについて、 特定 の周波数 （ 100 k H z ) 下での測定電圧 （印加電圧） を 0. IV (電界強度 5 kVZcm) から 5V (電界強度 250 k VZcm) まで変化させ、 特定電圧下 での静電容量を測定 （測定温度は 25°C) し、 誘電率を計算した結果を図 5に示 した。 静電容量の測定には LCRメータを用いた。 図 5に示すように、 特定周波 数下での測定電圧を 5 Vまで変化させても、 誘電率の値が変化しないことが確認 できた。 すなわち電圧特性に優れていることが確認された。
' 【0073】
実施例 3
まず、 [1 00] 方位に配向している S r T i 03 単結晶基板 （厚さ 0. 3m m) を準備し、 この基板上に所定パターンのメタルマスクを施し、 パルスレーザ 一蒸着法にて、 内部電極薄膜としての S r R u 03 製電極薄膜を膜厚 100 nm で形成した （パターン 1) 。
【0074】
次に、 パルスレーザ一蒸着法にて、 内部電極薄膜を含む基板の全面に、 誘電体 薄膜としての C a XS r (1- x) B i 4T i 4〇15薄膜 （誘電体薄膜） を、 x = 0で、 実施例 1と同様にして膜厚 100 nmで形成した。
【0075】
次に、 この誘電体薄膜上に所定パターンのメタルマスクを施し、 パルスレーザ 一蒸着法にて、 内部電極薄膜としての S r RuOa 製電極薄膜を膜厚 100 nm で形成した （パターン 2) 。
【0076】
次に、 パルスレーザー蒸着法にて、 内部電極薄膜を含む基板の全面に、 再び、 誘電体薄膜としての誘電体薄膜を前記と同様にして膜厚 100 nmで形成した。
【0077】
これらの手順を繰り返して誘電体薄膜を 5層積層させた。 そして、 最外部に配 置される誘電体薄膜の表面をシリカで構成される保護層で被覆してコンデンサ素 体を得た。
【0078】
次に、 コンデンサ素体の両端部に、 A gで構成される一対の外部電極を形成し、 縦 lmmX横 0.
Figure imgf000019_0001
厚さ 0. 4 mmの直方体形状の薄膜積層コンデンサの サンプルを得た。
【0079】 得られたコンデンササンプルの電気特性 （誘電率、 誘電損失、 Q値、 リ一ク電 流、 ショート率） を実施例 1と同様に評価したところ、 誘電率は 2 0 0、 t a n δは 0 . 0 2以下、 損失 Q値は 5 0以上、 リーク電流は 1 X 1 0 A/ c m 2 以 下であり、 良好な結果が得られた。 また、 コンデンササンプルの誘電率の温度特 性を実施例 1と同様に評価したところ、 温度係数は一 2 0 p p mZ°Cであった。
【0 0 8 0】
以上、 本発明の実施形態おょぴ実施例について説明してきたが、 本発明はこう した実施形態および実施例に何等限定されるものではなく、 本発明の要旨を逸脱 しなレ、範囲内において種々なる態様で実施し得ることは勿論である。
【0 0 8 1】
以上説明してきたように、 本発明によれば、 たとえば L S Iの近くに配置する ことが可能なほどにサイズがふ型であり、 高温でも特性変化が少なく、 しかもバ ィァス依存性が少なく、 大容量かつ低誘電損失で、 たとえばデカップリングコン デンサやバイパスコンデンサなどのように電源ノィズ低減用薄膜コンデンサとし て用いて好適なコンデンサを提供することができる。

Claims

■ 1. 電源に接続され、 電源ノィズを低減するための電源ノィズ低減用薄膜コ ンデンサであって、
前記コンデンサが、 誘電体薄膜を有し、
前記誘電体薄膜が、 c軸が薄膜形成用基板面に対して実質的に垂直に配向してい 請
るビスマス層状化合物で構成され、
該ビスマス層状化合物が、 組成式：■ (B i 2 02 ) 2+ (A Bm0 、 ま の
たは B i A Bm 03m+3で表され、 前記組成式中の記号 mが正数、 記号 Aが Na、 K、 P b、 B a、 S r、 C aおよび B iから選ばれる少なくとも 1つの元 囲
素、 記号 Bが F e、 Co、 C r、 Ga、 T i、 Nb、 T a、 S b、 V、 Moおよ ぴ Wから選ばれる少なくとも 1つの元素であることを特徴とする電源ノイズ低減 用薄膜コンデンサ。
2. 前記コンデンサが、 電源と集積回路との間に並列に接続されるデカップ リングコンデンサである請求項 1に記載の電源ノイズ低減用薄膜コンデンサ。
3. 前記コンデンサが、 電源と集積回路との間に並列に接続されるパイパス コンデンサである請求項 1に記載の電源ノィズ低減用薄膜 =?ンデンサ。
4. 前記コンデンサが、 集積回路チップの近傍に配置される請求項 2または 3に記載の電源ノィズ低減用薄膜コンデンサ。
5. 前記コンデンサが、 集積回路チップに接触して配置される請求項 2〜4 のいずれかに記載の電源ノイズ低減用薄膜コンデンサ。
6. 前記コンデンサが、 集積回路チップと回路基板との間に配置される請求 項 2〜 4のいずれかに記載の電源ノィズ低減用薄膜コンデンサ。
7. 前記コンデンサが、 回路基板の凹部に埋め込んで装着される請求項 2〜 4のいずれかに記載の電源ノィズ低減用薄膜コンデンサ。
8. 前記コンデンサが、 回路基板の表面に装着される請求項 2〜4のいずれ かに記載の電源ノィズ低減用薄膜コンデンサ。
9. 前記コンデンサが、 回路基板の内部に一体ィヒして形成される請求項 2〜 4のいずれかに記載の電源ノィズ低減用薄膜コンデンサ。
10. 前記コンデンサが接続用ソケットの内部または表面に配置される請求項 2〜 4のいずれかに記載の電源ノィズ低減用薄膜コンデンサ。
1 1. 前記コンデンサは、 前記薄膜形成用基板上に形成してある下部電極と、 前記下部電極の上に形成される前記誘電体薄膜と、 前記誘電体薄膜の上に形成さ れる上部電極とを有する請求項 1〜 10のいずれかに記載の電源ノィズ低減用薄 膜コンデンサ。
1 2. 前記コンデンサは、 電極を介して前記誘電体薄膜が複数積層してある積 層構造を有する請求項 1〜 10のいずれかに記載の電源ノィズ低減用薄膜コンデ ンサ。
13. 前記コンデンサは、 ビスマス層状化合物の c軸配,向度が 80%以上であ る請求項 1〜 10のいずれかに記載の電源ノィズ低減用薄膜コンデンサ。
PCT/JP2003/014305 2002-11-12 2003-11-11 電源ノイズ低減用薄膜コンデンサ WO2004044934A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/534,728 US20060126267A1 (en) 2002-11-12 2003-11-11 Thin film capacitor for reducing power supply noise

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-328570 2002-11-12
JP2002328570A JP2004165370A (ja) 2002-11-12 2002-11-12 電源ノイズ低減用薄膜コンデンサ

Publications (1)

Publication Number Publication Date
WO2004044934A1 true WO2004044934A1 (ja) 2004-05-27

Family

ID=32310547

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/014305 WO2004044934A1 (ja) 2002-11-12 2003-11-11 電源ノイズ低減用薄膜コンデンサ

Country Status (4)

Country Link
US (1) US20060126267A1 (ja)
JP (1) JP2004165370A (ja)
TW (1) TWI227503B (ja)
WO (1) WO2004044934A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1768403A (zh) * 2003-02-27 2006-05-03 Tdk株式会社 薄膜电容元件用组合物、高介电常数的绝缘膜、薄膜电容元件、薄膜积层电容器、电路和电子仪器
US7375412B1 (en) * 2005-03-31 2008-05-20 Intel Corporation iTFC with optimized C(T)
KR100898974B1 (ko) * 2007-06-18 2009-05-25 삼성전기주식회사 박막 커패시터, 적층구조물 및 그 제조방법
US20090073664A1 (en) * 2007-09-18 2009-03-19 Research In Motion Limited Decoupling capacitor assembly, integrated circuit/decoupling capacitor assembly and method for fabricating same
EP2040297A1 (en) * 2007-09-18 2009-03-25 Research In Motion Limited Decoupling capacitor assembly, integrated circuit/decoupling capacitor assembly and method for fabricating the same
US8521631B2 (en) * 2008-05-29 2013-08-27 Sas Institute Inc. Computer-implemented systems and methods for loan evaluation using a credit assessment framework
KR20180069507A (ko) * 2016-12-15 2018-06-25 삼성전기주식회사 박막 커패시터

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106198A (ja) * 1993-10-08 1995-04-21 Matsushita Electric Ind Co Ltd 積層薄膜コンデンサの製造方法
JPH07245236A (ja) * 1994-01-13 1995-09-19 Rohm Co Ltd 誘電体キャパシタおよびその製造方法
JPH08253324A (ja) * 1995-03-10 1996-10-01 Sumitomo Metal Mining Co Ltd 強誘電体薄膜構成体
JPH08306865A (ja) * 1995-05-11 1996-11-22 Nec Corp ビスマス系層状強誘電体を用いたキャパシタとその製造方法
JPH10294432A (ja) * 1997-04-21 1998-11-04 Sony Corp 強誘電体キャパシタ、強誘電体不揮発性記憶装置および強誘電体装置
JP2000169297A (ja) * 1998-09-29 2000-06-20 Sharp Corp 酸化物強誘電体薄膜の製造方法、酸化物強誘電体薄膜及び酸化物強誘電体薄膜素子
JP2001015382A (ja) * 1999-06-29 2001-01-19 Kyocera Corp 薄膜コンデンサ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5403195A (en) * 1994-05-24 1995-04-04 The Whitaker Corporation Socket having an auxiliary electrical component mounted thereon
JP3435966B2 (ja) * 1996-03-13 2003-08-11 株式会社日立製作所 強誘電体素子とその製造方法
US6370013B1 (en) * 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
CN100431066C (zh) * 2001-08-28 2008-11-05 Tdk株式会社 薄膜电容元件用组合物、高电容率绝缘膜、薄膜电容元件和薄膜叠层电容器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106198A (ja) * 1993-10-08 1995-04-21 Matsushita Electric Ind Co Ltd 積層薄膜コンデンサの製造方法
JPH07245236A (ja) * 1994-01-13 1995-09-19 Rohm Co Ltd 誘電体キャパシタおよびその製造方法
JPH08253324A (ja) * 1995-03-10 1996-10-01 Sumitomo Metal Mining Co Ltd 強誘電体薄膜構成体
JPH08306865A (ja) * 1995-05-11 1996-11-22 Nec Corp ビスマス系層状強誘電体を用いたキャパシタとその製造方法
JPH10294432A (ja) * 1997-04-21 1998-11-04 Sony Corp 強誘電体キャパシタ、強誘電体不揮発性記憶装置および強誘電体装置
JP2000169297A (ja) * 1998-09-29 2000-06-20 Sharp Corp 酸化物強誘電体薄膜の製造方法、酸化物強誘電体薄膜及び酸化物強誘電体薄膜素子
JP2001015382A (ja) * 1999-06-29 2001-01-19 Kyocera Corp 薄膜コンデンサ

Also Published As

Publication number Publication date
TWI227503B (en) 2005-02-01
JP2004165370A (ja) 2004-06-10
US20060126267A1 (en) 2006-06-15
TW200410270A (en) 2004-06-16

Similar Documents

Publication Publication Date Title
JP4108602B2 (ja) 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子および薄膜積層コンデンサ
US6876536B2 (en) Thin film capacitor and method for fabricating the same
JP2016029708A (ja) 薄膜誘電体及び薄膜コンデンサ素子
WO2004077460A1 (ja) 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子、薄膜積層コンデンサ、電子回路および電子機器
JPWO2004077566A1 (ja) 高誘電率絶縁膜、薄膜容量素子、薄膜積層コンデンサおよび薄膜容量素子の製造方法
JP3856142B2 (ja) 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子および薄膜積層コンデンサ
WO2004044934A1 (ja) 電源ノイズ低減用薄膜コンデンサ
WO2004112056A1 (ja) 積層体ユニット
WO2004077464A1 (ja) 電極層および誘電体層を含む積層体ユニット
WO2004077461A1 (ja) 電極層および誘電体層を含む積層体ユニット
JP2004165596A (ja) 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子、薄膜積層コンデンサ、電子回路および電子機器
JP4088477B2 (ja) 薄膜容量素子および薄膜積層コンデンサ
WO2004077463A1 (ja) 電極層および誘電体層を含む積層体ユニット
US7067458B2 (en) Multi-layered unit including electrode and dielectric layer
JP2004165372A (ja) コンデンサ複合回路素子およびｉｃカード
JP2020161798A (ja) 誘電体薄膜、電子部品、薄膜キャパシタ及び電子回路基板

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2006126267

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10534728

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10534728

Country of ref document: US