JP3856142B2 - 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子および薄膜積層コンデンサ - Google Patents

薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子および薄膜積層コンデンサ Download PDF

Info

Publication number
JP3856142B2
JP3856142B2 JP2003525866A JP2003525866A JP3856142B2 JP 3856142 B2 JP3856142 B2 JP 3856142B2 JP 2003525866 A JP2003525866 A JP 2003525866A JP 2003525866 A JP2003525866 A JP 2003525866A JP 3856142 B2 JP3856142 B2 JP 3856142B2
Authority
JP
Japan
Prior art keywords
thin film
composition
capacitor
dielectric
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003525866A
Other languages
English (en)
Other versions
JPWO2003021615A1 (ja
Inventor
幸雄 坂下
浩 舟窪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of JPWO2003021615A1 publication Critical patent/JPWO2003021615A1/ja
Application granted granted Critical
Publication of JP3856142B2 publication Critical patent/JP3856142B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/46Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
    • C04B35/462Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
    • C04B35/475Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on bismuth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/10Metal-oxide dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805Capacitors only
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3205Alkaline earth oxides or oxide forming salts thereof, e.g. beryllium oxide
    • C04B2235/3213Strontium oxides or oxide-forming salts thereof
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3231Refractory metal oxides, their mixed metal oxides, or oxide-forming salts thereof
    • C04B2235/3251Niobium oxides, niobates, tantalum oxides, tantalates, or oxide-forming salts thereof
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74Physical characteristics
    • C04B2235/78Grain sizes and shapes, product microstructures, e.g. acicular grains, equiaxed grains, platelet-structures
    • C04B2235/787Oriented grains
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/96Properties of ceramic products, e.g. mechanical properties such as strength, toughness, wear resistance
    • C04B2235/963Surface properties, e.g. surface roughness
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Inorganic Insulating Materials (AREA)

Description

技術分野
本発明は、薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子および薄膜積層コンデンサに係り、さらに詳しくは、たとえば導電体−絶縁体−導電体構造を有するコンデンサやキャパシタなどの各種薄膜容量素子の誘電体薄膜などとして用いられる薄膜容量素子用組成物と、この薄膜容量素子用組成物を誘電体薄膜として用いるコンデンサやキャパシタなどの薄膜容量素子とに関する。
背景技術
近年、電子部品の分野では、電子回路の高密度化・高集積化に伴い、各種電子回路に必須の回路素子である容量素子などの一層の小型化および高性能化が望まれている。
たとえば、単層の誘電体薄膜を用いた薄膜コンデンサは、トランジスタなどの能動素子との集積回路において、小型化が遅れており、超高集積回路の実現を阻害する要因となっている。薄膜コンデンサの小型化が遅れていたのは、これに用いる誘電体材料の誘電率が低かったためである。したがって、薄膜コンデンサを小型化し、しかも高い容量を実現するためには、高い誘電率を持つ誘電体材料を用いることが重要である。
また、近年、容量密度の観点から、次世代DRAM(ギガビット世代)用のキャパシタ材料が従来のSiOとSiの積層膜では対応しきれなくなっており、より高い誘電率を持つ材料系が注目されている。このような材料系の中でTaOx(ε=〜30)の適用が主として検討されていたが、他の材料の開発も活発に行われるようになってきている。
一方、比較的高い誘電率を持つ誘電体材料として、(Ba,Sr)TiO(BST)や、Pb(Mg1/3Nb2/3)O(PMN)が知られている。
そこで、この種の誘電体材料を用いて薄膜容量素子を構成すれば、その小型化を図ることができるのではないかとも考えられる。
しかしながら、この種の誘電体材料を用いた場合、誘電体膜の薄層化に伴って誘電率が低下することがあった。また、薄層化に伴って誘電体膜に生じる孔により、リーク特性や耐圧が劣化することもあった。さらに、形成された誘電体膜は、表面平滑性が悪く、さらには温度に対する誘電率の変化率が悪化する傾向もあった。なお、近年、PMNなどの鉛化合物の環境へ与える影響の大きさから、鉛を含有しない高容量コンデンサが望まれている。
これに対し、積層セラミックコンデンサの小型化および大容量化を実現するには、1層あたりの誘電体層の厚みを可能な限り薄くし(薄層化)、所定サイズにおける誘電体層の積層数を可能な限り増やすこと(多層化)が望まれる。
しかしながら、たとえばシート法(誘電体層用ペーストを用いてキャリアフィルム上にドクターブレード法などにより誘電体グリーンシート層を形成し、この上に内部電極層用ペーストを所定パターンで印刷した後、これらを1層ずつ剥離、積層していく方法)により積層セラミックコンデンサを製造する場合に、セラミック原料粉末よりも誘電体層を薄く形成することは不可能であり、しかも誘電体層の欠陥によるショートや内部電極切れなどの問題から、誘電体層をたとえば2μm以下に薄層化することは困難であった。また、1層あたりの誘電体層を薄層化した場合には、積層数にも限界があった。なお、印刷法(たとえばスクリーン印刷法を用いて、キャリアフィルム上に誘電体層用ペーストと内部電極層用ペーストとを交互に複数印刷した後、キャリアフィルムを剥離する方法)により積層セラミックコンデンサを製造する場合も同様の問題を有している。
このような理由により、積層セラミックコンデンサの小型化および高容量化には限界があった。
そこで、この問題を解決するために種々の提案がなされている(たとえば、特開昭56−144523号公報、特開平5−335173号公報、特開平5−335174号公報、特開平11−214245号公報、特開2000−124056号公報など)。
これらの公報では、CVD法、蒸着法、スパッタリング法などの各種薄膜形成方法を用いて、誘電体薄膜と電極薄膜とを交互に積層する積層セラミックコンデンサの製造方法が開示されている。
しかしながら、これらの公報に記載の方法により形成される誘電体薄膜は、表面平滑性が悪く、あまりに多く積層すると電極がショートすることがあり、これにより、せいぜい12〜13層程度の積層数のものしか製造することができなかった。このため、コンデンサを小型化できても、高容量化を達成することはできなかった。
なお、文献「ビスマス層状構造強誘電体セラミックスの粒子配向とその圧電・焦電材料への応用」竹中正、京都大学工学博士論文(1984)の第3章の第23〜77頁に示すように、組成式:(Bi2+(Am−13m+12−、またはBim−13m+3で表され、前記組成式中の記号mが1〜8の正数、記号AがNa、K、Pb、Ba、Sr、CaおよびBiから選ばれる少なくとも1つの元素、記号BがFe、Co、Cr、Ga、Ti、Nb、Ta、Sb、V、MoおよびWから選ばれる少なくとも1つの元素である組成物が、焼結法により得られるバルクのビスマス層状化合物誘電体を構成すること自体は知られている。
しかしながら、この文献には、上記の組成式で表される組成物を、どのような条件(たとえば基板の面と化合物のc軸配向度との関係)で薄膜化(たとえば1μm以下)した場合に、薄くしても、比較的高誘電率かつ低損失を与えることができ、リーク特性に優れ、耐圧が向上し、誘電率の温度特性に優れ、表面平滑性にも優れる薄膜を得ることができるかについては、何ら開示されていなかった。
発明の開示
本発明の目的は、薄くしても、比較的高誘電率かつ低損失を与えることができ、リーク特性に優れ、耐圧が向上し、誘電率の温度特性に優れ、表面平滑性にも優れる薄膜容量素子用組成物およびこれを用いた薄膜容量素子を提供することである。また、本発明は、このような薄膜容量素子用組成物を誘電体薄膜として用いて、小型で比較的高容量を与えうる薄膜積層コンデンサを提供することも目的とする。さらに、本発明は、薄くしても、比較的高誘電率かつ低損失を与えることができ、リーク特性に優れ、耐圧が向上し、誘電率の温度特性に優れ、表面平滑性にも優れる高誘電率絶縁膜を提供することも目的とする。
本発明者らは、コンデンサに用いられる誘電体薄膜の材質とその結晶構造に関して鋭意検討した結果、特定組成のビスマス層状化合物を用い、しかも該ビスマス層状化合物のc軸([001]方位)を基板面に対して垂直に配向させて薄膜容量素子用組成物としての誘電体薄膜を構成することにより、すなわち基板面に対してビスマス層状化合物のc軸配向膜(薄膜法線がc軸に平行)を形成することにより、薄くしても、比較的高誘電率かつ低損失(tanδが低い)を与えることができ、リーク特性に優れ、耐圧が向上し、誘電率の温度特性に優れ、表面平滑性にも優れる薄膜容量素子用組成物、およびこれを用いた薄膜容量素子を提供できることを見出した。また、このような薄膜容量素子用組成物を誘電体薄膜として用いることにより、積層数を増大させることができ、小型で比較的高容量を与えうる薄膜積層コンデンサを提供できることも見出し、本発明を完成させるに至った。さらに、このような組成物を高誘電率絶縁膜として用いることにより、薄膜容量素子以外の用途にも適用することが可能であることを見出し、本発明を完成させるに至った。
すなわち、本発明に係る薄膜容量素子用組成物は、
c軸が基板面に対して垂直に配向しているビスマス層状化合物を有する薄膜容量素子用組成物であって、
該ビスマス層状化合物が、組成式:(Bi2+(Am−13m+12−、またはBim−13m+3で表され、前記組成式中の記号mが奇数、記号AがNa、K、Pb、Ba、Sr、CaおよびBiから選ばれる少なくとも1つの元素、記号BがFe、Co、Cr、Ga、Ti、Nb、Ta、Sb、V、MoおよびWから選ばれる少なくとも1つの元素であることを特徴とする。
本発明でいう「薄膜」とは、各種薄膜形成法により形成される厚さ数Åから数μm程度の材料の膜をいい、焼結法により形成される厚さ数百μm程度以上の厚膜のバルク(塊)を除く趣旨である。薄膜には、所定の領域を連続的に覆う連続膜の他、任意の間隔で断続的に覆う断続膜も含まれる。薄膜は、基板面の一部に形成してあってもよく、あるいは全部に形成してあってもよい。
本発明に係る薄膜容量素子用組成物により形成される誘電体薄膜(または高誘電率絶縁膜)の厚さは、好ましくは、5〜1000nmである。このような厚さの場合に、本発明の作用効果が大きい。
本発明に係る薄膜容量素子用組成物の製造方法は、特に限定されないが、たとえば、立方晶、正方晶、斜方晶、単斜晶などの[100]方位などに配向している基板を用いて、組成式:(Bi2+(Am−13m+12−、またはBim−13m+3で表され、前記組成式中の記号mが奇数、記号AがNa、K、Pb、Ba、Sr、CaおよびBiから選ばれる少なくとも1つの元素、記号BがFe、Co、Cr、Ga、Ti、Nb、Ta、Sb、V、MoおよびWから選ばれる少なくとも1つの元素であるビスマス層状化合物を有する薄膜容量素子用組成物を形成することにより、製造することができる。この場合、前記基板が単結晶で構成されていることが好ましい。
本発明に係る薄膜容量素子は、
基板上に、下部電極、誘電体薄膜および上部電極が順次形成してある薄膜容量素子であって、
前記誘電体薄膜が、上述した本発明に係る薄膜容量素子用組成物で構成してあることを特徴とする。
本発明に係る薄膜積層コンデンサは、
基板上に、誘電体薄膜と内部電極薄膜とが交互に複数積層してある薄膜積層コンデンサであって、
前記誘電体薄膜が、上述した本発明に係る薄膜容量素子用組成物で構成してあることを特徴とする。
本発明では、ビスマス層状化合物のc軸が基板面に対して垂直に100%配向していること、すなわちビスマス層状化合物のc軸配向度が100%であることが特に好ましいが、必ずしもc軸配向度が100%でなくてもよい。
好ましくは、前記ビスマス層状化合物のc軸配向度が80%以上、さらに好ましくは90%以上、特に好ましくは95%以上である。c軸配向度を向上させることで、本発明の作用効果が向上する。
好ましくは、前記ビスマス層状化合物を構成する組成式中のmが、1,3,5,7のいずれか、さらに好ましくは、1,3,5のいずれかである。製造が容易だからである。
好ましくは、前記薄膜容量素子用組成物が、希土類元素(Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、YbおよびLuから選ばれる少なくとも1つの元素)をさらに有する。
好ましくは、前記希土類元素をReとし、前記ビスマス層状化合物の組成式をBim−1−xRe3m+3と表した場合において、前記xは、好ましくは0.4〜1.8、さらに好ましくは1.0〜1.4である。希土類元素を含有させることで、リーク電流が小さくなり、ショート率が低下するとともに、キュリー温度を−100℃以上100℃以下とすることができる。
好ましくは、前記薄膜容量素子用組成物が、−100℃以上100℃以下のキュリー温度を有する。
好ましくは、本発明に係る薄膜積層コンデンサは、前記内部電極薄膜が、貴金属、卑金属または導電性酸化物で構成してある。
本発明に係る薄膜容量素子および薄膜積層コンデンサは、前記基板がアモルファス材料で構成されていてもよい。基板の上に形成される下部電極(または内部電極薄膜)は、[100]方位に形成してあることが好ましい。下部電極を[100]方位に形成することで、その上に形成される誘電体薄膜を構成するビスマス層状化合物のc軸を、基板面に対して垂直に配向させることができる。
本発明に係る薄膜容量素子用組成物およびその一例としての誘電体薄膜では、特定組成のビスマス層状化合物がc軸配向して構成されている。
特定組成のビスマス層状化合物がc軸配向して構成される薄膜容量素子用組成物は、その膜厚を薄くしても、比較的高誘電率(たとえば200超)かつ低損失(tanδが0.02以下)であり、リーク特性に優れ(たとえば電界強度50kV/cmで測定したリーク電流が1×10−7A/cm以下、ショート率が10%以下)、耐圧が向上し(たとえば1000kV/cm以上)、誘電率の温度特性に優れ(たとえば温度に対する誘電率の平均変化率が、基準温度25℃で、±500ppm/℃以内)、表面平滑性にも優れる(たとえば表面粗さRaが2nm以下)。
また、本発明に係る薄膜容量素子用組成物は、薄くしても比較的高誘電率を与えることができ、しかも表面平滑性が良好なので、該薄膜容量素子用組成物としての誘電体薄膜の積層数を増大させることも可能である。したがって、このような薄膜容量素子用組成物を用いれば、小型で比較的高容量を与えうる薄膜積層コンデンサを提供することもできる。
さらに、本発明の薄膜容量素子用組成物および薄膜容量素子は、周波数特性に優れ(たとえば特定温度下における高周波領域1MHzでの誘電率の値と、それよりも低周波領域の1kHzでの誘電率の値との比が、絶対値で0.9〜1.1)、電圧特性にも優れる(たとえば特定周波数下における測定電圧0.1Vでの誘電率の値と、測定電圧5Vでの誘電率の値との比が、絶対値で0.9〜1.1)。
さらにまた、本発明の薄膜容量素子用組成物は、静電容量の温度特性に優れる(温度に対する静電容量の平均変化率が、基準温度25℃で、±500ppm/℃以内)。
薄膜容量素子としては、特に限定されないが、導電体−絶縁体−導電体構造を有するコンデンサ(たとえば単層型の薄膜コンデンサや積層型の薄膜積層コンデンサなど)やキャパシタ(たとえばDRAM用など)などが挙げられる。
薄膜容量素子用組成物としては、特に限定されないが、コンデンサ用誘電体薄膜組成物やキャパシタ用誘電体薄膜組成物などが挙げられる。
本発明に係る高誘電率絶縁膜は、本発明に係る薄膜容量素子用組成物と同じ組成の組成物で構成してある。本発明の高誘電率絶縁膜は、薄膜容量素子またはコンデンサの薄膜誘電体膜以外に、たとえば半導体装置のゲート絶縁膜、ゲート電極とフローティングゲートとの間の中間絶縁膜などとしても用いることができる。
発明を実施するための最良の態様
以下、本発明を図面に示す実施例に基づき詳細に説明する。
第1実施形態
本実施形態では、薄膜容量素子として、誘電体薄膜を単層で形成する薄膜コンデンサを例示して説明する。
図1に示すように、本発明の一実施形態に係る薄膜コンデンサ2は、基板4を有し、この基板4の上には下部電極薄膜6が形成されている。下部電極薄膜6の上には誘電体薄膜8が形成されている。誘電体薄膜8の上には上部電極薄膜10が形成されている。
基板4としては、格子整合性の良い単結晶(たとえば、SrTiO単結晶、MgO単結晶、LaAlO単結晶など)、アモルファス材料(たとえば、ガラス、溶融石英、SiO/Siなど)、その他の材料(たとえば、ZrO/Si、CeO/Siなど)などで構成される。特に、立方晶、正方晶、斜方晶、単斜晶などの[100]方位などに配向している基板で構成していることが好ましい。基板4の厚みは、特に限定されず、たとえば100〜1000μm程度である。
基板4に格子整合性の良い単結晶を用いる場合の下部電極薄膜6としては、たとえば、CaRuOやSrRuOなどの導電性酸化物、あるいはPtやRuなどの貴金属で構成してあることが好ましく、より好ましくは[100]方位に配向した導電性酸化物あるいは貴金属で構成される。基板4として[100]方位に配向しているものを用いると、その表面に[100]方位に配向した導電性酸化物あるいは貴金属を形成することができる。下部電極薄膜6を[100]方位に配向した導電性酸化物あるいは貴金属で構成することで、下部電極薄膜6上に形成される誘電体薄膜8の[001]方位への配向性、すなわちc軸配向性が高まる。このような下部電極薄膜6は、通常の薄膜形成法で作製されるが、たとえばスパッタリング法やパルスレーザー蒸着法(PLD)等の物理的蒸着法において、下部電極薄膜6が形成される基板4の温度を、好ましくは300℃以上、より好ましくは500℃以上として形成することが好ましい。
基板4にアモルファス材料を用いる場合の下部電極薄膜6としては、たとえばITOなどの導電性ガラスで構成することもできる。基板4に格子整合性の良い単結晶を用いた場合、その表面に[100]方位に配向した下部電極薄膜6を形成することが容易であり、これにより、該下部電極薄膜6上に形成される誘電体薄膜8のc軸配向性が高まりやすい。しかしながら、基板4にガラスなどのアモルファス材料を用いても、c軸配向性が高められた誘電体薄膜8を形成することは可能である。この場合、誘電体薄膜8の成膜条件を最適化する必要がある。
その他の下部電極薄膜6としては、たとえば、金(Au)、パラジウム(Pd)、銀(Ag)などの貴金属またはそれらの合金の他、ニッケル(Ni)、銅(Cu)などの卑金属またはそれらの合金を用いることができる。
下部電極薄膜6の厚みは、特に限定されないが、好ましくは10〜1000nm、より好ましくは50〜100nm程度である。
上部電極薄膜10としては、前記下部電極薄膜6と同様の材質で構成することができる。また、その厚みも同様とすればよい。
誘電体薄膜8は、本発明の薄膜容量素子用組成物の一例であり、組成式:(Bi2+(Am−13m+12−、またはBim−13m+3で表されるビスマス層状化合物を含有する。一般に、ビスマス層状化合物は、(m−1)個のABOで構成されるペロブスカイト格子が連なった層状ペロブスカイト層の上下を、一対のBiおよびOの層でサンドイッチした層状構造を示す。本実施形態では、このようなビスマス層状化合物の[001]方位への配向性、すなわちc軸配向性が高められている。すなわち、ビスマス層状化合物のc軸が、基板4に対して垂直に配向するように誘電体薄膜8が形成されている。
本発明では、ビスマス層状化合物のc軸配向度が100%であることが特に好ましいが、必ずしもc軸配向度が100%でなくてもよく、ビスマス層状化合物の、好ましくは80%以上、より好ましくは90%以上、さらに好ましくは95%以上がc軸配向していればよい。たとえば、ガラスなどのアモルファス材料で構成される基板4を用いてビスマス層状化合物をc軸配向させる場合には、該ビスマス層状化合物のc軸配向度が、好ましくは80%以上であればよい。また、後述する各種薄膜形成法を用いてビスマス層状化合物をc軸配向させる場合には、該ビスマス層状化合物のc軸配向度が、好ましくは90%以上、より好ましくは95%以上であればよい。
ここでいうビスマス層状化合物のc軸配向度(F)とは、完全にランダムな配向をしている多結晶体のc軸のX線回折強度をP0とし、実際のc軸のX線回折強度をPとした場合、F(%)=(P−P0)/(1−P0)×100 …(式1)により求められる。式1でいうPは、(001)面からの反射強度I(001)の合計ΣI(001)と、各結晶面(hkl)からの反射強度I(hkl)の合計ΣI(hkl)との比({ΣI(001)/ΣI(hkl)})であり、P0についても同様である。但し、式1ではc軸方向に100%配向している場合のX線回折強度Pを1としている。また、式1より、完全にランダムな配向をしている場合(P=P0)には、F=0%であり、完全にc軸方向に配向をしている場合(P=1)には、F=100%である。
なお、ビスマス層状化合物のc軸とは、一対の(Bi2+層同士を結ぶ方向、すなわち[001]方位を意味する。このようにビスマス層状化合物をc軸配向させることで、誘電体薄膜8の誘電特性が最大限に発揮される。すなわち、誘電体薄膜8の膜厚をたとえば100nm以下と薄くしても、比較的高誘電率かつ低損失(tanδが低い)を与えることができ、リーク特性に優れ、耐圧が向上し、誘電率の温度特性に優れ、表面平滑性にも優れる。tanδが減少すれば、損失Q(1/tanδ)値は上昇する。
上記式中、記号mは奇数であれば特に限定されない。記号mが奇数であると、c軸方向にも分極軸を有し、mが偶数の場合よりキュリー点での誘電率が上昇する。なお、誘電率の温度特性は、mが偶数のときより劣化する傾向にあるが、従来のBSTよりは良好な特性が示される。特に、記号mを大きくすることで、誘電率の一層の上昇が期待できる。
上記式中、記号Aは、Na、K、Pb、Ba、Sr、CaおよびBiから選ばれる少なくとも1つの元素で構成される。なお、記号Aを2つ以上の元素で構成する場合において、それらの比率は任意である。
上記式中、記号Bは、Fe、Co、Cr、Ga、Ti、Nb、Ta、Sb、V、MoおよびWから選ばれる少なくとも1つの元素で構成される。なお、記号Bを2つ以上の元素で構成する場合において、それらの比率は任意である。
誘電体薄膜8には、前記ビスマス層状化合物に対し、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、YbおよびLuから選ばれる少なくとも1つの元素(希土類元素Re)をさらに有していることが好ましい。希土類元素による置換量は、mの値により異なるが、たとえばm=3の場合、組成式:Bi2−xRe12において、好ましくは0.4≦x≦1.8、より好ましくは1.0≦x≦1.4である。希土類元素をこの範囲で置換することで、誘電体薄膜8のキュリー温度(強誘電体から常誘電体への相転移温度)を好ましくは−100℃以上100℃以下、より好ましくは−50℃以上50℃以下に収めることが可能となる。キュリー点が−100℃〜+100℃であると、誘電体薄膜8の誘電率が上昇する。キュリー温度は、DSC(示差走査熱量測定)などによっても測定することができる。なお、キュリー点が室温(25℃)未満になると、tanδがさらに減少し、その結果、損失Q値がさらに上昇する。
なお、誘電体薄膜8は、希土類元素Reを有していなくとも、後述するようにリーク特性に優れるものではあるが、Re置換によりリーク特性を一層優れたものとすることができる。
たとえば、希土類元素Reを有していない誘電体薄膜8では、電界強度50kV/cmで測定したときのリーク電流を、好ましくは1×10−7A/cm以下、より好ましくは5×10−8A/cm以下とすることができ、しかもショート率を、好ましくは10%以下、より好ましくは5%以下とすることができる。
これに対し、希土類元素Reを有している誘電体薄膜8では、同条件で測定したときのリーク電流を、好ましくは5×10−8A/cm以下、より好ましくは1×10−8A/cm以下とすることができ、しかもショート率を、好ましくは5%以下、より好ましくは3%以下とすることができる。
誘電体薄膜8は、膜厚が200nm以下であることが好ましく、高容量化の点からは、より好ましくは100nm以下である。なお、膜厚の下限は、膜の絶縁性を考慮すると、好ましくは30nm程度である。
誘電体薄膜8は、たとえばJIS−B0601に準拠した表面粗さ(Ra)が、好ましくは2nm以下、より好ましくは1nm以下である。
誘電体薄膜8では、25℃(室温)および測定周波数100kHz(AC20mV)における誘電率が、200超であることが好ましく、より好ましくは250以上である。
誘電体薄膜8では、25℃(室温)および測定周波数100kHz(AC20mV)におけるtanδが、0.02以下であることが好ましく、より好ましくは0.01以下である。また、損失Q値が、好ましくは50以上、より好ましくは100以上である。
誘電体薄膜8では、特定温度(たとえば25℃)下での周波数を、たとえば1MHz程度の高周波領域まで変化させても、誘電率の変化(特に低下)が少ない。具体的には、たとえば、特定温度下における高周波領域1MHzでの誘電率の値と、それよりも低周波領域の1kHzでの誘電率の値との比を、絶対値で、0.9〜1.1とすることができる。すなわち周波数特性が良好である。
誘電体薄膜8では、特定周波数(たとえば10kHz、100kHz、1MHzなど)下での測定電圧(印加電圧)を、たとえば5V程度まで変化させても、誘電率の変化が少ない。具体的には、たとえば特定周波数下における測定電圧0.1Vでの誘電率の値と、測定電圧5Vでの誘電率の値との比を、絶対値で、0.9〜1.1とすることができる。すなわち電圧特性が良好である。
このような誘電体薄膜8は、真空蒸着法、高周波スパッタリング法、パルスレーザー蒸着法(PLD)、MOCVD(Metal Organic Chemical Vapor Deposition)法、ゾルゲル法などの各種薄膜形成法を用いて形成することができる。
本実施形態では、特定方位([100]方位等)に配向している基板等を用いて誘電体薄膜8を形成する。製造コストを低下させる観点からは、アモルファス材料で構成された基板4を用いることがより好ましい。このようにして形成された誘電体薄膜8を用いれば、特定組成のビスマス層状化合物がc軸配向して構成される。このような誘電体薄膜8およびこれを用いた薄膜コンデンサ2では、誘電体薄膜の膜厚をたとえば100nm以下と薄くしても、比較的高誘電率かつ低損失を与えることができ、リーク特性に優れ、耐圧が向上し、誘電率の温度特性に優れ、表面平滑性にも優れる。
また、このような誘電体薄膜8および薄膜コンデンサ2は、周波数特性や電圧特性にも優れる。
第2実施形態
本実施形態では、薄膜容量素子として、誘電体薄膜を多層で形成する薄膜積層コンデンサを例示して説明する。
図2に示すように、本発明の一実施形態に係る薄膜積層コンデンサ20は、コンデンサ素体22を有する。コンデンサ素体22は、基板4a上に、誘電体薄膜8aと、内部電極薄膜24,26とが交互に複数配置してあり、しかも最外部に配置される誘電体薄膜8aを覆うように保護層30が形成してある多層構造を持つ。コンデンサ素体22の両端部には、一対の外部電極28,29が形成してあり、該一対の外部電極28,29は、コンデンサ素体22の内部で交互に複数配置された内部電極薄膜24,26の露出端面に電気的に接続されてコンデンサ回路を構成する。コンデンサ素体22の形状は、特に限定されないが、通常、直方体状とされる。また、その寸法は特に限定されないが、たとえば縦(0.01〜10mm)×横(0.01〜10mm)×高さ(0.01〜1mm)程度とされる。
基板4aは、上述した第1実施形態の基板4と同様の材質で構成される。誘電体薄膜8aは、上述した第1実施形態の誘電体薄膜8と同様の材質で構成される。
内部電極薄膜24,26は、上述した第1実施形態の下部電極薄膜6,上部電極薄膜10と同様の材質で構成される。外部電極28,29の材質は、特に限定されず、CaRuOやSrRuOなどの導電性酸化物;CuやCu合金あるいはNiやNi合金等の卑金属;Pt、Ag、PdやAg−Pd合金などの貴金属;などで構成される。その厚みは、特に限定されないが、たとえば10〜1000nm程度とすればよい。保護層30の材質は、特に限定されないが、たとえばシリコン酸化膜、アルミニウム酸化膜などで構成される。
薄膜積層コンデンサ20は、基板4a上に、たとえばメタルマスクなどのマスクを施して1層目の内部電極薄膜24を形成した後、この内部電極薄膜24の上に誘電体薄膜8aを形成し、この誘電体薄膜8aの上に2層目の内部電極薄膜26を形成する。このような工程を複数回繰り返した後、基板4aとは反対側の最外部に配置される誘電体薄膜8aを保護膜30で被覆することにより、基板4a上に内部電極薄膜24,26と誘電体薄膜8とが交互に複数配置されたコンデンサ素体22が形成される。保護膜30で被覆することで、コンデンサ素体22の内部に対する大気中の水分の影響を小さくすることができる。そして、コンデンサ素体22の両端部に、ディッピングやスパッタ等によって、外部電極28,29を形成すると、奇数層目の内部電極薄膜24が一方の外部電極28と電気的に接続されて導通し、偶数層目の内部電極薄膜26が他方の外部電極29と電気的に接続されて導通し、薄膜積層コンデンサ20が得られる。
本実施形態では、製造コストを低下させる観点からは、アモルファス材料で構成された基板4aを用いることがより好ましい。
本実施形態で用いる誘電体薄膜8aは、薄くしても比較的高誘電率を与えることができ、しかも表面平滑性が良好なので、その積層数を20層以上、好ましくは50層以上とすることが可能である。このため、小型で比較的高容量を与えうる薄膜積層コンデンサ20を提供することができる。
以上のような本実施形態に係る薄膜コンデンサ2および薄膜積層コンデンサ20では、少なくとも−55℃〜+150℃の温度範囲における温度に対する誘電率の平均変化率(Δε)が、±500ppm/℃以内(基準温度25℃)であることが好ましく、より好ましくは±250ppm/℃以内である。
次に、本発明の実施の形態をより具体化した実施例を挙げ、本発明をさらに詳細に説明する。但し、本発明は、これらの実施例のみに限定されるものではない。
実施例1
下部電極薄膜となるCaRuOを[100]方位にエピタキシャル成長させたSrTiO単結晶基板((100)CaRuO//(100)SrTiO)を850℃に加熱した。次に、CaRuO下部電極薄膜の表面に、パルスレーザ蒸着法にて、SrBiTiTaO12(以下、SBTTとも言う)焼結体(この焼結体は、組成式:Bim−13m+3において、記号m=3、記号A=Sr,Biおよび記号B=Ti,Taとして表される)を原料に用いて、膜厚約200nmのSBTT薄膜(誘電体薄膜)を形成した。
このSBTT薄膜の結晶構造をX線回折(XRD)測定したところ、[001]方位に配向していること、すなわちSrTiO単結晶基板表面に対して垂直にc軸配向していることが確認できた。また、このSBTT薄膜の表面粗さ(Ra)を、JIS−B0601に準じて、AFM(原子間力顕微鏡、セイコーインスツルメンツ社製、SPI3800)で測定した。
次に、SBTT薄膜の表面に、0.1mmφのPt上部電極薄膜をスパッタリング法により形成し、薄膜コンデンサのサンプルを作製した。
得られたコンデンササンプルの電気特性(誘電率、tanδ、損失Q値、リーク電流、ショート率)および誘電率の温度特性を評価した。
誘電率(単位なし)は、コンデンササンプルに対し、デジタルLCRメータ(YHP社製4274A)を用いて、室温(25℃)、測定周波数100kHz(AC20mV)の条件で測定された静電容量と、コンデンササンプルの電極寸法および電極間距離とから算出した。
tanδは、上記静電容量を測定した条件と同一条件で測定し、これに伴って損失Q値を算出した。
リーク電流特性(単位はA/cm)は、電界強度50kV/cmで測定した。
ショート率(単位は%)は、20個の上部電極について測定を行い、そのうちショートしたもの割合を算出した。
誘電率の温度特性は、コンデンササンプルに対し、上記条件で誘電率を測定し、基準温度を25℃としたとき、−55〜+150℃の温度範囲内での温度に対する誘電率の平均変化率(Δε)を測定し、温度係数(ppm/℃)を算出した。
これらの結果を表1に示す。
比較例1
下部電極薄膜となるCaRuOを[110]方位にエピタキシャル成長させたSrTiO単結晶基板((110)CaRuO//(110)SrTiO)を用いた以外は、実施例1と同様にして、CaRuO下部電極薄膜の表面に膜厚約200nmのSBTT薄膜(誘電体薄膜)を形成した。このSBTT薄膜の結晶構造をX線回折(XRD)測定したところ、[118]方位に配向しており、SrTiO単結晶基板表面に対して垂直にc軸配向していないことを確認した。そして、実施例1と同様に、SBTT薄膜の表面粗さ(Ra)と、薄膜コンデンササンプルの電気特性および誘電率の温度特性とを評価した。結果を表1に示す。
比較例2
下部電極薄膜となるCaRuOを[111]方位にエピタキシャル成長させたSrTiO単結晶基板((111)CaRuO//(111)SrTiO)を用いた以外は、実施例1と同様にして、CaRuO下部電極薄膜の表面に膜厚約200nmのSBTT薄膜(誘電体薄膜)を形成した。このSBTT薄膜の結晶構造をX線回折(XRD)測定したところ、[104]方位に配向しており、SrTiO単結晶基板表面に対して垂直にc軸配向していないことを確認した。そして、実施例1と同様に、SBTT薄膜の表面粗さ(Ra)と、薄膜コンデンササンプルの電気特性および誘電率の温度特性とを評価した。結果を表1に示す。
Figure 0003856142
表1に示すように、実施例1で得られたビスマス層状化合物のc軸配向膜は、誘電率は劣るものの、リーク特性に優れていることが確認できた。これにより、より一層の薄膜化が期待でき、ひいては薄膜コンデンサとしての高容量化も期待できる。また、実施例1では、比較例1〜2で得られた他の配向方向よりも温度特性に優れることも確認できた。さらに、実施例1では、比較例1〜2と比較して表面平滑性に優れることから、積層構造作製に好適な薄膜材料であることも確認できた。すなわち、実施例1により、ビスマス層状化合物のc軸配向膜の有効性が確認できた。
実施例2
CaRuO下部電極薄膜の表面に膜厚約35nmのSBTT薄膜(誘電体薄膜)を形成した以外は、実施例1と同様にして、SBTT薄膜の表面粗さ(Ra)と、薄膜コンデンササンプルの電気特性(誘電率、tanδ、損失Q値、リーク電流、耐圧)および誘電率の温度特性とを評価した。結果を表2に示す。なお、耐圧(単位はkV/cm)は、リーク特性測定において、電圧を上昇させることにより測定した。
実施例3
CaRuO下部電極薄膜の表面に膜厚約50nmのSBTT薄膜(誘電体薄膜)を形成した以外は、実施例1と同様にして、SBTT薄膜の表面粗さ(Ra)と、薄膜コンデンササンプルの電気特性および誘電率の温度特性とを評価した。結果を表2に示す。
実施例4
CaRuO下部電極薄膜の表面に膜厚約100nmのSBTT薄膜(誘電体薄膜)を形成した以外は、実施例1と同様にして、SBTT薄膜の表面粗さ(Ra)と、薄膜コンデンササンプルの電気特性および誘電率の温度特性とを評価した。結果を表2に示す。
Figure 0003856142
表2に示すように、c軸配向膜にて膜厚を小さくした場合、リーク特性は若干悪くなるものの、表面粗さや誘電率は変化しないことが確認できた。
なお、文献1(Y.Sakashita,H.Segawa,K.Tominaga and M.Okada,J.Appl.Phys.73,7857(1993))では、c軸配向したPZT(Zr/Ti=1)薄膜の膜厚と、誘電率との関係が示されている。ここでは、PZT薄膜の膜厚が500nm、200nm、80nmと薄層化されるに従って、誘電率(@1kHz)が300、250、100と減少する結果が示されている。文献2(Y.Takeshima,K.Tanaka and Y.Sakabe,Jpn.J.Appl.Phys.39,5389(2000))では、a軸配向したBST(Ba:Sr=0.6:0.4)薄膜の膜厚と、誘電率との関係が示されている。ここでは、BST薄膜の膜厚が150nm、100nm、50nmと薄層化されるに従って、誘電率が1200、850、600と減少する結果が示されている。文献3(H.J.Cho and H.J.Kim,Appl.Phys.Lett.72,786(1998))では、a軸配向したBST(Ba:Sr=0.35:0.65)薄膜の膜厚と、誘電率との関係が示されている。ここでは、BST薄膜の膜厚が80nm、55nm、35nmと薄層化されるに従って、誘電率(@10kHz)が330、220、180と減少する結果が示されている。
また、実施例2における膜厚35nmにおいても、耐圧は1000kV/cm以上得られることも確認できた。したがって、本材料は薄膜コンデンサとして好適であるといえる。
さらに、表面平滑性に優れることから、積層構造作製に好適な薄膜材料であるといえる。
実施例5
パルスレーザ蒸着法による原料として、SrBi4−xTi3−xTa12(SBTT)焼結体(この焼結体は、組成式:Bim−13m+3において、記号m=3、記号A=Sr,Bi2−xおよび記号B=Ti3−x,Taとして表される。ここで、x=0.4、0.6、0.8、1.0、1.2と変化させた)を用い、膜厚約50nmのSBTT薄膜(誘電体薄膜)を形成した以外は、実施例1と同様にして、SBTT薄膜のキュリー点と、薄膜コンデンササンプルの電気特性(誘電率、tanδ、損失Q値)とを評価した。結果を表3に示す。なお、誘電体薄膜のキュリー点(単位は℃)は、誘電率の温度変化により求めた。
Figure 0003856142
Figure 0003856142
表3に示すように、SBTTのc軸配向膜にて組成xを大きくした場合、キュリー点が低下するとともに、室温(25℃)での誘電率が上昇する。組成xが約1でキュリー点が室温付近となり、室温での誘電率は最大となる。したがって、組成xが約1以上では、室温で常誘電相となるので、損失Q値は向上する。すなわち、高容量が必要なニーズには組成範囲1.0<x<1.2が適していることが確認できた。
実施例6
パルスレーザ蒸着法による原料として、希土類元素としてのLaが添加されたLaBi4−xTi12(LBT)焼結体(この焼結体は、組成式:Bim−13m+3において、記号m=3、記号A=Bi2−x,Laおよび記号B=Tiとして表される。ここで、x=0、0.4、0.6、0.8、1.0、1.2、1.4と変化させた)を用い、膜厚約50nmのLBT薄膜(誘電体薄膜)を形成した以外は、実施例1と同様にして、LBT薄膜のキュリー点と、薄膜コンデンササンプルの電気特性(誘電率、tanδ、損失Q値)とを評価した。結果を表4に示す。
Figure 0003856142
表4に示すように、LBTのc軸配向膜にて組成xを大きくした場合、キュリー点が低下するとともに、室温(25℃)での誘電率が上昇する。組成xが約1.2でキュリー点が室温付近となり、室温での誘電率は最大となる。したがって、組成xが約1.2以上では、室温で常誘電相となるので、損失Q値は向上する。すなわち、高容量が必要なニーズには組成範囲1.0<x<1.4が適していることが確認できた。
実施例7
まず、[100]方位に配向しているSrTiO単結晶基板(厚さ0.3mm)4a(図2参照。以下同様)を準備し、この基板4a上に所定パターンのメタルマスクを施し、パルスレーザー蒸着法にて、内部電極薄膜24としてのCaRuO製電極薄膜を膜厚100nmで形成した(パターン1)。
次に、パルスレーザー蒸着法にて、内部電極薄膜24を含む基板4aの全面に、誘電体薄膜8aとしてのSBTT薄膜を実施例1と同様にして膜厚100nmで形成した。このSBTT薄膜の結晶構造をX線回折(XRD)測定したところ、[001]方位に配向していること、すなわちc軸配向していることが確認できた。このSBTT薄膜の表面粗さ(Ra)を、実施例1と同様にして測定したところ、0.5nmであり、表面平滑性に優れていた。
次に、このSBTT薄膜上に所定パターンのメタルマスクを施し、パルスレーザー蒸着法にて、内部電極薄膜26としてのCaRuO製電極薄膜を膜厚100nmで形成した(パターン2)。
次に、パルスレーザー蒸着法にて、内部電極薄膜26を含む基板4aの全面に、再び、誘電体薄膜8aとしてのSBTT薄膜を実施例1と同様にして膜厚100nmで形成した。
これらの手順を繰り返してSBTT薄膜を20層積層させた。そして、最外部に配置される誘電体薄膜8aの表面をシリカで構成される保護層30で被覆してコンデンサ素体22を得た。
次に、コンデンサ素体22の両端部に、Agで構成される外部電極28,29を形成し、縦1mm×横0.5mm×厚さ0.4mmの直方体形状の薄膜積層コンデンサのサンプルを得た。
得られたコンデンササンプルの電気特性(誘電率、誘電損失、Q値、リーク電流、ショート率)を実施例1と同様に評価したところ、誘電率は250、tanδは0.01、損失Q値は100、リーク電流は1×10−7A/cmであり、良好な結果が得られた。また、コンデンササンプルの誘電率の温度特性を実施例1と同様に評価したところ、温度係数は190ppm/℃であった。
実施例8
実施例6と同様にしてコンデンササンプルを作製し、該コンデンササンプルの電気特性(リーク電流、ショート率)を評価した。結果を表5に示す。
Figure 0003856142
表5に示すように、LBTのc軸配向膜にて組成xを大きくすると、リーク電流が小さくなり、ショート率が低下する。すなわちリーク特性を向上させるためには組成範囲0.4<x<1.4が適していることが確認できた。
実施例9
本実施例では、実施例1で作製された薄膜コンデンサのサンプルを用いて、周波数特性および電圧特性を評価した。
周波数特性は、以下のようにして評価した。コンデンササンプルについて、室温(25℃)にて周波数を1kHzから1MHzまで変化させ、静電容量を測定し、誘電率を計算した結果を図3に示した。静電容量の測定にはLCRメータを用いた。図3に示すように、特定温度下での周波数を1MHzまで変化させても、誘電率の値が変化しないことが確認できた。すなわち周波数特性に優れていることが確認された。
電圧特性は、以下のようにして評価した。コンデンササンプルについて、特定の周波数(100kHz)下での測定電圧(印加電圧)を0.1V(電界強度5kV/cm)から5V(電界強度250kV/cm)まで変化させ、特定電圧下での静電容量を測定(測定温度は25℃)し、誘電率を計算した結果を図4に示した。静電容量の測定にはLCRメータを用いた。図4に示すように、特定周波数下での測定電圧を5Vまで変化させても、誘電率の値が変化しないことが確認できた。すなわち電圧特性に優れていることが確認された。
実施例10
単結晶シリコン(100)基板を、600°Cに加熱しながら、基板の表面に、パルスレーザ蒸着法にて、BiTi12(以下、BiTとも言う)焼結体(この焼結体は、組成式:Bim−13m+3において、記号m=3、記号A=Biおよび記号B=Tiとして表される)を原料に用いて、膜厚約50nmのBiT薄膜(高誘電率絶縁膜)を形成した。
このBiT薄膜の結晶構造を、実施例1と同様にしてX線回折(XRD)測定したところ、[001]方位に配向していること、すなわち単結晶シリコン基板表面に対して垂直にc軸配向していることが確認できた。また、このBiT薄膜の表面粗さ(Ra)を、実施例1と同様にして測定した。
また、このBiT薄膜から成る高誘電率絶縁膜について、実施例1と同様にして、電気特性(誘電率、tanδ、損失Q値、リーク電流、ショート率)および誘電率の温度特性を評価した。これらの結果を表4に示す。
Figure 0003856142
Figure 0003856142
実施例11
パルスレーザ蒸着法による原料として、希土類元素としてのLaが添加されたLaBi4−xTi12(LBT)焼結体(この焼結体は、組成式:Bim−13m+3において、記号m=3、記号A=Bi2−x,Laおよび記号B=Tiとして表される。ここで、x=0、0.2、0.4、0.6と変化させた)を用い、膜厚約50nmのLBT薄膜(高誘電率絶縁膜)を形成した以外は、実施例10と同様にして、高誘電率絶縁膜の誘電率およびリーク電流を求めた。結果を表7に示す。
Figure 0003856142
表7に示すように、LBT薄膜(高誘電率絶縁膜)に対して、希土類の含有割合が増大するほど、誘電率が増大し、リーク電流が減少することが確認できた。すなわち、本発明の高誘電率絶縁膜は、ゲート絶縁膜として適していることが確認できた。
実施例12
下部電極薄膜の表面に、パルスレーザ蒸着法にて、BaBiTi18(以下、B2BTとも言う)焼結体(この焼結体は、組成式:Bim−13m+3において、記号m=5、記号A=Ba,Biおよび記号B=Tiとして表される)を原料に用いて、膜厚約50nmのB2BT薄膜(高誘電率絶縁膜)を形成した。
このB2BT薄膜の結晶構造をX線回折(XRD)測定したところ、[001]方位に配向していること、すなわちSrTiO単結晶基板表面に対して垂直にc軸配向していることが確認できた。また、このB2BT薄膜の表面粗さ(Ra)を、実施例1と同様にして測定した。
また、このB2BT薄膜から成る高誘電率絶縁膜について、実施例1と同様にして、電気特性(誘電率、tanδ、損失Q値、リーク電流、ショート率)および誘電率の温度特性を評価した。これらの結果を表6に示す。
以上、本発明の実施形態および実施例について説明してきたが、本発明はこうした実施形態および実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々なる態様で実施し得ることは勿論である。
【図面の簡単な説明】
図1は本発明に係る薄膜コンデンサの一例を示す断面図、
図2は本発明に係る薄膜積層コンデンサの一例を示す断面図、
図3は実施例9のコンデンササンプルの周波数特性を表すグラフ、
図4は実施例9のコンデンササンプルの電圧特性を表すグラフである。

Claims (12)

  1. c軸が基板面に対して垂直に配向しているビスマス層状化合物を有する薄膜容量素子用組成物であって、
    該ビスマス層状化合物が、組成式:(Bi2+(Am−1 3m+12−、またはBim−1 3m+3で表され、前記組成式中の記号mが奇数、記号AがNa、K、Pb、Ba、Sr、CaおよびBiから選ばれる少なくとも1つの元素、記号BがFe、Co、Cr、Ga、Ti、Nb、Ta、Sb、V、MoおよびWから選ばれる少なくとも1つの元素であり、
    希土類元素(Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、YbおよびLuから選ばれる少なくとも1つの元素)をさらに有し、
    前記希土類元素をReとし、前記ビスマス層状化合物の組成式をBi m−1−x Re 3m+3 と表した場合において、前記xが、0.4〜1.8であることを特徴とする薄膜容量素子用組成物。
  2. 前記ビスマス層状化合物のc軸配向度が80%以上であることを特徴とする請求項1に記載の薄膜容量素子用組成物。
  3. −100℃以上100℃以下のキュリー温度を有する請求項1または2に記載の薄膜容量素子用組成物。
  4. 前記ビスマス層状化合物を構成する組成式中のmが、1,3,5,7のいずれかである請求項1〜のいずれかに記載の薄膜容量素子用組成物。
  5. 基板上に、下部電極、誘電体薄膜および上部電極が順次形成してある薄膜容量素子であって、
    前記誘電体薄膜が、薄膜容量素子用組成物で構成してあり、
    該薄膜容量素子用組成物が、c軸が基板面に対して垂直に配向しているビスマス層状化合物を有し、
    該ビスマス層状化合物が、組成式:(Bi2+(Am−1 3m+12−、またはBim−1 3m+3で表され、前記組成式中の記号mが奇数、記号AがNa、K、Pb、Ba、Sr、CaおよびBiから選ばれる少なくとも1つの元素、記号BがFe、Co、Cr、Ga、Ti、Nb、Ta、Sb、V、MoおよびWから選ばれる少なくとも1つの元素であり、
    前記薄膜容量素子用組成物が、希土類元素(Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、YbおよびLuから選ばれる少なくとも1つの元素)をさらに有し、
    前記希土類元素をReとし、前記ビスマス層状化合物の組成式をBi m−1−x Re 3m+3 と表した場合において、前記xが、0.4〜1.8であることを特徴とする薄膜容量素子。
  6. 前記ビスマス層状化合物のc軸配向度が80%以上であることを特徴とする請求項に記載の薄膜容量素子。
  7. 前記薄膜容量素子用組成物が、−100℃以上100℃以下のキュリー温度を有する請求項5または6に記載の薄膜容量素子。
  8. 前記基板がアモルファス材料で構成されている請求項5〜7のいずれかに記載の薄膜容量素子。
  9. 前記誘電体薄膜の厚さが、5〜1000nmである請求項5〜8のいずれかに記載の薄膜容量素子。
  10. 前記ビスマス層状化合物を構成する組成式中のmが、1,3,5,7のいずれかである請求項5〜9のいずれかに記載の薄膜容量素子。
  11. 前記下部電極が、[100]方位に前記基板上にエピタキシャル成長により形成してある請求項5〜10のいずれかに記載の薄膜容量素子。
  12. 基板上に、誘電体薄膜と内部電極薄膜とが交互に複数積層してある薄膜積層コンデンサであって、
    前記誘電体薄膜が、薄膜容量素子用組成物で構成してあり、
    該薄膜容量素子用組成物が、c軸が基板面に対して垂直に配向しているビスマス層状化合物を有し、
    前記ビスマス層状化合物が、組成式:(Bi2+(Am−1 3m+12−、またはBim−1 3m+3で表され、前記組成式中の記号mが奇数、記号AがNa、K、Pb、Ba、Sr、CaおよびBiから選ばれる少なくとも1つの元素、記号BがFe、Co、Cr、Ga、Ti、Nb、Ta、Sb、V、MoおよびWから選ばれる少なくとも1つの元素であり、
    前記薄膜容量素子用組成物が、希土類元素(Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、YbおよびLuから選ばれる少なくとも1つの元素)をさらに有し、
    前記希土類元素をReとし、前記ビスマス層状化合物の組成式をBi m−1−x Re 3m+3 と表した場合において、前記xが、0.4〜1.8であることを特徴とする薄膜積層コンデンサ。
JP2003525866A 2001-08-28 2002-08-26 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子および薄膜積層コンデンサ Expired - Lifetime JP3856142B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2001257481 2001-08-28
JP2001257481 2001-08-28
JP2002055734 2002-03-01
JP2002055734 2002-03-01
PCT/JP2002/008573 WO2003021615A1 (en) 2001-08-28 2002-08-26 Thin film capacity element-use composition, high-permittivity insulation film, thin film capacity element and thin film multilayer capacitor

Publications (2)

Publication Number Publication Date
JPWO2003021615A1 JPWO2003021615A1 (ja) 2004-12-24
JP3856142B2 true JP3856142B2 (ja) 2006-12-13

Family

ID=26621103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003525866A Expired - Lifetime JP3856142B2 (ja) 2001-08-28 2002-08-26 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子および薄膜積層コンデンサ

Country Status (6)

Country Link
US (1) US7145198B2 (ja)
EP (1) EP1431988A4 (ja)
JP (1) JP3856142B2 (ja)
KR (2) KR20040034671A (ja)
CN (1) CN100431066C (ja)
WO (1) WO2003021615A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165370A (ja) * 2002-11-12 2004-06-10 Tdk Corp 電源ノイズ低減用薄膜コンデンサ
TWI261273B (en) * 2004-04-26 2006-09-01 Tdk Corp Composition for thin film capacitive device, insulating film with high dielectric constant, thin film capacitive device, thin-film laminated capacitor and process for producing thin film capacitive device
JP4600687B2 (ja) * 2007-03-29 2010-12-15 Tdk株式会社 電子部品およびその製造方法
US8179025B1 (en) 2008-02-29 2012-05-15 University Of Maryland College Park Lead-free piezoceramic materials
KR20140083509A (ko) * 2012-12-26 2014-07-04 삼성전기주식회사 유전체 조성물 및 이를 유전체층으로 포함하는 적층 세라믹 커패시터
JP2016060647A (ja) * 2014-09-12 2016-04-25 エプコス アクチエンゲゼルシャフトEpcos Ag 誘電体組成物、誘電体素子、電子部品および積層電子部品
US20160293334A1 (en) * 2015-03-31 2016-10-06 Tdk Corporation Thin film capacitor
CN106328376A (zh) * 2015-07-03 2017-01-11 华硕电脑股份有限公司 电容器的制造方法
CN105036735A (zh) * 2015-08-24 2015-11-11 陕西科技大学 一种z7r型多层陶瓷电容器介质材料及其制备方法
JP7238771B2 (ja) 2017-05-31 2023-03-14 Tdk株式会社 薄膜コンデンサ及び薄膜コンデンサの製造方法
KR102527062B1 (ko) * 2017-09-21 2023-05-02 다이요 유덴 가부시키가이샤 세라믹 전자 부품 및 그 제조 방법
JP2022142214A (ja) 2021-03-16 2022-09-30 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2022142213A (ja) * 2021-03-16 2022-09-30 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56144523A (en) 1980-04-11 1981-11-10 Tdk Electronics Co Ltd Method of manufacturing laminated capacitor
JPH0682783B2 (ja) * 1985-03-29 1994-10-19 三菱電機株式会社 容量およびその製造方法
JP3351856B2 (ja) * 1992-04-20 2002-12-03 テキサス インスツルメンツ インコーポレイテツド 構造体およびコンデンサの製造方法
JPH05335173A (ja) 1992-05-28 1993-12-17 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JPH05335174A (ja) 1992-05-28 1993-12-17 Murata Mfg Co Ltd 積層セラミック電子部品
US6537830B1 (en) * 1992-10-23 2003-03-25 Symetrix Corporation Method of making ferroelectric FET with polycrystalline crystallographically oriented ferroelectric material
US5828080A (en) 1994-08-17 1998-10-27 Tdk Corporation Oxide thin film, electronic device substrate and electronic device
JP3363301B2 (ja) 1995-03-08 2003-01-08 シャープ株式会社 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
JPH08253324A (ja) 1995-03-10 1996-10-01 Sumitomo Metal Mining Co Ltd 強誘電体薄膜構成体
JP3310881B2 (ja) 1995-08-04 2002-08-05 ティーディーケイ株式会社 積層薄膜、電子デバイス用基板、電子デバイスおよび積層薄膜の製造方法
JP3137880B2 (ja) 1995-08-25 2001-02-26 ティーディーケイ株式会社 強誘電体薄膜、電子デバイスおよび強誘電体薄膜の製造方法
JP3435966B2 (ja) * 1996-03-13 2003-08-11 株式会社日立製作所 強誘電体素子とその製造方法
JP3193302B2 (ja) * 1996-06-26 2001-07-30 ティーディーケイ株式会社 膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法
US5985404A (en) 1996-08-28 1999-11-16 Tdk Corporation Recording medium, method of making, and information processing apparatus
JP4032189B2 (ja) 1996-10-06 2008-01-16 ソニー株式会社 層状結晶構造酸化物の製造方法
JPH10200059A (ja) * 1997-01-10 1998-07-31 Sharp Corp 強誘電体薄膜素子及びその製造方法
JPH10194894A (ja) 1997-01-13 1998-07-28 Sony Corp Bi系層状構造ペロブスカイト型強誘電体膜の製造方法
KR19980080718A (ko) 1997-03-27 1998-11-25 이데이노부유끼 층상 결정 구조 산화물, 그의 제조 방법 및 그를 사용한 메모리소자
JPH10298739A (ja) * 1997-04-26 1998-11-10 Mikuni:Kk ビスマス層状構造強誘電体薄膜の作成方法
JP3975518B2 (ja) 1997-08-21 2007-09-12 株式会社豊田中央研究所 圧電セラミックス
JPH11214245A (ja) 1998-01-23 1999-08-06 Murata Mfg Co Ltd 薄膜積層コンデンサおよびその製造方法
JP4228437B2 (ja) 1998-10-21 2009-02-25 株式会社村田製作所 薄膜積層コンデンサおよびその製造方法
US6194754B1 (en) * 1999-03-05 2001-02-27 Telcordia Technologies, Inc. Amorphous barrier layer in a ferroelectric memory cell
JP2001144263A (ja) * 1999-11-11 2001-05-25 Tokyo Ohka Kogyo Co Ltd 誘電体素子および誘電体素子の製造方法

Also Published As

Publication number Publication date
EP1431988A1 (en) 2004-06-23
US7145198B2 (en) 2006-12-05
CN100431066C (zh) 2008-11-05
US20040217445A1 (en) 2004-11-04
WO2003021615A1 (en) 2003-03-13
EP1431988A4 (en) 2008-10-22
KR20060135077A (ko) 2006-12-28
JPWO2003021615A1 (ja) 2004-12-24
KR20040034671A (ko) 2004-04-28
CN1578994A (zh) 2005-02-09

Similar Documents

Publication Publication Date Title
JP4108602B2 (ja) 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子および薄膜積層コンデンサ
JP4623005B2 (ja) 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子、薄膜積層コンデンサおよび薄膜容量素子の製造方法
JP4561629B2 (ja) 薄膜積層コンデンサ
US7319081B2 (en) Thin film capacity element composition, high-permittivity insulation film, thin film capacity element, thin film multilayer capacitor, electronic circuit and electronic apparatus
JP4706479B2 (ja) 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子、薄膜積層コンデンサおよび薄膜容量素子の製造方法
JP3856142B2 (ja) 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子および薄膜積層コンデンサ
JP4529902B2 (ja) 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子、薄膜積層コンデンサおよび薄膜容量素子の製造方法
JP2004165596A (ja) 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子、薄膜積層コンデンサ、電子回路および電子機器
JP4088477B2 (ja) 薄膜容量素子および薄膜積層コンデンサ
JP2004165370A (ja) 電源ノイズ低減用薄膜コンデンサ
JP2004165372A (ja) コンデンサ複合回路素子およびicカード

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060822

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20060905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060905

R150 Certificate of patent or registration of utility model

Ref document number: 3856142

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060905

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 7

EXPY Cancellation because of completion of term