WO2004061881A1 - 薄膜コンデンサおよびその製造方法 - Google Patents

薄膜コンデンサおよびその製造方法 Download PDF

Info

Publication number
WO2004061881A1
WO2004061881A1 PCT/JP2003/016654 JP0316654W WO2004061881A1 WO 2004061881 A1 WO2004061881 A1 WO 2004061881A1 JP 0316654 W JP0316654 W JP 0316654W WO 2004061881 A1 WO2004061881 A1 WO 2004061881A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
electrode
dielectric
film capacitor
capacitor according
Prior art date
Application number
PCT/JP2003/016654
Other languages
English (en)
French (fr)
Inventor
Yukio Sakashita
Kyung-Ku Choi
Original Assignee
Tdk Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk Corporation filed Critical Tdk Corporation
Priority to EP03768193A priority Critical patent/EP1577912A1/en
Priority to AU2003292773A priority patent/AU2003292773A1/en
Priority to JP2004564514A priority patent/JPWO2004061881A1/ja
Publication of WO2004061881A1 publication Critical patent/WO2004061881A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/10Metal-oxide dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/32Wound capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016Thin-film circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Definitions

  • the present invention relates to a thin film capacitor and a method for manufacturing the same, and more particularly, to a small-sized thin film capacitor having a large capacity and excellent dielectric properties, and a method for manufacturing the same.
  • Conventional technology relates to a thin film capacitor and a method for manufacturing the same, and more particularly, to a small-sized thin film capacitor having a large capacity and excellent dielectric properties, and a method for manufacturing the same.
  • LSI Large Scale Integrated circuit
  • CPU Central Processing Unit
  • a decoupling capacitor is connected between the L S I power supply terminals. If a decoupling capacitor is connected between the power supply terminals of LSI, the impedance of the power supply wiring will be reduced, and the voltage drop due to power supply noise can be effectively suppressed.
  • the impedance required for power supply wiring is proportional to the operating voltage of the LSI and inversely proportional to the degree of integration, switching current, and operating frequency of the LSI. Therefore, the impedance required for power supply wiring is very small in recent LSIs with high integration, low operating voltage, and high operating frequency.
  • a thin film capacitor smaller than an electrolytic capacitor or a multilayer ceramic capacitor In order to make the wiring connecting the power supply terminal of the LSI and the decoupling capacitor shorter, it is preferable to use a thin film capacitor smaller than an electrolytic capacitor or a multilayer ceramic capacitor.
  • the Japanese patent publication No. 2 0 0 1 1 5 3 8 No. 2 as a material for the dielectric, PZT, PLZT, (B a , S r) T i 0 3 (BST), T a 2 ⁇ It discloses a small-sized, large-capacity thin-film capacitor using 5 or the like.
  • the thin film capacitor formed by these materials has a disadvantage that the temperature characteristics are inferior.
  • the dielectric constant of BST has a temperature dependence of 100 to 140 ppmZ ° C
  • BST when BST is used as a dielectric material,
  • the capacitance at 0 ° C changes by 16 to 124% compared to the capacitance at 20 ° C. Therefore, a thin film capacitor formed using BST can be used as a decoupling capacitor for LSIs with a high operating frequency where the ambient temperature often reaches 80 ° C or more due to heat generated by power consumption. Is not appropriate.
  • the thickness of the dielectric thin film formed by these materials is reduced, not only does the dielectric constant decrease, but also, for example, when an electric field of 0.10 kV / cm is applied, the dielectric thin film becomes static. There is a problem that the capacitance is greatly reduced. If these materials are used as a dielectric material for a thin film capacitor, it is impossible to obtain a small and large capacity thin film capacitor. Have difficulty.
  • the dielectric thin film formed by these materials has low surface smoothness, there is a problem that if the thickness is reduced, insulation failure or the like is likely to occur.
  • Bismuth layered compounds have anisotropic crystal structure and basically exhibit ferroelectric properties.However, in certain orientation axis directions, ferroelectric properties are small, and as paraelectric substances. It is known to exhibit the properties of
  • the properties of the bismuth layered compound as a ferroelectric substance are not preferable when the bismuth layered compound is used as a dielectric of a thin film capacitor, because it causes a change in the dielectric constant. It is preferable that the property is sufficiently exhibited.
  • the bismuth layered compound has a small ferroelectric property, and has a dielectric layer in which the bismuth layered compound is oriented in the direction of the orientation axis showing the property as a paraelectric substance.
  • the object of the present invention is to provide a first electrode structure, a second electrode structure, and a dielectric material including a bismuth layered compound provided between the first electrode structure and the second electrode structure.
  • Body surface thin film, and that the surface of the first electrode structure in contact with the dielectric thin film is oriented in the [001] direction. Achieved by the characteristic thin film capacitor.
  • the [001] orientation refers to the [001] orientation in cubic, tetragonal, monoclinic, and orthorhombic.
  • the surface of the first electrode structure in contact with the dielectric thin film is oriented in the [001] direction
  • the [001] direction of the bismuth layered compound contained in the dielectric thin film is oriented.
  • Orientation, that is, c-axis orientation can be increased, and the c-axis of the bismuth layered compound can be oriented perpendicular to the first electrode structure and the second electrode structure.
  • the direction of the electric field substantially coincides with the c-axis of the bismuth layered compound. Therefore, it is possible to suppress the properties of the dielectric material and sufficiently exhibit the properties as a paraelectric substance.
  • the dielectric thin film containing the bismuth layered compound with improved c-axis orientation has high insulation properties, the dielectric layer can be made thinner, and thus the thin film capacitor can be made even smaller. Will be possible.
  • the thin film capacitor according to the present invention provides a first electrode structure having a surface oriented in the [001] direction, and a dielectric containing a bismuth layered compound on the surface of the first electrode structure. It is manufactured by forming a thin film and forming a second electrode structure on the dielectric thin film.
  • the first electrode structure includes an electrode thin film constituting a lower electrode of the thin film capacitor, and the surface of the electrode thin film on the side of the dielectric thin film is oriented in the [001] direction. I have.
  • the entire surface of the electrode thin film on the dielectric thin film side be oriented in the [001] direction.
  • the portion in contact with the dielectric thin film is substantially [0 0 1] It is only necessary to be oriented in the direction.
  • the first electrode structure may be composed of only the electrode thin film.
  • the first electrode structure includes a support substrate and an electrode thin film provided on the support substrate and having a surface oriented in the [001] direction. Contains.
  • the material for forming the supporting substrate is not particularly limited, and includes silicon single crystal, SiGe single crystal, GaAs single crystal, InP single crystal, SrTiO3 single crystal, M g O single crystal, L a A 1 O 3 single crystal, Z r O 2 single crystal, Mg A 1 2 0 4 single crystal, N d G a 0 3 single crystal, N d A 1 0 3 single crystal, L such as by a G a O 3 single crystal, it is possible to form the support substrate. Of these, silicon single crystals are most preferred because of their low cost.
  • the thickness of the support substrate is not particularly limited as long as the mechanical strength of the entire thin-film capacitor can be ensured, and is set to, for example, about 100 to 100 ⁇ m.
  • the surface of the support substrate is oriented in the [001] direction.
  • the thin-film capacitor has a buffer layer having a surface oriented in the [001] direction on a support substrate.
  • the buffer layer serves as a barrier layer for preventing the reaction between the support substrate and the electrode thin film of the first electrode structure, and also serves as a base for orienting the surface of the electrode thin film in the [01] direction. Plays a role.
  • the material for forming the buffer layer is such that the surface thereof is oriented in the [001] direction when formed on a supporting substrate whose surface is oriented in the [001] direction. , But not limited to, Z r
  • R e 0 2, R e 0 2, R e O 2 - Z r O 2 (R e said tri um (Y) or a rare earth element), Mg A l ⁇ 4, y - A 1 2 O 3, S r T i such as by ⁇ 3, L a a 1 o 3 , it is possible to form the buffer layer.
  • the buffer layer it is preferable to select a material having excellent lattice matching with the support substrate and a thermal expansion coefficient between the support substrate and the dielectric thin film from these materials to form the buffer layer.
  • the buffer layer may have a single-layer structure or a multilayer structure.
  • the thickness of the buffer layer is not particularly limited as long as the function as a barrier layer for preventing the reaction between the supporting substrate and the electrode thin film of the first electrode structure can be ensured.For example, 1 to 1 000 nm Set to about.
  • an electrode thin film is formed on the buffer layer.
  • the electrode thin film can be formed on the surface of the support substrate without providing the buffer layer.
  • the electrode thin film of the first electrode structure functions as one electrode of the thin-film capacitor, and the bismuth layer compound contained in the dielectric thin film is oriented in the [001] direction, that is, the c-axis. Functions as a base for orientation in the direction.
  • the surface of the electrode thin film of the first electrode structure needs to be oriented in the [001] direction.
  • the material for forming the electrode thin film of the first electrode structure has a surface
  • the support substrate or the buffer layer it is preferable to select a material having excellent lattice matching with the support substrate or the buffer layer from these materials to form the electrode thin film of the first electrode structure.
  • the thickness of the electrode thin film of the first electrode structure is not particularly limited as long as it can function as one electrode of the thin-film capacitor.For example, the thickness of the electrode thin film is about 100 nm. Is set.
  • the dielectric thin film contains a bismuth layered compound. In the present invention, the dielectric thin film containing the bismuth layered compound may contain unavoidable impurities.
  • the bismuth layer compound stoichiometric composition formula: (B i 2 0 2) 2+ ⁇ A m ⁇ x B m O Zm + 1) 2 -, or, B i 2 i _e m o It has a composition represented by 3m + 3 .
  • the symbol in in the stoichiometric composition formula is a positive integer
  • the symbol A is sodium (Na), potassium (K), lead (Pb), barium (Ba;)
  • It is at least one element selected from the group consisting of strontium (Sr), calcium (Ca) and bismuth (Bi)
  • symbol 5 is iron (Fe), cobalt (Co), chromium ( C r), gallium (G a), titanium (T i), niobium (N b), tantalum (T a), Rychimon (S b), manganese (Mn), vanadium (V;), molybdenum ( At least one element selected from the group consisting of Mo) and tungsten (W).
  • the bismuth layered compound is composed of a layered perovskite layer 1 in which (in_ l) perovskite lattices composed of AHO31a are connected, and (B i 2 ⁇ 2 ) 2 + layer 2 has a layered structure alternately stacked.
  • the number of stacked layers of the layered perovskite layer 1 and (B i 2 0 2 ) 2 + layer 2 is not particularly limited, and at least a pair of (B i 2 ⁇ 2 ) 2 + layer 2 and It is sufficient to have one layered perovskite layer 1 sandwiched.
  • the bismuth layered compound contained in the dielectric thin film is oriented in the [01] direction, that is, in the c-axis direction of the bismuth layered compound.
  • the c-axis of the bismuth layer compound a pair of (B i 2 0 2) 2 + layer 2 direction connecting to each other, ie, a [0 0 1] direction.
  • the bismuth layered compound contained in the dielectric film of the thin film capacitor is oriented in the [001] direction, that is, in the c-axis direction, It is oriented substantially perpendicular to the first electrode structure and the second electrode structure. Therefore, when a voltage is applied to the first electrode structure and the second electrode structure, the direction of the electric field substantially coincides with the C-axis of the bismuth layered compound contained in the dielectric thin film.
  • a bismuth layered compound having excellent properties as a capacitor material is used to form a dielectric thin film.
  • the bismuth layered compound used for forming the dielectric thin film is not particularly limited, but the bismuth layered compound having excellent properties as a capacitor material is used for forming the dielectric thin film.
  • used in order, in the above-described stoichiometric composition formula, in the bismuth scan layered compound even, in particular, 4 stoichiometry formula: (B i 2 0 2) 2 + (a 3 B 4 0 13) 2 -, or bis mass layered compound represented by B i 2 4 3 4 Oi 5 excellent properties as a capacitor material, is preferably used.
  • the degree of orientation of the [00 1] orientation of the bismuth layered compound contained in the dielectric thin film that is, the c-axis orientation degree _ is not necessarily 100%, and the c-axis orientation degree is not necessarily 100%. What is necessary is just 80% or more.
  • the c-axis orientation is preferably 90%, and more preferably 95% or more.
  • the c-axis orientation degree F of the bismuth layered compound is defined by the following equation (1).
  • P is, c-axis orientation ratio of the bismuth layer compound calculated using the X-ray diffraction intensity, i.e., a bismuth layer
  • the sum of the reflection intensity from the (0 0 J) plane of the compound / (0 0 1) / (0 0 i) and the reflection intensity from each crystal plane hk 1 and (hk 1) of the bismuth layered compound The ratio to the total ⁇ / ⁇ hk 1) ( ⁇ / (0 0 1) / ⁇ I (hk 1) ⁇ ).
  • h, k, and 1 can each take any integer value of 0 or more.
  • the thickness of the dielectric layer of the thin film capacitor according to the present invention is set to, for example, 100 nm or less, it is possible to obtain a thin film capacitor having a relatively high dielectric constant and a low loss (ta ⁇ ). This makes it possible to obtain a thin-film capacitor that has excellent leakage characteristics, improved withstand voltage, excellent temperature characteristics of dielectric constant, and excellent surface smoothness.
  • bismuth scan layered compound contained in the dielectric thin film stoichiometry formula: C a x S r - a composition represented by x) B i 4 T i 4 0 i 5 Yes are doing. Where 0 ⁇ 1.
  • a bismuth layered compound having such a composition is used, a dielectric thin film having a relatively large dielectric constant can be obtained, and its temperature characteristics are further improved.
  • a part of the element represented by the symbol A or ⁇ in the stoichiometric composition formula of the bismuth layered compound contained in the dielectric thin film includes scandium (S c), yttrium (Y), and lanthanum.
  • L a cerium (C e) s praseodymium (P r), neodymium (N d), promethium (Pm), Samarium (Sm), Eupium Pium (Eu), Gadolinium (Gd), Tenorebium (Tb), Dysprosium (Dy), Holmium (Ho), Elbium (Er), Thulium (Tm ), Ytterbium (Yb) and lutetium (Lu) are preferably substituted by at least one element e (yttrium (Y) or a rare earth element).
  • the Curie temperature (the phase transition temperature from a strong dielectric to a paraelectric) of the dielectric thin film is preferably set to 10 ° C or more. The temperature can be kept at 100 ° C. or less, more preferably ⁇ 50 ° C. or more and 50 ° C. or less.
  • the dielectric constant of the dielectric thin film is improved.
  • the kill temperature can be measured by DSC (differential scanning calorimetry) or the like.
  • the dielectric thin film of the thin film capacitor according to the present invention has excellent leak characteristics, a part of the element represented by the symbol A or in the stoichiometric composition formula of the bismuth layered compound is replaced with the element? E. In this case, the substitution is preferably performed, because the leakage characteristics of the dielectric thin film can be further improved.
  • the body thin film preferably has a leakage current measured at an electric field strength of 50 kVZcm, 1 X 1 0 _ 7 A / cm 2 or less, more preferably, can be suppressed to 5 X 1 0- 8 A / C m 2 or less, moreover, the short rate, preferably 1 0% or less, more Preferably, it can be 5% or less, but when a part of the element represented by the symbol ⁇ or 5 in the stoichiometric composition formula of the bismuth layered compound is replaced by the element?
  • the leakage current when measured under the same conditions preferably, 5 X 1 0 8 a / cm 2 or less, more preferably, can be in 1 X 1 0- 8 AZ cm 2 or less, the short rate Is preferably 5% or less, more preferably 3% or less.
  • the dielectric thin film is formed by vacuum deposition, sputtering, pulsed laser deposition (PLD), metal-organic chemical vapor deposition (MOCVD), and Method (metal-organic decomposition: MOD) ⁇ It can be formed by various thin film forming methods such as liquid phase method (CSD method) such as Zonore and Genole methods.
  • CSD method liquid phase method
  • the dielectric thin film containing the bismuth layered compound is placed on the surface of the first electrode structure.
  • the bismuth layered compound is oriented in the most thermodynamically stable direction, and oriented in the [001] direction, that is, in the c-axis direction.
  • the thin film capacitor includes a second electrode structure functioning as the other electrode of the thin film capacitor on the dielectric thin film.
  • the material for forming the second electrode structure is not particularly limited as long as it has conductivity, and the second electrode structure is made of the same material as the electrode thin film of the first electrode structure. A structure can be formed.
  • the second electrode structure does not need to consider lattice matching, and can be formed at room temperature. Therefore, base metals such as iron (Fe) and nickel (Ni) and WS Using alloys such as i and Mo Si, A second electrode structure can also be formed.
  • the thickness of the second electrode structure is not particularly limited as long as it can function as the other electrode of the thin film capacitor.
  • It can be set to about 10 to lOOOOOnm.
  • the object of the present invention also includes a plurality of electrode thin films each having a surface oriented in the [001] direction, and a plurality of dielectric thin films containing a bismuth layered compound, wherein the electrode thin film and the dielectric thin film Are alternately stacked on the thin film capacitor.
  • even-numbered electrode thin films are short-circuited to each other, and odd-numbered electrode thin films are short-circuited to each other.
  • the object of the present invention is also to provide a first electrode structure having a surface oriented in the [001] direction, wherein the surface of the first electrode structure has a dielectric containing a bismuth layered compound.
  • a thin film capacitor is formed by forming a body thin film and a second electrode structure is formed on the dielectric thin film.
  • a support substrate having a surface oriented in the [001] direction is prepared, a buffer layer is formed on the surface of the support substrate, and an electrode is formed on the surface of the buffer layer. It is configured to prepare the first electrode structure by forming a thin film.
  • the buffer layer is formed on the surface of the support substrate by an epitaxial growth method.
  • the electrode thin film is formed on the surface of the buffer layer by an epitaxy growth method, and the surface of the electrode thin film is oriented in the [001] direction. ing.
  • a dielectric thin film including a bismuth layered compound is formed on the surface of the first electrode structure by forming a dielectric thin film on the surface of the electrode thin film. To It is configured.
  • a dielectric thin film containing a bismuth layered compound is formed on the surface of the first electrode structure by MOCVD.
  • the object of the present invention also provides a support substrate made of single-crystal silicon whose surface is oriented in the [001] direction, and a buffer layer is epitaxially grown on the surface of the support substrate.
  • a lower electrode thin film is epitaxially grown on the surface of the buffer layer, a dielectric thin film containing a bismuth layered compound is formed on the surface of the electrode thin film, and an upper electrode thin film is formed on the dielectric thin film. This is achieved by a method of manufacturing a thin film capacitor.
  • a raw material gas even without least C a (CHH 1 9 0 2 ) 2 (C 8 H 2 3 N 5) 2, B i (CH 3) 3 and T i (O -i-C 3 H 7 ) 4 is used to form a dielectric thin film containing a bismuth layer compound on the surface of the electrode thin film by MOCVD.
  • FIG. 1 is a diagram schematically showing the structure of a bismuth layered compound.
  • FIG. 2 is a schematic sectional view of a thin film capacitor according to a preferred embodiment of the present invention.
  • FIG. 3 is a schematic cross-sectional view showing an arrangement example when a thin film capacitor according to a preferred embodiment of the present invention is used as a decoupling capacitor. is there.
  • FIG. 4 is a schematic sectional view of a thin film capacitor according to another preferred embodiment of the present invention. DESCRIPTION OF THE PREFERRED EMBODIMENTS OF THE INVENTION
  • FIG. 2 is a schematic sectional view of a thin film capacitor according to a preferred embodiment of the present invention.
  • the thin film capacitor 20 As shown in FIG. 2, the thin film capacitor 20 according to the present embodiment is provided with a lower electrode structure 22, an upper electrode thin film 24, and between the lower electrode structure 22 and the upper electrode thin film 24. And a dielectric thin film 26.
  • the lower electrode structure 22 includes a support substrate 30 whose surface 30a is oriented in the [001] direction, and a buffer layer 32 provided on the surface 30a of the support substrate 30. And a lower electrode thin film 34 provided on the surface 32 a of the buffer layer 32, and the surface 34 a of the lower electrode thin film 34 is in contact with the dielectric thin film 26.
  • the support substrate 30 has a function of ensuring the mechanical strength of the entire thin film capacitor 20 and also functions as a base for orienting the surface 32 a of the buffer layer 32 in the [01] direction. .
  • the support substrate 30 is formed of, for example, a silicon single crystal so as to have a thickness of about 10 to 1000 ⁇ m.
  • the buffer layer 32 serves as a barrier layer for preventing the reaction between the support substrate 30 and the lower electrode thin film 34 and also orients the surface of the lower electrode thin film 34 in the [001] direction. It plays a role as a foundation for the project.
  • Roh Ffa layer 3 2 eg, Z R_ ⁇ 2, R E_ ⁇ 2, R e O 2 - Z r 0 2 (R e said tri um (Y) or a rare earth element), M g A 1 0 4 , formed by y— ⁇ 1 2 0 3 , S r T i ⁇ 3 , L a A l ⁇ 3 I have.
  • a buffer layer 32 is formed by selecting a material having excellent lattice matching with the support substrate 30 and having a coefficient of thermal expansion between the support substrate and the dielectric thin film 26 from these materials. You.
  • the buffer layer 32 has a thickness of, for example, about 1 to 100 nm.
  • the lower electrode thin film 34 functions as one electrode of the thin film capacitor 20, and functions to convert the bismuth layered compound contained in the dielectric thin film 26 in the [001] direction, that is, the c-axis direction. It functions as a base for orientation in the direction.
  • the surface of the lower electrode thin film 34 needs to be oriented in the [01] direction.
  • the lower electrode thin film 34 is made of, for example, platinum (Pt), ruthenium (Ru), rhodium (Rh), palladium (Pd), iridium (Ir), gold (Au) ⁇ silver (Ag) , copper (C u), nickel (N i) metals such as and of these metals, an alloy containing as a main component one metal at least, S r R U_ ⁇ 3, C a R u 0 3 , S r V0 3, S r C r 0 3, S r C o 0 3, L a N i 0 3, N b doped S r T i 0 3 conductive oxide having a pair Robusukai bets structures such as and mixtures thereof, the like superconductors having a superconducting Shirubesei bismuth layer structure, such as B i 2 S r 2 C u 0 6, that are formed.
  • a material having excellent lattice matching with the buffer layer 32 is selected from these, and the lower electrode thin film 34 is formed.
  • the buffer layer 32 needs to be formed of a material having excellent lattice matching with the support substrate 30 and the lower electrode thin film 34.
  • the buffer layer 32 is formed of silicon single crystal and platinum (Pt).
  • Z r 0 2 was excellent in lattice matching with P t)
  • R e O have R E_ ⁇ 2 - Z r 0 2 (R e is I Tsu tri um (Y) or a rare earth element), Mg O, Mg It is formed by a A l 2 0 4 Is preferred.
  • the lower electrode thin film 34 has, for example, a thickness of about 100 to 100 nm.
  • the dielectric thin film 26 is formed of a dielectric material containing a bismuth layered compound.
  • Bismuth layer compound (B i 2 0 2) 2 + (A m _ 1 B m O Z m + 1) 2 -, or, B i 2 _A m - i It has the composition represented by 3.
  • the symbol in the stoichiometric composition formula is a positive integer
  • the symbol ⁇ is sodium (Na), potassium (K), lead (Pb), norm (Ba)
  • It is at least one element selected from the group consisting of trontium (S r), calcium (C a) and bismuth (B i)
  • the symbol ⁇ represents iron (Fe;), cobalt (C o), Chromium (Cr), gallium (Ga), titanium (Ti), eob (Nb), tantalum (Ta), antimony (Sb), manganese (Mn), vanadium (V), molybdenum ( At least one element selected from the group consisting of Mo) and tungsten (W).
  • the symbol ⁇ 4 and ⁇ ⁇ ⁇ or B are composed of two or more elements, their ratio is arbitrary.
  • the thickness of the dielectric film 2 6 laminated layered Bae Robusukai coat layer 1 (B i 2 0 2) 2 + layer 2 shown in Contact and Figure 1 the number of in stoichiometric composition formula described above Determined by a number.
  • the lattice constant in the c-axis direction of the bismuth layered compound is about 4 nm.
  • each lattice has two layered perovskite layers 1 and (B i 2 2 2 ) 2 + layer 2), the number of lattices is 50, the thickness of the dielectric thin film 26 is about 200 nm.
  • the bismuth layer compound contained in the dielectric thin film 26 is oriented in the [01] direction, that is, in the c-axis direction.
  • the thin film capacitor 2 includes an upper electrode thin film 24 functioning as the other electrode of the thin film capacitor 20 on a dielectric thin film 26.
  • Upper electrode thin film 24 is made of the same material as lower electrode thin film 34 However, it is not necessary to consider lattice matching, and since it can be formed at room temperature, it is possible to form base metals such as iron (Fe) and nickel (Ni), WSi, and MoS.
  • the upper electrode thin film 24 can also be formed using an alloy such as i.
  • the upper electrode thin film 24 is formed to have a thickness of, for example, about 10 to 1000 nm.
  • the thin-film capacitor configured as described above is manufactured as follows.
  • the buffer layer 32 is formed on the surface of the support substrate 30 oriented in the surface 30a force S [001] direction by an epitaxial growth method.
  • the method for forming the buffer layer 32 is not particularly limited as long as the buffer layer 32 can be epitaxially grown.
  • the buffer layer 32 can be formed using various thin film forming methods such as a chemical vapor deposition (CVD) method and a liquid phase method (CSD).
  • CVD chemical vapor deposition
  • CSD liquid phase method
  • a lower electrode thin film 34 is epitaxially grown on the surface of the buffer layer 32.
  • the method of forming the lower electrode thin film 34 is not particularly limited as long as the lower electrode thin film 34 can be epitaxially grown.
  • the surface 34a of the lower electrode thin film 34 is oriented in the [001] direction, like the surface 32a of the buffer layer 32.
  • a dielectric thin film 26 containing a bismuth layered compound is formed on the surface 34a of the lower electrode thin film 34.
  • the method for forming the dielectric thin film 26 is not particularly limited, but includes a vacuum evaporation method, a sputtering method, a pulse laser evaporation method (PLD), a MOCVD (Metal Organic Chemical Vapor Deposition) method, and a liquid phase method.
  • a vacuum evaporation method e.g., a vacuum evaporation method, a sputtering method, a pulse laser evaporation method (PLD), a MOCVD (Metal Organic Chemical Vapor Deposition) method, and a liquid phase method.
  • PLD pulse laser evaporation method
  • MOCVD Metal Organic Chemical Vapor Deposition
  • the lower electrode thin film 34 was formed by MOCVD.
  • a dielectric thin film 26 having a composition represented by the chemical formula: Ca Bi 4 Ti 5 that is, a stoichiometric composition formula: Bi 2 In A m — i B m ⁇ 3m + 3
  • a dielectric thin film 26 having a composition in which the symbol m is replaced by 4 the symbol A 3 is replaced by C a + B i 2
  • the symbol B 4 is replaced by T i 4 is It is formed.
  • the bismuth layered compound becomes thermodynamically Orientated in the most stable direction, and oriented in the [01] direction, that is, in the c-axis direction.
  • an upper electrode thin film 24 is formed on the surface of the dielectric thin film 26.
  • the method of forming the upper electrode thin film 24 is not particularly limited, but it is preferable to form the upper electrode thin film 24 by a sputtering method from the viewpoint of film forming speed.
  • the thin film capacitor 20 is manufactured.
  • the buffer layer 32 is formed on the surface 30 a of the support substrate 30 which is oriented in the surface 30 a force S [001] direction by the epitaxy.
  • a buffer layer 32 oriented in the surface 3 2a force S [001] direction is formed, and a lower electrode thin film 34 is formed on the surface 32a of the buffer layer 32.
  • the lower electrode thin film 34 oriented in the surface 34a force S [001] orientation is formed by epitaxial growth, and the bismuth layered compound is included on the surface 34a of the lower electrode thin film 34. Since the dielectric thin film 26 is formed, the bismuth layered compound contained in the dielectric thin film 26 can be oriented in the [001] direction, that is, in the c-axis direction, as desired.
  • the thin film capacitor 20 having such a configuration is excellent in various characteristics even if the thickness of the dielectric thin film 6 is reduced, for example, to a thickness of about 1 to 100 nm. It is possible to reduce the size of the thin film capacitor 20 and at the same time, increase the capacitance.
  • the thin film capacitor 20 when used as an LSI decoupling capacitor, as shown in FIG. 3, the thin film capacitor 20 is placed between the LSI 12 and the printed circuit board 14. Because the inductance of the wiring connecting the power supply terminal of LSI 12 and the decoupling capacitor can be extremely reduced, and the thin film capacitor 20 has excellent temperature characteristics. However, even if the temperature of the thin film capacitor 20 rises significantly due to the heat generated by the power consumption of the LSI 12, the change in capacitance can be reduced.
  • the thin film capacitor 20 can be preferably used as a decoupling capacitor, particularly as a decoupling capacitor for LSI having a high operating frequency.
  • FIG. 4 is a schematic sectional view of a thin film capacitor according to another preferred embodiment of the present invention.
  • the thin-film capacitor 40 includes a plurality of dielectric thin films 26, and is provided between adjacent dielectric thin films 26. First, the first electrode thin films 41 and the second electrode thin films 42 are alternately arranged.
  • the first electrode thin film 41 and the second electrode thin film 42 are each short-circuited, so that the thin film capacitor 40 according to the present embodiment has a larger capacitance than the thin film capacitor 20 shown in FIG. have.
  • the material for forming the first electrode thin film 41 and the second electrode thin film 42 has conductivity, and when formed on the surface of the dielectric film 26, the surface 4 la, It is necessary that 42a be oriented in the [001] direction.
  • platinum Pt
  • ruthenium Ru
  • rhodium Rh
  • palladium Pd
  • iridium Ir
  • Gold Au
  • Au Au
  • silver Ag
  • copper Cu
  • nickel Ni
  • alloys containing at least one of these metals as a main component SrR u O 3, C a R u 0 3, S r V0 3, S r C r 0 3, S r C o 0 3, L a N i O s, Bae such N b doped S r T i O 3
  • a material having excellent lattice matching with the dielectric thin film 26 is selected from these materials, and the first electrode thin film 41 and the second electrode thin film 42 are formed.
  • the material of the uppermost electrode thin film (the first electrode thin film 41 in FIG. 5) is not particularly limited as long as it has conductivity, and the material of the uppermost thin film capacitor 20 shown in FIG.
  • the same material as the electrode thin film 24 can be used to form the uppermost electrode thin film, using a base metal such as iron (Fe) or nickel (Ni), or an alloy such as WSi or MoSi. You can also.
  • the buffer layer 32 is epitaxially grown on the surface 30a of the support substrate 30 which is oriented in the direction of the surface 30a force [001].
  • a force S [001] To form a buffer layer 32 oriented in the direction of the surface 32 a force S [001], and furthermore, the first electrode thin film 41 or the second electrode thin film 42 and the dielectric thin film 26 And are formed alternately It is made by doing.
  • the first electrode thin film 41 and the second electrode thin film 42 are formed by epitaxial growth.
  • the surface 41 a of the first electrode thin film 41 and the surface 42 a of the second electrode thin film 42 become the surface 32 b of the underlying buffer layer 32 or the surface of the dielectric thin film 26.
  • the bismuth layered compound contained in the dielectric thin film 26 must be oriented in the [001] direction, that is, in the c-axis direction, because it is oriented in the [001] direction. Can be done.
  • the top electrode thin film does not need to be formed by epitaxial growth.
  • the lower electrode thin film 34 is in contact with the dielectric thin film 26, and in order to prevent the capacitance of the thin film capacitor 20 from decreasing, the lower electrode thin film 3 4 and the dielectric thin film 26 are preferably in contact with each other, but it is not always necessary that the lower electrode thin film 34 and the dielectric thin film 26 be in contact with each other. 26, a dielectric thin film whose surface on the dielectric thin film 26 side is oriented in the [001] direction may be interposed.
  • the first electrode thin film 41 and the dielectric thin film 26 are in contact, the second electrode thin film 42 and the dielectric thin film 26 are in contact,
  • the first electrode thin film 41 must be in contact with the dielectric thin film 26, and the second electrode thin film 42 must be in contact with the dielectric thin film 26.
  • the first electrode thin film 41 and the dielectric thin film 26 are in contact with each other, and the second electrode thin film 42 and the dielectric thin film 26 are in contact with each other.
  • the surface on the dielectric thin film 26 side is oriented in the [001] direction.
  • the dielectric thin film may be interposed. Further, in the above embodiment, the force of forming the buffer layer 32 on the surface of the support substrate 30, the material forming the support substrate 30, and the lower electrode thin film 34 or the first Even if the material forming the electrode thin film 41 or the second electrode thin film 42 is brought into contact, there is no reaction, and the lattice constant of the material forming the support substrate 30 and the lower electrode thin film If the lattice constant of the material forming the first electrode thin film 41 or the second electrode thin film 41 is sufficiently close to the buffer layer, the buffer layer 3 2 It is not necessary to form

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Memories (AREA)
  • Ceramic Capacitors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本発明は、小型で、かつ、大容量の誘電特性に優れた薄膜コンデンサおよびその製造方法を提供することを目的とするものである。本発明にかかる薄膜コンデンサは、表面が[001]方位に配向している支持基板と、支持基板上に設けられ、表面が[001]方位に配向しているバッファ層と、バッファ層上に設けられ、[001]方位に配向している下部電極薄膜と、下部電極薄膜上に設けられ、[001]方位に、すなわち、c軸方向に配向されているビスマス層状化合物を含む誘電体薄膜と、誘電体薄膜上に設けられた上部電極薄膜とを備えている。

Description

明細書 薄膜コンデンサおよびその製造方法 技術分野
本発明は、薄膜コンデンサおよびその製造方法に関するものであり、 さらに詳細には、 小型で、 かつ、 大容量の誘電特性に優れた薄膜コン デンサおよびその製造方法に関するものである。 従来の技術
近年、 C P U ( Central Processing Unit)に代表される L S I (Large Scale Integrated circuit) の動作周波数はますます向上している。 動 作周波数の高い L S Iは、 非常に電源ノイズが発生しやすく、 電源ノ ィズが発生すると、 電源配線の寄生抵抗および寄生ィンダクタンスの 影響によって、 電圧降下が生じるため、 L S Iを誤動作させる原因と なる。
電源ノイズに起因するこのような電圧降下を防止するため、一般に、
L S I の電源端子間には、 デカップリングコンデンサが接続される。 L S I の電源端子間に、 デカップリングコンデンサを接続すれば、 電 源配線のインピーダンスが低下するため、 電源ノイズに起因する電圧 降下を効果的に抑制することができる。
電源配線に要求されるインピーダンスは、 L S I の動作電圧に比例 するとともに、 L S Iの集積度、 スイッチング電流および動作周波数 に反比例する。 したがって、 集積度が高く、 動作電圧が低く、 動作周 波数が高い近年の L S Iにおいては、 電源配線に要求されるインピー ダンスは非常に小さい。
このようなィンピーダンスを達成するためには、 デカップリングコ ンデンサを大容量化するとともに、 L S I の電源端子とデカップリン グコンデンサとを接続する配線のィンダクタンスを十分に小さくする 必要がある。 大容量のデカップリングコンデンサと しては、 電解コンデンサゃ積 層セラミックコンデンサが一般に用いられる。 しかしながら、 電解コ ンデンサゃ積層セラミックコンデンサは比較的サイズが大きいため、
L S I との一体化が困難である。 したがって、 L S I とは別個に、 回 路基板に実装する必要が生じ、 L S Iの電源端子とデカップリングコ ンデンサとを接続する配線が必然的に長くなってしまう。 その結果、 デカップリングコンデンサとして、 電解コンデンサや積層セラミ ック コンデンサを用いた場合には、 L S Iの電源端子とデカップリングコ ンデンサとを接続する配線のィンダクタンスを小さくすることが困難 であるという問題があった。
L S Iの電源端子とデカップリングコンデンサとを接続する配線を より短くするためには、 電解コンデンサや積層セラミックコンデンサ よりも小型な薄膜コンデンサを用いることが好適である。
日本国公開特許公報第 2 0 0 1— 1 5 3 8 2号は、 誘電体の材料と して、 P Z T、 P L Z T、 (B a, S r ) T i 03 (B S T)、 T a 25などを用いた小型で、 容量の大きい薄膜コンデンサを開示している。 しかしながら、 これらの材料によって、 形成された薄膜コンデンサ は、 温度特性が劣るという欠点を有している。 たとえば、 B S Tの誘 電率は、 一 1 0 0 0〜一 4 0 0 0 p p mZ°Cの温度依存性を有してい るため、 誘電体の材料として、 B S Tを用いた場合には、 8 0°Cでの 静電容量が、 2 0°Cでの静電容量と比べて、 一 6〜一 2 4%も変化す る。 したがって、 B S Tを用いて、 形成された薄膜コンデンサは、 電 力消費に伴う発熱によって、 周囲の温度がしばしば 8 0°C以上に達す ることがある動作周波数の高い L S I用のデカツプリングコンデンサ としては、 適当ではない。
さらに、 これらの材料によって、 形成された誘電体薄膜は、 その厚 みが薄くなると、 誘電率が低下するだけでなく、 たとえば、 .1 0 0 k V/ c mの電界を加えた場合に、 静電容量が大きく低下するという問 題があり、 これらの材料を、 薄膜コンデンサの誘電体材料と して、 用 いた場合には、 小型で、 かつ、 大容量の薄膜コンデンサを得ることは 困難である。
加えて、 これらの材料によって、 形成された誘電体薄膜は、 表面平 滑性が低いため、 その厚みを薄くすると、 絶縁不良などが生じやすく なるという問題もある。
このような問題を解決するためには、 薄膜コンデンサの誘電体とし て、 ビスマス層状化合物を用いることが考えられる。 ビスマス層状化 合物については、 竹中正著 「ビスマス層状構造強誘電体セラミックス の粒子配向とその圧電'焦電材料への応用」、京都大学工学博士論文(1 9 8 4 ) の第 3章の第 2 3〜 3 6頁に記載されている。
ビスマス層状化合物は結晶構造に異方性を有しており、 基本的に、 強誘電体としての性質を示すが、 ある配向軸方向については、 強誘電 体としての性質が小さく、 常誘電体としての性質を示すことが知られ ている。
ビスマス層状化合物が持つ強誘電体としての性質は、 ビスマス層状 化合物を、 薄膜コンデンサの誘電体として利用する場合には、 誘電率 の変動をもたらすため、 好ましくなく、 ビスマス層状化合物の常誘電 体としての性質が十分に発揮されることが好ましい。
よって、 ビスマス層状化合物の強誘電体としての性質が小さく、 常 誘電体としての性質を示す配向軸方向に、 ビスマス層状化合物が配向 された誘電体層を備え、 小型で、 かつ、 大容量の誘電特性に優れた薄 膜コンデンサの開発が望まれている。 発明の開示
したがって、 本発明は、 小型で、 かつ、 大容量の誘電特性に優れた 薄膜コンデンサおよびその製造方法を提供することを目的とするもの である。
本発明のかかる目的は、第一の電極構造体と、第二の電極構造体と、 前記第一の電極構造体および第二の電極構造体の間に設けられたビス マス層状化合物を含む誘電体薄膜とを備え、 前記第一の電極構造体の 前記誘電体薄膜と接する表面が [ 0 0 1 ] 方位に配向していることを 特徴とする薄膜コンデンサによって達成される。
ここに、 [ 0 0 1 ] 方位とは、 立方晶、 正方晶、 単斜晶および斜方晶 における [ 0 0 1 ] 方位のことをいう。
本発明によれば、第一の電極構造体の誘電体薄膜と接する表面が [ 0 0 1 ] 方位に配向しているから、 誘電体薄膜に含まれたビスマス層状 化合物の [ 0 0 1 ] 方位への配向性、 すなわち c軸配向性を高めるこ とができ、 ビスマス層状化合物の c軸を、 第一の電極構造体および第 二の電極構造体に対して、 垂直に配向させることが可能になる。
したがって、 第一の電極構造体と第二の電極構造体との間に電圧を 印加した場合に、 電界の方向がビスマス層状化合物の c軸とほぼ一致 するから、 ビスマス層状化合物の強誘電体としての性質を抑制し、 常 誘電体としての性質を十分に発揮させることが可能になる。
さらに、 c軸配向性が向上されたビスマス層状化合物を含む誘電体 薄膜は高い絶縁性を有しているから、 誘電体層を薄膜化することがで き、 したがって、 薄膜コンデンサを、 より一層小型化することが可能 になる。
したがって、 薄膜コンデンサを大容量化するとともに、 小型化する ことが可能になるから、 デカップリングコンデンサ、 とくに、 動作周 波数の高い L S I用のデカップリングコンデンサに適した薄膜コンデ ンサを得ることが可能になる。
本発明にかかる薄膜コンデンサは、 表面が [ 0 0 1 ] 方位に配向し ている第一の電極構造体を用意し、 前記第一の電極構造体の前記表面 に、 ビスマス層状化合物を含む誘電体薄膜を形成し、 前記誘電体薄膜 上に第二の電極構造体を形成することことによって、 製造される。 本発明の好ましい実施態様においては、 第一の電極構造体は、 薄膜 コンデンサの下部電極を構成する電極薄膜を備え、 電極薄膜の誘電体 薄膜側の表面が [ 0 0 1 ] 方位に配向している。
電極薄膜の誘電体薄膜側の表面のすべてが、 [ 0 0 1 ]方位に配向し ていることは必ずしも必要でなく、 第一の電極構造体の電極薄膜の誘 電体薄膜側の表面のうち、 誘電体薄膜と接する部分が実質的に [ 0 0 1 ] 方位に配向していればよい。
第一の電極構造体は、 電極薄膜のみから構成されていてもよいが、 好ましくは、 支持基板と、 支持基板上に設けられ、 表面が [ 0 0 1 ] 方位に配向している電極薄膜とを含んでいる。
支持基板を形成するための材料はとくに限定されるものではなく、 シリコン単結晶、 S i G e単結晶、 G a A s単結晶、 I n P単結晶、 S r T i O 3単結晶、 M g O単結晶、 L a A 1 O 3単結晶、 Z r O 2単 結晶、 Mg A 1 204単結晶、 N d G a 03単結晶、 N d A 1 03単結晶、 L a G a O 3単結晶などによって、 支持基板を形成することができる。 これらの中では、 低コス トのため、 シリ コン単結晶が最も好ましい。 支持基板の厚さは、 薄膜コンデンサ全体の機械的強度を確保するこ とができれば、 とくに限定されるものではなく、 たとえば、 1 0ない し 1 0 0 0 μ m程度に設定される。
本発明において、 好ましくは、 支持基板の表面が [0 0 1 ] 方位に 配向している。
本発明において、 好ましくは、 薄膜コンデンサは、 支持基板上に、 表面が [0 0 1 ] 方位に配向しているバッファ層を有している。
バッファ層は、 支持基板と第一の電極構造体の電極薄膜との反応を 防ぐバリア層と しての役割を果たすとともに、 電極薄膜の表面を [0 0 1 ] 方位に配向させるための下地としての役割を果たす。
バッファ層を形成するための材料は、 その表面が [0 0 1 ] 方位に 配向している支持基板上に形成されたときに、 その表面が [ 0 0 1 ] 方位に配向するものであれば、 とくに限定されるものではなく、 Z r
02、 R e 02、 R e O 2- Z r O 2 (R eはイッ トリ ウム (Y) または 希土類元素)、 Mg A l 〇4、 y - A 1 2 O 3, S r T i 〇3、 L a A 1 o 3などによって、 バッファ層を形成することができる。
具体的には、 これらの中から、 支持基板との格子整合性に優れ、 熱 膨張係数が、 支持基板と誘電体薄膜の間にある材料を選択して、 バッ ファ層を形成することが好ましい。
バッファ層は単層構造であっても、 多層構造であってもよい。 バッファ層の厚さは、 支持基板と第一の電極構造体の電極薄膜との 反応を防ぐバリァ層と しての機能を確保することができれば、 とくに 限定されず、 たとえば、 1ないし 1 000 n m程度に設定される。 バッファ層を設ける場合には、 バッファ層上に、 電極薄膜が形成さ れる。 バッファ層を設けることなく、 支持基板の表面に、 電極薄膜を 形成することもできる。
第一の電極構造体の電極薄膜は、 薄膜コンデンサの一方の電極とし て、 機能するとともに、 誘電体薄膜に含まれているビスマス層状化合 物を、 [ 0 0 1 ] 方位に、 すなわち、 c軸方向に配向させるための下地 として、 機能する。
したがって、第一の電極構造体の電極薄膜の表面は、 [00 1 ]方位 に配向していることが必要である。
第一の電極構造体の電極薄膜を形成するための材料は、 その表面が
[0 0 1] 方位に配向している支持基板あるいはバッファ層上に形成 されたときに、 その表面が [0 0 1 ] 方位に配向するものであれば、 とくに限定されるものではなく、 白金 (P t )、 ルテニウム (R u)、 ロジウム (R h)、 パラジウム (P d)、 イリジウム ( I r )、 金 (Au) 銀 (A g)、 銅 (C u)、 ニッケル (N i ) などの金属およびこれらの 金属のうち、 少なく とも一種の金属を主成分として含む合金、 S r R u O 3 s C a R u〇3、 S r V03、 S r C r 03、 S r C o〇3、 L a N i O 3、 N b ドープ S r T i O 3などのべロブスカイ ト構造を有する 導電性酸化物およびこれらの混合物、 B i 2 S r 2 C u 06などの超伝 導性ビスマス層状構造を有する超伝導体などによって、 第一の電極構 造体の電極薄膜を形成することができる。
具体的には、 これらの材料の中から、 支持基板あるいはバッファ層 との格子整合性に優れた材料を選択して、 第一の電極構造体の電極薄 膜を形成することが好ましい。
第一の電極構造体の電極薄膜の厚さは、 薄膜コンデンサの一方の電 極として、機能することができれば、 とくに限定されるものではなく、 たとえば、 1 0なレヽ 1 0 0 0 n m程度に設定される。 本発明において、誘電体薄膜は、 ビスマス層状化合物を含んでいる。 本発明において、 ビスマス層状化合物を含む誘電体薄膜は、 不可避 的な不純物を含んでいてもよい。
本発明において、 好ましくは、 ビスマス層状化合物は、 化学量論的 組成式: (B i 202) 2+ {Am^x BmOZm+ 1) 2—、 あるいは、 B i 2 i _emo3m+3で表わされる組成を有している。 ここに、 化学量論 的組成式中の記号 inは正の整数であり、記号 Aは、 ナトリウム (N a )、 カリ ウム (K)、 鉛 (P b )、 バリ ウム (B a;)、 ス トロンチウム (S r )、 カルシウム (C a ) およびビスマス (B i ) からなる群より選ばれる 少なく とも 1つの元素であり、 記号 5は、 鉄 (F e )、 コバルト (C o)、 クロム (C r )、 ガリ ウム (G a )、 チタン (T i )、 ニオブ (N b )、 タンタル (T a )、 了ンチモン ( S b )、 マンガン (Mn)、 バナ ジゥム (V;)、 モリブデン (Mo ) およびタングステン (W) からなる 群より選ばれる少なくとも 1つの元素である。 記号 _Aおよび/または Bを 2つ以上の元素で構成する場合、 それらの比率は任意である。 第 1図に示されるように、 ビスマス層状化合物は、 それぞれが、 A HO 3 1 aで構成される (in_ l ) 個のぺロブスカイ ト格子が連なつ た層状ぺロブスカイ ト層 1 と、 (B i 22) 2 +層 2とが、 交互に積層 された層状構造を有している。
層状ぺロブスカイ ト層 1 と (B i 202) 2 +層 2の積層数は、 とくに 限定されるものではなく、 少なく とも一対の (B i 22) 2 +層 2と、 これらに挟まれた一つの層状べロプスカイ ト層 1を備えていれば十分 である。
本発明において、誘電体薄膜に含まれるビスマス層状化合物は、 [0 0 1 ] 方位、 すなわち、 ビスマス層状化合物の c軸方向に配向されて レヽる。
ビスマス層状化合物の c軸とは、 一対の (B i 202) 2 +層 2同士を 結ぶ方向、 すなわち、 [0 0 1 ] 方位を意味する。
本発明においては、 薄膜コンデンサの誘電体膜に含まれたビスマス 層状化合物は、 [0 0 1 ]方位、 すなわち、 c軸方向に配向されており、 第一の電極構造体および第二の電極構造体に対して、 実質的に垂直に 配向している。 したがって、 第一の電極構造体および第二の電極構造 体に電圧を印加した場合に、 電界の方向が、 誘電体薄膜に含まれるビ スマス層状化合物の C軸とほぼ一致し、 したがって、 誘電体薄膜に含 まれるビスマス層状化合物の強誘電体としての性質を抑制して、 常誘 電体としての性質を十分に発揮させることが可能になる。
本発明において、好ましくは、 これらのビスマス層状化合物のうち、 コンデンサ材料としての特性に優れたビスマス層状化合物が、 誘電体 薄膜を形成するために用いられる。
本発明において、 誘電体薄膜を形成するために用いられるビスマス 層状化合物は、 とくに限定されるものではないが、 コンデンサ材料と しての特性に優れたビスマス層状化合物が、 誘電体薄膜を形成するた めに用いられ、 上述の化学量論的組成式において、 inが偶数のビスマ ス層状化合物、 とくに、 =4の化学量論的組成式: (B i 202) 2 + (A3B4013) 2—、 あるいは、 B i 243 4Oi 5で表わされるビス マス層状化合物がコンデンサ材料としての特性に優れ、 好ましく使用 される。
本発明において、 誘電体薄膜に含まれているビスマス層状化合物の [00 1 ] 方位の配向度、 すなわち、 c軸配向度 _ が 1 00 %である ことは必ずしも必要でなく、 c軸配向度 が 8 0 %以上であればよい。 c軸配向度 が 9 0 %であることが好ましく、 c軸配向度 が 9 5 % 以上であると、 より好ましい。
ビスマス層状化合物の c軸配向度 Fは、 次式 ( 1 ) によって定義さ れる。
F (%) = {P- P0) / U - P0) 1 0 0 ··· ( 1 ) 式 ( 1 ) において、 P。は、 完全にランダムな配向をしているビス マス層状化合物の c軸配向比、 すなわち、 完全にランダムな配向をし ているビスマス層状化合物の (0 0 _2 ) 面からの反射強度 /。 (0 0 1) の合計∑ /。 (0 0 J) と、 そのビスマス層状化合物の各結晶面 {h k 1) からの反射強度 I 0 h k n の合計∑ / 0 {h k 1) との 比 ({∑ /。 (0 0 J) /∑ I 0 (A ゾ) }) であり、 Pは、 X線回折 強度を用いて算出されたビスマス層状化合物の c軸配向比、すなわち、 ビスマス層状化合物の (0 0 J) 面からの反射強度 / (0 0 1) の合 計∑ / (0 0 i) と、 ビスマス層状化合物の各結晶面 h k 1、 から の反射強度 / {h k 1) の合計∑ / {h k 1) との比 ({∑ / (0 0 1 ) /∑ I (h k 1 ) }) である。 ここに、 h、 k、 1は、 それぞれ、 0以上の任意の整数値を取ることができる。
ここに、 尸。は既知の定数であるから、 (0 0 面からの反射強度 I (0 0 1) の合計∑ I (0 0 1) と、 各結晶面 、h k 1、 からの反 射強度 / {h k 1) の合計∑ I、( h k n が等しいとき、 すなわち、 == 1のときに、 ビスマス層状化合物の c軸配向度 Fは 1 0 0 %とな る。
このよ うに、 ビスマス層状化合物を、 [0 0 1 ] 方位に、 すなわち、 c軸方向に配向させることによって、 誘電体薄膜の誘電特性を大幅に 向上させることが可能になる。
すなわち、 本発明にかかる薄膜コンデンサの誘電体層の膜厚を、 た とえば、 l O O nm以下にしても、 比較的高い誘電率と低い損失 ( t a η δ ) を有する薄膜コンデンサを得ることができ、 リーク特性に優 れ、 耐圧が向上し、 誘電率の温度特性に優れ、 表面平滑性にも優れた 薄膜コンデンサを得ることが可能になる。
本発明において、 とくに好ましくは、 誘電体薄膜に含まれるビスマ ス層状化合物が、 化学量論的組成式 : C a xS r — x) B i 4T i 40 i 5で表わされる組成を有している。 ここに、 0≤ χ≤ 1である。 この ような組成を有するビスマス層状化合物を用いると、 比較的大きな誘 電率を有する誘電体薄膜が得られるとともに、 その温度特性がさらに 向上する。
本発明において、 誘電体薄膜に含まれるビスマス層状化合物の化学 量論的組成式中の記号 Aまたは^で表わされる元素の一部が、 スカン ジゥム (S c )、 イッ トリ ウム (Y)、 ランタン (L a )、 セリ ウム (C e )s プラセオジム (P r )、 ネオジム (N d)、 プロメチウム (Pm)、 サマリ ウム (Sm)、 ユウ口ピウム (E u)、 ガドリニウム (G d)、 テ ノレビゥム (T b)、 ジスプロシウム (D y)、 ホルミウム (H o)、 エル ビゥム (E r )、 ツリ ウム (Tm)、 イッテルビウム (Y b) およびル テチウム (L u) からなる群より選ばれる少なく とも 1つの元素 e (イッ トリ ウム (Y) または希土類元素) によって置換されているこ とが好ましい。
元素 ? eによって、 置換する場合には、 好ましい置換量は、 sの値 により異なるが、 たとえば、 22= 3のときは、 化学量論的組成式: B i 2A2Χ ? 6 Χ 3012におレヽて、 好ましくは、 0. 4≤ χ≤ 1. 8 であり、 より好ましくは、 1. 0≤ χ≤ 1. 4である。 元素 ? eによ る置換量をこの範囲に設定すれば、 誘電体薄膜のキュリー温度 (強誘 電体から常誘電体への相転移温度) を、 好ましくは、 一 1 0 o°c以上、 100°C以下、 より好ましくは、 _ 50°C以上、 5 0°C以下に収める ことが可能となる。 キュリ一点が一 1 0 0°Cないし + 1 0 o°cである と、 誘電体薄膜の誘電率が向上する。 キ リー温度は、 D S C (示差 走查熱量測定) などによって測定することができる。 なお、 キュリー 点が室温 (2 5°C) 未満になると、 t a n δがさらに減少し、 その結 果、 損失 Q値がさらに上昇する。
また、 H= 4の場合には、 化学量論的組成式: B i 2A^SR e XB 4 O ! 5において、 好ましくは、 0. 0 1≤ x≤ 2. 0であり、 より好 ましくは、 0.' 1≤ X≤ 1. 0である。
本発明にかかる薄膜コンデンサの誘電体薄膜は、 優れたリーク特性 を有しているが、 ビスマス層状化合物の化学量論的組成式中の記号 A または で表わされる元素の一部が、 元素 ? eによって、 置換されて いる場合には、誘電体薄膜のリーク特性を一層向上させることができ、 好ましい。
たとえば、 ビスマス層状化合物の化学量論的組成式中の記号 _Λまた は^で表わされる元素の一部が、 元素 ? eによって、 置換されていな い場合においても、 本発明にかかる薄膜コンデンサの誘電体薄膜は、 電界強度 50 k VZ c mで測定したときのリーク電流を、好ましくは、 1 X 1 0 _7 A/ c m2以下、 より好ましくは、 5 X 1 0— 8A/C m2 以下に抑制することができ、 しかも、 ショート率を、 好ましくは、 1 0 %以下、 より好ましくは、 5 %以下にすることができるが、 ビスマ ス層状化合物の化学量論的組成式中の記号 ·Αまたは 5で表わされる 元素の一部が、 元素 ? eによって、 置換されている場合には、 同条件 で測定したときのリーク電流を、 好ましくは、 5 X 1 0 8A/c m2 以下、 より好ましくは、 1 X 1 0— 8 AZ c m2以下にすることができ、 ショート率を、 好ましくは、 5 %以下、 より好ましくは、 3 %以下に することができる。
本発明において、 誘電体薄膜は、 真空蒸着法、 スパッタ リ ング法'、 パルスレーザー蒸着法 (P LD)、 有機金属化学気相成長法 (metal- organic chemical vapor deposition: MO CVD)、 機金属分解法 (metal - organic decomposition: MO D) ゃゾノレ · ゲノレ法などの 液相法 (C SD法) などの各種薄膜形成法を用いて、 形成することが できる。 とくに低温で、 誘電体薄膜を形成する必要がある場合には、 プラズマ CVD、 光 CVD、 レーザー CVD、 光 C SD、 レーザー C S D法を用いることが好ましい。
本発明においては、 第一の電極構造体の誘電体薄膜と接する表面が [00 1 ] 方位に配向しているから、 ビスマス層状化合物を含む誘電 体薄膜を、 第一の電極構造体の表面に形成すれば、 ビスマス層状化合 物は熱力学的に最も安定な方向に配向し、 [0 0 1]方位に、すなわち、 c軸方向に配向する。
本発明において、 薄膜コンデンサは、 誘電体薄膜上に、 薄膜コンデ ンサの他方の電極として機能する第二の電極構造体を備えている。 第二の電極構造体を形成するための材料は、導電性を有していれば、 とくに限定されるものではなく、 第一の電極構造体の電極薄膜と同様 な材料によって、 第二の電極構造体を形成することができる。
さらに、 第二の電極構造体については、 格子整合性を考慮する必要 はなく、 また、 室温で形成することができるから、 鉄 (F e )、 エッケ ル (N i ) などの卑金属や、 WS i 、 M o S iなどの合金を用いて、 第二の電極構造体を形成することもできる。
第二の電極構造体の厚さは、 薄膜コンデンサの他方の電極として機 能することができれば、 とくに限定されるものではなく、 たとえば、
1 0ないし l O O O O n m程度に設定することができる。
本発明の前記目的はまた、 それぞれの表面が [ 0 0 1 ] 方位に配向 している複数の電極薄膜と、 ビスマス層状化合物を含む複数の誘電体 薄膜とを備え、 前記電極薄膜および誘電体薄膜が交互に積層されてい ることを特徴とする薄膜コンデンサによって達成される。
本発明の好ましい実施態様においては、前記複数の電極薄膜のうち、 偶数番目の電極薄膜が互いに短絡されており、 奇数番目の電極薄膜が 互いに短絡されている。
本発明の前記目的はまた、 表面が [ 0 0 1 ] 方位に配向している第 一の電極構造体を用意し、 前記第一の電極構造体の前記表面に、 ビス マス層状化合物を含む誘電体薄膜を形成し、 前記誘電体薄膜上に第二 の電極構造体を形成することを特徴とする薄膜コンデンサの製造方法 によつて達成される。
本発明の好ましい実施態様においては、 表面が [ 0 0 1 ] 方位に配 向している支持基板を用意し、 前記支持基板の前記表面にバッファ層 を形成し、 前記バッファ層の前記表面に電極薄膜を形成することによ つて、 前記第一の電極構造体を用意するように構成されている。
本発明のさらに好ましい実施態様においては、 ェピタキシャル成長 法によって、 前記バッファ層を前記支持基板の前記表面に形成するよ うに構成されている。
本発明のさらに好ましい実施態様においては、 ェピタキシャル成長 法によって、 前記電極薄膜を前記バッファ層の前記表面に形成して、 前記電極薄膜の表面を [ 0 0 1 ] 方位に配向させるように構成されて いる。
本発明のさらに好ましい実施態様においては、 前記電極薄膜の前記 表面に誘電体薄膜を形成することによって、 前記第一の電極構造体の 前記表面に、 ビスマス層状化合物を含む誘電体薄膜を形成するように 構成されている。
本発明の好ましい実施態様においては、 MO CVD法によって、 前 記第一の電極構造体の前記表面に、 ビスマス層状化合物を含む誘電体 薄膜を形成するように構成されている。
本発明の前記目的はまた、 その表面が [ 0 0 1 ] 方位に配向してい る単結晶シリコンからなる支持基板を用意し、 前記支持基板の前記表 面に、 バッファ層をェピタキシャル成長させ、 前記バッファ層の前記 表面に、 下部電極薄膜をェピタキシャル成長させ、 前記電極薄膜の前 記表面に、 ビスマス層状化合物を含む誘電体薄膜を形成し、 前記誘電 体薄膜上に、 上部電極薄膜を形成することを特徴とする薄膜コンデン サの製造方法によって達成される。
本発明のさらに好ましい実施態様においては、 原料ガスとして、 少 なく とも C a (C H H 1 902) 2 (C 8 H 2 3N5) 2、 B i (C H 3) 3 および T i (O- i - C 3H7) 4を用い、 MO CVD法によって、 前 記電極薄膜の前記表面に、 ビスマス層状化合物を含む誘電体薄膜を形 成するように構成されている。
本発明の別の好ましい実施態様においては、 原料ガスとして、 少な く とも S r (C , , Κ , , Ο z) 2 (C 8H23N5) 2、 B i (C H3) 3お よび T i (〇一 i 一 C 3H7) 4を用い、 MO C VD法によって、 前記 電極薄膜の前記表面に、 ビスマス層状化合物を含む誘電体薄膜を形成 するように構成されている。
本発明の前記およびその他の目的および特徴は、 図面を引用した以 下の説明によって、 明らかになるであろう。 図面の簡単な説明
第 1図は、 ビスマス層状化合物の構造を模式的に示す図である。 第 2図は、 本発明の好ましい実施態様にかかる薄膜コンデンザの略 断面図である。
第 3図は、 本発明の好ましい実施態様にかかる薄膜コンデンサをデ カツプリングコンデンサとして用いた場合の配置例を示す略断面図で ある。
第 4図は、 本発明の他の好ましい実施態様にかかる薄膜コンデンサ の略断面図である。 発明の好ましい実施態様の説明
以下、 添付図面に基づき、 本発明の好ましい実施態様につき、 詳細 に説明を加える。
第 2図は、 本発明の好ましい実施態様にかかる薄膜コンデンサの略 断面図である。
第 2図に示されるように、 本実施態様にかかる薄膜コンデンサ 2 0 は、 下部電極構造体 2 2と、 上部電極薄膜 24と、 下部電極構造体 2 2および上部電極薄膜 24の間に設けられた誘電体薄膜 26 とを備え ている。
下部電極構造体 2 2は、 その表面 3 0 aが [0 0 1] 方位に配向し ている支持基板 3 0 と、 支持基板 3 0の表面 3 0 a上に設けられたバ ッファ層 3 2と、 バッファ層 3 2の表面 3 2 a上に設けられた下部電 極薄膜 3 4を備えており、 下部電極薄膜 3 4の表面 3 4 aは、 誘電体 薄膜 2 6 と接している。
支持基板 3 0は、 薄膜コンデンサ 2 0全体の機械的強度を確保する 機能を有するとともに、 バッファ層 3 2の表面 3 2 aを [0 0 1 ] 方 位に配向させるための下地として、 機能する。
支持基板 3 0は、 たとえば、 シリ コン単結晶によって、 約 1 0ない し 1 0 0 0 μ mの厚さを有するように、 形成されている。
バッファ層 3 2は、 支持基板 3 0と下部電極薄膜 3 4との反応を防 ぐバリア層と しての役割を果たすとともに、 下部電極薄膜 3 4の表面 を [0 0 1 ] 方位に配向させるための下地と しての役割を果たしてい る。
ノ ッファ層 3 2は、 たとえば、 Z r〇2、 R e〇2、 R e O 2- Z r 02 (R eはイッ トリ ウム (Y) または希土類元素)、 M g A 1 04、 y— Α 1 203、 S r T i 〇3、 L a A l 〇3などによって、 形成されて いる。
好ましくは、 これらの中から、支持基板 3 0との格子整合性に優れ、 熱膨張係数が、支持基板と誘電体薄膜 2 6の間にある材料を選択して、 バッファ層 3 2が形成される。
バッファ層 3 2は、 たとえば、 約 1ないし 1 00 0 n mの厚さを有 している。
下部電極薄膜 34は、 薄膜コンデンサ 2 0の一方の電極と して、 機 能するとともに、 誘電体薄膜 2 6に含まれているビスマス層状化合物 を、 [0 0 1 ] 方位に、 すなわち、 c軸方向に配向させるための下地と して機能する。
したがって、下部電極薄膜 3 4の表面は、 [0 0 1 ]方位に配向して いることが必要である。
下部電極薄膜 3 4は、 たとえば、 白金 (P t )、 ルテニウム (R u)、 ロジウム (R h)、 パラジウム (P d)、 イ リジウム ( I r )、 金 (Au)ヽ 銀 (A g)、 銅 (C u)、 ニッケル (N i ) などの金属およびこれらの 金属のうち、 少なく とも一種の金属を主成分として含む合金、 S r R u〇3、 C a R u 03、 S r V03、 S r C r 03、 S r C o 03、 L a N i 03、 N b ドープ S r T i 03などのぺロブスカイ ト構造を有する 導電性酸化物およびこれらの混合物、 B i 2 S r 2C u 06などの超伝 導性ビスマス層状構造を有する超伝導体などによって、 形成されてい る。
好ましくは、 これらの中から、 バッファ層 3 2との格子整合性に優 れた材料を選択して、 下部電極薄膜 34が形成される。
したがって、 バッファ層 3 2は、 支持基板 3 0および下部電極薄膜 3 4との格子整合性に優れた材料によって形成されることが必要であ る。 たとえば、 支持基板 3 0を、 シリコン単結晶によって形成し、 下 部電極薄膜 3 4を、 白金 (P t ) によって形成する場合.には、 パッフ ァ層 3 2は、 シリ コン単結晶および白金 (P t ) との格子整合性に優 れた Z r 02、 R e Oい R e〇2— Z r 02 (R eはィッ トリ ウム (Y) または希土類元素)、 Mg O、 Mg A l 204などによって形成される ことが好ましい。
下部電極薄膜 3 4は、 たとえば、 約 1 0ない 1 0 0 0 nmの厚さを 有している。
誘電体薄膜 2 6は、 ビスマス層状化合物を含む誘電体材料によって 形成される。
ビスマス層状化合物は、 化学量論的組成式: (B i 202) 2 + (Am_ 1 BmO Z m+ 1) 2—、 あるいは、 B i 2_Am― i
Figure imgf000018_0001
3で表わされる 組成を有している。 ここに、 化学量論的組成式中の記号 は正の整数 であり、 記号^ は、 ナトリ ウム (N a )、 カリウム (K)、 鉛 (P b )、 ノ リ ウム (B a )、 ス トロンチウム (S r )、 カルシウム (C a ) およ びビスマス (B i ) からなる群より選ばれる少なく とも 1つの元素で あり、 記号^は、 鉄 ( F e;)、 コバルト (C o )、 クロム (C r )、 ガ リ ウム (G a )、 チタン (T i )、 ェォブ (N b)、 タンタル (T a )、 ァンチモン (S b)、 マンガン (Mn )、 バナジウム (V)、 モリブデン (Mo ) およびタングステン (W) からなる群より選ばれる少なく と も 1つの元素である。 記号^ 4およびノまたは Bを 2つ以上の元素で構 成する場合、 それらの比率は任意である。
誘電体薄膜 2 6の厚さは、 上述した化学量論的組成式中の の数お よび第 1図に示される層状ぺロブスカイ ト層 1 と (B i 202) 2 +層 2 の積層数によって決定される。 たとえば、 = 4の場合には、 ビスマ ス層状化合の c軸方向の格子定数は約 4 n mである (各格子は、 2層 の層状ぺロブスカイ ト層 1 と 2層の(B i 22)2 +層 2を含んでいる) から、 格子数が 5 0である場合には、 誘電体薄膜 2 6の厚さは、 約 2 0 0 n mになる。
誘電体薄膜 2 6に含まれているビスマス層状化合物は、 [0 0 1 ]方 位に、 すなわち、 c軸方向に配向されている。
本実施態様にかかる薄膜コンデンサ 2 ◦は、 誘電体薄膜 2 6上に、 薄膜コンデンサ 2 0の他方の電極と して機能する上部電極薄膜 2 4を 備えている。
上部電極薄膜 2 4は、 下部電極薄膜 3 4 と同様の材料によって形成 することができるが、 格子整合性を考慮する必要はなく、 また、 室温 で形成することができるから、 鉄 (F e)、 ニッケル (N i ) などの卑 金属や、 WS i 、 M o S i などの合金を用いて、 上部電極薄膜 2 4を 形成することもできる。
上部電極薄膜 2 4は、 たとえば、 約 1 0ないし 1 0 0 0 0 nmの厚 さを有するように、 形成される。
以上のように構成された薄膜コンデンサは、 以下のようにして、 作 製される。
まず、 表面 3 0 a力 S [0 0 1 ] 方位に配向している支持基板 3 0の 表面上に、 バッファ層 3 2が、 ェピタキシャル成長法によって形成さ れる。
バッファ層 3 2の形成方法は、 バッファ層 3 2をェピタキシャル成 長させることができれば、 とくに限定されるものではなく、 真空蒸着 法、 スパッタ リ ング法、 パルスレーザー蒸着法 (P LD)、 化学気相成 長法 (chemical vapor deposition : CVD)、 液相法 (C S D) など の各種薄膜形成法を用いてノ ッファ層 3 2を形成することができる。 このように、 ェピタキシャル成長法によって形成されたバッファ層 3 2の表面 3 2 aは、 支持基板 3 0の表面 3 0 a と同様に、 [0 0 1 ] 方位に配向される。
次いで、 バッファ層 3 2の表面上に、 下部電極薄膜 3 4が、 ェピタ キシャル成長される。
下部電極薄膜 3 4の形成方法は、 下部電極薄膜 3 4をェピタキシャ ル成長させることができれば、 とくに限定されるものではない。
その結果、 下部電極薄膜 3 4のの表面 3 4 aは、 バッファ層 3 2の 表面 3 2 a と同様に、 [ 0 0 1 ] 方位に配向される。
さらに、 下部電極薄膜 3 4の表面 3 4 a上に、 ビスマス層状化合物 を含む誘電体薄膜 2 6が形成される。
誘電体薄膜 2 6の形成方法は、 とくに限定されるものではなく、 真 空蒸着法、 スパッタ リ ング法、 パルスレーザー蒸着法 (P L D)、 MO C V D (Metal Organic Chemical Vapor Deposition) 法、 液相法 ( C SD法) などの各種薄膜形成法を用いて、 誘電体薄膜 2 6を形成する ことができる。
たとえば、 C a
Figure imgf000020_0001
gO 2 (C8H2 3N5) 2、 B i (CH3) 3および T i (O— i — C3H7) 4を原料ガスとして用い、 MO CVD 法によって、 下部電極薄膜 34の表面 34 a上に、 ビスマス層状化合 物を堆積させれば、化学式: C a B i 4T i 5で表わされる組成を 有する誘電体薄膜 2 6、 すなわち、 化学量論的組成式: B i 2Am— i Bm3m+3において、 記号 mを 4で置き換え、記号 A3を C a + B i 2 で、記号 B 4を T i 4によって置き換えた組成を有する誘電体薄膜 2 6 が形成される。
—方、 S r (C^H^O 2 (C8H23N5) 2、 B i (CH3) 3 および T i (O— i _C 3H7) 4を原料ガスとして用い、 MOCVD 法によって、 下部電極薄膜 34の表面 34 a上に、 ビスマス層状化合 物を堆積させれば、化学式: S r B i 4T i 4〇i 5で表わされる組成を 有する誘電体薄膜 2 6、 すなわち、 化学量論的組成式: B i
Figure imgf000020_0002
Bm3m+3において、記号 mを 4で置き換え、記号 A3を S r + B i 2 で、記号 B 4を T i 4によって置き換えた組成を有する誘電体薄膜 2 6 が形成される。
このように、 [0 0 1 ]方位に配向している下部電極薄膜 3 4の表面 34 a上に、 ビスマス層状化合物を含む誘電体薄膜 2 6が形成される と、 ビスマス層状化合物は熱力学的に最も安定な方向に配向し、 [0 0 1 ] 方位に、 すなわち、 c軸方向に配向する。
次いで、 誘電体薄膜 2 6の表面上に、 上部電極薄膜 2 4が形成され る。
上部電極薄膜 24の形成方法は、とくに限定されるものではないが、 成膜速度の面から、 スパッタリ ング法によって、 上部電極薄膜 2 4を 形成することが好ましい。
こう して、 薄膜コンデンサ 2 0が作製される。
本実施態様によれば、 表面 3 0 a力 S [0 0 1] 方位に配向している 支持基板 3 0の表面 3 0 a上に、 ノ ッファ層 3 2を、 ェピタキシャル 成長させて、 表面 3 2 a力 S [ 0 0 1 ] 方位に配向しているバッファ層 3 2を形成し'、 さらに、 バッファ層 3 2の表面 3 2 a上に、 下部電極 薄膜 3 4をェピタキシャル成長させて、 表面 3 4 a力 S [ 0 0 1 ] 方位 に配向している下部電極薄膜 3 4を形成し、 下部電極薄膜 3 4の表面 3 4 a上に、 ビスマス層状化合物を含む誘電体薄膜 2 6を形成してい るから、 誘電体薄膜 2 6に含まれているビスマス層状化合物を、 所望 のように、 [ 0 0 1 ] 方位に、 すなわち、 c軸方向に配向することが可 能になる。 したがって、 下部電極薄膜 3 4と上部電極薄膜 2 4 との間 に電圧を印加したときに、 電界の方向がビスマス層状化合物の c軸と ほぼ一致するから、 ビスマス層状化合物の強誘電体としての性質を抑 制し、 常誘電体としての性質を十分に発揮させることが可能になる。 かかる構成を有する薄膜コンデンサ 2 0は、 誘電体薄膜 6の膜厚を 薄く し、 たとえば、 約 1ないし 1 0 0 n mの厚さを有するように形成 しても、 各種特性に優れているから、 薄膜コンデンサ 2 0を、 小型化 し、 同時に、 大容量化することが可能になる。
したがって、 たとえば、 薄膜コンデンサ 2 0を、 L S Iのデカップ リングコンデンサと して利用する場合、 第 3図に示されるように、 薄 膜コンデンサ 2 0を、 L S I 1 2とプリント基板 1 4との間に配置す ることができ、 L S I 1 2の電源端子とデカップリングコンデンサと を接続する配線のィンダクタンスをきわめて小さくすることができる しかも、 薄膜コンデンサ 2 0は、 優れた温度特性を有しているから、 L S I 1 2の電力消費に伴う発熱によって、 薄膜コンデンサ 2 0の温 度が大きく上昇しても、 容量の変化を小さくすることができる。
したがって、 薄膜コンデンサ 2 0は、 デカップリングコンデンサ、 とくに、 動作周波数の高い L S I用のデカップリングコンデンサと し て好ましく利用することができる。
第 4図は、 本発明の他の好ましい実施態様にかかる薄膜コンデンサ の略断面図である。
第 4図に示されるように、 本実施態様にかかる薄膜コンデンサ 4 0 は、複数の誘電体薄膜 2 6を備え、 隣り合った誘電体薄膜 2 6の間に、 に第一の電極薄膜 4 1と第二の電極薄膜 4 2とが、 交互に配置されて いる。
第一の電極薄膜 4 1および第二の電極薄膜 4 2はそれぞれ短絡され、 それによつて、 本実施態様にかかる薄膜コンデンサ 40は、 第 2図に 示される薄膜コンデンサ 2 0よりも、さらに大きな容量を有している。 第一の電極薄膜 4 1および第二の電極薄膜 4 2を形成するための材 料は、 導電性を有するとともに、 誘電体膜 2 6の表面上に形成された ときに、 その表面 4 l a、 4 2 aが、 [0 0 1 ]方位に配向することが 必要であり、 たとえば、 白金 ( P t )、 ルテニゥム (R u)、 ロジウム (R h)、 パラジウム (P d)、 イリジウム ( I r )、 金 (Au)ヽ 銀 (A g)、 銅 (C u)、 二ッケル (N i ) などの金属およびこれらの金属の うち、 少なく とも一種の金属を主成分として含む合金、 S r R u O 3、 C a R u 03、 S r V03、 S r C r 03、 S r C o 03、 L a N i Os、 N b ドープ S r T i O 3などのぺロプスカイ ト構造を有する導電性酸 化物およびこれらの混合物、 B i 2 S r 2 C u 06などの超伝導性ビス マス層状構造を有する超伝導体などによって、 第一の電極薄膜 4 1お よび第二の電極薄膜 4 2が形成される。
好ましくは、 これらの材料の中から、 誘電体薄膜 2 6との格子整合 性に優れた材料が選択され、 第一の電極薄膜 4 1および第二の電極薄 膜 4 2が形成される。
ただし、 最上層の電極薄膜 (図 5においては第一の電極薄膜 4 1 ) の材料は、 導電性を有していれば、 とくに限定されず、 第 2図に示さ れた薄膜コンデンサ 20の上部電極薄膜 2 4と同様の材料によって、 最上層の電極薄膜を形成することができ、鉄(F e )、ニッケル(N i ) などの卑金属や、 WS i、 M o S i などの合金を用いることもできる。 以上のような構成を有する薄膜コンデンサ 40は、表面 3 0 a力 [0 0 1 ] 方位に配向している支持基板 3 0の表面 3 0 a上に、 バッファ 層 3 2を、 ェピタキシャル成長させて、 表面 3 2 a力 S [0 0 1 ] 方位 に配向しているバッファ層 3 2を形成し、 さらに、 第一の電極薄膜 4 1または第二の電極薄膜 4 2と誘電体薄膜 2 6とを、 交互に形成する ことによって、 作製される。
第一の電極薄膜 4 1および第二の電極薄膜 4 2は、 ェピタキシャル 成長によって形成される。 その結果、 第一の電極薄膜 4 1の表面 4 1 aおよび第二の電極薄膜 4 2の表面 4 2 aは、 下地であるバッファ層 3 2の表面 3 2 aまたは誘電体薄膜 2 6の表面 2 6 a と同様に、 [ 0 0 1 ] 方位に配向されるから、 誘電体薄膜 2 6に含まれるビスマス層 状化合物を、 [ 0 0 1 ] 方位に、 すなわち、 c軸方向に配向することが できる。
最上層の電極薄膜は、 ェピタキシャル成長によって形成する必要が ない。
本発明は、 以上の実施態様に限定されることなく、 特許請求の範囲 に記載された発明の範囲内で種々の変更が可能であり、 それらも本発 明の範囲内に包含されるものであることはいうまでもない。
たとえば、 第 2図に示される実施態様においては、 下部電極薄膜 3 4と誘電体薄膜 2 6 とが接しており、 薄膜コンデンサ 2 0の容量の低 下を防止するためには、 下部電極薄膜 3 4 と誘電体薄膜 2 6 とが接し ていることが好ましいが、 下部電極薄膜 3 4と誘電体薄膜 2 6とが接 していることは必ずしも必要でなく、 下部電極薄膜 3 4と誘電体薄膜 2 6と間に、 誘電体薄膜 2 6側の表面が [ 0 0 1 ] 方位に配向してい る誘電体薄膜が介在していてもよい。
また、 第 4図に示される実施態様においては、 第一の電極薄膜 4 1 と誘電体薄膜 2 6 とが接し、 第二の電極薄膜 4 2と誘電体薄膜 2 6 と が接しており、薄膜コンデンサ 4 0の容量の低下を防止するためには、 第一の電極薄膜 4 1 と誘電体薄膜 2 6 とが接し、 第二の電極薄膜 4 2 と誘電体薄膜 2 6 とが接していることが好ましいが、 第一の電極薄膜 4 1 と誘電体薄膜 2 6とが接し、 第二の電極薄膜 4 2と誘電体薄膜 2 6 とが接していることは必ずしも必要でなく、 第一の電極薄膜 4 1 と 誘電体薄膜 2 6 と間および/または第二の電極薄膜 4 2と誘電体薄膜 2 6との間に、 誘電体薄膜 2 6側の表面が [ 0 0 1 ] 方位に配向して いる誘電体薄膜が介在していてもよい。 さらに、 前記実施態様においては、 支持基板 3 0の表面上に、 バッ ファ層 3 2が形成されている力 、支持基板 3 0を形成している材料と、 下部電極薄膜 3 4または第一の電極薄膜 4 1もしくは第二の電極薄膜 4 2を形成している材料を接触させても、反応することがなく、かつ、 支持基板 3 0を形成している材料の格子定数と、 下部電極薄膜 3 4ま たは第一の電極薄膜 4 1もしくは第二の電極薄膜 4 2を形成している 材料の格子定数とが十分に近ければ、 支持基板 3 0の表面上に、 バッ ファ層 3 2を形成することは必ずしも必要でない。
本発明によれば、 小型で、 かつ、 大容量の誘電特性に優れた薄膜コ ンデンサおよびその製造方法を提供することが可能になる。

Claims

請求の範囲
1. 第一の電極構造体と、 第二の電極構造体と、 前記第一および第二 の電極構造体間に設けられたビスマス層状化合物を含む誘電体薄膜 とを備え、 前記第一の電極構造体の前記誘電体薄膜と接する表面が [0 0 1 ] 方位に配向していることを特徴とする薄膜コンデンサ。
2. 前記ビスマス層状化合物が、 化学量論的組成式: (B i 202) 2 + (Α^^, Β^,^,) 2—、 あるいは、 B i 2Am— i ^m03m+ 3で表 わされる組成(記号/ πは正の整数であり、記号 Aは、 ナトリ ウム (N a )、 カリ ウム (K)、 鉛 (P b )、 バリ ウム (B a )、 ス トロンチウ ム ( S r )、 カルシウム ( C a ) およびビスマス ( B i ) からなる群 より選ばれる少なく とも 1つの元素であり、 記号 Hは、 鉄 (F e )、 コバルト (C o)、 クロム (C r )、 ガリ ウム (G a )、 チタン (T i )、 ニオブ (N b)、 タンタル (T a )、 アンチモン ( S b)、 マンガン (M n)、バナジゥム (V)、 モリブデン (Mo ) およびタングステン (W) からなる群より選ばれる少なく とも 1つの元素である。 記号^ 4およ び/または 5を 2つ以上の元素で構成する場合、 それらの比率は任 意である。)を有することを特徴とする請求の範囲第 1項に記載の薄 膜コンデンサ。
3. 前記記号 mの値が偶数であることを特徴とする請求の範囲第 2項 に記載の薄膜コンデンサ。
4. 前記第一の電極構造体が、 表面が [0 0 1 ] 方位に配向している 支持基板と、 前記支持基板上に設けられ表面が [0 0 1 ] 方位に配 向している電極薄膜とを含んでいることを特徴とする請求の範囲第
1項に記載の薄膜コンデンサ。
5. 前記支持基板がシリ コン単結晶によって形成されたことを特徴と する請求の範囲第 4項に記載の薄膜コンデンサ。
6. 前記電極薄膜が、 白金 (P t )、 ルテニウム (R u)、 ロジウム (R h)、 パラジウム (P d)、 イリジウム ( I r )、 金 (Au)ヽ 銀 (A g)、 銅 (C u)、 ニッケル (N i ) からなる群より選ばれた少なく とも一つの金属を含んでいることを特徴とする請求の範囲第 4項に 記載の薄膜コンデンサ。
7. 前記電極薄膜が、 ベロブスカイ ト構造を有する導電性酸化物を含 んでいることを特徴とする請求の範囲第 4項に記載の薄膜コンデン サ。
8. 前記電極薄膜が、 S r R u〇3、 C a R u〇3、 S r V03、 S r C r〇 3、 S r C o〇3、 L a N i 03、 N b ドープ S r T i O 3力 ら なる群より選ばれた少なく とも一つの導電性酸化物を含んでいるこ とを特徴とする請求の範囲第 7項に記載の薄膜コンデンサ。
9. 前記電極薄膜が、 超伝導性ビスマス層状構造を有する超伝導体を 含んでいることを特徴とする請求の範囲第 4項に記載の薄膜コンデ ンサ。
10. 前記電極薄膜が、 B i 2 S r 2 C u 06を含んでいることを特徴と する請求の範囲第 9項に記載の薄膜コンデンサ。
11. 前記電極薄膜の表面が、 前記第一の電極構造体の前記誘電体薄膜 と接する表面を構成していることを特徴とする請求の範囲第 4項に 記載の薄膜コンデンサ。
12. 前記第一'の電極構造体が、 さらに、 前記支持基板と前記電極薄膜 との間に設けられ、 表面が [0 0 1 ] 方位に配向しているバッファ 層を含んでいることを特徴とする請求の範囲第 4項に記載の薄膜コ ンデンサ。
13. 前記バッファ層が、 Z r 02、 R e〇2、 R e〇2— Z r〇2 (R e はイッ トリウム (Y) または希土類元素)、 Mg A 1 04、 γ - A 1 203、 S r T i 〇 3、 L a A 1 03からなる群より選ばれた少なくと も一つの酸化物を含んでいることを特徴とする請求の範囲第 1 2項 に記載の薄膜コンデンサ。
14. 表面が [0 0 1 ] 方位に配向している複数の電極薄膜と、 ビスマ ス層状化合物を含む複数の誘電体薄膜とを備え、 前記電極薄膜およ び誘電体薄膜が交互に積層されていることを特徴とする薄膜コンデ ンサ。
15. 偶数番目の前記電極薄膜が互いに短絡されており、 奇数番目の前 記電極薄膜が互いに短絡されていることを特徴とする請求の範囲第 1 4項に記載の薄膜コンデンサ。
16. 表面が [0 0 1 ]方位に配向している第一の電極構造体.を用意し、 前記第一の電極構造体の前記表面に、 ビスマス層状化合物を含む誘 電体薄膜を形成し、 前記誘電体薄膜上に第二の電極構造体を形成す ることを特徴とする薄膜コンデンサの製造方法。
17. 表面が [00 1 ] 方位に配向している支持基板を用意し、 前記支 持基板の前記表面にバッファ層を形成し、 前記バッファ層の前記表 面に電極薄膜を形成することによって、 前記第一の電極構造体を用 意することを特徴とする請求の範囲第 1 6項に記載の薄膜コンデン サの製造方法。
18. ェピタキシャル成長法によって、 前記バッファ層を前記支持基板 の前記表面に形成することを特徴とする請求の範囲第 1 7項に記載 の薄膜コンデンサの製造方法。
19. ェピタキシャル成長法によって、 前記電極薄膜を前記バッファ層 の前記表面に形成して、 前記電極薄膜の表面を [0 0 1 ] 方位に配 向させることを特徴とする請求の範囲第 1 8項に記載の薄膜コンデ ンサの製造方法。
20. 前記電極薄膜の前記表面に誘電体薄膜を形成することによって、 前記第一の電極構造体の前記表面に、 ビスマス層状化合物を含む誘 電体薄膜を形成することを特徴とする請求の範囲第 1 9項に記載の 薄膜コンデンサの製造方法。
21. MO CVD法によって、 前記第一の電極構造体の前記表面に、 ビ スマス層状化合物を含む誘電体薄膜を形成することを特徴とする請 求の範囲第 1 6項に記載の薄膜コンデンサの製造方法。
22. その表面が [0 0 1 ] 方位に配向している単結晶シリコンからな る支持基板を用意し、 前記支持基板の前記表面に、 バッファ層をェ ピタキシャル成長させ、 前記バッファ層の前記表面に、 下部電極薄 膜をェピタキシャル成長させ、 前記電極薄膜の前記表面に、 ビスマ ス層状化合物を含む誘電体薄膜を形成し、 前記誘電体薄膜上に、 上 部電極薄膜を形成することを特徴とする薄膜コンデンサの製造方法。
23. 前記ビスマス層状化合物が、 化学量論的組成式: (B i 202) 2 + (Am_1 Bm03m+ 1) 2—、 あるいは、 B i 2Am— i ^03βΙ+ 3で表 わされる組成(記号 は正の整数であり、記号 4は、ナトリウム (N a )、 カリウム (K)、 鉛 (P b )、 ノ リウム (B a )、 ス トロンチウ ム ( S r )、 カルシウム ( C a ) およびビスマス ( B i ) からなる群 より選ばれる少なく とも 1つの元素であり、 記号^は、 鉄 (F e)、 コバルト (C o)、 クロム (C r )、 ガリ ウム (G a )、 チタン (T i ) ニオブ (N b )、 タンタル(T a )、 アンチモン (S b)、 マンガン (M η)、バナジウム (V)、モリブデン (Mo ) およびタングステン (W) からなる群より選ばれる少なく とも 1つの元素である。 記号 _Λおよ び/または _Βを 2つ以上の元素で構成する場合、 それらの比率は任 意である。)を有することを特徴とする請求の範囲第 2 2項に記載の 薄膜コンデンサの製造方法。
24. 原料ガスと して、 少なく とも C a (C , 1 H1 90 z) 2 ( C 8H2 3 N 5) 2、 B i (C H3) 3および T i ( O - i - C 3 H 7 ) 4を用レ、、 MO CVD法によって、 前記電極薄膜の前記表面に、 ビスマス層状 化合物を含む誘電体薄膜を形成することを特徴とする請求の範囲第 2 3項に記載の薄膜コンデンサの製造方法。
25. 原料ガスと して、 少なく とも S r (C 1 1 H1 902) 2 ( C 8H2 3 N5) 2、 B i (C H3) 3および T i (Ο— i - C 3H7) 4を用い、 MO C VD法によって、 前記電極薄膜の前記表面に、 ビスマス層状 化合物を含む誘電体薄膜を形成することを特徴とする請求の範囲第 2 3項に記載の薄膜コンデンサの製造方法。
PCT/JP2003/016654 2002-12-27 2003-12-25 薄膜コンデンサおよびその製造方法 WO2004061881A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP03768193A EP1577912A1 (en) 2002-12-27 2003-12-25 Thin film capacitor and method for manufacturing same
AU2003292773A AU2003292773A1 (en) 2002-12-27 2003-12-25 Thin film capacitor and method for manufacturing same
JP2004564514A JPWO2004061881A1 (ja) 2002-12-27 2003-12-25 薄膜コンデンサおよびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/331,140 2002-12-27
US10/331,140 US6876536B2 (en) 2002-12-27 2002-12-27 Thin film capacitor and method for fabricating the same

Publications (1)

Publication Number Publication Date
WO2004061881A1 true WO2004061881A1 (ja) 2004-07-22

Family

ID=32710832

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/016654 WO2004061881A1 (ja) 2002-12-27 2003-12-25 薄膜コンデンサおよびその製造方法

Country Status (7)

Country Link
US (1) US6876536B2 (ja)
EP (1) EP1577912A1 (ja)
JP (1) JPWO2004061881A1 (ja)
KR (1) KR20050088215A (ja)
CN (1) CN1732540A (ja)
AU (1) AU2003292773A1 (ja)
WO (1) WO2004061881A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281742A (ja) * 2003-03-17 2004-10-07 Japan Science & Technology Agency 半導体素子、半導体センサーおよび半導体記憶素子
WO2008111274A1 (ja) * 2007-03-15 2008-09-18 National University Corporation Toyohashi University Of Technology 半導体基板上の積層構造
JP2008227345A (ja) * 2007-03-15 2008-09-25 Toyohashi Univ Of Technology 半導体基板上の積層構造
JP2008306009A (ja) * 2007-06-08 2008-12-18 Toyohashi Univ Of Technology 半導体基板上の積層構造
US8288020B2 (en) 2009-04-20 2012-10-16 Panasonic Corporation Piezoelectric thin film and method of manufacturing the same, ink jet head, method of forming image with the ink jet head, angular velocity sensor, method of measuring angular velocity with the angular velocity sensor, piezoelectric generating element, and method of generating electric power with the piezoelectric generating element

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004077564A1 (ja) * 2003-02-26 2006-06-08 Tdk株式会社 薄膜容量素子ならびにそれを含んだ電子回路および電子機器
KR20050100700A (ko) * 2003-02-27 2005-10-19 티디케이가부시기가이샤 박막용량소자 및 그것을 포함한 전자회로 및 전자기기
JP2005093597A (ja) * 2003-09-16 2005-04-07 Shinko Electric Ind Co Ltd 薄膜キャパシタ及びその製造方法
KR100576849B1 (ko) * 2003-09-19 2006-05-10 삼성전기주식회사 발광소자 및 그 제조방법
JP2005108887A (ja) * 2003-09-26 2005-04-21 Kyocera Corp 可変コンデンサ
US7011726B1 (en) * 2004-09-27 2006-03-14 Intel Corporation Method of fabricating thin dielectric film and thin film capacitor including the dielectric film
FR2884969B1 (fr) * 2005-04-20 2008-04-11 St Microelectronics Sa Integration d'elements capacitifs sous forme de ceramique perovskite
US20090053478A1 (en) * 2005-06-07 2009-02-26 Fujifilm Corporation Functional film containing structure and method of manufacturing functional film
KR100953200B1 (ko) * 2007-02-22 2010-04-16 중앙대학교 산학협력단 Pst 이종층 박막들을 채택하는 유전체막, 그 제조 방법및 상기 유전체막을 포함하는 가변 커패시터
JP2008270596A (ja) * 2007-04-23 2008-11-06 Toshiba Corp 強誘電体メモリおよび強誘電体メモリの製造方法
CN101364657A (zh) * 2008-09-28 2009-02-11 电子科技大学 具有复合电极结构的介电薄膜及其制备方法
JP6024502B2 (ja) * 2013-02-13 2016-11-16 三菱マテリアル株式会社 LaNiO3薄膜形成用組成物及びこの組成物を用いたLaNiO3薄膜の形成方法
CN105493265B (zh) * 2013-07-25 2018-10-16 独立行政法人产业技术综合研究所 强介电体装置及其制造方法
CN104419895B (zh) * 2013-09-09 2016-11-16 中国科学院上海硅酸盐研究所 低温下制备具有高度(001)择优取向的钌酸锶薄膜的方法
CN104538206B (zh) * 2014-12-12 2017-09-19 南京工业大学 一类钙钛矿氧化物在超级电容器中的应用
JP6751866B2 (ja) 2016-04-22 2020-09-09 国立研究開発法人産業技術総合研究所 半導体強誘電体記憶素子の製造方法及び半導体強誘電体記憶トランジスタ
CN110349750B (zh) * 2019-07-10 2021-03-19 四川大学 一种提高强电场下电介质薄膜器件工作电压的方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106198A (ja) * 1993-10-08 1995-04-21 Matsushita Electric Ind Co Ltd 積層薄膜コンデンサの製造方法
JPH07245236A (ja) * 1994-01-13 1995-09-19 Rohm Co Ltd 誘電体キャパシタおよびその製造方法
JPH08195328A (ja) * 1995-01-12 1996-07-30 Toshiba Corp 高誘電体膜キャパシタ及びその製造方法
JPH08306865A (ja) * 1995-05-11 1996-11-22 Nec Corp ビスマス系層状強誘電体を用いたキャパシタとその製造方法
JPH08335672A (ja) * 1995-06-05 1996-12-17 Sony Corp 強誘電体不揮発性メモリ
JPH10182291A (ja) * 1996-12-20 1998-07-07 Sharp Corp 強誘電体薄膜の製造方法、強誘電体薄膜被覆基板及びキャパシタ
JPH10223476A (ja) * 1997-02-07 1998-08-21 Tdk Corp 強誘電体薄膜およびその製造方法
JPH10294432A (ja) * 1997-04-21 1998-11-04 Sony Corp 強誘電体キャパシタ、強誘電体不揮発性記憶装置および強誘電体装置
JP2000169297A (ja) * 1998-09-29 2000-06-20 Sharp Corp 酸化物強誘電体薄膜の製造方法、酸化物強誘電体薄膜及び酸化物強誘電体薄膜素子

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2506788A (en) * 1946-06-08 1950-05-09 Aluminum Co Of America Method of enhancing physical properties of aluminum base alloys containing zinc and magnesium
US5206788A (en) 1991-12-12 1993-04-27 Ramtron Corporation Series ferroelectric capacitor structure for monolithic integrated circuits and method
JPH05335173A (ja) 1992-05-28 1993-12-17 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JPH05335174A (ja) 1992-05-28 1993-12-17 Murata Mfg Co Ltd 積層セラミック電子部品
US5248564A (en) 1992-12-09 1993-09-28 Bell Communications Research, Inc. C-axis perovskite thin films grown on silicon dioxide
US5426075A (en) 1994-06-15 1995-06-20 Ramtron International Corporation Method of manufacturing ferroelectric bismuth layered oxides
JPH08253324A (ja) * 1995-03-10 1996-10-01 Sumitomo Metal Mining Co Ltd 強誘電体薄膜構成体
KR100199095B1 (ko) 1995-12-27 1999-06-15 구본준 반도체 메모리 셀의 캐패시터 구조 및 그 제조방법
JP3193302B2 (ja) * 1996-06-26 2001-07-30 ティーディーケイ株式会社 膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法
JP3195265B2 (ja) 1997-01-18 2001-08-06 東京応化工業株式会社 Bi系強誘電体薄膜形成用塗布液およびこれを用いて形成した強誘電体薄膜、強誘電体メモリ
JP3472087B2 (ja) 1997-06-30 2003-12-02 Tdk株式会社 膜構造体、電子デバイス、記録媒体および酸化物導電性薄膜の製造方法
US5994276A (en) 1997-09-08 1999-11-30 Mcmaster University Composite high Tc superconductor film
JP3549715B2 (ja) * 1997-10-15 2004-08-04 日本電気株式会社 Bi層状強誘電体薄膜の製造方法
US6096343A (en) 1997-10-27 2000-08-01 Gerhard Gergely Instant calcium/soybean granules, their use and process for their preparation
JPH11214245A (ja) 1998-01-23 1999-08-06 Murata Mfg Co Ltd 薄膜積層コンデンサおよびその製造方法
JP4228437B2 (ja) 1998-10-21 2009-02-25 株式会社村田製作所 薄膜積層コンデンサおよびその製造方法
US6251816B1 (en) * 1998-12-31 2001-06-26 Mra Laboratories, Inc. Capacitor and dielectric ceramic powder based upon a barium borate and zinc silicate dual-component sintering flux
JP2001015382A (ja) 1999-06-29 2001-01-19 Kyocera Corp 薄膜コンデンサ
US6566698B2 (en) 2000-05-26 2003-05-20 Sony Corporation Ferroelectric-type nonvolatile semiconductor memory and operation method thereof
US6437380B1 (en) * 2001-03-28 2002-08-20 Symetrix Corporation Ferroelectric device with bismuth tantalate capping layer and method of making same
JP2003209179A (ja) 2002-01-15 2003-07-25 Fujitsu Ltd 容量素子及びその製造方法
JP4036707B2 (ja) 2002-08-12 2008-01-23 三洋電機株式会社 誘電体素子および誘電体素子の製造方法
US6788522B1 (en) * 2003-02-26 2004-09-07 Tdk Corporation Multi-layered unit including electrode and dielectric layer

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106198A (ja) * 1993-10-08 1995-04-21 Matsushita Electric Ind Co Ltd 積層薄膜コンデンサの製造方法
JPH07245236A (ja) * 1994-01-13 1995-09-19 Rohm Co Ltd 誘電体キャパシタおよびその製造方法
JPH08195328A (ja) * 1995-01-12 1996-07-30 Toshiba Corp 高誘電体膜キャパシタ及びその製造方法
JPH08306865A (ja) * 1995-05-11 1996-11-22 Nec Corp ビスマス系層状強誘電体を用いたキャパシタとその製造方法
JPH08335672A (ja) * 1995-06-05 1996-12-17 Sony Corp 強誘電体不揮発性メモリ
JPH10182291A (ja) * 1996-12-20 1998-07-07 Sharp Corp 強誘電体薄膜の製造方法、強誘電体薄膜被覆基板及びキャパシタ
JPH10223476A (ja) * 1997-02-07 1998-08-21 Tdk Corp 強誘電体薄膜およびその製造方法
JPH10294432A (ja) * 1997-04-21 1998-11-04 Sony Corp 強誘電体キャパシタ、強誘電体不揮発性記憶装置および強誘電体装置
JP2000169297A (ja) * 1998-09-29 2000-06-20 Sharp Corp 酸化物強誘電体薄膜の製造方法、酸化物強誘電体薄膜及び酸化物強誘電体薄膜素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281742A (ja) * 2003-03-17 2004-10-07 Japan Science & Technology Agency 半導体素子、半導体センサーおよび半導体記憶素子
WO2008111274A1 (ja) * 2007-03-15 2008-09-18 National University Corporation Toyohashi University Of Technology 半導体基板上の積層構造
JP2008227345A (ja) * 2007-03-15 2008-09-25 Toyohashi Univ Of Technology 半導体基板上の積層構造
US8183594B2 (en) 2007-03-15 2012-05-22 National University Corporation Toyohashi University Of Technology Laminar structure on a semiconductor substrate
JP2008306009A (ja) * 2007-06-08 2008-12-18 Toyohashi Univ Of Technology 半導体基板上の積層構造
US8288020B2 (en) 2009-04-20 2012-10-16 Panasonic Corporation Piezoelectric thin film and method of manufacturing the same, ink jet head, method of forming image with the ink jet head, angular velocity sensor, method of measuring angular velocity with the angular velocity sensor, piezoelectric generating element, and method of generating electric power with the piezoelectric generating element

Also Published As

Publication number Publication date
US6876536B2 (en) 2005-04-05
US20050040516A1 (en) 2005-02-24
CN1732540A (zh) 2006-02-08
AU2003292773A1 (en) 2004-07-29
EP1577912A1 (en) 2005-09-21
JPWO2004061881A1 (ja) 2006-05-18
KR20050088215A (ko) 2005-09-02

Similar Documents

Publication Publication Date Title
WO2004061881A1 (ja) 薄膜コンデンサおよびその製造方法
JP4108602B2 (ja) 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子および薄膜積層コンデンサ
US7319081B2 (en) Thin film capacity element composition, high-permittivity insulation film, thin film capacity element, thin film multilayer capacitor, electronic circuit and electronic apparatus
US6891714B2 (en) Multi-layered unit including electrode and dielectric layer
JP3856142B2 (ja) 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子および薄膜積層コンデンサ
US6930875B2 (en) Multi-layered unit
JP2004165370A (ja) 電源ノイズ低減用薄膜コンデンサ
US6977806B1 (en) Multi-layered unit including electrode and dielectric layer
US6958900B2 (en) Multi-layered unit including electrode and dielectric layer
WO2004077463A1 (ja) 電極層および誘電体層を含む積層体ユニット
WO2004077561A1 (ja) 電極層および誘電体層を含む積層体ユニット
WO2004077563A1 (ja) 電極層および誘電体層を含む積層体ユニット
US7067458B2 (en) Multi-layered unit including electrode and dielectric layer
JP2004043251A (ja) ペロブスカイト型酸化膜を含む酸化物積層膜
JP2004165372A (ja) コンデンサ複合回路素子およびicカード

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004564514

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020057011862

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20038A77462

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2003768193

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057011862

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2003768193

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2003768193

Country of ref document: EP