CN108878276B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN108878276B
CN108878276B CN201810160327.3A CN201810160327A CN108878276B CN 108878276 B CN108878276 B CN 108878276B CN 201810160327 A CN201810160327 A CN 201810160327A CN 108878276 B CN108878276 B CN 108878276B
Authority
CN
China
Prior art keywords
film
heat treatment
semiconductor device
manufacturing
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810160327.3A
Other languages
English (en)
Other versions
CN108878276A (zh
Inventor
朝羽俊介
饭岛良介
中林幸雄
深津茂人
伊藤俊秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN108878276A publication Critical patent/CN108878276A/zh
Application granted granted Critical
Publication of CN108878276B publication Critical patent/CN108878276B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种特性能够提高的半导体装置的制造方法。根据实施方式，半导体装置的制造方法包括：在包含氧的第一气氛中对第一膜实施500℃以上且900℃以下的第一温度的第一热处理，该第一膜沉积在包含碳化硅的半导体部件上且包含硅及氧。所述制造方法包括：在所述第一热处理之后，在包含氮的第二气氛中对所述第一膜实施1200℃以上且小于1400℃的第二温度的第二热处理。

Description

半导体装置的制造方法
本申请以日本专利申请2017-095922(申请日2017年5月12日)为基础，依据该申请享受优先权。本申请通过参照该申请而包括该申请的所有内容。
技术领域
本发明的实施方式涉及半导体装置的制造方法。
背景技术
存在使用碳化硅(SiC)的晶体管等半导体装置。在半导体装置中，在包含碳化硅的半导体膜与电极(导电膜)之间，设置有氧化硅等绝缘膜。在半导体装置中谋求良好的特性。
发明内容
本发明的实施方式提供一种特性能够提高的半导体装置的制造方法。
根据本发明的实施方式，半导体装置的制造方法包括：在包含氧的第一气氛中对第一膜实施500℃以上且900℃以下的第一温度的第一热处理，该第一膜沉积在包含碳化硅的半导体部件之上且包含硅及氧。所述制造方法包括：在所述第一热处理之后，在包含氮的第二气氛中对所述第一膜实施1200℃以上且小于1400℃的第二温度的第二热处理。
附图说明
图1是例示实施方式的半导体装置的制造方法的流程图。
图2是例示实施方式的半导体装置的示意性的剖面图。
图3是例示实施方式的半导体装置的制造方法的示意图。
图4是例示半导体装置的特性的曲线图。
图5是例示半导体装置的特性的曲线图。
图6是例示半导体装置的特性的曲线图。
图7是例示试样的分析结果的曲线图。
图8是例示半导体装置中的缺陷的示意图。
图9的(a)以及图9的(b)是例示实施方式的半导体装置的特性的曲线图。
图10是例示实施方式的半导体装置的示意性的剖面图。
(符号说明)
10：第一膜；10a：界面附近区域；10ad：界面附近缺陷；10b：块体(bulk)区域；10bd：块体区域缺陷；15：界面；15d：界面缺陷；50：半导体部件；50a：界面附近区域；50ad：界面附近缺陷；50b：块体区域；50bd：块体区域缺陷；51～54：第一半导体区域～第四半导体区域；55：基板；ΔVth：阈值电压的变化；μ：移动度；110、111：半导体装置；110a、119：试样；CN：浓度；E1～E3：第一导电膜～第三导电膜；EF：电场强度；EG：电场；I1：绝缘膜；ID：漏极电流；JG：电流密度；T：温度；T1～T3：第一温度～第三温度；Ts：施加时间；VD：漏极电压；VG：栅极电压；pZ：位置；t1：厚度；tm：时间；tm1、tm2：第一热处理时间、第二热处理时间。
具体实施方式
以下，参照附图，说明本发明的各实施方式。
此外，附图是示意性的或者概念性的，各部分的厚度和宽度的关系、部分之间的大小的比例等不一定限于与实际相同。另外，即使在表示相同部分的情况下，有时也会根据附图而将相互的尺寸、比例不同地表示。
此外，在本申请说明书和各附图中，针对与关于已经示出的附图而在先描述过的要素相同的要素，附加同一符号而适当省略详细的说明。
图1是例示实施方式的半导体装置的制造方法的流程图。
图2是例示实施方式的半导体装置的示意性的剖面图。
如图1所示，实施方式的半导体装置的制造方法包括第一膜的准备(步骤S110)、第一热处理(步骤S120)以及第二热处理(步骤S130)。
如图2所示，在半导体装置110中，在半导体部件50之上设置有第一膜10。半导体部件50包含碳化硅(SiC)。半导体部件50例如包含4H-SiC。
第一膜10包含硅及氧。第一膜10例如为氧化硅膜。第一膜10沉积在半导体部件50之上。第一膜10例如通过化学气相生长(CVD：Chemical Vapor Deposition，化学气相沉积)形成。化学气相生长也可以包括原子层沉积(ALD：Atomic Layer Deposition)。第一膜10例如也可以通过PVD(physical vapor deposition，物理气相沉积)法形成。PVD法包括蒸镀以及溅射中的至少任意一种。实施方式的半导体装置的制造方法也可以还包括在半导体部件50之上沉积第一膜10(步骤S110的1个例子)。
将从半导体部件50朝向第一膜10的方向设为Z轴方向。在半导体部件50与第一膜10之间存在界面15。
第一膜10的厚度t1(第一热处理之前的厚度)例如为20nm以上且60nm以下。厚度t1是沿Z轴方向的长度。具有这样的厚度t1的第一膜10能够用作晶体管的栅极绝缘膜。利用这样的厚度t1，能够得到适当的绝缘性、适当的电气特性(例如阈值电压等)以及良好的可靠性。
在半导体装置110中，也可以还设置有第一导电膜E1。第一导电膜E1例如是栅电极。在第一导电膜E1形成之前实施上述第一热处理以及第二热处理。
以下，说明第一热处理以及第二热处理的例子。
图3是例示实施方式的半导体装置的制造方法的示意图。
图3的横轴为时间tm。纵轴为温度T。
在第一热处理中，在包含氧的第一气氛中对沉积在半导体部件50之上的第一膜10进行第一温度T1的热处理。第一温度T1例如为500℃以上且900℃以下。在第一热处理中，例如，在包含氧(O2)的腔体内以第一温度T1对包括半导体部件50以及第一膜10的加工体进行热处理。在第一热处理之前，加工体的温度为第三温度T3。第三温度T3比第一温度T1低。第三温度T3例如也可以为室温(例如20℃以上且40℃以下)。在第一热处理中，温度T实质为第一温度T1的时间(第一热处理时间tm1)例如为10分钟以上且20小时以下。上述第一温度T1以及第二温度T2为腔体内的处理体(半导体部件50等的基板)的位置处的温度。处理体的温度与腔体内的处理体的位置处的温度实质上一致。能够通过热电偶等检测元件来检测腔体内的处理体的位置处的温度。
在第一热处理之后进行第二热处理。在第二热处理中，在包含氮的第二气氛中对第一膜10进行第二温度T2的热处理。第二温度T2比第一温度T1高。第二温度T2例如为1200℃以上且小于1400℃。第二温度T2例如也可以为1200℃以上且1350℃以下。在第二热处理中，例如在填充有氮(N2)的腔体内以第二温度T2对第一热处理之后的加工体进行热处理。在第二热处理中，温度T实质为第二温度T2的时间(第二热处理时间tm2)例如为10分钟以上且20小时以下。
这样，在第一热处理以及第二热处理中，气氛以及温度相互不同。第一热处理的腔体和第二热处理的腔体也可以相互不同。由此，易于在腔体中得到高的生产率。在实施方式中，第一热处理以及第二热处理也可以在1个腔体中进行。
在该例子中，在第一热处理与第二热处理之间第一膜10的温度为第三温度T3。例如，在相互不同的腔体中进行第一热处理以及第二热处理的情况下，在第一热处理与第二热处理之间第一膜10的温度为第三温度T3。
在实施方式中，第二气氛实质上不包含氧。或者，在第二气氛包含氧的情况下，第二气氛中包含的氧的浓度例如为3vol％(体积百分率)以下。第二气氛中包含的氧的浓度也可以是0.001vol％以下。在第二气氛中使用的气体中的氮的浓度(纯度)例如也可以是99.9999vol％以上。
这样，可知通过进行包含氧的第一气氛中的第一热处理和包含氮的第二气氛中的第二热处理，能够得到具有良好的特性的第一膜10(氧化硅膜)。
例如，在第二热处理之后，第一膜10中包含的氮的浓度能够为1×1020cm-3以上且1×1022cm-3以下。这样的高的浓度的氮存在于第一膜10和半导体部件50的界面15的附近。以高的浓度含有氮的区域与界面15之间的距离例如为0nm以上且10nm以下。
通过在界面或者界面的附近含有氮，能够降低界面或者界面附近的缺陷密度。由此，能够提高半导体装置的特性。
以下，说明包括利用上述方法制作出的第一膜10的半导体装置110的特性的例子。半导体装置110是MOS型的晶体管。在以下说明的试样中，第一膜10的厚度t1约为45nm。第一温度T1为700℃。第一热处理时间tm1为2小时。第二温度T2为1300℃。第二热处理时间tm2为1小时。
图4是例示半导体装置的特性的曲线图。
图4示出利用上述方法制作出的试样110a(晶体管)中的电压-电流特性的测量结果。图4的横轴为漏极电压VD(V)。纵轴为漏极电流ID(mA)。在图4中，例示了在栅极电压VG为5V、15V、20V以及25V时的特性。如图4所示，能够得到良好的特性。
图5是例示半导体装置的特性的曲线图。
图5示出试样110a中的移动度(mobility)μ的评价结果。图5的横轴为栅极中的电场强度EF(MV/cm)。纵轴为移动度μ(cm2/(V·s))。图5还示出了第一参考例的试样119的特性。在试样119中，不进行上述第一热处理而仅进行第二热处理。
如从图5可知，在第一参考例的试样119中，移动度μ低。与此相对，在试样110a中能够得到高的移动度μ(例如约50cm2/(V·s))。这样，通过上述第一热处理以及第二热处理的组合，能够得到高的移动度μ。
图6是例示半导体装置的特性的曲线图。
图6例示了试样110a的阈值的变化的评价结果。在该评价中，在试样110a中，在半导体部件50与第一导电膜E1(栅电极)之间施加直流电场。评价相对直流电场的施加时间Ts经过的、阈值电压的变化ΔVth。图6的横轴为施加时间Ts(103秒)。纵轴为阈值电压的变化ΔVth(V)。在该例子中，示出了在直流电场为+4MV/cm或者-2MV/cm时的特性。直流电场的施加中的温度为175℃。
如图6所示，在试样110a中，阈值电压的变化ΔVth约为70mV以下。这样，通过上述第一热处理以及第二热处理的组合，能够得到小的阈值电压的变化ΔVth。如图6所示，关于正直流电场和负直流电场中的任意直流电场，都能够得到小的阈值电压的变化ΔVth。
这样，被认为在利用上述方法得到的试样110a中能够得到高的移动度μ和小的阈值电压的变化ΔVth是由于高的浓度的氮被导入到第一膜10与半导体部件50之间的界面的附近的缘故。
图7是例示试样的分析结果的曲线图。
图7示出了上述试样110a的基于二次离子质量分析(SIMS：次级离子质谱法)的分析结果。图7的横轴为Z轴方向上的位置pZ(深度)。纵轴为氮的浓度CN(×1021cm-3)。从图7可知，在试样110a中，在半导体部件50与第一膜10之间的界面附近(包括界面15的区域)，观测到高的浓度CN的氮。在该例子中，界面附近的氮的浓度CN(峰值浓度)约为2.4×1021cm-3。这样，在利用实施方式的制造方法制作出的试样110a中，能够观测到高的浓度CN(例如1×1020cm-3以上且1×1022cm-3以下)的氮。
另一方面，在不进行第一热处理的上述试样119(第一参考例)中，氮的峰值浓度约为1×1019cm-3。
这样，通过第一热处理以及第二热处理的组合，能够提高氮的峰值浓度。
另一方面，存在第二参考例，其中在包含NO气体的气氛中对在包含碳化硅的半导体之上形成的氧化硅膜进行热处理。在该第二参考例中，氮的峰值浓度约为1×1021cm-3。然而，在该第二参考例中，移动度μ约为30cm2/(V·s)。
与此相对，在上述试样110a中，能够得到约50cm2/(V·s)的高的移动度μ。被认为其原因在于与第二参考例相比在试样110a中能够降低缺陷密度。
进而，通过第一热处理以及第二热处理的组合，能够降低陷阱(trap)密度。试样110a中的界面陷阱密度Dit约为4×1011(1/cm2eV)。该界面陷阱密度Dit是比传导带的下端低0.2eV的能量处的陷阱密度。另一方面，上述试样119(第一参考例)中的界面陷阱密度Dit约为22×1011(1/cm2eV)。这样，在试样110a中，能够降低界面陷阱密度Dit。
存在第三参考例，其中在氮(N2)气氛中对在碳化硅上通过干氧化形成的硅氧化膜(厚度为15nm)进行热处理。在该第三参考例中，在氮气氛中的热处理的温度为1300℃的情况下，界面陷阱密度Dit约为14×1011(1/cm2eV)。在该第三参考例中，在氮气氛中的热处理的温度为1350℃的情况下，界面陷阱密度Dit约为9×1011(1/cm2eV)。在该第三参考例中，在氮气氛中的热处理的温度为1400℃的情况下，界面陷阱密度Dit约为6×1011(1/cm2eV)。
试样110a中的界面陷阱密度Dit低于这样的第三参考例的界面陷阱密度Dit。
这样，通过第一热处理以及第二热处理，能够得到以往没有的低的界面陷阱密度Dit。
图8是例示半导体装置中的缺陷的示意图。
如图8所示，第一膜10包括界面附近区域10a以及块体区域10b。界面附近区域10a位于块体区域10b与半导体部件50之间。另一方面，半导体部件50包括界面附近区域50a以及块体区域50b。界面附近区域50a位于块体区域50b与第一膜10之间。
考虑在半导体部件50(SiC)与第一膜10(氧化硅)之间的界面15存在界面缺陷15d。考虑在第一膜10的界面附近区域10a存在界面附近缺陷10ad。考虑在第一膜10的块体区域10b存在块体区域缺陷10bd。考虑在半导体部件50的界面附近区域50a存在界面附近缺陷50ad。还有在半导体部件50的块体区域50b存在块体区域缺陷50bd的情况。
被认为块体区域缺陷50bd实质上依赖于半导体部件50的形成条件。另一方面，被认为界面缺陷15d、界面附近缺陷10ad、块体区域缺陷10bd以及界面附近缺陷50ad受第一膜10以及第一膜10形成后的热处理的影响。被认为上述界面陷阱密度Dit对应于界面缺陷15d的密度。在实用性上，除了谋求减少界面缺陷15d以外，还谋求减少界面附近缺陷10ad、块体区域缺陷10bd以及界面附近缺陷50ad。
在实施方式的试样110a中，被认为界面缺陷15d、界面附近缺陷10ad、块体区域缺陷10bd以及界面附近缺陷50ad少。由此，被认为能够得到小的阈值电压的变化ΔVth(约70mV以下)。另外，界面缺陷15d、界面附近缺陷10ad以及界面附近缺陷50ad少，所以被认为能够得到高的移动度μ(约50cm2/(V·s)。
与此相对，在上述第三参考例中，被认为在氮气氛中的热处理的温度为1300℃的情况下界面缺陷15d以及界面附近缺陷10ad多。因此，移动度μ低。另一方面，在该第三参考例中，在氮气氛中的热处理的温度高到1400℃的情况下，第一膜10(氧化硅膜)发生劣化，块体区域缺陷10bd变多。因此，阈值电压的变化ΔVth变大。
与此相对，如上所述，根据实施方式的制造方法，能够得到阈值电压的小的变化ΔVth和高的移动度μ。
在实施方式中，通过CVD等在半导体部件50之上沉积第一膜10(氧化硅)。在沉积而成的该第一膜10中，密度比较低。例如，通过干氧化得到的氧化硅是致密的。被认为在通过CVD等沉积而成的第一膜10中，与通过干氧化得到的氧化硅相比，氧化更易于通过第一膜10。例如，被认为通过包含氧的第一气氛中的第一热处理，氧易于到达半导体部件50与第一膜10之间的界面15。例如，被认为在界面15的附近，在半导体部件50易于形成活性化的区域(例如反应的前驱体)。另外，在第一热处理之后进行的第二热处理中，氮易于通过第一膜10到达界面15的附近。因此，能够在界面15的附近提高氮的浓度CN。氮留存于活性化的区域，在界面15的附近以高的浓度存在。此时，在氮中(实质上不包含氧)以高的第二温度T2进行第二热处理。由此，在界面15的附近集中地包含氮，界面15的附近的缺陷有效地减少。
在实施方式中，第一热处理的第一温度T1低于第二热处理的第二温度T2。由于第一温度T并不过高，所以例如在界面15的附近发生活性化，与界面15相离的区域(例如基体(半导体部件50)的块体中)中的氧化被抑制。例如，如果第一温度T1高到第二温度T2程度，则例如会形成低品质的热氧化膜，元件的特性易于发生劣化。
在实施方式中，通过实施第一热处理，能够不使用超高温(例如超过1400℃)而将高浓度的氮导入到界面15的附近。由于不使用超高温，所以例如能够在第一膜10中抑制缺氧等损伤的发生。
在实施方式的制造方法中，第一热处理的第一气氛中的氧的浓度例如为5vol％以上。本制造方法也可以还包括在第二热处理之后在第一膜10之上形成导电膜(第一导电膜E1)。第一导电膜E1例如为栅电极。第一导电膜E1也可以为MOS型的电容器元件的电极。
接下来，关于利用实施方式的制造方法形成的构造，说明泄漏电流的特性的例子。在泄漏电流的评价中，试样是MOS型的电容器元件。电容器元件具有半导体部件50、第一膜10以及第一导电膜E1(参照图2)。在电容器元件中，对包括半导体部件50以及第一膜10的结构体实施上述第一热处理以及第二热处理。
图9的(a)以及图9的(b)是例示实施方式的半导体装置的特性的曲线图。
图9的(a)以及图9的(b)的横轴为对电容器元件施加的电场EG(MV/cm)。图9的(a)的纵轴为电流密度JG(A/cm2)。关于多个元件，评价图9的(a)所示的特性，根据其评价结果导出多个元件各自中的击穿电场。对该结果进行统计性地处理，能够得到图9的(b)的特性。图9的(b)示出关于多个元件的击穿电场的分布。图9的(b)的纵轴为标准偏差ND。
如图9的(a)所示，在利用实施方式的制造方法制作出的电容器元件中，能够得到非常低的电流密度JG。第一膜10例如能够用作栅极绝缘膜。如图9的(b)所示，击穿电场约为9.2MV/cm。
图10是例示实施方式的半导体装置的示意性的剖面图。
如图10所示，半导体装置111包括第一导电型的第一半导体区域51、第二导电型的第二半导体区域52、第一导电型的第三半导体区域53、第二导电型的第四半导体区域54、第一膜10、第一导电膜E1、第二导电膜E2、第三导电膜E3以及绝缘膜I1。半导体装置111是晶体管。上述半导体区域例如包含碳化硅。第二半导体区域52与上述半导体部件50对应。第一膜10例如与栅极绝缘膜对应。第一导电膜E1与栅电极对应。第二导电膜E2例如与源电极对应。第三导电膜E3例如与漏电极对应。在该例子中，设置有基板55(SiC基板)。
相对Z轴方向垂直的1个方向是X轴方向。相对Z轴方向以及X轴方向垂直的方向是Y轴方向。
在Z轴方向上，在该例子中，在第二导电膜E2与第三导电膜E3之间设置有第一导电膜E1。基板55位于第一导电膜E1与第三导电膜E3之间。第一半导体区域51的一部分位于第一导电膜E1与基板55之间。第一膜10位于第一导电膜E1与第一半导体区域51的该一部分之间。在第二导电膜E2与第一导电膜E1之间设置有绝缘膜I1。绝缘膜I1使第二导电膜E2与第一导电膜E1之间绝缘。
在第一半导体区域51的另一部分与第二导电膜E2的一部分之间，设置有第二半导体区域52。第三半导体区域53以及第四半导体区域54位于第二半导体区域52的一部分与第二导电膜E2的上述一部分之间。在X轴方向上，第三半导体区域53位于第一半导体区域51的一部分与第四半导体区域54之间。第二半导体区域52的一部分位于第一半导体区域51的该一部分与第三半导体区域53之间。第三半导体区域53以及第四半导体区域54与第二导电膜E2欧姆接触。
在半导体装置111中，能够得到高的移动度μ以及阈值电压的小的变化ΔVth。
实施方式例如包括以下的技术方案。
(技术方案1)
一种半导体装置的制造方法，具备：
在包含氧的第一气氛中对第一膜实施500℃以上且900℃以下的第一温度的第一热处理，该第一膜沉积在包含碳化硅的半导体部件之上且包含硅及氧；以及
在所述第一热处理之后，在包含氮的第二气氛中对所述第一膜实施1200℃以上且小于1400℃的第二温度的第二热处理。
(技术方案2)
根据技术方案1记载的半导体装置的制造方法，其中，
在所述第二热处理之后，所述第一膜所包含的氮的浓度为1×1020cm-3以上且1×1022cm-3以下。
(技术方案3)
根据技术方案1或者2记载的半导体装置的制造方法，其中，
所述第一膜通过化学气相生长而形成。
(技术方案4)
根据技术方案1～3中的任意1个技术方案记载的半导体装置的制造方法，其中，
所述半导体装置的制造方法还具备：在所述半导体部件之上沉积所述第一膜。
(技术方案5)
根据技术方案1～4中的任意1个技术方案记载的半导体装置的制造方法，其中，
所述第二气氛不包含氧，或者所述第二气氛所包含的氧的浓度为3vol％以下。
(技术方案6)
根据技术方案1～5中的任意1个技术方案记载的半导体装置的制造方法，其中，
所述第一气氛中的氧的浓度为5vol％以上。
(技术方案7)
根据技术方案1～6中的任意1个技术方案记载的半导体装置的制造方法，其中，
所述半导体装置的制造方法还具备：在所述第一热处理与所述第二热处理之间使所述第一膜的温度为比所述第一温度低的第三温度。
(技术方案8)
根据技术方案1～7中的任意1个技术方案记载的半导体装置的制造方法，其中，
所述第一热处理之前的所述第一膜的厚度为20nm以上且60nm以下。
(技术方案9)
根据技术方案1～8中的任意1个技术方案记载的半导体装置的制造方法，其中，
所述半导体装置的制造方法还具备：在所述第二热处理之后在所述第一膜之上形成导电膜。
根据实施方式，能够提供一种特性能够提高的半导体装置的制造方法。
此外，在本申请说明书中，“垂直”以及“平行”不仅仅是严格的垂直以及严格的平行，还是包括例如制造工序中的偏差等的垂直以及平行，只要实质上垂直和实质上平行即可。
以上，参照具体例说明了本发明的实施方式。但是，本发明不限定于这些具体例。例如，关于半导体装置所包含的半导体区域、第一膜以及导电膜等各要素的具体结构，只要本领域技术人员能够通过从公知的范围中适当进行选择从而同样地实施本发明并得到同样的效果，就包含于本发明的范围内。
另外，在技术上可能的范围内对各具体例的任意2个以上的要素进行组合而成的发明只要包含本发明的要旨，则也包含于本发明的范围内。
另外，关于本领域技术人员根据以上作为本发明的实施方式而描述的半导体装置的制造方法通过适当实施设计变更而得到的所有半导体装置的制造方法，只要包含本发明的要旨，则也属于本发明的范围内。
另外，在本发明的思想的范围内，只要是本领域技术人员，就能够想到各种变更例以及修正例，这些变更例以及修正例也被理解为属于本发明的范围内。
虽然说明了本发明的几个实施方式，但这些实施方式是作为示例而提示的，不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，能够在不脱离发明的要旨的范围内进行各种省略、置换、变更。这些实施方式、其变形包含于发明的范围、要旨内，并且包含于权利要求书记载的发明和其等同的范围内。

Claims (7)

1.一种半导体装置的制造方法，具备：
在包含氧的第一气氛中对第一膜实施500℃以上且900℃以下的第一温度的第一热处理，以使得至少抑制与所述第一膜和半导体部件之间的界面相离的区域中的氧化，该第一膜沉积在包含碳化硅的所述半导体部件之上且包含硅及氧；以及
在所述第一热处理之后，在包含氮的第二气氛中对所述第一膜实施1200℃以上且小于1400℃的第二温度的第二热处理，
所述第一气氛中的氧的浓度为5vol％以上，
所述第二气氛不包含氧、或者所述第二气氛所包含的氧的浓度为3vol％以下，
在实施了导入氮素的所述第二热处理之后，所述第一膜所包含的氮的峰值浓度为1×1020cm-3以上且1×1022cm-3以下。
2.根据权利要求1所述的半导体装置的制造方法，其中，
得到所述峰值浓度的位置与所述半导体部件和所述第一膜间的界面之间的距离为0nm以上且10nm以下。
3.根据权利要求1所述的半导体装置的制造方法，其中，
所述第一膜通过化学气相生长而形成。
4.根据权利要求1所述的半导体装置的制造方法，其中，
所述半导体装置的制造方法还具备：在所述半导体部件之上沉积所述第一膜。
5.根据权利要求1所述的半导体装置的制造方法，其中，
所述半导体装置的制造方法还具备：在所述第一热处理与所述第二热处理之间使所述第一膜的温度为比所述第一温度低的第三温度。
6.根据权利要求1所述的半导体装置的制造方法，其中，
所述第一热处理之前的所述第一膜的厚度为20nm以上且60nm以下。
7.根据权利要求1所述的半导体装置的制造方法，其中，
所述半导体装置的制造方法还具备：在所述第二热处理之后在所述第一膜之上形成导电膜。
CN201810160327.3A 2017-05-12 2018-02-27 半导体装置的制造方法 Active CN108878276B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-095922 2017-05-12
JP2017095922A JP6805074B2 (ja) 2017-05-12 2017-05-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN108878276A CN108878276A (zh) 2018-11-23
CN108878276B true CN108878276B (zh) 2023-08-22

Family

ID=64096158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810160327.3A Active CN108878276B (zh) 2017-05-12 2018-02-27 半导体装置的制造方法

Country Status (3)

Country Link
US (1) US10741395B2 (zh)
JP (1) JP6805074B2 (zh)
CN (1) CN108878276B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4784975A (en) * 1986-10-23 1988-11-15 International Business Machines Corporation Post-oxidation anneal of silicon dioxide
JP2011082454A (ja) * 2009-10-09 2011-04-21 Panasonic Corp 絶縁膜構造体及びこれを用いた半導体装置
JP2011091186A (ja) * 2009-10-22 2011-05-06 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2012227336A (ja) * 2011-04-19 2012-11-15 Mitsubishi Electric Corp 絶縁膜の製造方法
CN102804349A (zh) * 2010-03-12 2012-11-28 住友电气工业株式会社 碳化硅半导体器件及其制造方法
CN103066112A (zh) * 2011-10-19 2013-04-24 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN105140283A (zh) * 2015-07-28 2015-12-09 国网智能电网研究院 一种碳化硅MOSFETs功率器件及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7101812B2 (en) * 2002-09-20 2006-09-05 Mattson Technology, Inc. Method of forming and/or modifying a dielectric film on a semiconductor surface
US7221010B2 (en) * 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US7235812B2 (en) * 2004-09-13 2007-06-26 International Business Machines Corporation Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques
JP2008028070A (ja) * 2006-07-20 2008-02-07 Sumco Corp 貼り合わせウェーハの製造方法
JP5283147B2 (ja) * 2006-12-08 2013-09-04 国立大学法人東北大学 半導体装置および半導体装置の製造方法
JP2009212365A (ja) * 2008-03-05 2009-09-17 Oki Semiconductor Co Ltd 半導体装置の製造方法
DE112010001476B4 (de) * 2009-03-11 2017-11-30 Mitsubishi Electric Corporation Verfahren zur Herstellung eines Siliciumcarbidhalbleiterbauteils
JP2015142078A (ja) * 2014-01-30 2015-08-03 富士電機株式会社 炭化ケイ素半導体装置およびその製造方法
DE102016112877B4 (de) * 2015-09-07 2021-07-15 Fuji Electric Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung und für das Verfahren verwendete Halbleiterherstellungsvorrichtung

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4784975A (en) * 1986-10-23 1988-11-15 International Business Machines Corporation Post-oxidation anneal of silicon dioxide
JP2011082454A (ja) * 2009-10-09 2011-04-21 Panasonic Corp 絶縁膜構造体及びこれを用いた半導体装置
JP2011091186A (ja) * 2009-10-22 2011-05-06 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
CN102804349A (zh) * 2010-03-12 2012-11-28 住友电气工业株式会社 碳化硅半导体器件及其制造方法
JP2012227336A (ja) * 2011-04-19 2012-11-15 Mitsubishi Electric Corp 絶縁膜の製造方法
CN103066112A (zh) * 2011-10-19 2013-04-24 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN105140283A (zh) * 2015-07-28 2015-12-09 国网智能电网研究院 一种碳化硅MOSFETs功率器件及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《Study of SiO2/4H-SiC interface nitridation by post-oxidation annealing in pure nitrogen gas》;Atthawut Chanthaphan等;《A1P ADVANCES》;20150910;全文 *

Also Published As

Publication number Publication date
JP2018195623A (ja) 2018-12-06
JP6805074B2 (ja) 2020-12-23
US10741395B2 (en) 2020-08-11
CN108878276A (zh) 2018-11-23
US20180330949A1 (en) 2018-11-15

Similar Documents

Publication Publication Date Title
TWI501322B (zh) 用於製造具有提升的通道遷移率之半導體裝置的濕式化學方法
US9812529B2 (en) Semiconductor device and method for manufacturing the same
US9000448B2 (en) Silicon carbide semiconductor device
US9755064B2 (en) Semiconductor device and method for manufacturing the same
US9214516B2 (en) Field effect silicon carbide transistor
US9397185B2 (en) Semiconductor device
US20170077285A1 (en) Semiconductor device
CN106531799B (zh) 半导体装置
US10355119B2 (en) Method for manufacturing semiconductor device
CN111788661B (zh) 碳化硅半导体器件的制造方法和碳化硅半导体器件
CN108878276B (zh) 半导体装置的制造方法
US10163637B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
EP4266354A1 (en) Sic semiconductor element manufacturing method and sicmosfet
JP2023035819A (ja) 半導体装置、及び、半導体装置の製造方法
JP2016149428A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant