JP3611290B2 - 半導体基材の作製方法および半導体基材 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、多孔質層上に形成された非多孔質層を有する半導体基材、或いはこの半導体基材を利用して作製されるＳＯＩウエハ等の半導体基材の作製方法に関する。
【０００２】
【従来の技術】
発光素子やＳＯＩウエハを製造するために、多孔質層とその上に非多孔質層とを有する半導体基材を用意する必要がある。
【０００３】
その一例を図９（Ａ）〜（Ｆ）を参照して説明する。
【０００４】
図９（Ａ）に示すように、研磨された表面をもつＣＺシリコンウエハのようなシリコン基材１を用意して、少なくともその表面を陽極化成等により多孔質化する。
【０００５】
多孔質層２の孔の内壁面を酸化した後、希フッ化水素酸で洗浄して、多孔質層２の層の表面の酸化膜を除去する。
【０００６】
図９（Ｂ）に示すように、多孔質層２を水素含有雰囲気中で熱処理した後、シリコン含有ガスを導入して非多孔質層３をエピタキシャル成長させる。
【０００７】
図９（Ｃ）に示すように、非多孔質層３の表面を酸化して、絶縁膜４を形成する。
【０００８】
図９（Ｄ）に示すように、多孔質層２、非多孔質層３、絶縁層４を有するシリコン基材１からなる第１の部材を、別に用意した第２の部材５と貼り合わせて、非多孔質層３を内部に有する多層構造体を作る。
【０００９】
図９（Ｅ）に示すように、シリコン基材１を除去する。シリコン基材１の除去の方法としては、裏面からの研削、研磨、エッチングによりシリコン基材１自体を消失させる方法、或いは、多孔質層２の内部及び／又はその界面に亀裂を生じさせてシリコン基材１を分離して除去する方法がある。
【００１０】
図９（Ｆ）に示すように、第２の部材５の表面に残留する多孔質層２を除去すれば、第２の部材５上に絶縁層４を介して形成された非多孔質層３を有するＳＯＩウエハが得られる。
【００１１】
上述した方法は、特開平５−２１３３８号公報（特許第２６０８３５１号）、米国特許第５，３７１，０３７号明細書、米国特許第５，８５６，２２９号明細書、特開平９−１０２５９４号公報、Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ６４（１９９４）ｐ．２１０８等に開示されている。
【発明が解決しようとする課題】
【００１２】
しかしながら、多孔質層上に形成される非多孔質層の品質、特に表面平滑性や結晶欠陥等の点において、更なる向上が望まれている。
【００１３】
例えば、上記したＳＯＩウエハの作製方法では、貼り合わされる表面の平滑性が悪いと貼り合わせた際にボイド、即ち未接着領域であって、超音波、赤外透過光等で観察されるものの発生を引き起こしやすい。
【００１４】
また、非多孔質層を利用してＭＯＳトランジスタ等のデバイスを作製する場合には、金属不純物が結晶欠陥部に偏析することがあった。結晶欠陥は金属不純物が偏析するとデバイス特性を劣化させやすい。
【００１５】
本発明の目的は、多孔質層上に形成した非多孔質薄膜の表面性を向上させ、結晶欠陥密度を低減できる半導体基材の作製方法を提供することにある。
【００１６】
本発明の別の目的は、表面に多孔質層の孔サイズ分布を均一化することによって、表面の孔を封止する場合に、孔封止を効率化し、同時に表面平滑性を向上させ、又、多孔質層上に形成される非多孔質膜中の結晶欠陥を低減できる半導体基材の作製方法を提供することにある。
【００１７】
【課題を解決するための手段】
本発明は、シリコン基材に原子ステップとテラスからなる表面を形成し、該表面を多孔質化した後、非多孔質膜を形成することを特徴とする。
【００１８】
【発明の実施の形態】
図１（Ａ）〜（Ｄ）は、本発明の一実施の形態による半導体基材の作製方法を示す模式図である。
【００１９】
図１（Ａ）に示すように、表面１０が粒状のモフォロジーを呈しているシリコン基材１を用意する。一般に入手出来るシリコンウエハはこのような基材である。
【００２０】
図１（Ｂ）に示すように、後述するように水素アニール等による表面処理を行い、粒状のモフォロジーを呈していた表面１０を、実質的に原子ステップ１１とテラス１２からなる表面に変える。
【００２１】
ステップ１１とテラス１２からなる表面を陽極化成等により多孔質化して、図１（Ｃ）に示すように、シリコン基材１の少なくとも表面側に多孔質層２を形成する。
【００２２】
図１（Ｄ）に示すように、多孔質層２の層表面上に非多孔質層３をＣＶＤ等により形成する。
【００２３】
本発明によれば、ステップとテラスのない表面を多孔質化する場合に比べて多孔質層２の孔サイズ分布を狭めることができるので、多孔質層上に形成される非多孔質層３の結晶性を高めることができる。すなわち、該非多孔質層３に導入される積層欠陥、転位、双晶などの結晶欠陥の密度を低減できる。
【００２４】
多孔質シリコンの表面孔の孔径については、ガス吸着法や高分解能走査型電子顕微鏡（ＨＲＳＥＭ）での観察等により、評価可能である。
【００２５】
ガス吸着法での測定は、例えばＲ．Ｈｅｒｉｎｏ ｅｔ ａｌ． Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ． Ｓｏｃ． Ｖｏｌ．１３４， ｐ．１９９４（１９８７）に記載されているような方法である。一方、ＨＲＳＥＭを用いる場合は、得られたＨＲＳＥＭ像を画像処理することで、孔径分布を算出する。この際重要なことは、ＳＥＭ像の明るさとコントラストを写真間でばらつかないようにすることである。
【００２６】
シリコン基材１として用意される市販のシリコンウエハの表面は原子間力顕微鏡で観察すると、図１（Ａ）に模式的に示すように粒状のモフォロジーを呈している。市販のシリコンウエハは研削によって得られた表面をケミカルメカニカル研磨（ＣＭＰ）し、さらに充分な洗浄を行なって仕上げられている。
【００２７】
一方、水素アニールした直後の表面（ＡＳ ＡＮＮＥＡＬ）や、シリコン基材の表面に単結晶層をエピタキシャル成長させた直後の表面（ＡＳ ＥＰＩ）には、このような粒状のモフォロジーに代わって、図１（Ｂ）に模式的に示すように筋状のモフォロジーが観察される。この筋状のモフォロジーは階段状の表面に因るものであり、この段差、即ちステップはシリコンの格子間隔に対応する。また、階段の周期（隣接する段差の間隔）は、面方位の低次面からのずれに対応して広まったり、狭まったりする。面方位（１００）のシリコン表面を水素アニールした場合には、（２×１）再構成表面と（１×２）再構成表面によるステップ・テラス構造即ち、原子ステップとテラスからなる面が観察される。このようなステップ・テラス構造の表出した表面の原子間力顕微鏡による表面粗さは、市販のウエハの表面より良好である。例えば、１μｍ×１μｍ領域で市販ウエハ表面の平均二乗粗さ０．１３ｎｍに対して０．０９ｎｍが得られている。このようなステップ・テラス構造は上記方法によってのみ形成できるものでなく、条件を整えれば、特別な薬液による洗浄やガスエッチングによっても形成することができる。図２はステップ・テラス構造を模式的に拡大して示した図である。
【００２８】
ステップ１１の形状は、直線、円弧、うず状、或いは図２に模式的に示すような曲線であり得る。
【００２９】
ステップ・テラス構造については、例えば、「Ｔｈｅ ｅｆｆｅｃｔ ｏｆ Ｈ_２ Ａｎｎｅａｌｉｎｇ ｏｎ ｔｈｅ Ｓｉ ｓｕｒｆａｃｅ ａｎｄ ｉｔｓ ｕｓｅ ｉｎ ｔｈｅ ｓｔｕｄｙ ｏｆ ｒｏｕｇｈｅｎｉｎｇ ｄｕｒｉｎｇ ｗｅｔ ｃｈｅｍｉｃａｌ ｃｌｅａｎｉｎｇ」 Ｐｒｏｃ ｏｆ ｔｈｅ ７ｔｈ Ｉｎｔ． Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｓｉｌｉｃｏｎ Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｔｅｃｈｎｏｌｏｇｙ（Ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ， １９９４）Ｐ．１１７０−１１８１．に開示がある。ここには、エピタキシャル成長前の水素アニールによりステップ・テラス構造が形成されることが示されている。
【００３０】
しかしながら、ステップ・テラス構造は、水素アニールやエピタキシャル成長後の洗浄によって消失しやすい。一般にＬＳＩの製造に用いられるシリコンウエハの場合には、ＲＣＡ洗浄のように各種の薬液を用いて、念入りにシリコンウエハの洗浄を行うことにより、シリコンウエハ表面に付着するパーティクルを除去したり、有機物や酸化物を除去したり、金属汚染を防止したり、している。
【００３１】
特にＳＣ−１又はＡＰＭと呼ばれるアンモニアと過酸化水素とを含む水溶液による洗浄は、金属汚染を除去する為に重要な洗浄であるが、シリコンのエッチングを伴いながら異物を除去する作用により洗浄がなされる。よって、長時間の洗浄や高濃度水溶液による洗浄後にはシリコンウエハの表面が２０ｎｍより多くエッチングされてしまう。
【００３２】
一般に入手できるＣＺウエハや水素アニール処理されたＣＺウエハはいずれも粒状のモフォロジーを呈している。
【００３３】
図３（Ａ）はこのような粒状のモフォロジーを呈しているウエハ表面の原子間力顕微鏡（ＡＦＭ）写真である。一方、水素アニール直後のＣＺウエハやエピタキシャル成長直後のウエハはいずれも筋状のモフォロジーを呈している。
【００３４】
図３（Ｂ）はこのような筋状のモフォロジーを呈しているウエハ表面の原子間力顕微鏡写真である。そして、図３（Ｂ）に示すようなモフォロジーを呈しているウエハも、上述した２０ｎｍより多くエッチングがなされるような洗浄処理を施すと、図３（Ａ）に示すようなモフォロジーを呈するようになる。
【００３５】
又、ＳＣ−１洗浄における実洗浄時間、即ち、アンモニアと過酸化水素との水溶液に浸されている時間が長くなる程、シリコンのエッチング量も一次関数的に増大する。このエッチング量は、温度や、アンモニア／過酸化水素の濃度等他の条件にも依存するが、共通に制御できるパラメータとしてエッチング量に注目し、おおむねエッチング量を２０ｎｍ以下、より好ましくは１０ｎｍ以下に抑えれば、いかなる洗浄条件であったとしても、概略多孔質化するに適した原子ステップとテラスとからなる表面を維持し得る。このことは、エッチング作用のある洗浄液であれば、ＳＣ−１洗浄に限らず同様の傾向がある。このように、本発明においては原子ステップとテラスからなる表面を形成した後、この表面を、洗浄等により消失させることなく、維持した状態で、多孔質化処理を行うことが重要である。
【００３６】
例えば、８０℃のアンモニア水と過酸化水素水との混合液による１０分程度の洗浄であれば、シリコンのエッチング量は約４ｎｍ程であり、この洗浄を５回以上くり返し行わない限り、ステップ・テラス構造の消失は防止できる。
【００３７】
次に、原子ステップとテラスからなる表面を形成する方法の１つである薬液洗浄処理の例について述べる。
【００３８】
面方位（１１１）のシリコンウエハ、或いは面方位（１１１）から０゜〜４゜面方位が傾いた表面を有するシリコンウエハ（オフ基板）を用意する。水酸化カリウム（ＫＯＨ）１モルの溶液で上記ウエハを約３０秒以上処理する（１９９５年春季応用物理学会予稿集第２分冊ｐ．７６２，２９ａ−ＰＡ−１１）。或いは、上記ウエハをＧ．Ｓ．Ｈｉｇａｓｈｉ ｅｔ ａｌ． Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ５８（１９９１）１６５６．に記載されているようなフッ化アンモニウムによって処理する。こうすると原子ステップとテラスからなる表面を表出させることができる。
【００３９】
これとは別に面方位（１００）のシリコンウエハの表面を酸化した後、形成された酸化膜をフッ化水素（ＨＦ）と塩化水素（ＨＣｌ）の水溶液で除去する方法もある（１９９５年秋季応用物理学会予稿集第２分冊ｐ．６０２，１９ｐ−ＺＢ−８）。或いは、ＨＦと過酸化水素との水溶液によって処理する方法もある。
【００４０】
いずれの方法においても、ステップとテラスからなる表面を表出した後の洗浄条件を制御して、ステップ・テラスが消失しないように注意するべきである。
【００４１】
ステップとテラスからなる表面を熱処理で形成する場合には、基板表面近傍の酸素を外方拡散させ、酸素濃度を下げることができる。熱処理によっては、ＣＺシリコンウエハの基板表面近傍に存在する酸素析出物を消失せしめることができる。酸素析出物部は、陽極化成に用いるＨＦによって、エッチング除去されるため、多孔質シリコンの孔が当該部分で拡大してしまう。
【００４２】
熱処理によれば、このような孔の局所的な拡大を防止することが可能である。特に、水素雰囲気、アルゴン等の不活性ガス雰囲気の熱処理では、酸素濃度、酸素析出物密度の低減が可能であり、本発明に好適に用いられる。水素中熱処理の場合、典型的には、水素１００％、１２００℃、１時間である。温度は、１１００℃程度でも効果が発現される。
【００４３】
また、エピタキシャル成長によって、ステップとテラスからなる表面を形成する場合には、エピタキシャル成長時の炉内の残留酸素・水分を抑制しておけば、エピタキシャルシリコン層中の酸素濃度を１０^１７台に下げることができる。なお、ＣＺシリコンウエハ中の酸素濃度は、１０^１８台である。これらの酸素濃度は、ＳＩＭＳ（二次イオン質量分析）で測定することができる。
【００４４】
水素中熱処理等の熱処理で基板表面にステップとテラスからなる表面を表出させる場合には、熱処理中の外方拡散によって、ボロン、燐等の不純物濃度が表面近傍で低下してしまうが、エピタキシャル成長による場合は、熱処理による場合より低温でステップとテラスからなる表面を表出させることができるので、上記したような不純物濃度低下の影響が少なく、ステップ・テラス構造の表出を不純物濃度制御と独立に制御できる。すなわち、制御性が高い。
【００４５】
エピタキシャル成長層に添加する不純物は、エピタキシャル成長層が厚くない場合には、エピタキシャル成長中には特に添加せず、エピタキシャル成長中、ないしは、成長後の熱処理によって、基板から拡散させてもよい。
【００４６】
図４（Ａ）〜（Ｉ）は、本発明の別の実施の形態による半導体基材の作製方法を示す模式図である。
【００４７】
図４（Ａ）に示すようにシリコン基材１を用意し、図４（Ｂ）に示すようにステップ１１とテラス１２からなる表面を形成するように表面処理を施す。
【００４８】
図４（Ｃ）に示すようにステップ１１とテラス１２からなる表面を多孔質化して、多孔質層２を形成する。
【００４９】
図４（Ｄ）に示すように多孔質層２の表面上にＣＶＤ等により非多孔質層３を形成する。
【００５０】
図４（Ｅ）に示すように必要に応じて絶縁層４を形成する。
【００５１】
図４（Ｆ）に示すように、多孔質層２、非多孔質層３等を有する第１の部材とは別に、第２の部材５を用意する。
【００５２】
図４（Ｇ）に示すように、第１の部材と第２の部材５とを非多孔質層３が内部に配された多層構造体を得るように、貼り合わせる。
【００５３】
その後は、多層構造体から多孔質層２等の不要な部分を除去して、第２の部材５上に、非多孔質層３を有する半導体基材を作製する。以下、詳しく説明するに、図４（Ｈ）に示すように、多孔質化されていないシリコン基材１を、研削、研磨、エッチング等により除去する。シリコン基材１の除去方法としては、多孔質層２において多層構造体を２つに分離する分離方法を採用してもよい。
【００５４】
次に、図４（Ｉ）に示すように残留多孔質層２をエッチングや水素アニール等により除去する。
【００５５】
こうして、ＳＯＩウエハに好適な半導体基材が得られる。
［ＣＯＰの多孔質形成に及ぼす影響］
また、市販の研磨・洗浄仕上げのＣＺシリコンウエハ表面にはＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）が存在することが最近明らかになってきた。ＣＯＰはチョクラルスキー法で融液から引き上げてシリコンインゴットを作る際にバルクシリコン中に導入される正八面体形状の空洞が、表面に露出した際に研磨や洗浄でくぼみとなって顕在化され、市販の異物検査装置で検出されるものである。このＣＯＰは大きさが１００〜３００ｎｍで２〜４×１０^５ 個／ｃｍ^３ 程度存在する。一方、縮退基板上の多孔質シリコンでは概略１０ｎｍ程度の孔が２０ｎｍ程度の間隔で並んでいる。すなわち、これらＣＯＰ１個につき、多孔質シリコンの概略１０個程度の孔が当たってしまう。
【００５６】
ＣＯＰはウエハ表面では、くぼみとなって顕在化する。一方、ＣＯＰの正八面体の上部が表面に露出している場合には、ＣＯＰがあたかも多孔質の孔のように見えるため、大きい孔として観察されてしまう。また、ＣＯＰが表面に出ていない場合にもＣＯＰの空洞により陽極化成電流密度分布が影響を受けるため、孔サイズ、孔分布が影響を受ける。さらに埋め込まれたＣＯＰ部は陽極化成後に水素を含む還元性雰囲気中で熱処理して孔を封止する工程において、ＣＯＰの正八面体の内表面の表面エネルギーも下げるべくシリコン原子が移動する結果、ＣＯＰ直上の表面が陥没してしまい、孔が封止されないことがある。その結果、この上に非多孔質の単結晶シリコン層をエピタキシャル成長させる場合には、これに欠陥が導入されることがある。
［ＣＯＰのない表面層の形成］
ＣＯＰの存在するシリコンウエハ上にエピタキシャルシリコン層を堆積することにより、ＣＯＰの存在しない表面層を形成したのち、多孔質シリコン層を形成すれば、かかる課題が解決される。エピタキシャルシリコン層の成長は、市販のエピタキシャル成長装置等を用いたＣＶＤ法でよく、ソースガスはＳｉＣｌ_４ ，ＳｉＨＣｌ_３ ，ＳｉＨ_２ Ｃｌ_２ ，ＳｉＨ_４ 等特に限定されない。また、キャリアガスも特に限定はされないが、水素が好適である。また、超高真空のＣＶＤ（ＵＨＶ−ＣＶＤ）等で低温成長してもよいし、ウエハをボートに並べるバッチ式の熱処理炉において、水素や窒素をキャリアガスとして、ソースガスを供給する方法でも構わない。
【００５７】
エピタキシャルシリコン層の膜厚は特に限定されないが、ＣＯＰの大きさである１００〜３００ｎｍより厚いことが望ましい。
【００５８】
貼り合わせによる半導体基材の作製方法に供する多孔質シリコンを形成する場合には、表面層の不純物濃度は縮退状態（ｐ^＋ ないしｎ^＋ ）であることが望ましい。縮退した（ｄｅｇｅｎｅｒａｔｅ）半導体に形成される多孔質と非縮退（ｎｏｎ−ｄｅｇｅｎｅｒａｔｅ）半導体に形成される多孔質は構造が大きく異なる。前者に形成される多孔質は孔径が概ね１０〜５０ｎｍで孔密度が１０^１０〜１０^１１／ｃｍ^２ であるのに対し、後者では孔径が２〜１０ｎｍになるように相似縮小したような構造となる。したがって、孔の壁も薄くなり機械的強度も弱い。同条件で多孔質を形成した場合、多孔度も非縮退基板に形成された多孔質の方が高い傾向にある。したがって、プロセス途上で多孔質層が崩壊したり、多孔質上に形成するエピタキシャルシリコン層の結晶性を劣化させやすい。
【００５９】
不純物の添加は、エピタキシャルシリコン層を形成する半導体基材にｐ^＋ ないしはｎ^＋ 基板を用い、エピタキシャルシリコン層成長後に熱拡散により高濃度化してもよい。又、エピタキシャルシリコン層を成長する際に不純物をドープして成長してもよい。後者の場合、半導体基材として安価なダミーウエハを選択することが可能になり、製造コストを下げることができる。さらに高濃度ドープエピタキシャルシリコン層を低濃度基板上に形成したのち、エピタキシャルシリコン層の厚さよりも深く多孔質化して多孔質シリコン層を形成すれば、高濃度ドープエピタキシャルシリコン層には低多孔度層が、低濃度基板には高多孔度層が形成される。こうすると、高多孔度層中で分離することができる。
【００６０】
本発明において多孔質化されるシリコン基材の表面領域に含有される導電型を制御し得る元素（不純物）の濃度は、一般的には、５．０×１０^１６／ｃｍ^３ 〜５．０×１０^２０／ｃｍ^３ の範囲、好ましくは、１．０×１０^１７／ｃｍ^３ 〜２．０×１０^２０／ｃｍ^３ の範囲、より好ましくは、５．０×１０^１７／ｃｍ^３ 〜１．０×１０^２０／ｃｍ^３ の範囲とされるのが多孔質化工程及び多孔質シリコン層上に形成されるエピタキシャル膜の特性を考慮すると望ましい。
【００６１】
エピタキシャル層の厚さは、０．２μｍ〜３０μｍにすると好ましいものである。より好ましくは、０．２μｍ〜１５μｍにするとよい。
【００６２】
又、ＣＯＰ密度は上述した市販のシリコンウエハに水素を含む還元性雰囲気中の熱処理を施すことによっても低減できる。水素を含む還元性雰囲気とは、水素のみ、ないしは水素と希ガス（Ｈｅ，Ｎｅ，Ａｒ，Ｘｅなど）の混合雰囲気をいう。熱処理温度は概ね９００℃〜１２００℃が好適に用いられる。圧力は特に限定されないが、圧力を下げることで好適な温度領域を低温化することが可能である。
【００６３】
本発明に用いられる多孔質層２は、例えばＳｉ基材をＨＦ溶液中で陽極化成することにより形成できる。多孔質層は１０^−１〜１０^１ ｎｍ程度の直径の孔が１０^−１〜１０^１ ｎｍ程度の間隔で並んだスポンジのような構造をしている。その密度は、単結晶Ｓｉの密度２．３３ｇ／ｃｍ^３ に比べて低い。ＨＦ溶液濃度を５０〜２０％に変化させたり、ＨＦ溶液中へのアルコール添加比率を変化させたり、電流密度を変化させることで密度を２．１〜０．６ｇ／ｃｍ^３ の範囲に変化させることができる。また、多孔質化される部分の比抵抗と電気伝導型を予め変調しておけば、これに基づいて多孔度を変化させることが可能である。ｐ型においては、同じ陽極化成条件においては、縮退基板（ｐ^＋ 、またはｎ^＋ ）に比べ、非縮退基板（ｐ⁻ 、またはｎ⁻ ）は孔径は細くなるものの孔密度が１桁程度増加する為、多孔度が高くなる。すなわち、多孔度（Ｐｏｒｏｓｉｔｙ）はこれらの諸条件を可変することによって制御することが可能であり、いずれの方法に限定されるものではない。多孔質層は単層、あるいは多孔度の異なる層が積層された構造のいずれでも構わない。縮退基板上に縮退濃度のエピタキシャルシリコン層を形成すれば、表面のエピタキシャルシリコン層部分に低多孔度層を、基板の非縮退基板部分に高多孔度層を形成することができる。
【００６４】
本発明において用いられる非多孔質層としては、好適には、単結晶Ｓｉ、多結晶Ｓｉ、非晶質Ｓｉの他、ＧａＡｓ，ＩｎＰ，ＧａＡｓＰ，ＧａＡｌＡｓ，ＩｎＡｓ，ＡｌＧａＳｂ，ＩｎＧａＡｓ，ＺｎＳ，ＣｄＳｅ，ＣｄＴｅ，ＳｉＧｅ，ＳｉＣ等の化合物半導体等から選択される少なくとも１つからなる単層又は積層体を用いることができる。そして非多孔質層は、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等の半導体素子を既に作り込んだものであっても良い。
【００６５】
多孔質層上に非多孔質層を形成するには、減圧ＣＶＤ法、プラズマＣＶＤ法、光ＣＶＤ法、ＭＯＣＶＤ（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ ＣＶＤ）法等のＣＶＤ法の他、スパッター法（バイアススパッター法を含む）、分子線エピタキシャル成長法、液相成長法等を採用することができる。
【００６６】
本発明においては、必要に応じて、非多孔質層の形成前に多孔質層を熱処理してもよい。
【００６７】
熱処理の方法としては、多孔質層の孔構造の変化を防止する為の酸化性雰囲気中での熱処理と、積極的に孔構造を変える為の還元性雰囲気中での熱処理とがある。
【００６８】
前者は、例えば、多孔質層を酸化性雰囲気中で２００℃〜７００℃の温度で熱処理することにより、多孔質層の孔内壁面を酸化して孔壁を酸化膜で覆うようにするとよい。
【００６９】
後者としては、多孔質層を水素を含む還元性雰囲気中で８００℃〜１２００℃で熱処理（水素ベーキング）することにより、多孔質層の層表面にある孔の少なくともいくつかを封止するとよい。
【００７０】
更には両者を組み合わせて、まず酸化性雰囲気中で熱処理を行い孔内壁面を酸化した後、水素を含む還元性雰囲気中で熱処理して、多孔質層の層表面の孔を封止してもよい。この場合、水素ベーキングの前にＨＦ溶液等により多孔質層の層表面の酸化膜を除去することも好ましいものである。
【００７１】
多孔質シリコンを水素中で熱処理すると表面の孔が封止されていくことは、佐藤らによって報告されている（Ｎ．Ｓａｔｏ ｅｔ ａｌ．Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ． Ｓｏｃ．Ｖｏｌ．１４２（１９９５）ｐｐ．３１１６．）。この現像は、エッチングというよりは、むしろ表面の再構成であると考えられる。即ち、多孔質層の表面では、凹凸部分が無数に存在し、結晶層の面方位に比して高次の面方位の面が多く表面に露出しており、表面エネルギーの高い状態にある。水素を含む還元性雰囲気の熱処理では、例えば水素の還元作用により表面の自然酸化膜が除去され、かつ、熱処理中は還元作用により自然酸化膜が生成されない。そのため、表面Ｓｉ原子の移動のエネルギー障壁は下がり、熱エネルギーにより励起された表面Ｓｉ原子が移動し、表面エネルギーの低い、平坦な表面を構成していくと考えられる。この水素ベーキングの条件は、前述したシリコン基材の表面処理における熱処理と同条件を採用し得る。孔の封止は、多孔質シリコンの表面をシリコン、ないしは、シリコンと、炭素ないしは窒素を主成分に含み、かつ、酸素を主成分としない材料からなる部材と対向させた熱処理によって行なうとシリコンのエッチングが抑制されるため、効果的に孔を封止することができる。その部材とは例えばシリコン、炭化シリコン、窒化シリコン等である。
【００７２】
すなわち、本現象は表面が清浄な状態で熱処理することでその進行が開始するので、表面に厚く自然酸化膜が形成されているような場合には、熱処理に先立って、これを希弗酸などによるエッチングで除去しておくことにより、表面の孔の封止の開始が早まる。
【００７３】
こうして得られた多孔質層の孔の封止された平滑な単結晶表面は、貼り合わせＳＯＩ作製のみならず、半導体デバイス作製という点から見ても好適に使用することができる。
【００７４】
本発明に用いられる第２の部材としては、絶縁体、半導体、又は導電体のいずれでもよい。具体的には、ガラス、石英ガラス、サファイア、シリコン、炭化シリコン、アルミニウム、ステンレス鋼、樹脂等である。ＳＯＩ基板を作製する場合には、第２の部材として石英ガラス、サファイア、シリコン、或いは表面に酸化シリコンのような絶縁膜を形成したシリコンが好適である。
【００７５】
本発明において、多孔質層及び非多孔質層を有する第１の部材と、第２の部材とを貼り合わせる場合、間に絶縁層を介して貼り合わせるとよい。とりわけ非多孔質層表面に酸化膜のような絶縁膜を形成して、その絶縁膜と第２の部材の表面とを密着させて貼り合わせることも好ましいものである。
【００７６】
又、第１の部材と第２の部材とを間に接着剤を付与して貼り合わせてもよい。
【００７７】
貼り合わせの方法としては、親水性又は疎水性を示すように洗浄された第１及び第２の部材を互いに密着させる方法、第１及び第２の部材を接着剤により貼り合わせ接着剤を硬化させる方法等がある。酸化シリコンのような絶縁性表面同士を密着させて貼り合わせる場合には、少なくとも一方の表面に窒素、酸素等のイオンを注入してから貼り合わせるとよい。
【００７８】
更に、第１及び第２の部材を密着させた後、接合強度を高めるための熱処理を行うことも好ましいものである。
【００７９】
多層構造体から多孔質層を除去して非多孔質層を表出させるには、以下に示す２つの代表的方法が挙げられるが、これに限定されるものではない。
【００８０】
第１の方法では、第１の部材を裏面側より研削、研磨、エッチング等により除去して多孔質層を表出させる。続いて、多孔質層を除去して非多孔質単結晶シリコン層を表出させる。
【００８１】
第２の方法は、多層構造体の多孔質層の内部及び／又は多孔質層の上下界面に亀裂を生じさせることにより、多層構造体を分離する方法である。
【００８２】
具体的には、多層構造体の貼り合わせ面に垂直な引っ張り力を加える方法、第１の部材と第２の部材を引き離すような力を多層構造体の端部に加える方法、貼り合わせ面に対して平行に剪断応力をかける方法（例えば貼り合わせ面に平行な面内で第１、第２の部材を互いに反対方向に移動させる方法や円周方向にそれぞれの部材を反対方向に回転させる方法など）、貼り合わせ面に対して垂直な方向に加圧する方法、分離領域に超音波などの波動エネルギーを印加する方法、分離領域に多層構造体の側面側から貼り合わせ面に平行に剥離用部材（例えばナイフのような鋭利なブレード）及び／又は流体を挿入する方法、分離領域として機能する多孔質層に染み込ませた物質の膨張エネルギーを利用する方法、分離領域として機能する多孔質層を貼り合わせ基体の側面から熱酸化し体積膨張させて分離する方法、分離領域としてイオン打ち込みにより形成された微小気泡（ｍｉｃｒｏｃａｖｉｔｙ）を得ることのできる層を用いレーザー照射などにより加熱することによって分離する方法などがある。パルス状に加熱し、熱応力をかける、あるいは多孔質層を軟化させる方法等があるが、これらの方法に限定されるものではない。或いは、亀裂を作らずとも、分離領域として機能する多孔質層を貼り合わせ基体の側面から選択エッチングして分離する方法であってもよい。
【００８３】
このうち流体による分離方法についてより具体的に説明する。
【００８４】
本発明において分離を行うために用いる流体の流れは、気体又は液体からなる加圧された流体を細いノズルから噴射することにより実現可能である。噴射する流れをより高速、高圧の細いビームにする為の方法としては「ウォータージェット」第１巻１号第４ページなどに紹介されているようなウォータージェット法を使用することができる。本発明に使用可能なウォータージェットは、高圧ポンプにより加圧された１００ｋｇｆ／ｃｍ^２ 〜８０００ｋｇｆ／ｃｍ^２ の高圧水を細いノズルから噴射することによって、セラミックス、金属、コンクリート、樹脂、ゴム、木材などの切断（ただし、固い材料の時は水に研磨材を加える）、加工、表層の塗膜の除去、部材表面の洗浄などを行うことができる。従来のウォータージェットの使い方においては、上記のように材料の一部分を除去することが主な効果であった。すなわち、ウォータージェット切断は主部材のきりしろを除去すること、また、塗膜の除去、部材表面の洗浄は不要な部分を除去することであった。本発明の流体の流れの形成方法としてウォータージェットのような流体ジェットを用いる場合、前記分離領域を多層構造体の側面の貼り合わせ目に合わせて流体ジェットを噴射することにより側面から分離することが可能である。この場合先ず多層構造体の側面に露出している前記分離領域及びその周辺の第１の部材と第２の部材の一部に直接流体ジェットを噴射する。するとそれぞれの部材は損傷を受けず機械強度が脆弱な分離領域のみが流体ジェットにより破断されて二枚に分離される。また何らかの理由で前記分離領域が予め露出していなくて何か薄い層でその部分が覆われている場合でも、流体ジェットがまず分離領域を覆う層を除去ないし破壊し、そのまま続けて露出した分離領域を除去することになる。
【００８５】
また従来は余り利用されて来なかった効果ではあるが、貼り合わせウエハからなる多層構造体周囲の側面の狭い隙間（凹部）に流体ジェットを噴射することにより、貼り合わせウエハを押し拡げて構造が脆弱な前記分離領域を破壊して分離することもできる。この場合切断や除去が目的でないため分離領域の切断くずがほとんど発生しないし、分離領域が素材としては流体ジェットそのものでは除去できないものであっても研磨材を使用することなく、また分離の表面にダメージを与えること無く分離することが可能である。この様にこの効果は切断とか研磨といった作用によるものではなく、流体による一種の楔の作用と考えることもできる。従ってこの効果は貼り合わせ基体の側面に凹型の狭い隙間があって流体ジェットを噴射することにより分離領域を引き剥がす方向に力が掛る場合には大いに効果が期待できる。この効果を充分に発揮させようとするならば上記貼り合わせ基体の側面の形状が凸型ではなく凹型である方が好ましい。
【００８６】
多層構造体から表出した多孔質層は、該多孔質層の機械的強度が低いことと、表面積が非常に大きいことを利用して、選択的に除去することができる。選択的な除去方法としては、研磨やラッピングを用いた機械的な方法の他、エッチング液を用いた化学エッチングや、ケミカルドライエッチング等の方法を採用することができる。
【００８７】
多孔質層をエッチング液を用いて選択ウェットエッチングする場合、エッチング液としては、ＨＦ４９ｗｔ％の弗酸とＨ_２ Ｏ_２ ３０ｗｔ％の過酸化水素水との混合液、弗酸，弗酸にアルコールを添加した混合液、弗酸にアルコールおよび過酸化水素水を添加した混合液、バッファード弗酸、バッファード弗酸にアルコールを添加した混合液、バッファード弗酸に過酸化水素水を添加した混合液、バッファード弗酸にアルコールおよび過酸化水素水を添加した混合液、あるいは弗酸・硝酸・酢酸の混合液のようなものを採用することができる。ＨＦとＨ_２ Ｏ_２ を含む混合液は、多孔質Ｓｉの非多孔質Ｓｉに対するエッチング選択比が１０^５ 以上となり好適である。又、気泡付着防止用にアルコールのような界面活性剤を添加するとよい。
［ＳＯＩ構造の形成］
本発明に基づくＳＯＩ構造の半導体基材作製方法は特に限定されないが、多孔質シリコンの選択エッチングを用いる方法において、多孔質シリコンを形成するに先立って、シリコン基材の表面にステップ・テラス構造を形成したのち、多孔質層を形成することにより、その上に形成される該非多孔質単結晶半導体膜の結晶性、表面平滑性を向上するのに特に好適に用いられる。
【００８８】
まず、シリコン基材１の表面に水素アニールによりステップ・テラス構造を形成する。
【００８９】
続いて、少なくとも主表面側に多孔質Ｓｉ層２を形成する（図５（Ａ））。多孔質Ｓｉ層は、Ｓｉ基材をＨＦ溶液中で陽極化成することにより形成できる。多孔質Ｓｉ層は単層、あるいはポロジティの異なる層が積層された構造のいずれでも構わない。
【００９０】
多孔質層２上に少なくとも１層の非多孔質単結晶半導体層３を形成する（図５（Ｂ））。非多孔質単結晶半導体層３の形成は、堆積により形成した単結晶Ｓｉ層、多孔質層２の表面層を水素アニールにより非多孔質化した層などの中から任意に選ばれる。非多孔質単結晶半導体層３の形成は、多孔質シリコン層の表面を水素を含む還元性雰囲気中の熱処理によって多孔質の表面の孔を封止したのちに行なうことが望ましい。孔の封止は、多孔質シリコンの表面をシリコン、ないしは、シリコンと、炭素ないしは窒素を主成分に含み、かつ、酸素を主成分としない材料と対向させた熱処理によって行なうとシリコンのエッチングが抑制されるため、効果的に孔を封止することができる。さらに、単結晶Ｓｉ層上に酸化シリコンからなる絶縁層４を熱酸化法により形成すると、単結晶シリコン層と埋め込み酸化膜の界面を界面準位の少ない熱酸化により形成された界面とすることができ、好適である。前記非多孔質単結晶Ｓｉ層３を形成した半導体基板の主面を図５（Ｃ）に示すように、シリコン基板からなる第２の部材５の表面と室温で密着させる。密着させる前には表面の付着物、異物を除去するために洗浄することが望ましい。第２の部材としては、Ｓｉ基板、Ｓｉ基板上に酸化Ｓｉ膜を形成したもの、石英等の光透過性基板、サファイアなどから選択することができるが、これに限定されるものではなく、貼り合わせに供される面が十分に平坦、平滑で有れば構わない。図５（Ｃ）は第２の部材とシリコン基材とを絶縁層４を介して貼り合わせた様子を示してあるが、第２の部材がＳｉでない場合には絶縁層４はなくてもよい。貼り合わせに際しては絶縁性の薄板をはさみ３枚重ねで貼り合わせることも可能である。
【００９１】
続いて、多孔質層２を除去して非多孔質単結晶Ｓｉ層３を表出させる（図５（Ｄ））。
【００９２】
ここでは、シリコン基材１の裏面を研削とそれに続く反応性イオンエッチング等により除去して多孔質層２を表出させる。続いて、多孔質層２を除去して非多孔質単結晶シリコン層３を表出させる。
【００９３】
多孔質層２の除去はＨＦとＨ_２ Ｏ_２ とを含むエッチング液を用いた選択エッチングにより行う。そうすると多孔質シリコンは非多孔質単結晶シリコンに対して、１０^５ 倍速く選択的にエッチング除去できる。
【００９４】
上記したエッチング液には、気泡の付着を防止するための界面活性剤を添加してもよい。特にエチルアルコールが好適に用いられる。
【００９５】
続いて、水素を含む還元性雰囲気での熱処理を施し、単結晶シリコン層中のボロン濃度の低減及び、表面平滑化を行う（図５（Ｆ））。単結晶シリコン層中のボロン濃度の高い領域が表面近傍に限られる場合、ないしは、ボロン濃度低減の必要がない場合には、研磨によって表面層を除去することによって、表面の平滑化を行なってもよい。
【００９６】
図５（Ｆ）には、得られた半導体基材が示されている。第２の部材５上に単結晶Ｓｉ膜３が絶縁層４を介して平坦に、しかも均一に薄層化されて、ウエハ全域に、大面積に形成される。こうして得られた半導体基板は、絶縁分離された電子素子作製という点から見ても好適に使用することができる。
【００９７】
次に、図６（Ａ）〜（Ｈ）を参照して別の半導体基材の作製方法について述べる。
【００９８】
図６（Ａ）に示すようにステップ・テラス構造ではない表面１０を有するシリコン基材を用意する。
【００９９】
図６（Ｂ）に示すように水素アニールによりシリコン基材１の表面にステップ１１とテラス１２とを有するステップ・テラス構造の表面を形成する。
【０１００】
続いて、水素アニールされた表面側に多孔質層２１，２２を形成する（図６（Ｃ））。多孔質Ｓｉは、Ｓｉ基板をＨＦ溶液中で陽極化成することにより形成できる。例えば電流密度を変化させることで孔径は細くなるものの孔密度が１桁程度増加し、ポロジティが高い。すなわち、多孔度が高い高多孔度層２２とエピタキシャルシリコン層部分に近い低多孔度層２１とを、形成することができる。
【０１０１】
低多孔度の多孔質層２１上に少なくとも１層の非多孔質単結晶半導体層３を形成する（図６（Ｄ））。非多孔質単結晶半導体層３の形成は、堆積により形成した単結晶Ｓｉ層、多孔質層２１の表面層を非多孔質化した層などの中から任意に選ばれる。非多孔質単結晶半導体層３の形成は、多孔質シリコン層２１の表面を水素を含む還元性雰囲気中の熱処理によって多孔質の表面の孔を封止したのちに行なうことが望ましい。孔の封止は、多孔質シリコンの表面をシリコン、ないしは、ＳｉＣ，ＳｉＮのような材料からなる部材と対向させた熱処理によって行なうとシリコンのエッチングが抑制されるため、効果的に孔を封止することができる。さらに、図６（Ｅ）のように単結晶Ｓｉ層上に酸化シリコンからなる絶縁層４を熱酸化法により形成する。前記非多孔質単結晶Ｓｉ層を図６（Ｆ）に示すように、第２の部材５の表面と室温で密着させる。密着させる前には表面の付着物、異物を除去するために洗浄することが望ましい。図６（Ｆ）は第２の部材と貼り合わせた非多孔質Ｓｉ層の様子を示してある。
【０１０２】
図６（Ｇ）に示すように、多層構造体を多孔質層において分離する。分離する方法としては、前述したとおり加圧、引っ張り、せん断、楔、等の外圧をかける方法、超音波を印加する方法、熱をかける方法、酸化により多孔質Ｓｉを周辺から膨張させ多孔質Ｓｉ内に内圧をかける方法、パルス状に加熱し、熱応力をかける、あるいは軟化させる、あるいは、ウォータージェット等の流体くさびを差し込む方法等があるが、これらの方法に限定されるものではない。多孔質層を低多孔度層と高多孔度層の２層構成にして低多孔度層との界面付近の高多孔度層２２中に亀裂を生じさせて分離することができる。
【０１０３】
続いて、非多孔質層３の表面側に残留する多孔質層２１をエッチングにより除去する（図６（Ｈ））。多孔質のエッチング方法は前述した方法と同様である。非多孔質層３側に残留した多孔質シリコン層２１が極めて薄く、均一な厚みであるならば、多孔質層エッチングは実施しなくてもよい。
【０１０４】
続いて、水素を含む還元性雰囲気での熱処理を施し、非多孔質の単結晶シリコン層３中のボロン濃度の低減及び、表面平滑化を行なう。単結晶シリコン層中のボロン濃度の高い領域が表面近傍に限られる場合、ないしは、ボロン濃度低減の必要がない場合には、研磨によって表面層を除去することによって、表面の平滑化を行なってもよい。
【０１０５】
こうして、第２の部材５上に単結晶Ｓｉ膜３が絶縁層４を介して平坦に、しかも均一に薄層化されて、ウエハ全域に、大面積に形成される。こうして得られたＳＯＩ基板は、絶縁分離された電子素子作製という点から見ても好適に使用することができる。
【０１０６】
分離後のＳｉ基材１１上に残留する多孔質層２２が不要であれば除去して、表面平滑性が許容できないほど荒れている場合には表面平滑化を行った後、再度シリコン基材１、あるいは第２の部材５として使用できる。多孔質層をあらかじめ２層構成にして、かつ、高多孔度層を薄くしておけば、シリコン基材１側には多孔度層がほとんど残留しなくなるので、シリコン基材表面の多孔質層の研磨やエッチングによる除去工程を経ずに、水素を含む還元性雰囲気中の熱処理によって、表面を平滑化して、再び、第１の半導体基材として使用できる。
【０１０７】
図７（Ａ）〜（Ｈ）を参照して別の半導体基材の作製方法について説明する。
【０１０８】
図７（Ａ）のようにステップ・テラス構造になっていないシリコン基材１を用意する。
【０１０９】
図７（Ｂ）に示すようにシリコン基材表面にエピタキシャル成長処理を施しステップ・テラス構造からなる表面を有するエピタキシャル層１３を形成する。表面のステップ・テラス構造が消失しないような条件で洗浄を行い、ステップとテラスを有する主表面側を多孔質化する（図７（Ｃ））。多孔質Ｓｉは、Ｓｉ基板をＨＦ溶液中で陽極化成することにより形成できる。多孔質化される部分の比抵抗と電気伝導型を予め変調しておけば、これに基づいて多孔度を可変することが可能である。よって、表面のエピタキシャルシリコン層部分に低多孔度層２１が、非縮退基板であるシリコン基材に高多孔度層２２が形成される。
【０１１０】
低多孔度の多孔質層２１上に少なくとも１層の非多孔質単結晶半導体層３を形成する（図７（Ｄ））。非多孔質単結晶半導体層３の形成は、多孔質シリコン層の表面を水素を含む還元性雰囲気中の熱処理によって多孔質の表面の孔を封止したのちに行なうことが望ましい。孔の封止は、多孔質シリコンの表面をシリコン、ないしは、ＳｉＣ，ＳｉＮのような酸素を主成分としない材料からなる部材と対向させた熱処理によって行なうとシリコンのエッチングが抑制されるため、効果的に孔を封止することができる。さらに、図７（Ｅ）に示すように単結晶Ｓｉ層上に酸化シリコン層４を熱酸化法により形成する。前記非多孔質単結晶Ｓｉ層３を形成したシリコン基材１の主面を図７（Ｆ）に示すように、第２の部材５の表面と室温で密着させる。密着させる前には表面の付着物、異物を除去するために洗浄することが望ましい。貼り合わせに供される面は十分に平坦化、平滑化しておく。シリコン基材１を裏面側より研削し、続いて反応性イオンエッチングを行い図７（Ｇ）のように多孔質層を表出させる。続いて、多孔質層を除去して非多孔質単結晶シリコン層３を表出させる。
【０１１１】
多孔質層の除去はＨＦ，Ｈ_２ Ｏ_２ の混合水溶液による選択エッチングで行うことが望ましい。
【０１１２】
続いて、水素を含む還元性雰囲気での熱処理を施し、単結晶シリコン層中のボロン濃度の低減及び、表面平滑化を行なう。単結晶シリコン層中のボロン濃度の高い領域が表面近傍に限られる場合、ないしは、ボロン濃度低減の必要がない場合には、研磨によって表面層を除去することによって、表面の平滑化を行なってもよい。こうして、図７（Ｈ）に示すように第２の部材５上に単結晶Ｓｉ膜３が絶縁層４を介して平坦に、しかも均一に薄層化される。
【０１１３】
【実施例】
以下、本発明の実施例について図面を用いて詳細に説明する。
［実施例１］
比抵抗が０．０１５Ωｃｍのボロンドープ８インチ（１００）Ｓｉウエハを縦形熱処理炉に設置して、水素雰囲気中で１１００℃、１時間熱処理し、水素雰囲気中で降温し、６００℃で取出した。取出したウエハの表面を原子間力顕微鏡で観察したところ、およそ２００ｎｍ周期でステップ・テラス構造が観察された。この表面をＨＦ濃度４９ｗｔ％のフッ化水素酸とエチルアルコールを２：１で混合した溶液中で陽極化成してウエハの表面に多孔質シリコンを１０μｍの厚みで形成した。
【０１１４】
引き続いて、乾燥酸素雰囲気中で４００℃、１時間熱処理を行い、多孔質シリコン層の孔の側壁、多孔質シリコン層の表面の酸化を行った。該多孔質シリコンを形成したＳｉウエハをエピタキシャル成長装置に設置し、ＣＶＤ法により以下の条件でエピタキシャルシリコン層を形成した。
【０１１５】

このサンプルをＨＦとＨ_２ Ｏ_２ の混合液に３０分浸漬したのち、ノマルスキー（Ｎｏｍａｒｓｋｉ）微分干渉顕微鏡でつぶさに観察したところ、１個／ｃｍ^２ の頻度でＨＦ−Ｈ_２ Ｏ_２ 混合液がエピタキシャルシリコン層を貫通して多孔質シリコン層を腐食したと考えられる凹んだ領域が見られた。
【０１１６】
一方、多孔質層形成に先だって、Ｓｉウエハの水素中での熱処理を行わなかった場合（比較サンプル）には、同様の凹みは２個／ｃｍ^２ の頻度で存在しており、エピタキシャル層の品質が多孔質形成前の水素中熱処理で改良された。
［実施例２］
比抵抗が０．０１５Ωｃｍのボロンドープ８インチ（１００）Ｓｉウエハを市販の枚葉式エピタキシャル成長装置に設置して、水素ガスにＳｉＨ_２ Ｃｌ_２ を添加してエピタキシャルシリコン層を１０μｍ堆積した。取出したウエハの表面を原子間力顕微鏡で観察したところ、およそ２００ｎｍ周期でステップ・テラス構造が観察された。又、このエピタキシャルシリコン層中の酸素濃度をＳＩＭＳ法により測定したところ５×１０^１７ｃｍ^−３であった。この表面をＨＦ濃度が４９ｗｔ％のフッ化水素酸とエチルアルコールを２：１で混合した溶液中で陽極化成してウエハの表面を多孔質化して多孔質シリコン層を５μｍの厚みで形成した。
【０１１７】
引き続いて、乾燥酸素雰囲気中で３００℃、３時間熱処理を行い、多孔質層の孔の側壁、多孔質の表面の酸化を行った。このサンプルをＨＦ濃度１．２ｗｔ％のＨＦ水溶液に２０秒浸漬したのち、純水で１０分間リンスした。
【０１１８】
このサンプルを乾燥させたのち、エピタキシャル成長装置に設置し、ＣＶＤ法によりエピタキシャルシリコン層を形成した。
【０１１９】
成長温度： １０４０℃
成長圧力： ７６０Ｔｏｒｒ
ガス種： Ｈ_２ ；２３０ ｌ／ｍｉｎ
ＳｉＨ_２ Ｃｌ_２ ；０．４ ｌ／ｍｉｎ
膜厚：０．０５μｍ
このサンプルをＨＦとＨ_２ Ｏ_２ の混合液に３０分浸漬したのち、ノマルスキー微分干渉顕微鏡でつぶさに観察したところ、０．２個／ｃｍ^２ の頻度でＨＦ−Ｈ_２ Ｏ_２ 混合液がエピタキシャルシリコン層を貫通して多孔質シリコンを腐食したと考えられる凹んだ領域が見られた。
【０１２０】
一方、多孔質層形成に先だって、エピタキシャル成長を行わなかった場合（比較サンプル）には同様の凹みは２個／ｃｍ^２ の頻度で存在しており、多孔質層上に形成されるエピタキシャル層の品質が多孔質層形成前の水素中熱処理で改良された。
［実施例３］
比抵抗が１０Ωｃｍのボロンドープ８インチ（１００）Ｓｉウエハを市販の枚葉式エピタキシャル成長装置に設置して、水素ガスをキャリアガスにしてＳｉＨ_２ Ｃｌ_２ を流し、さらにＢ_２ Ｈ_６ を添加してボロン濃度が３×１０^１８／ｃｍ^２ のエピタキシャルシリコン層を０．５μｍ堆積した。取出したウエハの表面を原子間力顕微鏡で観察したところ、およそ２００ｎｍ周期でステップ・テラス構造が観察された。さらに表面をＨＦ濃度が４９ｗｔ％のフッ化水素酸とエチルアルコールを２：１で混合した溶液中で陽極化成してウエハの表面に多孔質シリコン層を１０μｍの厚みで形成した。このシリコンウエハを酸化雰囲気中４００℃で１時間熱処理した後、ＨＦ濃度が１．２５ｗｔ％のＨＦ水溶液に３０秒浸け、多孔質の表面および表面近傍に形成された極薄酸化膜を除去した後、よく水洗して乾燥させた。続いてこのシリコンウエハを石英製の炉心管からなる縦形熱処理炉に設置した。図８はシリコンウエハが設置された縦形熱処理炉の様子を示す概略的断面図である。図８において、１２０は石英製の炉心管、１２１はシリコンウエハを載せるＳｉＣ製のボート、１２２は導入されるガスを示す。炉心管１２０は不図示のヒータで外側から加熱されるようになっている。ガス１２２は炉上部より下方へと流れる。ウエハ１２３は図８の如く、水平に、かつ、１枚のシリコンウエハの裏面のシリコンが別のシリコンウエハの多孔質層表面とおよそ６ｍｍ間隔で向かい合うように、かつ、ウエハの中心と炉心管の中心線が一致するようにして、ＳｉＣ製のボート上に設置し、一番上の多孔質層を形成したシリコンウエハの上には多孔質層を形成していない市販のシリコンウエハ１２４をダミーウエハとして同じ間隔で配置した。炉内の雰囲気を水素に置換したのち、温度を１１５０℃まで昇温し、２時間保持したのち、再び降温し、ウエハを取出した。取出したウエハの多孔質層が形成されている表面を電子顕微鏡で観察した結果、残留孔は観察されなかった。
【０１２１】
このウエハをエピタキシャル成長装置に設置し、下記の条件で単結晶シリコン層を形成した。
【０１２２】
成長温度： １０８０℃
成長圧力： ７６０Ｔｏｒｒ
ガス種： Ｈ_２ ；２３０ ｌ／ｍｉｎ
ＳｉＨ_２ Ｃｌ_２ ；０．４ ｌ／ｍｉｎ
膜厚： ２μｍ
このサンプルに欠陥顕在化エッチングを施したのち、光学顕微鏡で観察したところ、積層欠陥密度は３×１０^３ ／ｃｍ^２ であった。
【０１２３】
一方、多孔質層形成に先だって予めエピタキシャルシリコン層を形成していなかった場合（比較サンプル）には積層欠陥密度は１．２×１０^４ ／ｃｍ^２ であった。
［実施例４］
比抵抗が０．０１５Ωｃｍのボロンドープ８インチ（１００）Ｓｉウエハを縦形熱処理炉に設置して、水素雰囲気中で１１００℃、１時間熱処理し、水素雰囲気中で降温し、６００℃で取出した。取出したウエハの表面を原子間力顕微鏡で観察したところ、およそ２００ｎｍ周期でステップ・テラス構造が観察された。また、二次イオン質量分析装置（ＳＩＭＳ）により、ボロン濃度の深さ方向分布を測定したところ、表面から５μｍの深さまでボロン濃度は５×１０^１８／ｃｍ^３ であった。さらに表面をＨＦ濃度が４９ｗｔ％のフッ化水素酸とエチルアルコールを２：１で混合した溶液中で陽極化成してウエハの表面に多孔質シリコン層を１０μｍの厚みで形成した。このシリコンウエハを酸素雰囲気中４００℃で１時間熱処理した後、ＨＦ濃度が１．２５ｗｔ％のＨＦ水溶液に３０秒浸け、多孔質の表面および表面近傍に形成された極薄酸化膜を除去した後、よく水洗して乾燥させた。続いてこのシリコンウエハを石英製の炉心管からなる縦形熱処理炉に設置した。ガスは炉上部より下方へと流れる。ウエハは図８の如く、水平に、かつ、１枚のシリコンウエハの裏面のシリコンが別のシリコンウエハの多孔質層表面とおよそ６ｍｍ間隔で向かい合うように、かつ、ウエハの中心と炉心管の中心線が一致するようにして、ＳｉＣ製のボート上に設置し、一番上の多孔質層を形成したシリコンウエハの上には多孔質層を形成していない市販のシリコンウエハを同じ間隔で配置した。炉内の雰囲気を水素に置換したのち、温度を１１５０℃まで昇温し、２時間保持したのち、再び降温し、ウエハを取出した。取出したウエハの多孔質層が形成されている表面を電子顕微鏡で観察した結果、残留孔は観察されなかった。
［実施例５］
比抵抗が０．０１５Ωｃｍのボロンドープ８インチ（１００）Ｓｉウエハを縦形熱処理炉に設置して、水素雰囲気中で１１００℃、１時間熱処理し、水素雰囲気中で降温し、６００℃で取出した。取出したウエハの表面を原子間力顕微鏡で観察したところ、およそ２００ｎｍ周期でステップ・テラス構造が観察された。また、二次イオン質量分析装置により、ボロン濃度の深さ方向分布を測定したところ、表面から５μｍの深さまでボロン濃度は３×１０^１８／ｃｍ^３ であった。さらに表面をＨＦ濃度が４９ｗｔ％のフッ化水素酸とエチルアルコールを２：１で混合した溶液中で陽極化成してウエハの表面に多孔質シリコンを１０μｍの厚みで形成した。このシリコンウエハを酸素雰囲気中４００℃で１時間熱処理した後、ＨＦ濃度が１．２５ｗｔ％のＨＦ水溶液に３０秒浸け、多孔質の表面および表面近傍に形成された極薄酸化膜を除去した後、よく水洗して乾燥させた。続いてこのシリコンウエハを枚葉エピタキシャル成長装置に設置して、Ｈ_２ をキャリアガスとしてＳｉＨ_２ Ｃｌ_２ を導入して９００℃、８０Ｔｏｒｒでエピタキシャルシリコン層を２μｍ堆積した。欠陥顕在化エッチングを施した後、光学顕微鏡で結晶欠陥密度を測定したところ、２×１０^２ ／ｃｍ^２ であった。
［実施例６］
比抵抗が０．０１５Ωｃｍのボロンドープ８インチ（１００）Ｓｉウエハを市販の枚葉式エピタキシャル成長装置に設置して、水素ガスにＳｉＨ_２ Ｃｌ_２を添加してエピタキシャルシリコン層を０．５μｍ堆積した。この後、縦形熱処理炉に設置して、１１００℃、２時間の熱処理を行った。取出したウエハの表面を原子間力顕微鏡で観察したところ、およそ２００ｎｍ周期でステップ・テラス構造が観察された。また、二次イオン質量分析装置により、ボロン濃度の深さ方向分布を測定したところ、表面から５μｍの深さまでボロン濃度は５×１０^１８／ｃｍ^３ であった。さらに表面をＨＦ濃度４９ｗｔ％フッ化水素酸とエチルアルコールを２：１で混合した溶液中で陽極化成してウエハの表面に多孔質シリコンを１０μｍの厚みで形成した。このシリコンウエハを酸素雰囲気中４００℃で１時間熱処理した後、ＨＦ濃度１．２５ｗｔ％のＨＦ水溶液に３０秒浸け、多孔質の表面および表面近傍に形成された極薄酸化膜を除去した後、よく水洗して乾燥させた。続いてこのシリコンウエハを枚葉エピタキシャル成長装置に設置して、Ｈ_２ をキャリアガスとしてＳｉＨ_２ Ｃｌ_２を導入して９００℃、８０Ｔｏｒｒで単結晶シリコン膜を平均３１０ｎｍ±５ｎｍの厚みで形成した。このシリコンウエハを酸化炉に設置し、酸素と水素の燃焼ガスにより該単結晶シリコン膜表面を酸化して酸化シリコン膜を２００ｎｍ形成した。酸化された結果単結晶シリコン膜の厚さは２１０ｎｍになった。このシリコンウエハ、第２のシリコンウエハをそれぞれ一般的にシリコンデバイスプロセス等で用いられるウェット洗浄を施して、清浄な表面を形成したのち、貼り合わせた。続いて貼り合わせたシリコンウエハ組を熱処理炉に設置し、１１００℃１時間の熱処理を施し、貼り合わせ面の接着強度を高めた。熱処理の雰囲気は窒素、酸素の混合気中で昇温し、酸素、酸素と水素の燃焼ガスに置換して１１００℃、１時間保持し、窒素雰囲気中で降温した。このシリコンウエハ組の第１のシリコンウエハ側の裏面を研削して、多孔質シリコンを露出させた。ＨＦと過酸化水素水の混合溶液中に浸して、多孔質シリコンをエッチングにより除去し、ウェット洗浄にてよく洗浄した。単結晶シリコン膜は酸化シリコン膜と共に第２のシリコンウエハ上に移設され、ＳＯＩウエハが作製された。移設された単結晶シリコンの膜厚を面内１０ｍｍの格子点でそれぞれ測定したところ、膜厚の平均は２１０ｎｍばらつきは±７ｎｍであった。また、表面粗さを原子間力顕微鏡で１μｍ角、５０μｍ角の範囲について２５６×２５６の測定ポイントで測定したところ、表面粗さは平均二乗粗さ（Ｒｒｍｓ）でそれぞれ１０．１ｎｍ、９．８ｎｍであった。また、ボロン濃度を二次イオン質量分析法（ＳＩＭＳ）により測定したところ、単結晶シリコン膜中のボロン濃度は１．２×１０^１８／ｃｍ^３ であった。縦形熱処理炉にこれらＳＯＩウエハを裏面の酸化シリコン膜をあらかじめふっ酸でエッチングして除去したのち、設置した。ガスは炉上部より下方へと流れる。ウエハは、水平に、かつ、１枚のＳＯＩウエハの裏面のシリコンが別のＳＯＩウエハのＳＯＩ層表面とおよそ６ｍｍ間隔で向かい合うように、かつ、ウエハの中心と炉心管の中心線が一致するようにして、ＳｉＣ製のボート上に設置し、一番上のＳＯＩウエハの上には市販のシリコンウエハを同じ間隔で配置した。炉内の雰囲気を水素に置換したのち、温度を１１００℃まで昇温し、４時間保持したのち、再び降温し、ウエハを取出した。
【０１２４】
熱処理後の単結晶シリコン膜の表面粗さを原子間力顕微鏡で測定したところ、平均二乗粗さ（Ｒｒｍｓ）はシリコンと対向させて多孔質の孔の封止処理を行なった場合には、１μｍ角で０．１１ｎｍ、５０μｍ角で０．３５ｎｍと市販シリコンウエハ並みに平滑化されていた。
【０１２５】
単結晶シリコン膜中のボロン濃度についても、熱処理後に二次イオン質量分析で測定したところ、いずれも５×１０^１５／ｃｍ^３ 以下に低減されデバイス作製が十分に可能なレベルに低減されていた。
［実施例７］
比抵抗が１０Ωｃｍ程度のｐ型８インチ（１００）ダミーＳｉウエハを市販の枚葉式エピタキシャル成長装置に設置して、水素ガスにＳｉＨ_２ Ｃｌ_２ とＢ_２ Ｈ_６ を添加してエピタキシャルシリコン層を０．５μｍ堆積した。取出したウエハの表面を原子間力顕微鏡で観察したところ、およそ２００ｎｍ周期でステップ・テラス構造が観察された。また、二次イオン質量分析装置（ＳＩＭＳ）により、ボロン濃度の深さ方向分布を測定したところ、表面から０．５μｍの深さまでボロン濃度は５×１０^１８／ｃｍ^３ であった。さらに表面をＨＦ濃度が４９ｗｔ％のフッ化水素酸とエチルアルコールを２：１で混合した溶液中で陽極化成してウエハの表面に多孔質シリコンを０．７μｍの厚みで形成した。形成された多孔質シリコン層の断面を走査型電子顕微鏡で観察したところ、表面層０．５μｍには低多孔度層がその下０．２μｍには高多孔度層が形成されていた。このシリコンウエハを酸素雰囲気中４００℃で１時間熱処理した後、ＨＦ濃度が１．２５ｗｔ％のＨＦ水溶液に３０秒浸け、多孔質の表面および表面近傍に形成された極薄酸化膜を除去した後、よく水洗して乾燥させた。続いてこのシリコンウエハを枚葉エピタキシャル成長装置に設置して、Ｈ_２ 雰囲気中１１００℃で１分ベークした後、Ｈ_２ キャリアガスにＳｉＨ_２ Ｃｌ_２ を導入して９００℃にて水素雰囲気にシリコンソースガスとしてジクロルシランないしはシランを添加することにより該多孔質シリコン上に単結晶シリコン膜を平均３１０ｎｍ±４ｎｍの厚みで形成した。このシリコンウエハをエピタキシャル成長装置より取り出して、酸化炉に設置し、酸素と水素の燃焼ガスにより該単結晶シリコン膜表面を酸化して酸化シリコン膜を２００ｎｍ形成した。酸化された結果単結晶シリコン膜の厚さは２１０ｎｍになった。このシリコンウエハを熱酸化によって２００ｎｍの酸化シリコン膜を全面に形成した第２のシリコンウエハをそれぞれ一般的にシリコンデバイスプロセス等で用いられるウェット洗浄を施して、清浄な表面を形成したのち、貼り合わせた。貼り合わせたシリコンウエハ組を熱処理炉に設置し、１１００℃、１時間の熱処理を施し、貼り合わせ面の接着強度を高めた。熱処理の雰囲気は窒素、酸素の混合気中で昇温し、酸素、酸素と水素の燃焼ガスに置換して１１００℃、１時間保持し、窒素雰囲気中で降温した。このシリコンウエハ組の側面よりウォータージェットにより水流をあてたところ、流体くさびによって高多孔度多孔質層中でこのシリコンウエハ組は分離し、多孔質層が露出した。第２のシリコンウエハ側をフッ化水素酸と過酸化水素水の混合溶液中に浸して、多孔質シリコンをエッチングにより除去し、ウェット洗浄にてよく洗浄した。単結晶シリコン膜は酸化シリコン膜と共に第２のシリコンウエハ上に移設され、ＳＯＩウエハが作製された。移設された単結晶シリコンの膜厚を面内１０ｍｍの格子点でそれぞれ測定したところ、膜厚の平均は２１０ｎｍばらつきは±５ｎｍであった。また、表面粗さを原子間力顕微鏡で１μｍ角、５０μｍ角の範囲について２５６×２５６の測定ポイントで測定したところ、表面粗さは平均二乗粗さ（Ｒｒｍｓ）でそれぞれ１０．１ｎｍ、９．８ｎｍであった。また、ボロン濃度を二次イオン質量分析法により測定したところ、単結晶シリコン膜中のボロン濃度は１．２×１０^１８／ｃｍ^３ であった。石英製の炉心管からなる縦形熱処理炉にこれらＳＯＩウエハを裏面の酸化シリコン膜をあらかじめふっ酸でエッチングして除去したのち、設置した。ガスは炉上部より下方へと流れる。ウエハは図８の如く、水平に、かつ、１枚のＳＯＩウエハの裏面のシリコンが別のＳＯＩウエハのＳＯＩ層表面とおよそ６．３ｍｍ間隔で向かい合うように、かつ、ウエハの中心と炉心管の中心線が一致するようにして、ＳｉＣ製のボート上に設置し、一番上のＳＯＩウエハの上には市販のシリコンウエハを同じ間隔で配置した。炉内の雰囲気を水素に置換したのち、温度を１１００℃まで昇温し、４時間保持したのち、再び降温し、ウエハを取出し、ＳＯＩ層の膜厚を再び測定した。ＳＯＩウエハの膜厚減少量は全てのウエハにおいて、１ｎｍ以下であった。
【０１２６】
また、熱処理後の単結晶シリコン膜の表面粗さを原子間力顕微鏡で測定したところ、平均二乗粗さ（Ｒｒｍｓ）は１μｍ角で０．１２ｎｍ、５０μｍ角で０．３４ｎｍと市販シリコンウエハ並みに平滑化されていた。単結晶シリコン膜中のボロン濃度についても、熱処理後に二次イオン質量分析で測定したところ、いずれも５×１０^１５／ｃｍ^３ 以下に低減されデバイス作製が十分に可能なレベルに低減されていた。
【０１２７】
分離した第１のシリコンウエハは表面に残留した多孔質シリコンをエッチングで除去したのち、石英製の炉心管からなる縦形熱処理炉にこれらウエハを設置した。ガスは炉上部より下方へと流れる。ウエハは図８の如く、水平に、かつ、１枚のウエハの裏面のシリコンが別のウエハの表面とおよそ６ｍｍ間隔で向かい合うように、かつ、ウエハの中心と炉心管の中心線が一致するようにして、ＳｉＣ製のボート上に設置し、一番上のウエハの上には市販のシリコンウエハを同じ間隔で配置した。炉内の雰囲気を水素に置換したのち、温度を１１００℃まで昇温し、４時間保持したのち、再び降温し、ウエハを取出した。
【０１２８】
熱処理後の単結晶シリコン膜の表面粗さを原子間力顕微鏡で測定したところ、平均二乗粗さ（Ｒｒｍｓ）は１μｍ角で０．１２ｎｍ、５０μｍ角で０．３４ｎｍと市販シリコンウエハ並みに平滑化されていた。又、白色光をウエハ表面に照射し、散乱光を目視で観察してもスワール等の模様は見られなかった。このウエハを再び第１のシリコンウエハとして、上記処理に供したところ、同様にＳＯＩウエハが作製できた。第１の基板を（１００）Ｓｉｐ⁻ ダミー基板としても同様な結果を得た。
［実施例８］
８インチ（１００）ｎ⁻ ダミーＳｉウエハを市販の枚葉式エピタキシャル成長装置に設置して、水素ガスにＳｉＨ_２ Ｃｌ_２ とＰＨ_３ を添加してエピタキシャルシリコン層を０．３μｍ堆積した。取出したウエハの表面を原子間力顕微鏡で観察したところ、およそ２００ｎｍ周期でステップ・テラス構造が観察された。また、二次イオン質量分析装置により、リン濃度の深さ方向分布を測定したところ、表面から０．３μｍの深さまでリン濃度は２×１０^１８／ｃｍ^３ であった。さらに表面に光を照射しながら、ＨＦ濃度４９ｗｔ％のフッ化水素酸とエチルアルコールを２：１で混合した溶液中で陽極化成してウエハの表面に多孔質シリコンを１μｍの厚みで形成した。形成された多孔質シリコン層の断面を走査型電子顕微鏡で観察したところ、表面層０．３μｍには低多孔度層がその下０．７μｍには高多孔度層が形成されていた。このシリコンウエハを酸素雰囲気中４００℃で１時間熱処理した後、ＨＦ濃度が１．２５ｗｔ％のＨＦ水溶液に２０秒浸け、多孔質の表面および表面近傍に形成された極薄酸化膜を除去した後、よく水洗して乾燥させた。続いてこのシリコンウエハを枚葉エピタキシャル成長装置に設置して、Ｈ_２ 雰囲気中１０００℃で１分ベークした後、Ｈ_２ キャリアガスにＳｉＨ_２ Ｃｌ_２ を導入して９００℃水素雰囲気にシリコンソースガスとしてジクロルシランないしはシランを添加することにより該多孔質シリコン上に単結晶シリコン膜を平均３１０ｎｍ±４ｎｍの厚みで形成した。このシリコンウエハをエピタキシャル成長装置より取り出して、酸化炉に設置し、酸素と水素の燃焼ガスにより該単結晶シリコン膜表面を酸化して酸化シリコン膜を２００ｎｍ形成した。酸化された結果単結晶シリコン膜の厚さは２１０ｎｍになった。このシリコンウエハを熱酸化によって２００ｎｍの酸化シリコン膜を全面に形成した第２のシリコンウエハをそれぞれ一般的にシリコンデバイスプロセス等で用いられるウェット洗浄を施して、清浄な表面を形成したのち、貼り合わせた。貼り合わせたシリコンウエハ組を熱処理炉に設置し、１１００℃、１時間の熱処理を施し、貼り合わせ面の接着強度を高めた。熱処理の雰囲気は窒素、酸素の混合気中で昇温し、酸素、酸素と水素の燃焼ガスに置換して１１００℃、１時間保持し、窒素雰囲気中で降温した。このシリコンウエハ組の側面よりウォータージェットによる水流をあてたところ、流体くさびによって高多孔度多孔質層中でこのシリコンウエハ組は分離し、多孔質層が露出した。第２のシリコンウエハ側をフッ化水素酸と過酸化水素水の混合溶液中に浸して、多孔質シリコンをエッチングにより除去し、ウェット洗浄にてよく洗浄した。単結晶シリコン膜は酸化シリコン膜と共に第２のシリコンウエハ上に移設され、ＳＯＩウエハが作製された。移設された単結晶シリコンの膜厚を面内１０ｍｍの格子点でそれぞれ測定したところ、膜厚の平均は２１０ｎｍばらつきは±５ｎｍであった。また、表面粗さを原子間力顕微鏡で１μｍ角、５０μｍ角の範囲について２５６×２５６の測定ポイントで測定したところ、表面粗さは平均二乗粗さ（Ｒｒｍｓ）でそれぞれ１０．１ｎｍ、９．８ｎｍであった。また、ボロン濃度を二次イオン質量分析法（ＳＩＭＳ）により測定したところ、単結晶シリコン膜中のボロン濃度は１．２×１０^１８／ｃｍ^３ であった。石英製の炉心管からなる縦形熱処理炉にこれらＳＯＩウエハを裏面の酸化シリコン膜をあらかじめフッ化水素酸でエッチングして除去したのち、設置した。ガスは炉上部より下方へと流れる。ウエハは図８の如く、水平に、かつ、１枚のＳＯＩウエハの裏面のシリコンが別のＳＯＩウエハのＳＯＩ層表面とおよそ６．３ｍｍ間隔で向かい合うように、かつ、ウエハの中心と炉心管の中心線が一致するようにして、ＳｉＣ製のボート上に設置し、一番上のＳＯＩウエハの上には市販のシリコンウエハを同じ間隔で配置した。炉内の雰囲気を水素に置換したのち、温度を１１００℃まで昇温し、４時間保持したのち、再び降温し、ウエハを取出し、ＳＯＩ層の膜厚を再び測定した。ＳＯＩウエハの膜厚減少量は全てのウエハにおいて、１ｎｍ以下であった。
【０１２９】
また、熱処理後の単結晶シリコン膜の表面粗さを原子間力顕微鏡で測定したところ、平均二乗粗さ（Ｒｒｍｓ）は１μｍ角で０．１２ｎｍ、５０μｍ角で０．３４ｎｍと市販シリコンウエハ並みに平滑化されていた。単結晶シリコン膜中のボロン濃度についても、熱処理後に二次イオン質量分析（ＳＩＭＳ）で測定したところ、いずれも５×１０^１５／ｃｍ^３ 以下に低減されデバイス作製が十分に可能なレベルに低減されていた。
【０１３０】
分離した第１のシリコンウエハは表面に残留した多孔質シリコンをエッチングで除去したのち、石英製の炉心管からなる縦形熱処理炉にこれらウエハを設置した。ガスは炉上部より下方へと流れる。ウエハは図８の如く、水平に、かつ、１枚のウエハの裏面のシリコンが別のウエハの表面とおよそ６ｍｍ間隔で向かい合うように、かつ、ウエハの中心と炉心管の中心線が一致するようにして、ＳｉＣ製のボート上に設置し、一番上のウエハの上には市販のシリコンウエハを同じ間隔で配置した。炉内の雰囲気を水素に置換したのち、温度を１１００℃まで昇温し、４時間保持したのち、再び降温し、ウエハを取出した。
【０１３１】
熱処理後の単結晶シリコン膜の表面粗さを原子間力顕微鏡で測定したところ、平均二乗粗さ（Ｒｒｍｓ）は１μｍ角で０．１２ｎｍ、５０μｍ角で０．３４ｎｍと市販シリコンウエハ並みに平滑化されていた。又、白色光をウエハ表面に照射し、散乱光を目視で観察してもスワール等の模様は見られなかった。このウエハを再び第１のシリコンウエハとして、上記処理に供したところ、同様にＳＯＩウエハが作製できた。
［実施例９］
比抵抗が０．０１５Ωｃｍのボロンドープ８インチ（１００）Ｓｉウエハを市販の枚葉式エピタキシャル成長装置に設置して、水素ガスにＳｉＨ_２ Ｃｌ_２ を添加してエピタキシャルシリコン層を０．５μｍ堆積した。この後、縦形熱処理炉に設置して、１１００℃、２時間の熱処理を行った。取出したウエハの表面を原子間力顕微鏡で観察したところ、およそ２００ｎｍ周期でステップ・テラス構造が観察された。さらに表面をＨＦ濃度が４９ｗｔ％のフッ化水素酸とエチルアルコールを２：１で混合した溶液中で陽極化成してウエハの表面に多孔質シリコンを１０μｍの厚みで形成した。このシリコンウエハを酸素雰囲気中４００℃で１時間熱処理した後、ＨＦ濃度が１．２５ｗｔ％のＨＦ水溶液に３０秒浸け、多孔質の表面および表面近傍に形成された極薄酸化膜を除去した後、よく水洗して乾燥させた。続いてこのシリコンウエハを枚葉エピタキシャル成長装置に設置して、Ｈ_２ をキャリアガスとしてＳｉＨ_２ Ｃｌ_２ を導入して９００℃、８０Ｔｏｒｒで単結晶シリコン膜を平均１７５ｎｍ±３ｎｍの厚みで形成した。このシリコンウエハを酸化炉に設置し、酸素と水素の燃焼ガスにより該単結晶シリコン膜表面を酸化して酸化シリコン膜を５０ｎｍ形成した。このシリコンウエハと石英基板をそれぞれ一般的にシリコンデバイスプロセス等で用いられるウェット洗浄を施したのち、真空チャンバーに設置してＮ_２ プラズマに１分間さらした。そののち、チャンバーより取り出し、１０分間純水に浸したのち、貼り合わせた。続いて貼り合わせたウエハ組の第１のシリコンウエハの裏面側を５００μｍ研磨して薄くしたのち、熱処理炉に設置し、３００℃、２４時間の熱処理を施し、貼り合わせ面の接着強度を高めた。再びウエハ組のシリコンウエハ側の裏面を研磨し、多孔質シリコンを表出させ、再び熱処理炉に設置し、４００℃で１時間熱処理した。フッ化水素酸と過酸化水素水の混合溶液中に浸して、多孔質シリコンをエッチングにより除去し、ウェット洗浄にてよく洗浄した。単結晶シリコン膜は酸化シリコン膜と共に第２のシリコンウエハ上に移設され、ＳＯＩウエハが作製された。さらにアルカリ溶液に浸し表面のシリコン層をエッチングし、ＳＯＩ層の厚みをおよそ１００ｎｍにした。移設された単結晶シリコンの膜厚を面内１０ｍｍの格子点でそれぞれ測定したところ、膜厚の平均は１００ｎｍばらつきは±３ｎｍであった。また、表面粗さを原子間力顕微鏡で１μｍ角、５０μｍ角の範囲について２５６×２５６の測定ポイントで測定したところ、表面粗さは平均二乗粗さ（Ｒｒｍｓ）でそれぞれ１０．１ｎｍ、９．８ｎｍであった。縦形熱処理炉にこれらＳＯＩウエハを設置した。ガスは炉上部より下方へと流れる。ウエハは、水平に、かつ、１枚のＳＯＩウエハの裏面のシリコンが別のＳＯＩウエハのＳＯＩ層表面とおよそ６ｍｍ間隔で向かい合うように、かつ、ウエハの中心と炉心管の中心線が一致するようにして、ＳｉＣ製のボート上に設置し、一番上のＳＯＩウエハの上には市販のシリコンウエハを同じ間隔で配置した。炉内の雰囲気を水素に置換したのち、温度を９７０℃まで昇温し、４時間保持したのち、再び降温し、ウエハを取出した。
【０１３２】
熱処理後の単結晶シリコン膜の表面粗さを原子間力顕微鏡で測定したところ、平均二乗粗さ（Ｒｒｍｓ）はシリコンと対向させて多孔質の孔の封止処理を行なった場合には、１μｍ角で０．１１ｎｍ、５０μｍ角で０．３５ｎｍと市販シリコンウエハ並みに平滑化されていた。
【０１３３】
単結晶シリコン膜中のボロン濃度についても、熱処理後に二次イオン質量分析で測定したところ、いずれも５×１０^１５／ｃｍ^３ 以下でデバイス作製が十分に可能なレベルに低減されていた。
［実施例１０］
比抵抗が０．０１５Ωｃｍのボロンドープ５インチ（１１１）Ｓｉウエハを８０℃の塩酸と過酸化水素水との混合液にて洗浄した後、４０ｗｔ％のＮＨ_４ Ｆ溶液に３分間浸漬させた。その後、純水に３秒間浸した。ウエハの表面を原子間力顕微鏡で観察したところ、およそ２００ｎｍ周期でステップ・テラス構造が観察された。さらに表面をＨＦ４９ｗｔ％のフッ化水素酸とエチルアルコールを２：１で混合した溶液中で陽極化成してウエハの表面に多孔質シリコンを１０μｍの厚みで形成した。このシリコンウエハを酸化雰囲気中４００℃で１時間熱処理した後、１．２５ｗｔ％のＨＦ水溶液に３０秒浸け、多孔質の表面および表面近傍に形成された極薄酸化膜を除去した後、よく水洗して乾燥させた。続いてこのシリコンウエハを石英製の炉心管からなる縦形熱処理炉に設置した。炉内の雰囲気を水素に置換したのち、温度を１１５０℃まで昇温し、２時間保持したのち、再び降温し、ウエハを取出した。取出したウエハの多孔質層が形成されている表面を電子顕微鏡で観察した結果、残留孔は観察されなかった。
【０１３４】
このウエハをエピタキシャル成長装置に設置し、下記の条件で単結晶シリコン層を形成した。
【０１３５】
成長温度： １０８０℃
成長圧力： ７６０Ｔｏｒｒ
ガス種： Ｈ_２ ；２３０ ｌ／ｍｉｎ
ＳｉＨ_２ Ｃｌ_２ ；０．４ ｌ／ｍｉｎ
膜厚： ２μｍ
このサンプルに欠陥顕在化エッチングを施したのち、光学顕微鏡で観察したところ、積層欠陥密度は７×１０^３ ／ｃｍ^２ であった。一方、多孔質層形成に先だって予めフッ化アンモニウムによる薬液処理を行わなかった場合には積層欠陥密度は５×１０^４ ／ｃｍ^２ であった。
［実施例１１］
比抵抗が１０Ωｃｍ程度のｐ型８インチ（１００）ダミーＳｉウエハを市販の枚葉式エピタキシャル成長装置に設置して、水素ガスにＳｉＨ_２ Ｃｌ_２ とＢ_２ Ｈ_６ を添加してエピタキシャルシリコン層を０．５μｍ堆積した。取出したウエハの表面を原子間力顕微鏡で観察したところ、およそ２００ｎｍ周期でステップ・テラス構造が観察された。また、二次イオン質量分析装置により、ボロン濃度の深さ方向分布を測定したところ、表面から０．５μｍの深さまでボロン濃度は５×１０^１８／ｃｍ^３ であった。このウエハをアンモニアと過酸化水素水との混合液（８０℃）にて１０分洗浄し、純水で１０分リンスし、１．２５ｗｔ％ＨＦ水溶液中で３０秒洗浄し、純水で１０分リンスした後、スピンドライヤーで乾燥させた。この洗浄による膜厚減少量は４ｎｍであり、ステップ・テラス構造は維持されていた。さらに表面を４９％ＨＦとエチルアルコールを２：１で混合した溶液中で陽極化成してウエハの表面に多孔質シリコンを０．７μｍの厚みで形成した。形成された多孔質シリコン層の断面を走査型電子顕微鏡で観察したところ、表面層０．５μｍには低多孔度層がその下０．２μｍには高多孔度層が形成されていた。このシリコンウエハを酸素雰囲気中４００℃で１時間熱処理した後、１．２５ｗｔ％のＨＦ水溶液に３０秒浸け、多孔質の表面および表面近傍に形成された極薄酸化膜を除去した後、よく水洗して乾燥させた。続いてこのシリコンウエハを枚葉エピタキシャル成長装置に設置して、Ｈ_２ 雰囲気中９５０℃、６００Ｔｏｒｒで１分ベークした後、圧力を８０Ｔｏｒｒとした後、ＳｉＨ_２ Ｃｌ_２ を導入して９００℃水素雰囲気中にシリコンソースガスを添加することにより該多孔質シリコン上に単結晶シリコン膜を平均３１０ｎｍ±４ｎｍの厚みで形成した。このシリコンウエハをエピタキシャル成長装置より取り出して、酸化炉に設置し、酸素と水素の燃焼ガスにより該単結晶シリコン膜表面を酸化して酸化シリコン膜を２００ｎｍ形成した。酸化された結果単結晶シリコン膜の厚さは２１０ｎｍになった。このシリコンウエハを熱酸化によって２００ｎｍの酸化シリコン膜を全面に形成した第２のシリコンウエハをそれぞれ一般的にシリコンデバイスプロセス等で用いられるウェット洗浄を施して、清浄な表面を形成したのち、貼り合わせた。貼り合わせたシリコンウエハ組を熱処理炉に設置し、１１００℃１時間の熱処理を施し、貼り合わせ面の接着強度を高めた。熱処理の雰囲気は窒素、酸素の混合気中で昇温し、酸素、酸素と水素の燃焼ガスに置換して１１００℃１時間保持し、窒素雰囲気中で降温した。このシリコンウエハ組の側面よりウォータージェットにより水流をあてたところ、流体くさびによって高多孔度多孔質層中でこのシリコンウエハ組は分離し、多孔質層が露出した。第２のシリコンウエハ側をＨＦと過酸化水素水の混合溶液中に浸して、多孔質シリコンをエッチングにより除去し、ウェット洗浄にてよく洗浄した。単結晶シリコン膜は酸化シリコン膜と共に第２のシリコンウエハ上に移設され、ＳＯＩウエハが作製された。移設された単結晶シリコンの膜厚を面内１０ｍｍの格子点でそれぞれ測定したところ、膜厚の平均は２１０ｎｍばらつきは±５ｎｍであった。また、表面粗さを原子間力顕微鏡で１μｍ角、５０μｍ角の範囲について２５６×２５６の測定ポイントで測定したところ、表面粗さは平均二乗粗さ（Ｒｒｍｓ）でそれぞれ１０．１ｎｍ、９．８ｎｍであった。また、ボロン濃度を二次イオン質量分析法により測定したところ、単結晶シリコン膜中のボロン濃度は１．２×１０^１８／ｃｍ^３ であった。石英製の炉心管からなる縦形熱処理炉にこれらＳＯＩウエハを裏面の酸化シリコン膜をあらかじめふっ酸でエッチングして除去したのち、設置した。ガスは炉上部より下方へと流れる。ウエハは図８の如く、水平に、かつ、１枚のＳＯＩウエハの裏面のシリコンが別のＳＯＩウエハのＳＯＩ層表面とおよそ６．３ｍｍ間隔で向かい合うように、かつ、ウエハの中心と炉心管の中心線が一致するようにして、ＳｉＣ製のボート上に設置し、一番上のＳＯＩウエハの上には市販のシリコンウエハを同じ間隔で配置した。炉内の雰囲気を水素に置換したのち、温度を１１００℃まで昇温し、４時間保持したのち、再び降温し、ウエハを取出し、ＳＯＩ層の膜厚を再び測定した。ＳＯＩウエハの膜厚減少量は全てのウエハにおいて、１ｎｍ以下であった。
【０１３６】
また、熱処理後の単結晶シリコン膜の表面粗さを原子間力顕微鏡で測定したところ、平均二乗粗さ（Ｒｒｍｓ）は１μｍ角で０．１２ｎｍ、５０μｍ角で０．３４ｎｍと市販シリコンウエハ並みに平滑化されていた。単結晶シリコン膜中のボロン濃度についても、熱処理後に二次イオン質量分析で測定したところ、いずれも５×１０^１５／ｃｍ^３ 以下に低減されデバイス作製が十分に可能なレベルに低減されていた。
【０１３７】
得られたＳＯＩウエハをＫ_２ Ｃｒ_２ Ｏ_７ とフッ化水素酸との混合液に浸し、ＳＯＩ層が８０ｎｍ厚になるまでエッチングした。この後、ＨＦ４９ｗｔ％水溶液に３分浸した。これにより、ＳＯＩ層にある結晶欠陥部は選択的にエッチングされて、埋め込み酸化膜に達する孔が形成される。この後フッ化水素酸に浸すと孔下の埋め込み酸化膜がエッチングされるので、光学顕微鏡により観察し易くなる。本例では、こうして観察された結晶欠陥密度は８×１０／ｃｍ^２ であった。
【０１３８】
以上説明した各実施例によれば多孔質シリコンの孔サイズ分布を狭めることができるので、多孔質シリコン上に形成される非多孔質単結晶半導体膜の結晶性を向上できる。
【０１３９】
また、水素を含む還元性雰囲気中での熱処理で多孔質シリコン表面の孔を封止する場合に、孔の封止率を高めることができる、あるいは、孔の封止に要する時間を短縮することができる。その結果、多孔質シリコン層上に形成する非多孔質単結晶半導体膜の表面平滑性、結晶性を向上することができる。
【０１４０】
また、エピタキシャルシリコン層をあらかじめ形成したのち、多孔質シリコンを形成する場合には、多孔質が形成される半導体基材の表面層がＣＯＰになる空乏を含まないため、さらに結晶性、表面性を向上することが可能である。さらにｐ^＋ エピタキシャルシリコン層をあらかじめ形成したのち、多孔質シリコン層を形成する方法においては、半導体基材として安価なダミーウエハを選択することが可能になり、コストを下げることができる。さらに高濃度ドープエピタキシャルシリコン層を低濃度基板上に形成したのち、多孔質シリコン層を形成すれば、高濃度ドープエピタキシャルシリコン層には低多孔度層が、低濃度基板には高多孔度層が形成されるので、非多孔質単結晶半導体膜を形成し、第２の部材と貼り合わせたのち高多孔度層中で分離して、非多孔質単結晶半導体膜を第２の部材上に移設することができる。
【０１４１】
さらに、分離したダミーウエハに再びエピタキシャルシリコン層を形成して、再利用可能である。しかも、第２の部材に移設される層の殆どはエピタキシャル成長により形成したものなので、ダミーウエハの膜厚減少量はわずかであり、複数回再利用時にウエハの厚み減少による強度の低下が問題にならない。
【０１４２】
さらに、分離面はエピタキシャル層と基板界面の急峻性により極めて平滑であり再利用時の表面平滑処理に適している。
【０１４３】
【発明の効果】
以上説明したように、本発明によれば、孔サイズ分布を均一化し、その上に形成される薄膜の表面性を向上させ、欠陥を低減できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による半導体基材の作製方法を示す模式図である。
【図２】ステップ・テラス構造を模式的に示した図である。
【図３】研磨・エッチング表面とステップ表面を示す写真である。
【図４】本発明の別の実施の形態による半導体基材の作製方法を示す模式図である。
【図５】本発明におけるＳＯＩ基板の作製工程を示す図である。
【図６】本発明の別の実施の形態による半導体基材の作製方法を示す模式図である。
【図７】本発明の別の実施の形態による半導体基材の作製方法を示す模式図である。
【図８】シリコンウエハが設置された縦形熱処理炉の様子を示す概略的断面図である。
【図９】従来の半導体基材の作製方法を示す模式図である。
【符号の説明】
１ シリコン基材
２ 多孔質層
３ 非多孔質層
４ 絶縁層
５ 第２の部材
１０ 表面
１１ 原子ステップ
１２ テラス
２１ 低多孔度層
２２ 高多孔度層

Claims (28)

1. シリコン基材に原子ステップとテラスからなる表面を形成し、該表面を多孔質化したのち、非多孔質膜を形成することを特徴とする半導体基材の作製方法。
2. 前記原子ステップとテラスからなる表面は、水素を含む還元性雰囲気中での熱処理により原子ステップとテラスを形成した後、該原子ステップとテラスとを消失させない条件で洗浄して得られた表面である請求項１に記載の半導体基材の作製方法。
3. 前記水素を含む還元性雰囲気は水素１００％である請求項２に記載の半導体基材の作製方法。
4. 前記原子ステップとテラスからなる表面は、エピタキシャルシリコン層を形成することにより原子ステップとテラスを形成した後、該原子ステップとテラスとを消失させない条件で洗浄して得られた表面である請求項１に記載の半導体基材の作製方法。
5. 前記エピタキシャルシリコン層はｐ型ないしはｎ型の縮退状態に不純物がドープされている請求項４に記載の半導体基材の作製方法。
6. 原子ステップとテラスをもたない表面を有するシリコン基材を用意し、該表面に原子ステップとテラスを形成し、形成された原子ステップとテラスを消失させない条件で該表面を洗浄し、洗浄された該原子ステップとテラスからなる表面を多孔質化する請求項１に記載の半導体基材の作製方法。
7. 前記ステップとテラスからなる表面は、薬液洗浄又はガスエッチングにより原子ステップとテラスを形成して得られた表面である請求項１に記載の半導体基材の作製方法。
8. 用意されたシリコン基材の表面上に、該シリコン基材の不純物濃度より高い不純物濃度のエピタキシャルシリコン層を形成することにより原子ステップとテラスを形成し、該原子ステップとテラスとを消失させない条件で該原子ステップとテラスからなる表面を洗浄し、その後、前記エピタキシャルシリコン層及び前記シリコン基材の表面を多孔質化する請求項１に記載の半導体基材の作製方法。
9. 前記原子ステップの周期が２００ｎｍ以上である請求項１に記載の半導体基材の作製方法。
10. 不純物を含むシリコン基材上に、エピタキシャル成長を施した後、熱処理することにより、不純物を該基板からエピタキシャル層に拡散させる工程を含む請求項１に記載の半導体基材の作製方法。
11. シリコン基材に原子ステップとテラスからなる表面を形成し、該表面を多孔質化して多孔質層を形成し、その表面上に非多孔質半導体単結晶膜を形成して第１の部材を用意する工程と、前記第１の部材と第２の部材とを前記非多孔質半導体単結晶膜が内側に位置する多層構造体が得られるように貼り合わせる工程と、前記多層構造体から多孔質層を除去する工程と、を有する半導体基材の作製方法。
12. 前記第１の部材と前記第２の部材との少なくともいずれか一方の貼り合わせ面に絶縁膜を形成する請求項１１に記載の半導体基材の作製方法。
13. 前記第２の部材は絶縁体である請求項１１に記載の半導体基材の作製方法。
14. 前記多層構造体から前記多孔質層を除去する工程は、多孔質化されていない前記シリコン基材を除去した後、表出した該多孔質層を除去する請求項１１に記載の半導体基材の作製方法。
15. 前記多孔質化されていないシリコン基材を研削、研磨、エッチングの少なくともいずれか１つにより除去する請求項１４に記載の半導体基材の作製方法。
16. 前記多層構造体を前記多孔質層の内部及び／又はその界面において分離することにより、前記多孔質化されていないシリコン基材を除去する請求項１４に記載の半導体基材の作製方法。
17. 前記シリコン基材全体を多孔質化する請求項１１に記載の半導体基材の作製方法。
18. 前記原子ステップとテラスからなる表面は、ｐ⁺ エピタキシャルシリコン層をｐ^- 又はｎ^- シリコン領域上に堆積する、あるいはｎ⁺ エピタキシャルシリコン層をｎ^- シリコン領域に堆積することにより形成され、前記多孔質層は前記ｐ^- シリコン領域又は前記ｎ^- シリコン領域の少なくとも一部に入るまで形成され、前記ｐ^- シリコン領域又は前記ｎ^- シリコン領域の多孔質層内及び／又はそれと多孔質半導体との界面において前記多層構造体を分離する請求項１１に記載の半導体基材の作製方法。
19. 前記分離工程により分離されたシリコン基材を再度第１の部材用のシリコン基材として用いる請求項１１に記載の半導体基材の作製方法。
20. 前記シリコン基材は、ダミーグレードのシリコンウエハである請求項１１に記載の半導体基材の作製方法。
21. 前記シリコン基材の原子ステップとテラスからなる表面を多孔質化したのちに、水素を含む還元性雰囲気中で熱処理して多孔質化された表面の孔を封止する請求項１１に記載の半導体基材の作製方法。
22. 前記シリコン基材の原子ステップとテラスからなる表面を多孔質化したのちに、多孔質シリコンの孔の側壁表面と多孔質シリコンの層の表面を酸化する請求項１１に記載の半導体基材の作製方法。
23. 前記シリコン基材の原子ステップとテラスからなる表面を多孔質化したのちに、多孔質シリコンの孔の側壁表面と多孔質シリコンの層の表面を酸化し、さらに水素を含む還元性雰囲気中で熱処理して多孔質化された表面の孔を封止する請求項１１に記載の半導体基材の作製方法。
24. 多孔質シリコンの孔の側壁表面と多孔質シリコンの層の表面を酸化したのちに、多孔質シリコン表面の酸化膜を剥離する請求項１１に記載の半導体基材の作製方法。
25. 前記非多孔質半導体単結晶膜はシリコンからなる請求項１１に記載の半導体基材の作製方法。
26. 前記シリコン基材は単結晶シリコンである請求項１又は１１に記載の半導体基材の作製方法。
27. 前記シリコン基材は（１００）単結晶シリコンであることを特徴とする請求項１又は１１に記載の半導体基材の作製方法。
28. 請求項１〜２７のいずれかに記載の半導体基材の作製方法により作製された半導体基材。

Images