JP3733265B2 - 半導体基板の作製方法及び半導体膜の作製方法 - Google Patents
半導体基板の作製方法及び半導体膜の作製方法 Download PDFInfo
- Publication number
- JP3733265B2 JP3733265B2 JP24428799A JP24428799A JP3733265B2 JP 3733265 B2 JP3733265 B2 JP 3733265B2 JP 24428799 A JP24428799 A JP 24428799A JP 24428799 A JP24428799 A JP 24428799A JP 3733265 B2 JP3733265 B2 JP 3733265B2
- Authority
- JP
- Japan
- Prior art keywords
- porous
- layer
- silicon
- silicon layer
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、主としてＭＯＳＦＥＴ、バイポーラトランジスタ等を使用する集積回路の基体として利用される半導体基板、および、その作製方法の技術分野に属する。
【０００２】
【従来の技術】
シリコン系半導体デバイス、集積回路技術において、絶縁物上に単結晶シリコン膜を配置したシリコン オン インシュレーター（ＳＯＩ）構造は、寄生容量の低減、素子分離の容易化等により、トランジスタの高速化、低消費電力化、高集積化、および、トータルコストの削減をもたらす技術としてこれまでに幾多の研究がなされてきた。
【０００３】
１９７０年代には、今井が多孔質シリコン増速酸化現象を利用してＳＯＩ構造を形成するＦＩＰＯＳ(Fully isolation by porous silicon)法を提案した( K. Imai, Solid State Electronics 24 (1981) p. 159)。この方法では、まずｐ型基板上にｎ型の島を形成する。こののち陽極化成によりｐ型領域をｎ型の島の下部まで含めて選択的に多孔質化する。一方、ｎ型の領域は多孔質化されずに残る。多孔質シリコンは 1964 年に Uhlir ら( A. Uhlir, Bell Syst. Tech. J., 35(1956), p. 333) が発見したものでスポンジのようにシリコン結晶内部に直径数ナノメートルから数十ナノメートルの孔が空いており、単位体積当たりの表面積は数百m2/cm3以上と非常に大きい。このため、酸素を含む雰囲気で熱酸化をすると、多孔質シリコン内部に到達した酸素により多孔質シリコンの表面のみならず内部も同時に酸化されるため、多孔質層を選択的に酸化することができる。酸化膜厚は酸化時間よりもむしろ、多孔質層の厚さによって制御されるので、バルクシリコンを酸化した場合と比べて数十倍から秀百倍の厚さの酸化シリコン膜を形成することが可能である。すなわち、形成された多孔質領域を完全に酸化し、かつ、ｎ型シリコン島を完全に酸化せずにシリコンの島状の領域を残留させることができる。この方法により、酸化された多孔質シリコン上にシリコンの島を形成したのが、ＦＩＰＯＳである。シリコンは酸化されると体積が膨張するので、ＦＩＰＯＳにおいても多孔質シリコンは、酸化による体積膨張、および、これに伴う、ウエハの反りと欠陥の導入を防ぐため、そのポロジティ多孔度：孔体積/(残留シリコン体積+孔体積)）は５６％前後が好ましいとされた。
【０００４】
その後、この方法を改良として、多孔質シリコンを全面に形成した後、非多孔質単結晶シリコンを多孔質シリコン上にエピタキシャル成長させた後に、このエピタキシャルシリコン層の一部を除去して多孔質シリコンを露出させた後、熱酸化により多孔質シリコンを選択酸化してＳＯＩ構造を実現する方法が提案された(H. Takai, and T. Itoh, J. Electronic Materials 12 (1983) p. 973)。
【０００５】
最近注目を集めるＳＯＩの形成技術としては、酸素打ち込み法(SIMOX: Separation by Implanted Oxygen)、および、ウエハ貼り合わせ法(wafer bonding technology)が挙げられる。
【０００６】
SIMOXはNTTの泉氏が1978年に提案した方法( K. Izumi, M. Doken, and H. Ariyoshi, Electron. Lett. 14 (1978) p. 593) で、シリコン基板に酸素をイオン注入した後、１３００度を越える高温で熱処理することで、埋め込み酸化シリコン膜とする方法である。埋め込み酸化シリコン膜厚は、欠陥密度、酸化膜の品質の制御に関わるため制約が多い。
【０００７】
一方、ウエハの貼り合わせ技術を適用しＳＯＩ構造を実現する方法は、ＳＯＩ構造の表面シリコン層、埋め込み酸化シリコン層の膜厚任意性と表面シリコン層の結晶性の良さから、様々な手法が提案されている。ウエハ同士を接着剤等の中間層を介在させずに接合する直接貼り合わせ法は、中村らにより提案されたが、その研究が盛んになるのは、J. B. Laskyら(J. B. Lasky, S. R. Stiffler, F. R. White, and J. R. Abernathey, technical Digest of the International Electron Devices Meeting (IEEE, New York, 1985), P. 684) が貼り合わせたウエハの一方を薄膜化する手法とその上に形成したMOSトランジスタの動作を１９８４年に報告して以降である。
【０００８】
貼り合せ技術においては、特開平５―２１３３８号公報やＵＳＰ５，３７１，０３７号明細書に画期的な方法が提案されている。かかる方法の一例は、第１の基板たる単結晶Ｓｉウエハ表面を陽極化成により多孔質化したのち、非多孔質単結晶シリコン層をエピタキシャル成長させ、第１の基板とする。しかるのち、第２の基板と貼り合わせ、熱処理等により接合強度を高めたのち、第１の基板の裏面を研削、研磨等により除去し、多孔質シリコン層を全面で露出せしめる。こののち、多孔質シリコンをエッチングにより選択的に除去し、結果として、第２の基板上に前記非多孔質単結晶シリコン層を移設するという方法である。１０万倍という高い選択比をえた結果、得られるSOI層の膜厚均一性はエッチングで損なわれることはほとんどなく、エピタキシャル成長した単結晶シリコン層の成長時の均一性がそのまま反映されることがあきらかになった。すなわち、市販のCVDエピタキシャル成長装置が実現するウエハ内均一性として例えば1.5％以上3％以下がSOI-Si層においても実現されるのである。この方法ではＦＩＰＯＳで選択酸化のための材料であった多孔質シリコンを選択エッチングの材料とした。したがって、多孔度は５６％近辺ではなく、むしろ、２０％前後といった低いものが好適である。また、多孔質シリコンは最終物の構造材とならないので、多孔質シリコンの構造変化、粗大化もエッチングの選択比を損なわない範囲で許容される。
【０００９】
上記した特開平５―２１３３８号公報に開示されるＳＯＩ構造の作製方法と同様な方法は米原らの報告( T.Yonehara, K. Sakaguchi, N. Sato, Appl. Phys. Lett. 64 (1994) p. 2108) にも記載されており、ELTRAN（登録商標）と名付けられた。この方法において、多孔質シリコン上への非多孔質単結晶シリコンのエピタキシャル成長は重要な技術の一つであり、多孔質シリコン上のエピタキシャルシリコン層中の積層欠陥密度は103/cm2〜104/cm2と報告している。こうして得られたＳＯＩウエハでは、この積層欠陥が主たる欠陥である。
【００１０】
佐藤ら( N. Sato, K. Sakaguchi, K. Yamagata, Y. Fujiyama, and T. Yonehara, Proc. of the Seventh Int. Symp. on Silicon Mater. Sci. and Tech., Semiconductor Silicon, (Pennington, The Electrochem. Soc. Inc., 1994), p. 443) は多孔質上のエピタキシャル成長として、SiH2Cl2を原料ガスとしたＣＶＤ(Chemical vapor Depositon)法を実施した。プロセス温度は、プリベークが１０４０℃、成長は９００ー９５０℃といづれも従来のFIPOS法での報告に比して高いが、多孔質シリコンの孔壁面を酸化するプリ酸化 (400。C, 1h in O2 )を導入したことにより多孔質シリコン層の構造粗大化はほぼ抑制されている。エピタキシャル層に導入される欠陥は積層欠陥が支配的であるとし、積層欠陥の低減は、エピタキシャル成長炉内で成長に先立って行われる水素プリベークで多孔質シリコン表面の孔が４桁以上例えば1011/cm2から107/cm2以下に減少することの寄与とエピタキシャル成長炉へ基板を設置する直前のHFディップによる多孔質層表面近傍の酸素濃度の減少が積層欠陥の低減に有効であることを示している。多孔質シリコン上のエピタキシャルシリコン層中の積層欠陥密度はHFディップを長くすることにより103/cm2〜104/cm2まで減少したが、欠陥密度の減少は飽和しつつあった。一方、多孔質シリコン表面に水素プリベーク後も依然残留する孔が積層欠陥のOriginであることが示唆されている。成長速度は 概ね 100 nm/min. を越していた。
【００１１】
また、佐藤ら（N. Sato et. al. Jpn. J. Appl. Phys. 35 (1996) 973）は、多孔質シリコン上のエピタキシャル成長において、成長初期の原料シリコンの供給量を微量にすることで、表面に吸着したシリコン原子の表面拡散を可能にし、残留孔部分でも結晶欠陥が導入されにくくし、結晶欠陥密度を低減することを開示した。同様の技術は特開平９−１００１９７号公報やＥＰ７５５０６８号公報に記載されている。
【００１２】
【発明が解決しようとする課題】
ＳＯＩ構造に限らず従来の方法により多孔質シリコン層上に形成した非多孔質単結晶層は、その表面の平滑性の点で、また、その多孔質シリコン層は表面孔が封止された表面の平滑性の点で更なる改善が求められている。
【００１３】
【課題を解決するための手段】
本発明の目的は、結晶欠陥の低減された非多孔質単結晶層を有する半導体基板の作製方法を提供することである。
【００１４】
本発明の別の目的は、表面平滑性に優れた非多孔質単結晶層が多孔質シリコン層上に配置された半導体基板の作製方法を提供することにある。
【００１５】
本発明の更に別の目的は、表面凹凸の平滑化が効果的に行える半導体基板の作製方法を提供することである。
【００１６】
本発明は、多孔質シリコン層の表面上に非多孔質単結晶層を有する半導体基板の作製方法において、シリコン原子を該多孔質シリコン層の表面に付与することにより該多孔質シリコン層の表面の孔密度を減らすように表面孔を封止する封止工程、該封止工程の後、該封止工程時の温度より高い温度で該表面孔が封止された該多孔質シリコン層を熱処理する熱処理工程、該熱処理工程の後、該表面孔が封止された該多孔質シリコン層の表面上に該非多孔質単結晶層をエピタキシャル成長させる成長工程、とを含むことを特徴とする。
【００１８】
【発明の実施の形態】
（実施形態１）
図１ は本発明の好適な実施の形態による半導体基板の作製工程を説明するためのフローチャートである。
【００１９】
先ず、多孔質シリコン層１を有する基体を用意する。多孔質シリコンはシリコン基板の少なくとも一方の表面部分のみ、あるいはシリコン基板全体を陽極化成するなどして簡単に得られる。（工程Ｓ１）
【００２０】
次に、多孔質シリコン層１の表面にある表面孔を封止する処理を行う。封止方法としては、シリコン系ソースガスを含まず水素を含む還元雰囲気中での前熱処理（プリベーク）、やシリコン系ソースガスを微量供給しながら熱処理することで多孔質シリコン層にシリコン原子を付与する処理（プリインジェクション）の少なくともいずれか一方を施すよい。望ましくは、プリベークした後、プリインジェクションを行うことが望ましい。（工程Ｓ２）
【００２１】
このように表面孔の封止処理がなされた多孔質シリコン層を、後述するエピタキシャル成長前に再び熱処理（便宜上、中間ベークと呼ぶ）を施す。中間ベーク温度としては、封止処理時の温度より高い温度で行う。この時には、シリコン系ソースガスの供給は停止しておいて、中間ベークはシリコン系ガスを含まない雰囲気中でなされるようにする。（工程Ｓ３）中間ベークの時コンタミナントとして不可避的にシリコン系ソースガスが中間ベーク雰囲気に含まれることは問題ない。
【００２２】
そして、中間ベークがなされ、表面孔が封止された多孔質シリコン層の表面上に非多孔質単結晶層を形成する。この非多孔質単結晶層の構成材料はホモエピタキシャル成長によるシリコンでも、ヘテロエピタキシャル成長によるシリコン以外の材料であってもよい。（工程Ｓ４）
【００２３】
以上が本実施の形態の基本的な製造工程である。以下、各工程についてのより好ましい形態及び付加的に加えられる付加工程の形態について詳述する。
【００２４】
〔多孔質シリコン層の形成工程〕
多孔質シリコンは前述したように1964 年に Uhlir らが発見したものでスポンジのようにシリコン結晶内部に直径数ナノメートルから数十ナノメートルの孔が空いており、単位体積当たりの表面積は数百m2/cm3以上と非常に大きい。
【００２５】
発光デバイス用の多孔質シリコン形成には、n-型, p-型のシリコン基板が、SOI構造を作製する場合にはその構造の安定性とエピタキシャルシリコン層の結晶性の良さからn-, p-よりはn+, P+基板が好適に用いられる。本発明に用いられる多孔質Ｓｉは、これらの従来から研究されている多孔質シリコンと本質的には同一であり、陽極化成などの方法により作製されるが、多孔質単結晶Siであるかぎり、基板の不純物、面方位、作成方法等に限定されない。陽極化成により多孔質シリコンを形成する場合、化成液はＨＦを主たる成分とする水溶液である。陽極化成中には、電極やシリコン表面に気体が付着し、多孔質層を不均一にしやすいので、一般にはエタノールなどのアルコールを添加して接触角を大きくして、付着した気泡の脱離を加速し、化成が均一に起こるようにしている。もちろん、アルコールを添加せずとも多孔質は形成される。本発明の半導体基板をFIPOS法に用いる場合には、多孔度が５６％程度の多孔質シリコンを、貼り合せ法に用いる場合には低い多孔度（概ね５０％以下、より好ましくは３０％以下）の多孔質シリコンを用いることが好適である。しかし、いずれもこれに限定されるものではない。
【００２６】
以上のようにエッチングにより形成される多孔質シリコンは、その表面には多孔質シリコンの内部まで貫通する孔以外にも浅い孔も存在する。この浅い孔は、表面からField Emission type Scanning Electron Microscope (FESEM)で観察可能な程度に浅い凹凸といった方が適切かもしれない。
【００２７】
多孔質シリコン層の表面に現われる孔密度は、例えば１×１０10ｃｍ-2〜１×１０13ｃｍ-2となる。
【００２８】
一方、非多孔質単結晶シリコンにヘリウム，ネオン，アルゴンのような希ガスイオン又は水素イオンを打ち込んで、必要に応じて熱処理することにより、非多孔質単結晶シリコンの少なくとも一部に微小気泡（マイクロバブル）を生成して多孔質化することもできる。この点に関しては、特開平５−２１１１２８号公報に開示がある。
【００２９】
多孔質シリコンの多孔度は低い方が多孔質シリコン上に形成される層の積層欠陥密度も低減できる。低多孔度の多孔質シリコンは例えば、陽極化成時の、HF濃度を高める方法、電流密度を下げる方法、温度を上げる方法から選択される少なくともいずれか１つの方法により比較的容易に実現できる。また、基板全体を多孔質化してもよいし、表面部分のみを多孔質化してもよい。又、後述するように互いに多孔度の異なる少なくとも２つの多孔質層を含むように形成されてもよい。
【００３０】
〔封止工程〕
本発明に用いられる封止工程は、所定の雰囲気中で多孔質シリコン層を熱処理することにより行われる。
【００３１】
前述したプリベーク時の温度としては、６００℃以上1150℃以下の範囲から任意に選択しうる。本実施の形態では、より好ましくは８５０℃〜１０００℃、最適には９００℃〜９５０℃のようにより低温領域でも望ましい結果が得られる。プリベーク時の雰囲気としては、水素１００％の還元性雰囲気や、水素をアルゴン等の不活性ガスで希釈した還元性雰囲気が挙げられるが、超高真空中でプリベークされてもよい。低コストで所望の効果を挙げる場合には水素を含む還元性雰囲気で行うことが望ましい。使用できる圧力範囲は１×１０-10〜７６０ｔｏｒｒである。
【００３２】
プリインジェクションは、特開平９−１００１９７号公報に示されるように成長初期に微量のシリコン原子を多孔質層表面に供給し、結晶欠陥の低減をさらに効果的にするものである。
【００３３】
プリインジェクション時の温度や圧力は、上記プリベークの為に選択しうる温度範囲や圧力範囲と同じである。また供給するシリコン系ソースガスの導入量は、シリコンの堆積速度が２０ｎｍ／分以下，より好ましくは１０ｎｍ／分以下、最適には２ｎｍ／分以下程度になる量とすることが望ましい。またこうすると、その後に成長する単結晶層の結晶欠陥がさらに低減される。
【００３４】
こうして、多孔質シリコン層の表面にある表面孔が封止されることとなる。シリコン原子を多孔質層の表面に付与して多孔質の孔を塞ぐためのシリコン系ソースガスとしては、SiH2Cl2, SiH4, SiHCl3, SiCl4, Si2H6 等が挙げられる。常温、常圧で基体であるシランが供給量の制御性の点からより好ましい。このようないわばＣＶＤ法の代わりに、プリインジェクションを MBE 法で行う場合にはシリコン原子を固体ソースから供給しておこなうことになり、この時は基板温度を８００℃以下と低くして成長速度を0.1 nm/ 分以下にすることもできる。
【００３５】
プリインジェクションによって、多孔質層表面の全ての表面孔が封止される必要はなく、残留表面孔密度が１×１０8ｃｍ-2以下より好ましくは１×１０6ｃｍ-2以下となる程度行われればよい。
【００３６】
また、プリインジェクションの時間が十分に確保されたかどうかは、プリインジェクションまでの工程を行った半導体基板の表面粗さを原子間力顕微鏡（ＡＦＭ）で測定することにより確認することができる。プリインジェクション時間に対して、ＡＦＭで測定した表面粗さ（例えば平均粗さＲａ，平均二乗粗さＲｒｍｓ、最大高低差ＰＶ）を取ると、プリインジェクション前の表面粗さに対し、プリインジェクション時間を伸ばすと、表面粗さが次第に増加していく。しかし、ある時間ｔｃを境に表面粗さは減少に転じる。適正なプレインジェクション時間はｔｃ以上である。より好ましいプリインジェクション時間は、表面粗さがプリインジェクション前のそれと同等にまで減少する時間をより長くすることである。又、後述するように層表面のヘイズ値の時間変化からｔｃを定めることもできる。
【００３７】
具体的な時間は、プリインジェクション時の温度、圧力、シリコン原料ガスの供給速度等に依存する。
【００３８】
プリインジェクションにより、多孔質シリコン層上に実質的に形成される非多孔質単結晶シリコンの膜厚が厚くなると、中間熱処理の効果が発現しにくくなる。
【００３９】
すなわち、熱処理による表面の平滑化は、表面原子の表面拡散によるのみでなく、多孔質シリコン層、および、この上にプリインジェクション工程により、実質的に形成された非多孔質単結晶シリコン薄膜全体にかかる内部応力による歪みの緩和による効果もある。この効果は、非多孔質単結晶シリコン薄膜が厚くなると機械的強度が増加し、熱処理による歪み緩和効果が作用しにくくなるのである。具体的には、５０ｎｍ、より好ましくは３０ｎｍを超えないようにプリインジェクションを終了することが好適である。
【００４０】
プリインジェクション工程により、形成された非多孔質シリコン薄膜の膜厚は走査型電子顕微鏡や透過型電子顕微鏡での断面観察や、エリプソメトリー等の光学的方法による膜厚測定により、求めることができる。
【００４１】
〔中間熱処理工程〕
本発明に用いられる中間熱処理工程（中間ベーク）は、孔の封止工程の後、その封止工程よりも高い温度での熱処理を行うものである。中間ベークを行うことにより、孔の封止された多孔質シリコン層表面の表面ラフネスをより一層改善することができる。また、多孔質、非多孔質単結晶シリコン界面近傍の歪みを緩和し、孔が封止された表面を平滑化する効果がある。この中間ベークによって、その上に形成される非多孔質単結晶層の結晶欠陥密度は増加しない。多孔質上に形成される非多孔質単結晶層の結晶欠陥は積層欠陥が殆どであるが、この積層欠陥は表面から観察した場合、同じ膜厚であれば、同じ大きさに観察される。すなわち、すべての積層欠陥は、多孔質シリコン層と非多孔質単結晶層の界面近傍より発生している。積層欠陥密度は、孔の封止工程で決定しており、該封止工程以降の熱処理では積層欠陥密度はほとんど変化しない。
【００４２】
この中間ベークの後、所望の熱処理温度にて非多孔質単結晶シリコン層、ないしは、非多孔質化合物半導体単結晶層をエピタキシャル成長する。
【００４３】
中間ベーク時の温度は、９００℃〜１１５０℃の範囲から、封止工程時の温度よりも高くなるように選択される。より好ましくは１０００℃〜1150℃である。中間ベーク時の雰囲気は、前述したようなシリコン系ソースガスを実質的に含まない雰囲気であり、例えば超高真空、水素１００％の還元性雰囲気、水素をアルゴン等の不活性ガスで希釈した還元性雰囲気などである。圧力の選択範囲は、上記封止工程時の圧力選択範囲と同じである。
【００４４】
中間ベークは、所定の温度に到達すれば、直ちに平滑化効果を発現する。よって、ＲＴＡのような瞬時加熱であってもよいが、時間は表面平滑性を改善する上では長いほうが良い。ただし熱処理による多孔質シリコンの構造変化を抑制する、例えば熱処理によるシリコンの凝集現象により、孔が分断されないようにするには短い方がよい。
【００４５】
また、表面平滑性の改善は熱処理の初期に顕著であって、以後、指数関数的に改善度合いは低下する。
【００４６】
これらを勘案すれば、熱処理時間は概ね１０分以下、より好ましくは５分以下、さらに好ましくは１分以下であることが好ましい。
【００４７】
この熱処理を行わない場合、多孔質シリコン層の表面近傍層、および、多孔質シリコン層表面の孔が封止された層の、結晶方位のゆらぎが通常の単結晶シリコンに比して、大きくなっていることが、五結晶Ｘ線回折法を用いた測定では観察される。中間ベークを行うと、このゆらぎが減少していることから、中間ベークによる表面凹凸の平滑化効果には、結晶方位のゆらぎの減少が寄与していると考えることができる。
【００４８】
〔成長工程〕
中間熱処理を行った後は、成長速度に特別な制約のないエピタキシャル成長をおこなう。周知のバルクシリコン上の成長と同条件であっても構わない。あるいは、上記したプリインジェクション工程と同様に微量の原料供給工程と同じ成長速度で引き続き成長をつづけてもよいし、ガス種等を変更しても何等本発明の目的の達成を阻害するものではない。また、微量の原料供給工程と同じ条件を選ぶ場合には、プリインジェクション後一旦、原料ガスの供給を中断して中間ベークを行い、改めて所望の原料の供給を再開して成長させる方法であっても構わない。いずれにしても、所望の膜厚まで単結晶層を形成する。
【００４９】
成長温度・圧力・ガス流量等はプリインジェクション工程とは独立に制御可能なので、成長温度を中間ベーク更には封止工程よりも低温にして、多孔質シリコンの構造粗大化、あるいは、多孔質シリコンからのボロン、燐等の不純物のオートドーピング、固相拡散を抑制することもできる。逆に、成長温度を上げ、シリコンソースガスの流量を増やすことで成長速度を高めて、厚い非多孔質単結晶シリコン膜を短時間で形成することもできる。また、成長する単結晶層は、上述したようにシリコン、或いは SiGe, SiC等のIV族系材料、あるいは、GaAs, GaAsAl, Inp, GaN等に代表される化合物半導体であっても構わない。ヘテロエピタキシーにおいては、多孔質シリコンが応力の緩衝材料として作用し、格子不整合による応力を緩和することができる上に、非多孔質単結晶シリコン層の結晶欠陥密度が低減できているので、ヘテロエピタキシャル成長層の欠陥密度も低減される。多孔質層の構造変化・孔の粗大化、孔の分断等が抑制されていれば、更に応力の緩衝効果の劣化が少ない。
【００５０】
ここで、参考までに封止工程を用いずに多孔質シリコン上にエピタキシャル成長を行った例について述べる。
【００５１】
T. Unagamiら ( T. Unagami, and M. Seki, J. Electrochem. Soc., 125 (1978) p. 1340) が報告したおそらく最初の多孔質シリコン上のエピタキシャル成長は、0.004 - 0.15Ω・cmのｐ型(111)Siウエハの表面に多孔質を形成した後、1170℃の水素雰囲気中でSiCl4を原料ガスとして成長速度0.μm/min. でエピタキシャルシリコン層を成長させている。Sirtle Etchingによる欠陥顕在化後の観察で積層欠陥はほとんど観察されないとしている。しかしながら、かかる高温の熱処理では多孔質シリコンの構造の粗大化が著しく、FIPOS構造の作成には不向きであった。このことから、FIPOS登場以後のエピタキシャル層形成の研究報告はいかに多孔質シリコンの構造変化の抑制と低結晶欠陥密度のエピタキシャル層を両立させるかに注力された。
【００５２】
高井ら(H. Takai, and T. Itoh, J. Electronic Materials 12 (1983) p. 973, H. Takai, and T. Itoh, J. Appl. Phys. 60 (1986) p.223) は多孔質シリコンの構造変化を抑制するため750℃において、SiH4を用いたプラズマCVD法で成長速度 102 nm/min 〜 132 nm/min.で単結晶シリコン層を形成した。高井らは、プラズマCVD法で多孔質シリコン上にエピタキシャルシリコン層を形成する場合、多孔質シリコンの孔はエピタキシャルシリコン層の膜厚が増えるにつれて塞がってくると報告している。孔が残留している遷移層(transition layer)はおよそ150 nmと見積もっている。
【００５３】
T. L. Lin ら（T. L. Lin, S. C. Chen, Y. C. Kao, K. L. Wang, S. Iyer, Appl. Phys. Lett. 48 (1986) p. 1793)は、比抵抗0.01-0.02Ω・cmのｐ型Si基板表面を多孔質化したのち、Si-MBEにより750℃程度の低温で非多孔質単結晶シリコン層をエピタキシャル成長している。彼らは、750℃で、非常に微量のSi Fluxを照射して表面の極薄酸化膜を除去した後、初期には成長速度0.02 nm/sec (= 1.2 nm/min. )で50 nmの厚さまで堆積した後、0.2 nm/sec. ( = 12 nm/min )で所望の膜厚まで堆積している。エッチピットをノマルスキー(Nomarski)微分干渉顕微鏡で観察して得られた欠陥密度は1.7x103/cm2であった。
【００５４】
Vescanら(L. Vescan, G. Bomchil, A. Halimaoui, A. Perio, and R. Herino, Material Letters 7 (1988) p. 94)) は、LPVPE( Low Pressure Vapor Phase Epitaxy ) を用いた。0.01Ω・cmのｐ型Si基板上に形成した多孔度 56%の多孔質シリコンを用意し、300℃, 1hのドライ酸化で孔の側壁を薄く酸化した ( Preoxidation )。この酸化処理は多孔質層がその後のエピタキシャル成長、あるいは、酸化処理等の高温熱処理で構造が粗大化(Coarsening)するのを抑えるためである。その後、HF ディッピングにより多孔質表面の酸化膜のみ除去した後、基板を成長容器に設置し、5×10-6 mbarの超高真空中でベークしたのち、SiH2Cl2を導入して、900℃以下の温度で非多孔質単結晶シリコン層をエピタキシャル成長した。透過型電子顕微鏡による断面観察によれば、界面近傍には 105 /cm2 程度の転位網が見いだされている。また、エピタキシャル層を横切る欠陥もいくつか観察されている。
【００５５】
Oulesら(C. Oules, A. Halimaoui, J. L. Regolini, R. Herino, A. Perio, D. Benshahel, and G. Bomchil, Mater. Sci. Eng., B4 (1989) p. 435.、あるいは、C. Oules, A. Halimaoui, J. L. Regolini, A. Perio, and G. Bomchil, J. Electrochem. Soc.139 (1992) p. 3595.) は、Vescanらと同様にPreoxidaitonの後、同様のLPVPE法において、SiH4 を原料ガスとした報告をしている。彼らはH2をキャリアガスとしてSiH4を原料ガスとして830℃、2Torrでエピタキシャル成長を行った。成長速度は、0.5μm/min.であった。0.01Ω・cmのｐ型Si基板上に形成した多孔質シリコン上のエピタキシャルシリコン層における結晶欠陥密度は多孔質層の多孔度に強く依存し、50%以下の多孔度において、平面ＴＥＭで観察した欠陥密度はバルクシリコンウエハ（多孔質を形成していないもの）の上での同条件でのエピタキシャル成長層の結晶欠陥と同程度であること示されているものの、その絶対値については言及されていない。通常の平面ＴＥＭ観察の１サンプルの測定領域は100μm四方程度であるので、欠陥密度の測定下限は概ね104/cm2, かなり詳細な観察をしても103/cm2に届くかどうかであると考えられる。また、残留する欠陥は装置上の問題からくる粒子等によると想定しており、欠陥密度の詳細な評価には清浄環境下でのさらなる実験が必要としている。
【００５６】
以上に示すように FIPOS 法に向けた多孔質シリコン上のエピタキシャル成長では後工程である多孔質酸化プロセスを阻害する多孔質の構造粗大化を抑制するため、プロセス温度を低温化せねばならず、エピタキシャル成長もＬＳＩ用の単結晶シリコンの生産装置としては普及していないMBEやLPVPEといった手法に限定されていた。したがって、生産装置として広く普及している10Torr〜760Torr程度の圧力で成長を行うCVD装置での成長はほとんど検討されていなかった。
【００５７】
このような状況に対して、本発明者らは、封止工程、更には中間熱処理工程を採用することにより非多孔質層の品質を高めた。
【００５８】
（実施形態２）
図２は、本発明の一実施の形態による半導体基板の作製方法を説明する為の図である。理解し易いように多孔質体の孔を筒状に描いているが、現実の孔は周知のとおり、より複雑な形状を呈するものである。
【００５９】
図2の（ａ）に示すように少なくとも一表面側に多孔質シリコン層１１を有する基板１を用意する。２は孔、３は単結晶Ｓｉからなる孔壁を示している。
【００６０】
次に、図2の（ｂ）に示すように後述するプリ酸化処理を行い孔壁面に保護膜４を形成する。この時多孔質シリコン層１１の表面にも膜５が形成される。
【００６１】
そして、図２の（ｃ）に示すように、必要に応じて後述するＨＦディップ（フッ化水素酸処理）を行い少なくとも多孔質シリコン層表面の保護膜５を除去する。ここでは孔内へのＨＦの浸入より孔壁面の保護膜４の上部も同時に除去された様子を示している。
【００６２】
続いて、図２の（ｄ）に示すように上述したプリベーク処理を行い表面孔のいくつかを封止し、さらに前述したプリインジェクション処理を行いプリベーク処理で封止されずに残っている表面孔を封止する。孔上部の形状も図では模式的に描いているが、現実はより複雑な形状を呈することもある。
【００６３】
図2の（ｅ）に示すように、前述した中間熱処理を行い多孔質シリコン層１１の表面の平滑性を高める。
【００６４】
更に図２の（ｆ）に示すように、前述したエピタキシャル成長を行い非多孔質単結晶層６を形成する。本実施の形態によれば、表面が平滑な非多孔質単結晶層６が得られる。
【００６５】
以下に、本実施の形態で付加されたプリ酸化とＨＦディップという付加工程について述べる。
【００６６】
〔プリ酸化〕
封止工程前に、多孔質シリコン層の孔壁面に保護膜を形成する為の酸化処理（プリ酸化）を行うことも好ましいものである。
【００６７】
多孔質シリコンの隣接する孔の間の壁の厚みは１nm〜９０nmと非常に薄いため、エピタキシャル成長時、エピタキシャル成長層の熱酸化時等の熱処理によっては多孔質層中の隣接する孔が凝集・粗大化し、さらには分断してしまうことがある。例えば FIPOSにおいては孔壁厚みの増加と孔の分断のために多孔質層の酸化の進行が妨げられ、多孔質層を完全に酸化することが困難になってしまう。そこで、多孔質層形成後に熱酸化等の方法により、あらかじめ孔壁に薄い保護膜を形成して、孔の凝集・粗大化を抑制する。保護膜の形成に際しては、特に酸化による場合は孔壁内部に単結晶シリコンの領域を残すことが必須である。保護膜の膜厚は１nm以上あれば十分である。貼り合わせ後の熱処理などの後工程の低温化が十分になされ、多孔質の構造変化が抑制されれば、この工程は省略することも可能である。
【００６８】
〔ＨＦディップ〕
上記プリ酸化を行った場合には、多孔質シリコン層の表面にも酸化シリコン膜などの保護膜が形成されているので、必要に応じて、これを除去するとよい。例えば低濃度のHF水溶液に浸けて多孔質層の表面の保護膜を除去することが望ましい。佐藤ら( N. Sato, K. Sakaguchi, K. Yamagata, Y. Fujiyama, and T. Yonehara, Proc. of the Seventh Int. Symp. on Silicon Mater. Sci. and Tech., Semiconductor Silicon, (Pennington, The Electrochem. Soc. Inc., 1994), p. 443) によって、ＨＦディップの時間を長くすることにより、積層欠陥を103/cm2程度まで低減できることが報告されている。本発明者らの更なる実験によれば、長時間ＨＦディップをした場合、貼り合わせ後のアニール温度によっては多孔質層の構造粗大化が進行することがあり、ＨＦディップ時間は適当な範囲に制御すると良いことがわかった。ＨＦディップの後、水洗・乾燥を行い、多孔質の孔中の残留ＨＦ濃度を低下させる。
【００６９】
（実施形態３）
以下に述べる実施形態は、封止工程、中間熱処理工程及び成長工程を更に改良したものである。
【００７０】
図２の（ａ）に示すように多孔質シリコン層１１を形成する。必要に応じて、図２の（ｂ）に示すように保護膜４，５を形成する。
【００７１】
必要に応じて図２の（ｃ）に示すようにＨＦディップを行い保護膜４，５の一部を除去する。
【００７２】
熱処理によるシリコンのエッチング量が２ｎｍ以下、より好ましくは１ｎｍ以下となるような条件下において、図２の（ｄ），（ｅ），（ｆ）に示したように封止、中間熱処理、成長の各工程を連続的に行う。
【００７３】
こうして、高品質の非多孔質単結晶層が得られる。
【００７４】
一般に積層欠陥は酸化膜の絶縁耐圧の劣化を引き落とすことが指摘されている。これは積層欠陥を囲む転位部分に金属不純物が析出した場合にp-n接合のリーク電流を高め、少数キャリアライフタイムを劣化させるためいう考えが現在は支配的である。その他の上記した多孔質上のエピタキシャル成長に関する報告にあっても、より検出限界の低い欠陥顕在化エッチングののち、光学顕微鏡観察するという方法では、結晶欠陥が103/cm2を下回るという報告はなかった。103 /cm2〜104/cm2の積層欠陥が1μm2のゲート領域に含まれる確率はおよそ0.0001-0.00001と低いものの、バルクシリコンウエハに比べれば、依然欠陥密度は高く、その影響は一般的には集積回路の収率として表面化することが予測される。上記方法により得られるＳＯＩウエハを実用に供するあたってかかる積層欠陥密度を少なくとも1000/cm2以下に低減することは重要な課題であった。
【００７５】
また、成長方法としては、生産装置が普及し、エピタキシャルシリコン層の膜厚均一性が少なくとも±４％以内、より良い装置にあっては±２％以内を実現できるＣＶＤ法によるエピタキシャル成長は実用にあたって好適である。
【００７６】
上述した佐藤ら（N. Sato et. al. Jpn. J. Appl. Phys. 35 (1996) 973）に開示された方法では、熱処理温度を1100℃を越える高温にすることで積層欠陥密度を102/cm2台に低減していた。しかしながら、かかる高温熱処理を行った場合、プリ酸化処理を予め行ったとしても、高温熱処理による多孔質シリコンの孔の凝集・粗大化、分断現象が生じる。
【００７７】
これとは別に、成長炉への導入直前のＨＦディップを長時間化することが、結晶欠陥密度の低減に寄与することも示されているが、ＨＦディップにおいては、ＨＦ液が局所的に多孔質シリコン内部に深く浸入して、プリ酸化で形成した孔側壁の極薄酸化膜を除去してしまうことがあった。結果として、多孔質シリコンの局所的な構造粗大化を招く。表面の自然酸化膜を除去するのに必要最低限の時間ないしは濃度を越えて、過度のHFディップを行うことは望ましくなかった。
【００７８】
すなわち、過度のＨＦディップや、高温のプリベーク処理を用いないで、多孔質シリコン層の構造粗大化、孔の分断を生じずに多孔質シリコン上の非多孔質単結晶シリコン層の結晶欠陥密度を低減する方法が望まれる。
【００７９】
本実施形態３は、このような課題を解決するものである。
【００８０】
図３は本発明に用いることができる処理装置を模式的に示している。
【００８１】
２１は反応室、２２はロードロック室、３２は、搬送室である。２３は反応室２１と搬送室３２とを仕切るゲートバルブ、２４は搬送室３２とロッドロック室２２を仕切るゲートバルブである。２５は基板Ｗを加熱する為のランプのような加熱器、２６は基板Ｗを載置するサセプタ、２７，２８，３４は反応室２１とロッドロック室２２搬送室３２内をそれぞれ排気する為の排気系、２９は反応室２１内に処理ガスを導入する為のガス供給系、３０，３４は搬送室３２やロッドロック室２２内をパージしたり、昇圧する為のガスを導入する為のガス供給系である。３１は基板Ｗを反応室２１に対して搬入及び搬出する為の搬送アームである。３５をウエハカセットである。
【００８２】
更に変形例として、ロッドロック室２２を、搬送アームを収容する搬送室３２とをゲートバルブ２４で仕切らずに一体化したものであってもよい。
【００８３】
本実施の形態においては、図３に示したような装置を用いて１つの反応装置内で、封止処理、中間熱処理、エピタキシャル成長処理が行われる、そして、封止処理工程は、昇温過程、自然酸化膜の除去過程、孔の閉塞過程を含んでいる。さらに本実施の形態においては、昇温、自然酸化膜の除去の２過程におけるシリコンのエッチング量（エッチングにより減少する厚さ）を少なくとも２ｎｍ以下、より好ましくは１ｎｍ以下にする。
【００８４】
〔昇温過程〕
多孔質シリコン層を表面に形成した基体を処理装置の反応室２１の反応容器に設置したのち、基体Ｗを加熱して昇温させる。反応容器が石英材等の光透過性材料で構成されている場合には、反応容器外からの赤外ランプ照射で加熱する。その他、高周波による誘導加熱、抵抗加熱等がある。反応容器は石英の他、ステンレス鋼などによって作製できる。
【００８５】
反応容器への基体Ｗの搬入をロードロック室２２を介さずに行う大気開放型の反応容器の場合には、基体搬入後、容器内を十分にパージし、容器内に混入した酸素分、水分を除去してから、昇温する。昇温速度は速ければ速いほど残留酸素分、水分によるエッチングが抑制されるため速いほどよい。好ましくは１℃／ｓｅｃ以上、さらに好ましくは５℃／ｓｅｃ以上である。
【００８６】
〔自然酸化膜の除去〕
水素を含む還元性雰囲気中、ないしは、超高真空中での熱処理により、多孔質層表面に付着した自然酸化膜を除去する。処理温度は６００℃以上である。また、圧力は特に限定されるものではないが、好ましくは大気圧以下である。
【００８７】
自然酸化膜は、
SiO2 + Si -> 2SiO↑
という反応により気相中に脱離するため、自然酸化膜厚が厚いと多孔質シリコンの表面、表面近傍のシリコンがエッチングされることになる。ここでいう自然酸化膜とは、ＨＦディップ工程以後等に、意図せずに形成される酸化シリコン膜のことである。かかる酸化シリコン膜は、ＨＦディップ後の水洗中、水洗・乾燥後、エピタキシャル成長装置へ設置するまでの大気中、エピタキシャル成長装置への設置中、および、昇温工程中に形成される。特に昇温工程中に残留水分・酸素分が残留していると、温度の上昇とあいまって、シリコンを酸化して酸化シリコン膜を形成してしまう。結果、形成された酸化シリコンは近接するシリコンと反応して、シリコンをエッチングすることになってしまう。
【００８８】
また、昇温中に形成される酸化シリコン膜が厚ければ厚いほど、形成された酸化シリコン膜を完全に除去するのに必要な熱処理時間が長くなる。かかる熱処理時間が長くなると、後に述べるように多孔質シリコン表面の構造変化が進行してしまうので、好ましくない。
【００８９】
以上を考慮して、上に挙げた昇温、自然酸化膜の除去は、これら２過程におけるシリコンのエッチング量が少なくとも２ｎｍ以下、より好ましくは１ｎｍ以下となるような条件下で行われるとよい。シリコンエッチング量が少ないということは、装置内でのシリコンの酸化の程度が小さいということに他ならない。
【００９０】
以下その理由について実験結果をもとに説明する。
【００９１】
本発明者は、エピタキシャル成長装置に多孔質シリコンを形成した基板を設置してから、シリコン原料ガスを反応容器内に導入して非多孔質単結晶シリコン形成を開始するまでの間に基板表面からエッチングされるシリコン量が、非多孔質単結晶シリコン層への積層欠陥導入に、重要な役割を果たしていることを、知見するに至った。
【００９２】
図４に２つの装置系における非多孔質単結晶シリコン表面のエッチングによる厚み減少量の時間依存性を示す。系Ａは、図３のようなロードロック室を付設した反応室を有する装置を用い、この装置中でＳＯＩシリコンウエハに１１００℃で６００ｔｏｒｒの水素雰囲気中で熱処理処理を行った場合である。系Ｂはロードロック室を持たない大気開放型の反応室を有するバレル型の装置を用い、この装置中でＳＯＩシリコンウエハに７６０ｔｏｒｒの水素雰囲気中で熱処理処理を１０５０℃で行なった場合である。エッチング量は、絶縁層上の半導体層即ちＳＯＩ層の膜厚減少量を測定して求めた。温度や圧力が少し異なるのは、それぞれの装置における最適条件が異なるためである。
【００９３】
系Ｂでは、Ｙ切片（時間０）でのエッチング量が７ｎｍもある。これは基板を１０５０℃まで昇温したのち、直ちに温度を下げた場合のエッチング量を意味する。昇温するだけで、７ｎｍ近くもシリコン厚が減少する。一方、系Ａでは時間０でのエッチング量は、殆ど見られない。この差異は反応容器内の酸素分・水分による昇温工程でのシリコンの酸化と形成された酸化シリコンのエッチングによって説明される。反応容器内の酸素分・水分は、供給されるガスの純度、供給配管内の吸着水分、微小リーク、反応容器自身の気密性、及び、反応容器への基板搬入時の混入によって決まる。基板搬入時の酸素分、水分の混入はロードロック室を介して、基板を反応容器に導入するか、直接反応容器を大気開放して基板を搬入するかに大きく依存する。但し、反応容器を大気開放しても、その後昇温せずに十分に時間をかけて容器内のガスを置換すれば、残留酸素・水分濃度は減少するが、効率が悪くて量産には向かない。また、エッチング量は、設定温度まで昇温するのに要する時間の影響も受けるので、熱容量の小さい基板保持具を用いて昇温速度を高めることが望ましい。かかるシリコンのエッチング量の抑制は、熱処理時の昇温過程、自然酸化膜除去過程中の反応容器内の残留酸素分、水分量を抑制することによっても実現できる。前記反応容器内の残留酸素分、水分量の抑制には、供給ガス系に含有する酸素分、水分の抑制、および、反応容器への基体の搬入・搬出をロードロック室を通して行うことにより、反応容器内面が大気と直接接触することを防止することが、有効である。
【００９４】
望ましくは、シリコンのエピタキシャル成長方法として広く採用されているＣＶＤ法を採用する場合には、キャリアガスである水素の精製装置を装置近くに設置する。また、配管系、容器の気密性をより一層高くする。また、上述した自然酸化膜の除去過程ではＨＦガスを用いることも好ましいものである。シリコンのエッチング量が上で述べた範囲に抑制されるならば、HFガスによる処理を採用したり、援用してもよい。そして、プリベーク時間もエッチング量が２ｎｍを越えないように短くしたほうがよい。
【００９５】
これら系Ａ，Ｂで多孔質シリコン上に形成した非多孔質単結晶シリコン中に導入された積層欠陥密度のエピタキシャル成長前のプリベーク時の温度に対する依存性を比較したデータを、図５に示す。
【００９６】
系Ｂ-1、B-2は佐藤ら（N. Sato et. al. Jpn. J. Appl. Phys. 35 (1996) 973）に報告されている上述した系Ｂと同じ処理装置を用いた場合のデータである。積層欠陥は、エピタキシャル成長前のプリベーク温度を上げるのに伴い、減少している。また、系B-2は成長初期のシリコンソースガスの供給量を少なくして、成長速度を著しく抑制したものである。系Ｂ-2では、系B-1に比して、温度に依らず積層欠陥密度が約１／３に減少している。しかし、いずれも前述したように欠陥密度は熱処理温度を高温にすることで低減されているから、多孔質の構造粗大化、孔の分断を伴なってしまう。
【００９７】
一方、系Aでは結晶欠陥密度は、１０００℃を越える高温領域では104/cm2台で、欠陥密度は熱処理温度を上げても系Bほど顕著には減少しない。しかし、温度を下げていくと950℃付近に欠陥密度の極小値が現れる。欠陥密度は、950℃で102/cm2程度まで減少している。すなわち、シリコンエッチング量の少ない系Aでは、低温で、多孔質の構造変化・粗大化を伴わずに、欠陥密度を低減できる。低温領域で結晶結晶欠陥が最小値をとることは、本発明者らによって初めて得られた知見である。
【００９８】
これは、次のように説明される。シリコンエッチング量の多い系B―１、Ｂ−２では、昇温過程で、残留酸素・水分によりシリコン表面に酸化シリコンが一旦形成される。低温領域では、形成された酸化シリコンを除去しきれないために、欠陥密度が高い。熱処理温度を高くしたり、時間を十分に長くすると、形成された酸化シリコンが除去される結果、結晶欠陥密度が減少し始める。
【００９９】
プリベーク処理を継続すると、多孔質シリコンの表面では微小な荒れを平滑化し表面エネルギーを下げるべく表面原子のマイグレーションが生じ、表面孔の大半が封止されて消失する。
【０１００】
系Aにおいて、多孔質シリコン層を形成した基板をプリベーク処理だけ施した後、反応容器より取り出して、高分解能走査型電子顕微鏡（HR-SEM）で観察した。
【０１０１】
評価サンプルとなる多孔質シリコンは、HF-C2H5OH-H2O混合溶液中で陽極化成して作製し、その後、400℃、酸素雰囲気中で1時間熱処理したものである。それを、１．２５ｗｔ％のHF水溶液に25秒ほど漬け、水洗して、乾燥した後、系Ａと同じ処理装置に設置した。
【０１０２】
図６（ａ）は装置に設置する直前の多孔質シリコン表面のＳＥＭ像を模式的に示している。直径10ｎｍ程度の孔が1011/cm2の密度で形成されている。
【０１０３】
950℃、600Torrで、2秒の熱処理を施したのみの多孔質シリコン表面のSEM像を図６の（ｂ）に示す。孔密度は多少減少しているが、依然1010/cm2台である。
【０１０４】
一方、1100℃で2秒処理した多孔質表面を観察すると、孔密度は著しく減少し、およそ106/cm2に減少していた。残留した孔は、図６の（ｃ）に示すように孔径が大きくなっていた。
【０１０５】
孔径の増大は、残留酸素・水分による酸化、エッチングや、表面拡散による拡大、隣接する孔の合体などで生じる。なお、図６（ａ），（ｂ），（ｃ）それぞれに対応する実際のＳＥＭ像を図１１（ａ），（ｂ），（ｃ）に示す。
【０１０６】
次に、多孔質シリコン上に成長する非多孔質単結晶層の積層欠陥への影響を調べてみた。
【０１０７】
（積層欠陥密度の評価）
図３に示したロードロック室が付設されたＣＶＤエピタキシャル成長装置において、カーボン基材をＣＶＤ−ＳｉＣ膜でコートしたサセプタを反応容器内で予め７５０℃に昇温しておき、多孔質シリコンを形成したシリコンウエハをロードロック室を介して移送し反応容器内に設置した。その後、６００Ｔｏｒｒ、水素４３ｌ／ｍｉｎ、の条件下で、９００℃まで１００℃／分で昇温し、９００℃で２秒保持するプリベークを行った。
【０１０８】
プリベークを行った試料を１００℃／分で７５０℃まで降温し、ロードロック室を介し、ウエハを取り出した場合、多孔質層の表面孔は、熱処理前には平均直径がおよそ１０ｎｍの孔が1011/cm2であったが、孔密度は1010/cm2に減少した。孔径は１０ｎｍのままであった。
【０１０９】
上記プリベークを行った後、反応容器内で続けて、 SiH4を濃度28ppmとして一定時間添加した後、ＳｉＨ4の流量を増やして、所望の膜厚の非多孔質単結晶シリコン層をエピタキシャル成長した。この非多孔質単結晶シリコン層の、積層欠陥密度は102/cm2であった。
【０１１０】
比較例として、プリベーク時の温度を１１００℃とした場合には、多孔質の表面孔は、熱処理前には平均直径がおよそ１０ｎｍの孔が1011/cm2であったが、孔密度は106/cm2に減少すると共に、孔径は20〜40ｎｍに拡大していた。この条件でさらに熱処理に引き続いて、シリコンソースガスを水素ガスに添加して単結晶シリコン層をエピタキシャル成長したところ、積層欠陥密度は104/cm2であった。
【０１１１】
なお、積層欠陥の観察は、欠陥顕在化エッチングして顕微鏡で観察した。具体的には、エッチング液として、Ｓｅｃｃｏエッチング法におけるＫ2Ｃｒ2Ｏ7（０．１５Ｍ）と４９％−ＨＦ（２：１）の混合水溶液を、エッチング速度を下げるために、純水で希釈したものを用い、ウエハ表面の非多孔質単結晶シリコン層に導入された結晶欠陥を顕在化させた後、ノマルスキー微分干渉顕微鏡で観察し積層欠陥密度を求めた。
【０１１２】
多孔質シリコンには、プリベーク処理の結果、面内で引っ張り応力が増大し格子定数が単結晶シリコンのそれより大きくなる。多孔質シリコンの残留孔の周縁部には、この引っ張り応力が集中し、格子定数はさらに大きくなり、格子不整合による結晶欠陥が導入されやすくなる。多孔質シリコン表面の孔の平均孔間距離は、孔密度が1011/cm2のとき、およそ30nmである。この距離の場合には孔のサイズ10ｎｍ〜20ｎｍに対して、十分に大きくはないため、複数の孔が相互に影響しあい、孔の周縁の応力集中は緩和される。一方、孔密度が1010/cm2では、平均孔間距離は、100ｎｍ、さらに109/cm2では、平均孔間距離は300nmとなる。孔径に対して十分な距離になると、孔同士の相互作用による孔周縁の応力集中の緩和効果は殆どなくなる結果、結晶欠陥が残留孔の部分で導入されやすくなると考えられる。このように、孔密度と孔径が多孔質シリコン上の非多孔質単結晶シリコン層中の積層欠陥密度に影響を及ぼすことが明らかになった。
【０１１３】
この事実に鑑みると、より望ましくは、表面孔密度を必要以上に低下させないようにするとよいことがわかった。そのためには低温でプリベークしたほうがよいのである。
【０１１４】
また、圧力は多孔質シリコン表面でのシリコン原子の表面拡散・孔構造の変質に影響を及ぼし、結晶欠陥密度に影響を及ぼす。圧力が低ければ低いほど欠陥密度の低減領域（欠陥密度の極小値）の発現は低温領域で現れる。代表的な２つのデータを図７に示す。
【０１１５】
更に、孔密度が減少し、さらに表面の孔がシリコン原子の表面拡散によって著しく変形・拡大する前に、シリコンソースの添加、即ちプリインジェクション或いはエピタキシャル成長を開始すると、結晶欠陥密度が102/cm2にまで減少することも新たに発見した事実である。
【０１１６】
プリベークを継続すると、表面孔の大半が封止されて消失する。しかし、そもそも多孔質シリコンはその多孔度に応じて単位面積当たりのSi原子が欠乏しているため、孔を全て閉塞することは比較的困難であり、残留する孔が生じ易い。また、多孔質シリコン層と非多孔質単結晶シリコン基板の間に作用する応力により、多孔質シリコンの表面の結晶格子は歪んでいるが、孔密度が減少した場合、この歪みが残留孔の周縁部に集中するため、残留孔部分に結晶欠陥が導入されやすくなると考えられる。そこで、プリベークにおいては表面孔密度があまり低くならないうちに、プリインジェクション工程のようなシリコンソースの添加工程に移ることが好ましいものである。
【０１１７】
例えば、多孔質シリコン層表面の表面孔密度又は多孔質シリコン層表面のヘイズ値が以下の関係を満足するようなタイミングでプリインジェクション工程に移るとよい。このプリベーク時間は従来のプリベークに比べてかなり短いものである。
【０１１８】
【外１】
【０１１９】
【外２】
１≦β≦３．５、好ましくは１≦β≦２を満足する条件で行われるとよい。
【０１２０】
プリインジェクション時のSiH4添加処理時間をいくつか変えて、単結晶シリコン層を形成し、それらの積層欠陥密度を測定した。サンプルの作製条件は、前記積層欠陥密度の評価におけるサンプルと同じである。
【０１２１】
図８より、SiH4微量添加処理を行うことにより、結晶欠陥密度が低減されることが明らかである。とりわけ、１００秒以上プリインジェクションを行うとよい。
【０１２２】
プリインジェクションの時間は、電子顕微鏡による観察、ヘイズ値の測定に結果に基づいて設定するとよい。ヘイズ値の測定は、レーザー光等の平行光を基板表面に入射した際の散乱光強度を測定することによって得られる。市販のレーザー光を用いた異物検査装置を用いれば、簡便に測定可能である。レーザー光の波長は、例えばArレーザーの４８８ｎｍなど、短波長が好適に用いられる。短波長ほど、多孔質層への光の侵入長が短いため、エピタキシャル成長層の結晶性に直接影響を及ぼす多孔質層の表面近傍の構造変化を鋭敏に検知できる。また、入射角は大きい方が、すなわち、基板表面に対して浅い角度で入射する方が多孔質層内への侵入長を短くし、表面近傍の構造変化に対して敏感な測定が可能となる。
【０１２３】
SiH4添加処理時間をいくつか変えてプリインジェクションを行なった後、基板をエピタキシャル成長装置より取出し、ヘイズ値を測定した結果を図９に示す。
【０１２４】
プリインジェクションでは、時間の経過とともにヘイズ値が一旦上昇したのち減少傾向を示す。本実施の形態においては、プリインジェクションはヘイズ値が極大値をすぎるまでシリコン系ガスの供給をつづけることが効果的である。図９の場合は、好ましくは１２０秒以上行うべきであろう。
【０１２５】
上限は、必要とする処理のスループットに応じて適切に定めればよい。
【０１２６】
以上をまとめると、本実施の形態では、処理装置に多孔質シリコンを有する基板を導入してから、シリコンのエッチング量が２ｎｍ、より好ましくは１ｎｍ以下の範囲で昇温工程、自然酸化膜除去工程を実施することで結晶欠陥密度を従来の104 /cm2台からより低い値に減らせる。本実施形態により達成しうる結晶欠陥密度は1x103/cm2以下、さらには1x102 /cm2である。
【０１２７】
勿論、中間ベークによって非多孔質単結晶層表面の平滑性が向上していることは云うまでもない。
【０１２８】
本実施の形態では、シリコンのエッチング量の少ない装置に多孔質シリコン層を有する基体を設置して、エピ前のプリベーク時間を制御した。これにより、従来法のように高温のプリベークを行うことなく、結晶欠陥密度を低減できるので、多孔質層の孔の構造粗大化と孔の分断は殆ど生じない。その結果、エッチング残渣の発生は皆無となる。
【０１２９】
本実施の形態は言い換えると多孔質表面にエピタキシャル成長装置内での昇温工程等で形成されてしまう自然酸化膜の量を抑制することで、孔径の拡大を抑制すると共に、自然酸化膜除去のための熱処理時間・温度を短時間、低温化し、多孔質表面原子の拡散により、表面孔が多く封止される前に、プリインジェクション又は非多孔質単結晶シリコン膜の形成を開始して孔を封止した後、中間熱処理を行うことで、多孔質、非多孔質単結晶シリコン膜界面近傍の残留歪みを除去し、結晶欠陥密度1000/cm2未満、かつ、表面平滑性の良好な、多孔質シリコン上のエピタキシャルシリコン層を得るものである。
【０１３０】
（実施形態４）
本実施の形態は上記実施の形態1ないし３と同様にして多孔質シリコン層上に非多孔質単結晶層を有する基板を形成した後、別の基板に貼り合せ、別の基板上に非多孔質単結晶層を残して多孔質シリコン層を除去して複合基板を作製するものである。
【０１３１】
図１０の（ａ）に示すように少なくとも表面側に多孔質シリコン層１１を有する基板１０を用意する。
【０１３２】
図１０の（ｂ）に示すように、上述した封止処理を行った後、中間熱処理を行う。
【０１３３】
図１０の（ｃ）に示すように、エピタキシャル成長を行い非多孔質単結晶層１２を成長させる。
【０１３４】
図１０の（ｄ）に示すように、必要に応じて間に絶縁層１４を介して別の基板１３に、単結晶層１２を貼り合わせ、多層構造体を得る。
【０１３５】
図１０の（ｅ）に示すように、多層構造体から不要な部分を除去する。即ち多孔質シリコン層１１と非多孔質部分１５を多層構造体から除去して、ＳＯＩ基板を得る。
【０１３６】
本実施形態では、多孔質層の構造変化・粗大化、孔の分断が抑制されているので、多孔質シリコン層１１を除去する場合に用いられる選択エッチングにおいて選択性の劣化が少ない。又、本実施の形態によるSOI層はエピタキシャル成長法により作製されているので、CZ法で作製されるシリコンウエハでキラー欠陥とされるCOPを含まない。
【０１３７】
本実施の形態における貼り合わせでは、多孔質シリコン上に形成した非多孔質単結晶層を貼り合わせる別の基板は特に限定されない。シリコンウエハ、熱酸化シリコン膜を形成したシリコンウエハ、石英ウエハなどの透明基板、サファイアウエハなど、前記非多孔質単結晶層表面、ないしは、その上に形成した膜の表面と密着できる平滑性を有していればよい。
【０１３８】
また、非多孔質単結晶層１２はそのまま第２の基体の表面と直接貼り合わせてもよいし、図１０のように間に絶縁膜を介して貼り合せてもよい。この場合は貼り合わせる前に非多孔質単結晶層表面或いは第2の基体表面の少なくともいずれか一方に膜を形成するとよい。形成する膜は、酸化シリコン、窒化シリコン等であるが、絶縁膜以外に、SiGe,SiC,III-V化合物、II-VI化合物などの単結晶膜を形成したものであってもよいし、これらの材料の膜を複数積層したものであってもよい。
【０１３９】
貼り合わせ前には貼り合わせ面を清浄に洗浄することが好適である。洗浄は通常の半導体プロセスで用いられる洗浄工程を採用してもよい。また、貼り合わせ前に窒素プラズマ等を照射するプラズマ処理を行って接着強度を高めることもできる。
【０１４０】
貼り合わせ後には、熱処理を行って貼り合わせ強度を高めることが望ましい。
【０１４１】
貼り合わせ強度が、後の工程に耐えるに十分な強度にになれば、後工程に進む。研削等の機械的方法、エッチング等の化学的方法などにより、多孔質層が形成された基板の裏面側の部分１５を除去して多孔質層１１を表出する。あるいは、多孔質化されずに残っている基板１０の裏面側の非多孔質部分１５を多孔質層の内部及び／又はその層の界面を境に剥離することによって除去し、多孔質層を表出してもよい。この剥離はくさび等を端面から挿入することにより、機械的に剥離させてもよいし、超音波や、熱応力等を利用してもよい。また、多層構造体の側面に水やエッチング液やガス（窒素ガスなど）等の流体を吹き付けて、多孔質層を破断して剥離することも好ましいものである。また、予め多孔質層中に機械的強度の弱い高多孔度層を形成しておくことにより、分離しやすくしておくとよい。
【０１４２】
表出した多孔質層や残留した多孔質層は、必要に応じて選択エッチングにより除去する。選択エッチング液はHF、H2O2、H2Oの混合液が好適に用いられる。反応中に生成される気泡を除去するために、混合液中にエチルアルコール、イソプロピルアルコールや界面活性剤を添加してもよい。
【０１４３】
多孔質シリコン除去後の表面多孔質シリコンの孔と側壁の周期を反映した凹凸が存在する。なぜなら、この表面は非多孔質単結晶シリコンと多孔質シリコンの界面に相当するが、そもそもどちらも単結晶シリコンであり、孔があるかどうかだけの差であるためである。この表面凹凸は研磨等によっても除去できるが、水素雰囲気中で熱処理を行うと、非多孔質単結晶シリコンの膜厚を殆ど減じることなく凹凸を除去し、表面を平滑化できる。
【０１４４】
一方、多孔質シリコン上のエピタキシャル層の結晶性は一般にp+ Si (~0.01Ω・cm boron doped)を多孔質化した方が、p- Siを化成した場合と比べはるかに良好であるが、高濃度Boronがエピタキシャル成長時にオートドーピング、あるいは、固相拡散してエピタキシャルシリコン層に拡散してしまう場合がある。エピタキシャルシリコン層に拡散したボロンは多孔質シリコン除去後にも残留してしまい、SOIにおける活性層の不純物濃度の制御に支障を来す場合がある。これを解決するために佐藤ら (N. Sato, and T. Yonehara, Appl. Phys. Lett. 65 (1994) p. 1924)でＳＯＩ構造が完成した基板を水素中でアニールすることで、ボロンの拡散速度の低いＳＯＩ層表面の自然酸化膜を除去し、ＳＯＩ層中のボロンを外部に拡散すすることで、低濃度化を実現している。しかしながら、エピタキシャルシリコン層への過度のボロン拡散は、埋め込み酸化膜中へのボロン取り込みを招き、水素アニールの長時間化を招き、プロセスコストの増大、あるいは、埋め込み酸化膜中のボロン濃度の制御性の悪化などのいくつかの課題を生じることがあった。この課題の解決には、エピタキシャルシリコン層の形成条件を低温化するなどしてボロンの拡散を抑制することが有効である。本発明によれば、エピタキシャルシリコン層の形成条件は、孔の閉塞とは独立に条件を設定できる。よって、エピタキシャル層の形成は広い範囲から適切な条件設定が可能である。
【０１４５】
本実施の形態では、低プリベークを採用することができるために多孔質−非多孔質単結晶シリコン界面近傍に残留することのある歪みを緩和して平滑な表面性を実現できる。よって、貼り合わせに用いた場合には、貼り合わせ界面の平坦性を向上させることができる。
【０１４６】
（実施形態５）
上述した実施形態1ないし３により得られた多孔質シリコン層上に非多孔質単結晶層を形成した基板を用意する。FIPOS法により、即ち、エピタキシャル成長した単結晶層を部分的に除去した後、酸化処理により多孔質シリコン層を選択的に酸化する方法により、SOI構造を形成する。
【０１４７】
本実施の形態では、多孔質層の構造変化・粗大化、孔の分断が抑制されているので、選択酸化においても選択性の劣化が少ない。
【０１４８】
（実施形態６）
上述した実施形態1ないし３により得られた多孔質シリコン層上に非多孔質単結晶層を形成した基板を用意する。
【０１４９】
単結晶層に所望のドーパントを拡散させて、MOSトランジスタや、バイポーラトランジスタ等を作製する。
【０１５０】
多孔質シリコンにはゲッタリング作用があるため、SOI構造を形成せずとも、非多孔質単結晶層を利用してMOSトランジスタ、バイポーラトランジスタ等の活性層を直接形成すれば、工程中の金属汚染等の不純物汚染耐性が高くなる。
【０１５１】
【実施例】
（実施例１）
〔950℃, 600Torr Prebake(2s, 120s), Preinjection, Interbake1100℃(10s) Epi-2um〕
１）ｐ型不純物としてボロンを添加し、比抵抗0.015Ω・ｃｍ±0.005Ω・cmにした６インチの（１００）p+ＣＺシリコンウエハを用意した。
【０１５２】
２）ＨＦ４９ｗｔ％のフッ化水素酸とエチルアルコールを２：１の比で混合した溶液中で前記シリコンウエハを陽極に、６インチ径の白金板を陰極としてシリコンウエハと向かい合うように設置した。前記シリコンウエハの裏面側は同じ溶液を介して、別のｐ＋Siウエハの表面側と対向させ、もっとも端のウエハは6インチ径の白金板を対向させた。ウエハとウエハの間の溶液はウエハで隔てられ、導通しないように配置した。前記シリコンウエハの陽極と白金の陰極との間に電流密度10mA/cm2で１２分間電流を流して前記シリコンウエハを陽極化成し、ウエハの表面に１２μｍ厚の多孔質シリコンを形成した。
【０１５３】
３）つづいて、多孔質シリコン層を形成したウエハに４００℃の酸素雰囲気中で１時間酸化処理を施した。この酸化処理は概ね５ｎｍ以下の酸化膜しか形成しないため、酸化シリコン膜は多孔質シリコン層の表面と孔の側壁にしか形成されておらず、側壁内部には単結晶シリコンの領域が残されている。
【０１５４】
４）ＨＦを1.25wt%に希釈したＨＦ水溶液に前記ウエハを３０秒程度曝し、続いて10分間純水に漬けて、オーバーフローリンスして、多孔質層の表面に形成された極薄酸化シリコン膜を除去した。
【０１５５】
以下に述べる５）〜７）の工程はリファレンス用の工程である。
【０１５６】
５） ロードロック室と、ウエハ移載用ロボットのセットされた移載チャンバーと、プロセスチャンバーと、が接続されたエピタキシャルＣＶＤ成長装置のロードロック室に予め用意しておいたＳＯＩ基板をＨＦディップし、水洗して乾燥させたのち、ＳＯＩ層の膜厚を光干渉式膜厚計により測定し、ウエハキャリアに入れて設置した。ロードロック室は、大気圧からドライポンプで1Torr以下に減圧したのち、N2を流して、80Torrにした。移載チャンバーは予めN2を流して80Torrに保持されている。プロセスチャンバーには、ウエハを保持するためにカーボンにCVD‐SiCを被覆したサセプタが設置されている。サセプタは、IRランプによって予め摂氏750℃程度に昇温してある。プロセスチャンバー内には加熱したパラジウム合金を用いた水素精製機により、精製された水素ガスが精製機からおよそ10ｍの内面研磨したステンレス配管によりプロセスチャンバーに供給されている。
【０１５７】
ウエハはロードロック室から移載チャンバーを経由してプロセスチャンバーへ移載ロボットにより搬送され、サセプタ上に設置された。
【０１５８】
６）プロセスチャンバーの圧力を600Torrに設定した後、サセプタ上に移載されたウエハをIRランプで加熱して毎分100℃の速度で昇温し、950℃で２秒保持した後、温度を750℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。もう1枚のウエハは950℃で120秒保持し、これ以外は同じ処理をしてロードロック室に戻した。
【０１５９】
７）これらのウエハをロードロックより取り出した。再びＳＯＩ層の膜厚を測定したところ、ＳＯＩ層の膜厚減少量は、いずれも１ｎｍ未満であった。
【０１６０】
８） ４）の処理が終了した多孔質化されたウエハを、上述したエピタキシャル成長装置のプロセスチャンバーに移載した。
【０１６１】
９） プロセスチャンバーの圧力を600Torrに設定した後、サセプタ上に移載されたウエハをIRランプで加熱して毎分100℃の速度で昇温し、プリベーク処理として950℃で２秒保持した。その後、濃度が28ppmになるように水素のキャリアガスにSiH4を添加して、２００秒プリインジェクション処理をしたら、SiH4の添加を終了した。その後、Ｈ2キャリアガス中で温度を1100℃に上げて10秒中間ベーク処理した。そして、温度を９００℃に下げて、今度はSiH2Cl2を濃度0.5mol%になるように多く添加し圧力を８０Torrにして、非多孔質単結晶シリコン膜を２μｍ形成した。その後、水素雰囲気下で温度を９００℃から750℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。
【０１６２】
もう1枚のウエハは950℃水素雰囲気中でのプリベーク処理時間を120秒とし、これ以外は同じ処理をしてロードロック室に戻した。これらのプリベークの処理時間は、前述したα、βの好適条件を満たすものである。
【０１６３】
１０） ９）の処理が終了したウエハを欠陥顕在化エッチングして、非多孔質単結晶シリコン層に導入された結晶欠陥を顕在化した後、ノマルスキー微分干渉顕微鏡で観察した。観察された欠陥は積層欠陥が９９％以上であった。積層欠陥の密度は、プリベーク２秒の場合、８４個/cm2、プリベーク60秒の場合、160個/cm2で、プリベーク1100℃120秒の場合の1.5x104/cm2に比べ、激減した。特に950℃で2秒間行ったプリベークでは、100個/cm2を下回る積層欠陥密度が得られた。
【０１６４】
１１） ９）の処理が終了したウエハの表面ラフネスを原子間力顕微鏡を用いて測定したところ、２０μｍ角の領域での表面ラフネス（Ｒｒｍｓ）は、いずれも０．２ｎｍと市販のシリコンウエハ並みに良好であった。一方、中間ベークを施さない場合の表面ラフネスは０．３５ｎｍであった。
【０１６５】
（実施例２）
〔950℃, 600Torr Prebake(2s), Preinjection, Interbake1100℃(30s)Epi-0.32um貼り合せエッチバック〕
１）ｐ型不純物としてボロンを添加し、比抵抗0.015Ω・ｃｍ±0.0１Ω・cmにした８インチの（１００）p+ＣＺシリコンウエハを用意した。
【０１６６】
２）ＨＦ濃度４９ｗｔ％のフッ化水素酸とエチルアルコールを２：１の比で混合した溶液中で実施例１と同様に電流密度10mA/cm2で１２分間電流を流して前記シリコンウエハを陽極化成し、表面に１２μｍ厚の多孔質シリコンを複数枚形成した。
【０１６７】
３）つづいて、多孔質シリコン層を形成したウエハに４００℃の酸素雰囲気中で１時間酸化処理を施した。この酸化処理は概ね５ｎｍ以下の酸化膜しか形成しないためので酸化シリコン膜は多孔質シリコンの表面と孔の側壁にしか形成されておらず、側壁内部には単結晶シリコンの領域が残されている。
【０１６８】
４）ＨＦ濃度1.25wt%に希釈したＨＦ水溶液に前記ウエハを３０秒程度曝し、続いて10分間純水に漬けて、オーバーフローリンスして、多孔質層の表面に形成された極薄酸化シリコン膜を除去した。
【０１６９】
５） ウエハをウエハキャリアに入れてセットするロードロック室と、ウエハ移載用ロボットのセットされた移載チャンバーと、プロセスチャンバーと、が接続されたエピタキシャルＣＶＤ成長装置のロードロック室に前記ウエハをウエハキャリアに入れて設置した。ロードロック室は、大気圧からドライポンプで1Torr以下に減圧したのち、N2を流して、80Torrにした。移載チャンバーは予めN2を流して80Torrに保持されている。プロセスチャンバーには、ウエハを保持するためにカーボンにCVD‐SiCを被覆したサセプタが設置されている。サセプタは、IRランプによって予め750℃程度に昇温してある。プロセスチャンバー内には加熱したパラジウム合金を用いた水素精製機により、精製された水素ガスが精製機から長さがおよそ10ｍの内面研磨したステンレス配管によりプロセスチャンバーに供給されている。
【０１７０】
ウエハはロードロック室から移載チャンバーを経由してプロセスチャンバーへ移載ロボットにより搬送され、サセプタ上に設置された。
【０１７１】
６） サセプタ上に移載されたウエハをIRランプで加熱して毎分100℃の速度で昇温し、プリベーク処理として950℃で２秒保持した。プリインジェクションとして、濃度28ppmになるように水素のキャリアガスにSiH2Cl2を添加して、２００秒処理をした。SiH2Cl2の添加は終了し、その後、Ｈ2ガス中で1100℃に昇温して30秒中間ベークした。温度を９００℃に下げて、今度はSiH2Cl2を濃度0.5mol%になるように添加して、非多孔質単結晶シリコン膜を0.32μｍ形成した。その後水素雰囲気下で温度を９００℃から750℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。形成された非多孔質単結晶シリコン層の膜厚は平均０．３２μｍ、最大値と最小値その差が８ｎｍであった。
【０１７２】
７） 非多孔質単結晶シリコンをエピタキシャル成長したウエハを縦形炉に設置して、酸素と水素を燃焼して形成された水蒸気と残留酸素の混合気中、1000℃で熱処理により前記非多孔質単結晶シリコンの表面を酸化して、208ｎｍの酸化シリコン膜を形成した。
【０１７３】
８） 上記ウエハと第2のシリコンウエハをシリコン半導体プロセスの洗浄ラインで清浄に洗浄したのち、両ウエハの第1の主面同士を静かに重ね合わせ、中央を押圧したところ、両ウエハは一体化した。
【０１７４】
９） 続いて、一体化したウエハ組を縦形炉に設置して、酸素雰囲気中1100℃で1時間熱処理した。
【０１７５】
１０） 多孔質シリコンを形成したウエハの裏面側をグラインダーにより研削し、多孔質シリコンをウエハ全面に渡って露出させた。
【０１７６】
１１） 露出した多孔質シリコン層をフッ化水素酸と過酸化水素水の混合溶液に漬けたところ、およそ2時間で多孔質シリコンはすべて除去され、ウエハ全面で、非多孔質単結晶シリコン層と熱酸化シリコン膜による干渉色が観察された。
【０１７７】
１２） １１）の処理が終了したウエハをシリコン半導体デバイスプロセスで一般的に用いる洗浄ラインで洗浄した後、縦形水素アニール炉に設置して、水素100％雰囲気中で1100℃4時間の熱処理を行った。水素ガスは、装置と全長がおよそ７ｍの内面研磨ステンレス配管で接続されたパラジウム合金を用いた市販の水素精製装置で純化されている。
【０１７８】
１３） こうして、第2のシリコンウエハ上に200ｎｍの酸化シリコン層と200ｎｍの単結晶シリコン層が積層されたＳＯＩ構造のウエハが作製された。
【０１７９】
単結晶シリコン層の膜厚は平均２０１ｎｍ、最大値と最小値との差は８ｎｍであった。
【０１８０】
このＳＯＩ構造のウエハを欠陥顕在化エッチングにより単結晶シリコン層を１３０ｎｍ除去したのち、ＨＦ濃度４９ｗｔ％のフッ化水素酸に３分漬けた。この結果、欠陥顕在化エッチングによりエッチングされた単結晶シリコン層に残留する結晶欠陥の部分から埋め込み酸化膜がＨＦによりエッチングされ、ノマルスキー微分干渉顕微鏡で容易に欠陥密度を測定できる。観察された欠陥の密度は、６４個/cm2であった。
【０１８１】
上記水素アニール処理により、非多孔質単結晶シリコン層に導入された積層欠陥は減少していた。
【０１８２】
このＳＯＩ構造のウエハは異物検査装置によるヘイズ値を測定も行った。ヘイズ値は０．１８ｐｐｍであった。一方、６）の処理で1100℃の中間ベークを実施しなかった場合には、ヘイズ値は０．８ｐｐｍであった。これらのＳＯＩウエハの表面の単結晶シリコン層の表面を希フッ化水素酸に漬けた後、水洗し、アルカリ溶液でエッチングして除去した後、露出した酸化シリコン膜をＨＦ溶液で除去した。こうして露出した貼り合わせ界面を原子間力顕微鏡で観察した。２０μｍ角領域で観察したところ、良好な平面が観察され、表面ラフネス（Ｒｒｍｓ）は、０．３ｎｍであった。また１０ｎｍ以上の凹みも観察されなかった。
【０１８３】
一方、６）の処理で1100℃の中間ベークを実施しなかった場合には、およそ1μｍ角に1個程度の頻度で大きさ１００ｎｍ、深さ１０〜２０ｎｍ程度の凹みが観察された。
【０１８４】
１４） 欠陥密度100個/cm2を下回り、かつ、膜厚の均一で貼り合わせ界面の平坦な薄膜ＳＯＩ層が得られた。
【０１８５】
（実施例３）
〔900℃, 450Torr Prebake(2s, 120s), Preinjection, Interbake1050℃(30s)Epi-2um〕
１）実施例１と同じシリコンウエハを用意した。
【０１８６】
２）実施例１と同様に表面に１２μｍ厚の多孔質シリコンを形成した。
【０１８７】
３）つづいて、多孔質シリコン層を形成したウエハに４００℃の酸素雰囲気中で１時間酸化処理を施した。
【０１８８】
４）実施例１と同様にして多孔質層の表面に形成された極薄酸化シリコン膜を除去した。
【０１８９】
５） ４）の処理が終了したウエハを実施例１で用いたものと同じエピタキシャル成長装置のプロセスチャンバーに移載した。
【０１９０】
６） プロセスチャンバーの圧力を450Torrに設定した後、サセプタ上に移載されたウエハをIRランプで加熱して毎分100℃の速度で昇温し、プリベーク処理として900℃で２秒保持した。次に、濃度28ppmになるように水素のキャリアガスにSiH4を添加して、２００秒プリインジェクション処理をした。SiH4の添加は終了した後、温度を1050℃に上げて30秒中間ベークした後、圧力を８０Torrに温度を９００℃に下げて、今度はSiH2Cl2を濃度0.7mol%になるように添加して、非多孔質単結晶シリコン膜を２μｍ形成した。水素雰囲気下で温度を750℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。
【０１９１】
もう1枚のウエハは900℃水素雰囲気中でのプリベーク処理時間を120秒とし、これ以外は同じ処理をしてロードロック室に戻した。
【０１９２】
７） ６）の処理が終了したウエハの表面ラフネスを測定したところ、２０μｍ角の領域でのＲｒｍｓは、いずれも０．２２ｎｍと市販のシリコンウエハ並みに良好であった。一方、1100℃30秒の中間ベークを施さない場合は０．３７ｎｍであった。
【０１９３】
８） ７）の処理が終了したウエハを欠陥顕在化エッチングして、非多孔質単結晶シリコン層に導入された結晶欠陥を顕在化した後、ノマルスキー微分干渉顕微鏡で観察した。観察された欠陥は積層欠陥が９９％以上であった。積層欠陥の密度は、プリベーク２秒の場合、350個/cm2、プリベーク60秒の場合、４０0個/cm2で、プリベーク1100℃120秒の場合の1.5x104 /cm2に比べ、激減し、1000個/cm2未満の欠陥密度が実現された。
【０１９４】
（実施例４）
〔870℃, 80Torr Prebake(5s, 60s), Preinjection, Interbake1000℃,80Torr(30s)Epi-2um〕
１）実施例１と同じシリコンウエハを用意した。
【０１９５】
２）実施例１と同じようにして、表面に１２μｍ厚の多孔質シリコンを形成した。
【０１９６】
３）つづいて、多孔質シリコン層を形成したウエハに４００℃の酸素雰囲気中で１時間酸化処理を施した。
【０１９７】
４）実施例１と同様にして多孔質層の表面に形成された極薄酸化シリコン膜を除去した。
【０１９８】
５） ４）の処理が終了したウエハを実施例１で用いたものと同じエピタキシャル成長装置のプロセスチャンバーに移載した。
【０１９９】
６） プロセスチャンバーの圧力を80Torrに設定した後、サセプタ上に移載されたウエハをIRランプで加熱して毎分100℃の速度で昇温し、プリベーク処理として８6０℃で５秒保持した。次いで、濃度35ppmになるように水素のキャリアガスにSiH4を添加して、150秒プリインジェクション処理をした。SiH4の添加を終了してその後温度を1000℃に上げ20秒中間ベークした。SiH2Cl2を濃度1 mol%になるように添加して、非多孔質単結晶シリコン膜を２μｍ形成した。水素雰囲気下で温度を750℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。
【０２００】
もう1枚のウエハはプリベーク処理時間を60秒とし、これ以外は同じ処理をしてロードロック室に戻した。
【０２０１】
７）上記処理が終了したウエハの表面ラフネスを測定したところ、２０μｍ角の領域での表面粗さ（Ｒｒｍｓ）は、いずれも０．２ｎｍと市販のシリコンウエハ並みに良好であった。一方、中間ベークを施さない場合の表面ラフネスは０．３５ｎｍであった。
【０２０２】
８） ７）の処理が終了したウエハを欠陥顕在化エッチングして、非多孔質単結晶シリコン層に導入された結晶欠陥を顕在化した後、ノマルスキー微分干渉顕微鏡で観察した。観察された欠陥は積層欠陥が９９％以上であった。積層欠陥の密度は、プリベーク5秒の場合、１２0個/cm2、プリベーク30秒の場合、４30個/cm2で、プリベーク1100℃120秒の場合の1.5x104 /cm2に比べて激減し、1000個/cm2未満の欠陥密度が実現された。
【０２０３】
（実施例５）
〔950℃, Prebake(2s), Preinjection, Interbake1100℃(４0s)Epi-0.32um貼り合せ剥離〕
１）実施例２で用いたものと同じシリコンウエハを用意した。
【０２０４】
2） 上記シリコンウエハをHF溶液中において陽極化成を行った。
【０２０５】
第１の陽極化成条件は以下の通りであった。
【０２０６】
電流密度： ７（mA・cm-2）
陽極化成溶液：HF:H2O:C2H5OH=1:1:1
時間： ５（min）
多孔質Siの厚み：５（μm）
【０２０７】
その後第２の陽極化成を以下の条件で行った。
【０２０８】
電流密度： 50（mA・cm-2）
陽極化成溶液：HF:H2O:C2H5OH=1:1:1
時間： １０（sec）
多孔質Siの厚み： 〜0.２（μm）
【０２０９】
こうして、表面に形成された低多孔度多孔質層厚ｘは５μｍとなった。
【０２１０】
この陽極化成により、第２の条件による多孔質Si層の多孔度（porosity）は大きくなり、構造的に脆弱な高多孔度薄層が低多孔度多孔質層の下方に形成された。
【０２１１】
３）つづいて、多孔質シリコン層を形成したウエハに４００℃の酸素雰囲気中で１時間酸化処理を施した。
【０２１２】
４）ＨＦ1.25wt%に希釈したＨＦ水溶液に前記ウエハを３０秒程度曝し、続いて10分間純水に漬けて、オーバーフローリンスして、多孔質層の表面に形成された極薄酸化シリコン膜を除去した。
【０２１３】
５） サセプタ上に移載されたウエハをIRランプで加熱して毎分100℃の速度で昇温し、プリベーク処理として950℃で２秒保持した。次に、濃度28ppmになるように水素のキャリアガスにSiH4を添加して、２００秒プリインジェクション処理をした。SiH4の添加を終了して温度を1050℃に上げて40秒中間ベークした。温度を９００℃に下げて、今度はSiH2Cl2を濃度0.5mol%になるようにＨ2キャリアガスに添加して、非多孔質単結晶シリコン膜を0.32μｍ形成した。水素雰囲気下で温度を750℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。形成された非多孔質単結晶シリコン層の膜厚は平均０．３２μｍ、最大値と最小値との差が８ｎｍであった。
【０２１４】
６） 非多孔質単結晶シリコンをエピタキシャル成長したウエハを縦形炉に設置して、酸素と水素を燃焼して形成された水蒸気と残留酸素の混合気中、1000℃で熱処理により前記非多孔質単結晶シリコンの表面を酸化して、208ｎｍの酸化シリコン膜を形成した。
【０２１５】
７） ６）の工程を経たウエハと、別に用意したシリコンウエハ（第２のウエハ）をシリコン半導体プロセスの洗浄ラインで清浄に洗浄したのち、両ウエハの主面同士を静かに重ね合わせ、中央を押圧したところ、両ウエハは一体化した。
【０２１６】
８） 続いて、一体化したウエハ組を縦形炉に設置して、酸素雰囲気中1100℃で1時間熱処理した。
【０２１７】
９）貼り合わされた一組のウエハの側面にウオータージェットを吹付けたところ、高多孔度層に亀裂が生じて、ウエハは2つに分割された。
【０２１８】
分割方法は、これ以外に加圧、引っ張り、せん断、楔、等の外圧をかける方法、超音波を印加する方法、熱をかける方法、酸化により多孔質Siを周辺から膨張させ多孔質Si内に内圧をかける方法、パルス状に加熱し、熱応力をかける、あるいは軟化させる方法等がある。そのどの方法でも分離することは可能である。
【０２１９】
１０）露出した多孔質シリコン層を表面に有している第２のウエハをフッ化水素酸と過酸化水素水の混合溶液に漬けたところ、およそ2時間で多孔質シリコンはすべて除去され、ウエハ全面で、非多孔質単結晶シリコン層と熱酸化シリコン膜による干渉色が観察された。
【０２２０】
１１）１０）の処理が終了した第２のウエハをシリコン半導体デバイスプロセスで一般的に用いる洗浄ラインで洗浄した後、縦形水素アニール炉に設置して、水素100％雰囲気中で1100℃4時間の熱処理を行った。水素ガスは装置とおよそ７ｍの内面研磨ステンレス配管で接続されたパラジウム合金を用いた市販の水素精製装置で純化されている。
【０２２１】
１２）こうして、200ｎｍの酸化シリコン層と200ｎｍの単結晶シリコン層が第2のシリコンウエハ上に積層された構造をもつＳＯＩウエハが得られた。
【０２２２】
この単結晶シリコン層の膜厚は平均２０１ｎｍであり、最大値と最小値との差は８ｎｍであった。
【０２２３】
１３）このウエハを欠陥顕在化エッチングにより単結晶シリコン層を１３０ｎｍ除去したのち、ＨＦ濃度４９ｗｔ％のフッ化水素酸に３分漬けた。ノマルスキー微分干渉顕微鏡で観察された欠陥の密度は、６４個/cm2であった。水素アニール処理により、非多孔質単結晶シリコン層に導入された積層欠陥が減少していた。
【０２２４】
１４）このウエハを異物検査装置で測定したところ、ヘイズ値は０．１８ｐｐｍであった。一方、５）の処理で中間ベークを実施しなかった場合には、ヘイズ値は０．８ｐｐｍであった。
【０２２５】
これらのＳＯＩウエハの表面の単結晶シリコン層の表面を希ＨＦに漬けた後、水洗し、アルカリ溶液でエッチングして除去した後、露出した酸化シリコン膜をＨＦ溶液で除去した。こうして露出した貼り合わせ界面を原子間力顕微鏡で観察した。２０μｍ角領域で観察したところ、良好な平面が観察され、表面ラフネスは、０．３２ｎｍで、深さ１０ｎｍ以上の窪みも観察されなかった。一方、５）の処理で中間ベークを実施しなかった場合には、およそ1μｍ角に1個程度の頻度で大きさ１００ｎｍ、深さ１０〜２０ｎｍ程度の凹みが観察された。
【０２２６】
こうして欠陥密度100個/cm2を下回り、かつ、膜厚の均一で、貼り合わせ界面の平坦な薄膜ＳＯＩ層が得られた。
【０２２７】
本実施例のように、多孔質層の構成を第１の多孔度（高多孔度）を有する多孔質領域、および、該領域上に、第２の多孔度（低多孔度）を有する多孔質領域とし、そして、第２の多孔度を有する多孔質領域上にエピタキシャル層を形成することが、積層欠陥の少ないエピタキシャル層を得る点、分離しやすくなる点から好ましい。
【０２２８】
なお、高多孔度とは、たとえば３０％〜７０％、抵抗多孔度とは、たとえば１０％〜３０％である。
【０２２９】
（実施例６）
〔950℃, 80Torr Prebake(2s), Preinjection, Epi-0.01um Interbake1100℃(30s)Hetero-epitaxy〕
１）615umの厚みをもった比抵抗0.01Ω・ｃｍのｐ型の６インチ径の（１００）単結晶Ｓｉ基板4枚をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０２３０】
陽極化成条件は以下の通りであった。
電流密度： ７ｍＡ／ｃｍ２
陽極化成溶液：HF:H2O:C2H5OH = 1:1:1
時間：１２分
多孔質Ｓｉ層の厚み： １０μｍ
多孔度： ２０％
【０２３１】
２）つづいて、多孔質シリコン層を形成したウエハに４００℃の酸素雰囲気中で１時間酸化処理を施した。
【０２３２】
３）ＨＦ濃度1.25wt%のＨＦ水溶液に前記ウエハを３０秒程度曝し、続いて10分間純水に漬けて、オーバーフローリンスして、多孔質層の表面に形成された極薄酸化シリコン膜を除去した。
【０２３３】
４）実施例１で用いたものと同じ装置のサセプタ上に移載されたウエハをIRランプで加熱して毎分100℃の速度で昇温し、プリベーク処理として950℃で２秒保持した。次に、濃度28ppmになるように水素のキャリアガスにSiH4を添加して、２００秒プリインジェクション処理をした。SiH4の添加を終了して、その後1100℃で30秒中間ベークした後、水素雰囲気下で温度を750℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。非多孔質化した表面層の膜厚は平均０．03μｍであった。
【０２３４】
この多孔質Ｓｉ上にＭＯＣＶＤ法により単結晶GaAsを１μｍの厚みにエピタキシャル成長した。成長条件は以下の通りであった。
ソースガス： ＴＭＧ（トリメチルガリウム）／ＡｓＨ３／Ｈ２
ガス圧力：８０ Ｔｏｒｒ
温度 ：７００℃
【０２３５】
透過電子顕微鏡による断面観察の結果、ＧａＡｓ層に結晶欠陥が導入されておらず、良好な結晶性を有するＧａＡｓ層が形成されたことが確認された。同時に、表面をＳｉにより封止された多孔質Ｓｉ層との間には極めて急峻な界面が形成されていることも確認された。
【０２３６】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ１ｘ１０4／ｃｍ2であった。
【０２３７】
（実施例７）
多孔質シリコン層を有する基板を950℃でのプリベーク及び、プリインジェクションを行った後、1100℃で中間熱処理を30秒間施し、続いて900℃にて０．３２μｍの単結晶シリコン層をエピタキシャル形成した後、実施例２のような貼り合わせ法にて、ＳＯＩ構造を形成したのち、得られたSOI層をアルカリ溶液にてエッチングして除去し、埋め込み絶縁物層である酸化シリコン層をHF溶液にて除去したのち、原子間力顕微鏡で観察した。このSOI構造では、多孔質シリコン上に形成したエピタキシャルシリコン層を熱酸化して、他方のシリコンウエハと貼り合わせているので、貼り合わせ界面はSOI構造のシリコン基板と、埋め込み酸化シリコン層の界面であり、この界面を露出させて観察した。
【０２３８】
本例によって得られた試料は、1100℃３０秒の中間熱処理を実施しなかった試料で観察されたような、大きさ１００ｎｍ、深さ１７ｎｍ程度の凹みが、全く観察されなかった。
【０２３９】
これらの凹みがある場合、ＳＯＩ構造を市販の異物検査装置で観察した場合に、ヘイズ値が例えば１ｐｐｍ程度であるのが、凹みが観察されない場合には、単結晶シリコンウエハに相当する０．１ｐｐｍオーダーのヘイズしか観察されない。斯様にヘイズが低いと、０．２μｍ以下の微小な異物も異物検査装置でヘイズによる散乱に埋もれずに検知可能となる。また、本例では、デバイスを作製する際に界面の接着強度が不足してプロセス途上で剥離するという懸念も全くない。
【０２４０】
以上説明したように、中間熱処理により、非多孔質単結晶層表面の平滑性、表面孔が封止された多孔質シリコン層の表面平滑性を向上させることができる。
【０２４１】
さらに、シリコンエッチング量が２ｎｍ以下、より好ましくは１ｎｍ以下に抑制する条件でべーキングを行えば、容易に、非多孔質単結晶層の積層欠陥密度を1000/cm2未満はもちろん、さらには、１００/cm2未満にもしうる。その結果、貼り合せ法によるＳＯＩ基板の作製方法に適用すれば、膜厚が均一で、かつ、結晶欠陥が極めて少なく、かつ、貼り合わせ界面が平滑なSOI層を得ることが可能である。
【０２４２】
【発明の効果】
以上説明したように本発明によれば、中間熱処理により、非多孔質単結晶層表面の平滑性と、表面孔が封止された多孔質シリコン層の表面平滑性と、を向上させることができる。
【０２４３】
中間熱処理を行うことなく非多孔質単結晶層を形成した場合よりも、より一層平滑な表面を有する非多孔質単結晶層を得ることができる。
【０２４４】
又、中間熱処理を行うことなく非多孔質単結晶層の形成終了後に熱処理して表面を平滑化する場合に比べて、より効率的に平滑化できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による半導体基板の作製工程のフローチャートを示す図である。
【図２】本発明の別の実施の形態による半導体基板の作製工程を示す図である。
【図３】本発明に用いられる処理装置の摸式図である。
【図４】本発明に使用可能な処理装置を用いた場合のプリベーク時間とエッチング量との関係を示す図である。
【図５】プリベーク温度と積層欠陥密度との関係を示す図である。
【図６】多孔質シリコン層表面の表面孔の分布の様子を示す模式図である。
【図７】プリベーク温度と積層欠陥密度と圧力との関係を示す図である。
【図８】プリインジェクションにおけるシリコン系ガス添加時間とヘイズ値の関係を示す図である。
【図９】プリインジェクションにおけるシリコン系ガス添加時間と積層欠陥密度の関係を示す図である。
【図１０】本発明の別の実施の形態による半導体基板の作製工程を示す図である。
【図１１】多孔質シリコン層表面の表面孔の分布の様子を示すＳＥＭ像である。
【符号の説明】
１、１０ 基板
１Ａ、１１ 多孔質シリコン層
２ 孔
３ 孔壁
４、５ 保護膜
６、１２ 非多孔質単結晶層
１３ 別の基板
１４ 絶縁層
【発明の属する技術分野】
本発明は、主としてＭＯＳＦＥＴ、バイポーラトランジスタ等を使用する集積回路の基体として利用される半導体基板、および、その作製方法の技術分野に属する。
【０００２】
【従来の技術】
シリコン系半導体デバイス、集積回路技術において、絶縁物上に単結晶シリコン膜を配置したシリコン オン インシュレーター（ＳＯＩ）構造は、寄生容量の低減、素子分離の容易化等により、トランジスタの高速化、低消費電力化、高集積化、および、トータルコストの削減をもたらす技術としてこれまでに幾多の研究がなされてきた。
【０００３】
１９７０年代には、今井が多孔質シリコン増速酸化現象を利用してＳＯＩ構造を形成するＦＩＰＯＳ(Fully isolation by porous silicon)法を提案した( K. Imai, Solid State Electronics 24 (1981) p. 159)。この方法では、まずｐ型基板上にｎ型の島を形成する。こののち陽極化成によりｐ型領域をｎ型の島の下部まで含めて選択的に多孔質化する。一方、ｎ型の領域は多孔質化されずに残る。多孔質シリコンは 1964 年に Uhlir ら( A. Uhlir, Bell Syst. Tech. J., 35(1956), p. 333) が発見したものでスポンジのようにシリコン結晶内部に直径数ナノメートルから数十ナノメートルの孔が空いており、単位体積当たりの表面積は数百m2/cm3以上と非常に大きい。このため、酸素を含む雰囲気で熱酸化をすると、多孔質シリコン内部に到達した酸素により多孔質シリコンの表面のみならず内部も同時に酸化されるため、多孔質層を選択的に酸化することができる。酸化膜厚は酸化時間よりもむしろ、多孔質層の厚さによって制御されるので、バルクシリコンを酸化した場合と比べて数十倍から秀百倍の厚さの酸化シリコン膜を形成することが可能である。すなわち、形成された多孔質領域を完全に酸化し、かつ、ｎ型シリコン島を完全に酸化せずにシリコンの島状の領域を残留させることができる。この方法により、酸化された多孔質シリコン上にシリコンの島を形成したのが、ＦＩＰＯＳである。シリコンは酸化されると体積が膨張するので、ＦＩＰＯＳにおいても多孔質シリコンは、酸化による体積膨張、および、これに伴う、ウエハの反りと欠陥の導入を防ぐため、そのポロジティ多孔度：孔体積/(残留シリコン体積+孔体積)）は５６％前後が好ましいとされた。
【０００４】
その後、この方法を改良として、多孔質シリコンを全面に形成した後、非多孔質単結晶シリコンを多孔質シリコン上にエピタキシャル成長させた後に、このエピタキシャルシリコン層の一部を除去して多孔質シリコンを露出させた後、熱酸化により多孔質シリコンを選択酸化してＳＯＩ構造を実現する方法が提案された(H. Takai, and T. Itoh, J. Electronic Materials 12 (1983) p. 973)。
【０００５】
最近注目を集めるＳＯＩの形成技術としては、酸素打ち込み法(SIMOX: Separation by Implanted Oxygen)、および、ウエハ貼り合わせ法(wafer bonding technology)が挙げられる。
【０００６】
SIMOXはNTTの泉氏が1978年に提案した方法( K. Izumi, M. Doken, and H. Ariyoshi, Electron. Lett. 14 (1978) p. 593) で、シリコン基板に酸素をイオン注入した後、１３００度を越える高温で熱処理することで、埋め込み酸化シリコン膜とする方法である。埋め込み酸化シリコン膜厚は、欠陥密度、酸化膜の品質の制御に関わるため制約が多い。
【０００７】
一方、ウエハの貼り合わせ技術を適用しＳＯＩ構造を実現する方法は、ＳＯＩ構造の表面シリコン層、埋め込み酸化シリコン層の膜厚任意性と表面シリコン層の結晶性の良さから、様々な手法が提案されている。ウエハ同士を接着剤等の中間層を介在させずに接合する直接貼り合わせ法は、中村らにより提案されたが、その研究が盛んになるのは、J. B. Laskyら(J. B. Lasky, S. R. Stiffler, F. R. White, and J. R. Abernathey, technical Digest of the International Electron Devices Meeting (IEEE, New York, 1985), P. 684) が貼り合わせたウエハの一方を薄膜化する手法とその上に形成したMOSトランジスタの動作を１９８４年に報告して以降である。
【０００８】
貼り合せ技術においては、特開平５―２１３３８号公報やＵＳＰ５，３７１，０３７号明細書に画期的な方法が提案されている。かかる方法の一例は、第１の基板たる単結晶Ｓｉウエハ表面を陽極化成により多孔質化したのち、非多孔質単結晶シリコン層をエピタキシャル成長させ、第１の基板とする。しかるのち、第２の基板と貼り合わせ、熱処理等により接合強度を高めたのち、第１の基板の裏面を研削、研磨等により除去し、多孔質シリコン層を全面で露出せしめる。こののち、多孔質シリコンをエッチングにより選択的に除去し、結果として、第２の基板上に前記非多孔質単結晶シリコン層を移設するという方法である。１０万倍という高い選択比をえた結果、得られるSOI層の膜厚均一性はエッチングで損なわれることはほとんどなく、エピタキシャル成長した単結晶シリコン層の成長時の均一性がそのまま反映されることがあきらかになった。すなわち、市販のCVDエピタキシャル成長装置が実現するウエハ内均一性として例えば1.5％以上3％以下がSOI-Si層においても実現されるのである。この方法ではＦＩＰＯＳで選択酸化のための材料であった多孔質シリコンを選択エッチングの材料とした。したがって、多孔度は５６％近辺ではなく、むしろ、２０％前後といった低いものが好適である。また、多孔質シリコンは最終物の構造材とならないので、多孔質シリコンの構造変化、粗大化もエッチングの選択比を損なわない範囲で許容される。
【０００９】
上記した特開平５―２１３３８号公報に開示されるＳＯＩ構造の作製方法と同様な方法は米原らの報告( T.Yonehara, K. Sakaguchi, N. Sato, Appl. Phys. Lett. 64 (1994) p. 2108) にも記載されており、ELTRAN（登録商標）と名付けられた。この方法において、多孔質シリコン上への非多孔質単結晶シリコンのエピタキシャル成長は重要な技術の一つであり、多孔質シリコン上のエピタキシャルシリコン層中の積層欠陥密度は103/cm2〜104/cm2と報告している。こうして得られたＳＯＩウエハでは、この積層欠陥が主たる欠陥である。
【００１０】
佐藤ら( N. Sato, K. Sakaguchi, K. Yamagata, Y. Fujiyama, and T. Yonehara, Proc. of the Seventh Int. Symp. on Silicon Mater. Sci. and Tech., Semiconductor Silicon, (Pennington, The Electrochem. Soc. Inc., 1994), p. 443) は多孔質上のエピタキシャル成長として、SiH2Cl2を原料ガスとしたＣＶＤ(Chemical vapor Depositon)法を実施した。プロセス温度は、プリベークが１０４０℃、成長は９００ー９５０℃といづれも従来のFIPOS法での報告に比して高いが、多孔質シリコンの孔壁面を酸化するプリ酸化 (400。C, 1h in O2 )を導入したことにより多孔質シリコン層の構造粗大化はほぼ抑制されている。エピタキシャル層に導入される欠陥は積層欠陥が支配的であるとし、積層欠陥の低減は、エピタキシャル成長炉内で成長に先立って行われる水素プリベークで多孔質シリコン表面の孔が４桁以上例えば1011/cm2から107/cm2以下に減少することの寄与とエピタキシャル成長炉へ基板を設置する直前のHFディップによる多孔質層表面近傍の酸素濃度の減少が積層欠陥の低減に有効であることを示している。多孔質シリコン上のエピタキシャルシリコン層中の積層欠陥密度はHFディップを長くすることにより103/cm2〜104/cm2まで減少したが、欠陥密度の減少は飽和しつつあった。一方、多孔質シリコン表面に水素プリベーク後も依然残留する孔が積層欠陥のOriginであることが示唆されている。成長速度は 概ね 100 nm/min. を越していた。
【００１１】
また、佐藤ら（N. Sato et. al. Jpn. J. Appl. Phys. 35 (1996) 973）は、多孔質シリコン上のエピタキシャル成長において、成長初期の原料シリコンの供給量を微量にすることで、表面に吸着したシリコン原子の表面拡散を可能にし、残留孔部分でも結晶欠陥が導入されにくくし、結晶欠陥密度を低減することを開示した。同様の技術は特開平９−１００１９７号公報やＥＰ７５５０６８号公報に記載されている。
【００１２】
【発明が解決しようとする課題】
ＳＯＩ構造に限らず従来の方法により多孔質シリコン層上に形成した非多孔質単結晶層は、その表面の平滑性の点で、また、その多孔質シリコン層は表面孔が封止された表面の平滑性の点で更なる改善が求められている。
【００１３】
【課題を解決するための手段】
本発明の目的は、結晶欠陥の低減された非多孔質単結晶層を有する半導体基板の作製方法を提供することである。
【００１４】
本発明の別の目的は、表面平滑性に優れた非多孔質単結晶層が多孔質シリコン層上に配置された半導体基板の作製方法を提供することにある。
【００１５】
本発明の更に別の目的は、表面凹凸の平滑化が効果的に行える半導体基板の作製方法を提供することである。
【００１６】
本発明は、多孔質シリコン層の表面上に非多孔質単結晶層を有する半導体基板の作製方法において、シリコン原子を該多孔質シリコン層の表面に付与することにより該多孔質シリコン層の表面の孔密度を減らすように表面孔を封止する封止工程、該封止工程の後、該封止工程時の温度より高い温度で該表面孔が封止された該多孔質シリコン層を熱処理する熱処理工程、該熱処理工程の後、該表面孔が封止された該多孔質シリコン層の表面上に該非多孔質単結晶層をエピタキシャル成長させる成長工程、とを含むことを特徴とする。
【００１８】
【発明の実施の形態】
（実施形態１）
図１ は本発明の好適な実施の形態による半導体基板の作製工程を説明するためのフローチャートである。
【００１９】
先ず、多孔質シリコン層１を有する基体を用意する。多孔質シリコンはシリコン基板の少なくとも一方の表面部分のみ、あるいはシリコン基板全体を陽極化成するなどして簡単に得られる。（工程Ｓ１）
【００２０】
次に、多孔質シリコン層１の表面にある表面孔を封止する処理を行う。封止方法としては、シリコン系ソースガスを含まず水素を含む還元雰囲気中での前熱処理（プリベーク）、やシリコン系ソースガスを微量供給しながら熱処理することで多孔質シリコン層にシリコン原子を付与する処理（プリインジェクション）の少なくともいずれか一方を施すよい。望ましくは、プリベークした後、プリインジェクションを行うことが望ましい。（工程Ｓ２）
【００２１】
このように表面孔の封止処理がなされた多孔質シリコン層を、後述するエピタキシャル成長前に再び熱処理（便宜上、中間ベークと呼ぶ）を施す。中間ベーク温度としては、封止処理時の温度より高い温度で行う。この時には、シリコン系ソースガスの供給は停止しておいて、中間ベークはシリコン系ガスを含まない雰囲気中でなされるようにする。（工程Ｓ３）中間ベークの時コンタミナントとして不可避的にシリコン系ソースガスが中間ベーク雰囲気に含まれることは問題ない。
【００２２】
そして、中間ベークがなされ、表面孔が封止された多孔質シリコン層の表面上に非多孔質単結晶層を形成する。この非多孔質単結晶層の構成材料はホモエピタキシャル成長によるシリコンでも、ヘテロエピタキシャル成長によるシリコン以外の材料であってもよい。（工程Ｓ４）
【００２３】
以上が本実施の形態の基本的な製造工程である。以下、各工程についてのより好ましい形態及び付加的に加えられる付加工程の形態について詳述する。
【００２４】
〔多孔質シリコン層の形成工程〕
多孔質シリコンは前述したように1964 年に Uhlir らが発見したものでスポンジのようにシリコン結晶内部に直径数ナノメートルから数十ナノメートルの孔が空いており、単位体積当たりの表面積は数百m2/cm3以上と非常に大きい。
【００２５】
発光デバイス用の多孔質シリコン形成には、n-型, p-型のシリコン基板が、SOI構造を作製する場合にはその構造の安定性とエピタキシャルシリコン層の結晶性の良さからn-, p-よりはn+, P+基板が好適に用いられる。本発明に用いられる多孔質Ｓｉは、これらの従来から研究されている多孔質シリコンと本質的には同一であり、陽極化成などの方法により作製されるが、多孔質単結晶Siであるかぎり、基板の不純物、面方位、作成方法等に限定されない。陽極化成により多孔質シリコンを形成する場合、化成液はＨＦを主たる成分とする水溶液である。陽極化成中には、電極やシリコン表面に気体が付着し、多孔質層を不均一にしやすいので、一般にはエタノールなどのアルコールを添加して接触角を大きくして、付着した気泡の脱離を加速し、化成が均一に起こるようにしている。もちろん、アルコールを添加せずとも多孔質は形成される。本発明の半導体基板をFIPOS法に用いる場合には、多孔度が５６％程度の多孔質シリコンを、貼り合せ法に用いる場合には低い多孔度（概ね５０％以下、より好ましくは３０％以下）の多孔質シリコンを用いることが好適である。しかし、いずれもこれに限定されるものではない。
【００２６】
以上のようにエッチングにより形成される多孔質シリコンは、その表面には多孔質シリコンの内部まで貫通する孔以外にも浅い孔も存在する。この浅い孔は、表面からField Emission type Scanning Electron Microscope (FESEM)で観察可能な程度に浅い凹凸といった方が適切かもしれない。
【００２７】
多孔質シリコン層の表面に現われる孔密度は、例えば１×１０10ｃｍ-2〜１×１０13ｃｍ-2となる。
【００２８】
一方、非多孔質単結晶シリコンにヘリウム，ネオン，アルゴンのような希ガスイオン又は水素イオンを打ち込んで、必要に応じて熱処理することにより、非多孔質単結晶シリコンの少なくとも一部に微小気泡（マイクロバブル）を生成して多孔質化することもできる。この点に関しては、特開平５−２１１１２８号公報に開示がある。
【００２９】
多孔質シリコンの多孔度は低い方が多孔質シリコン上に形成される層の積層欠陥密度も低減できる。低多孔度の多孔質シリコンは例えば、陽極化成時の、HF濃度を高める方法、電流密度を下げる方法、温度を上げる方法から選択される少なくともいずれか１つの方法により比較的容易に実現できる。また、基板全体を多孔質化してもよいし、表面部分のみを多孔質化してもよい。又、後述するように互いに多孔度の異なる少なくとも２つの多孔質層を含むように形成されてもよい。
【００３０】
〔封止工程〕
本発明に用いられる封止工程は、所定の雰囲気中で多孔質シリコン層を熱処理することにより行われる。
【００３１】
前述したプリベーク時の温度としては、６００℃以上1150℃以下の範囲から任意に選択しうる。本実施の形態では、より好ましくは８５０℃〜１０００℃、最適には９００℃〜９５０℃のようにより低温領域でも望ましい結果が得られる。プリベーク時の雰囲気としては、水素１００％の還元性雰囲気や、水素をアルゴン等の不活性ガスで希釈した還元性雰囲気が挙げられるが、超高真空中でプリベークされてもよい。低コストで所望の効果を挙げる場合には水素を含む還元性雰囲気で行うことが望ましい。使用できる圧力範囲は１×１０-10〜７６０ｔｏｒｒである。
【００３２】
プリインジェクションは、特開平９−１００１９７号公報に示されるように成長初期に微量のシリコン原子を多孔質層表面に供給し、結晶欠陥の低減をさらに効果的にするものである。
【００３３】
プリインジェクション時の温度や圧力は、上記プリベークの為に選択しうる温度範囲や圧力範囲と同じである。また供給するシリコン系ソースガスの導入量は、シリコンの堆積速度が２０ｎｍ／分以下，より好ましくは１０ｎｍ／分以下、最適には２ｎｍ／分以下程度になる量とすることが望ましい。またこうすると、その後に成長する単結晶層の結晶欠陥がさらに低減される。
【００３４】
こうして、多孔質シリコン層の表面にある表面孔が封止されることとなる。シリコン原子を多孔質層の表面に付与して多孔質の孔を塞ぐためのシリコン系ソースガスとしては、SiH2Cl2, SiH4, SiHCl3, SiCl4, Si2H6 等が挙げられる。常温、常圧で基体であるシランが供給量の制御性の点からより好ましい。このようないわばＣＶＤ法の代わりに、プリインジェクションを MBE 法で行う場合にはシリコン原子を固体ソースから供給しておこなうことになり、この時は基板温度を８００℃以下と低くして成長速度を0.1 nm/ 分以下にすることもできる。
【００３５】
プリインジェクションによって、多孔質層表面の全ての表面孔が封止される必要はなく、残留表面孔密度が１×１０8ｃｍ-2以下より好ましくは１×１０6ｃｍ-2以下となる程度行われればよい。
【００３６】
また、プリインジェクションの時間が十分に確保されたかどうかは、プリインジェクションまでの工程を行った半導体基板の表面粗さを原子間力顕微鏡（ＡＦＭ）で測定することにより確認することができる。プリインジェクション時間に対して、ＡＦＭで測定した表面粗さ（例えば平均粗さＲａ，平均二乗粗さＲｒｍｓ、最大高低差ＰＶ）を取ると、プリインジェクション前の表面粗さに対し、プリインジェクション時間を伸ばすと、表面粗さが次第に増加していく。しかし、ある時間ｔｃを境に表面粗さは減少に転じる。適正なプレインジェクション時間はｔｃ以上である。より好ましいプリインジェクション時間は、表面粗さがプリインジェクション前のそれと同等にまで減少する時間をより長くすることである。又、後述するように層表面のヘイズ値の時間変化からｔｃを定めることもできる。
【００３７】
具体的な時間は、プリインジェクション時の温度、圧力、シリコン原料ガスの供給速度等に依存する。
【００３８】
プリインジェクションにより、多孔質シリコン層上に実質的に形成される非多孔質単結晶シリコンの膜厚が厚くなると、中間熱処理の効果が発現しにくくなる。
【００３９】
すなわち、熱処理による表面の平滑化は、表面原子の表面拡散によるのみでなく、多孔質シリコン層、および、この上にプリインジェクション工程により、実質的に形成された非多孔質単結晶シリコン薄膜全体にかかる内部応力による歪みの緩和による効果もある。この効果は、非多孔質単結晶シリコン薄膜が厚くなると機械的強度が増加し、熱処理による歪み緩和効果が作用しにくくなるのである。具体的には、５０ｎｍ、より好ましくは３０ｎｍを超えないようにプリインジェクションを終了することが好適である。
【００４０】
プリインジェクション工程により、形成された非多孔質シリコン薄膜の膜厚は走査型電子顕微鏡や透過型電子顕微鏡での断面観察や、エリプソメトリー等の光学的方法による膜厚測定により、求めることができる。
【００４１】
〔中間熱処理工程〕
本発明に用いられる中間熱処理工程（中間ベーク）は、孔の封止工程の後、その封止工程よりも高い温度での熱処理を行うものである。中間ベークを行うことにより、孔の封止された多孔質シリコン層表面の表面ラフネスをより一層改善することができる。また、多孔質、非多孔質単結晶シリコン界面近傍の歪みを緩和し、孔が封止された表面を平滑化する効果がある。この中間ベークによって、その上に形成される非多孔質単結晶層の結晶欠陥密度は増加しない。多孔質上に形成される非多孔質単結晶層の結晶欠陥は積層欠陥が殆どであるが、この積層欠陥は表面から観察した場合、同じ膜厚であれば、同じ大きさに観察される。すなわち、すべての積層欠陥は、多孔質シリコン層と非多孔質単結晶層の界面近傍より発生している。積層欠陥密度は、孔の封止工程で決定しており、該封止工程以降の熱処理では積層欠陥密度はほとんど変化しない。
【００４２】
この中間ベークの後、所望の熱処理温度にて非多孔質単結晶シリコン層、ないしは、非多孔質化合物半導体単結晶層をエピタキシャル成長する。
【００４３】
中間ベーク時の温度は、９００℃〜１１５０℃の範囲から、封止工程時の温度よりも高くなるように選択される。より好ましくは１０００℃〜1150℃である。中間ベーク時の雰囲気は、前述したようなシリコン系ソースガスを実質的に含まない雰囲気であり、例えば超高真空、水素１００％の還元性雰囲気、水素をアルゴン等の不活性ガスで希釈した還元性雰囲気などである。圧力の選択範囲は、上記封止工程時の圧力選択範囲と同じである。
【００４４】
中間ベークは、所定の温度に到達すれば、直ちに平滑化効果を発現する。よって、ＲＴＡのような瞬時加熱であってもよいが、時間は表面平滑性を改善する上では長いほうが良い。ただし熱処理による多孔質シリコンの構造変化を抑制する、例えば熱処理によるシリコンの凝集現象により、孔が分断されないようにするには短い方がよい。
【００４５】
また、表面平滑性の改善は熱処理の初期に顕著であって、以後、指数関数的に改善度合いは低下する。
【００４６】
これらを勘案すれば、熱処理時間は概ね１０分以下、より好ましくは５分以下、さらに好ましくは１分以下であることが好ましい。
【００４７】
この熱処理を行わない場合、多孔質シリコン層の表面近傍層、および、多孔質シリコン層表面の孔が封止された層の、結晶方位のゆらぎが通常の単結晶シリコンに比して、大きくなっていることが、五結晶Ｘ線回折法を用いた測定では観察される。中間ベークを行うと、このゆらぎが減少していることから、中間ベークによる表面凹凸の平滑化効果には、結晶方位のゆらぎの減少が寄与していると考えることができる。
【００４８】
〔成長工程〕
中間熱処理を行った後は、成長速度に特別な制約のないエピタキシャル成長をおこなう。周知のバルクシリコン上の成長と同条件であっても構わない。あるいは、上記したプリインジェクション工程と同様に微量の原料供給工程と同じ成長速度で引き続き成長をつづけてもよいし、ガス種等を変更しても何等本発明の目的の達成を阻害するものではない。また、微量の原料供給工程と同じ条件を選ぶ場合には、プリインジェクション後一旦、原料ガスの供給を中断して中間ベークを行い、改めて所望の原料の供給を再開して成長させる方法であっても構わない。いずれにしても、所望の膜厚まで単結晶層を形成する。
【００４９】
成長温度・圧力・ガス流量等はプリインジェクション工程とは独立に制御可能なので、成長温度を中間ベーク更には封止工程よりも低温にして、多孔質シリコンの構造粗大化、あるいは、多孔質シリコンからのボロン、燐等の不純物のオートドーピング、固相拡散を抑制することもできる。逆に、成長温度を上げ、シリコンソースガスの流量を増やすことで成長速度を高めて、厚い非多孔質単結晶シリコン膜を短時間で形成することもできる。また、成長する単結晶層は、上述したようにシリコン、或いは SiGe, SiC等のIV族系材料、あるいは、GaAs, GaAsAl, Inp, GaN等に代表される化合物半導体であっても構わない。ヘテロエピタキシーにおいては、多孔質シリコンが応力の緩衝材料として作用し、格子不整合による応力を緩和することができる上に、非多孔質単結晶シリコン層の結晶欠陥密度が低減できているので、ヘテロエピタキシャル成長層の欠陥密度も低減される。多孔質層の構造変化・孔の粗大化、孔の分断等が抑制されていれば、更に応力の緩衝効果の劣化が少ない。
【００５０】
ここで、参考までに封止工程を用いずに多孔質シリコン上にエピタキシャル成長を行った例について述べる。
【００５１】
T. Unagamiら ( T. Unagami, and M. Seki, J. Electrochem. Soc., 125 (1978) p. 1340) が報告したおそらく最初の多孔質シリコン上のエピタキシャル成長は、0.004 - 0.15Ω・cmのｐ型(111)Siウエハの表面に多孔質を形成した後、1170℃の水素雰囲気中でSiCl4を原料ガスとして成長速度0.μm/min. でエピタキシャルシリコン層を成長させている。Sirtle Etchingによる欠陥顕在化後の観察で積層欠陥はほとんど観察されないとしている。しかしながら、かかる高温の熱処理では多孔質シリコンの構造の粗大化が著しく、FIPOS構造の作成には不向きであった。このことから、FIPOS登場以後のエピタキシャル層形成の研究報告はいかに多孔質シリコンの構造変化の抑制と低結晶欠陥密度のエピタキシャル層を両立させるかに注力された。
【００５２】
高井ら(H. Takai, and T. Itoh, J. Electronic Materials 12 (1983) p. 973, H. Takai, and T. Itoh, J. Appl. Phys. 60 (1986) p.223) は多孔質シリコンの構造変化を抑制するため750℃において、SiH4を用いたプラズマCVD法で成長速度 102 nm/min 〜 132 nm/min.で単結晶シリコン層を形成した。高井らは、プラズマCVD法で多孔質シリコン上にエピタキシャルシリコン層を形成する場合、多孔質シリコンの孔はエピタキシャルシリコン層の膜厚が増えるにつれて塞がってくると報告している。孔が残留している遷移層(transition layer)はおよそ150 nmと見積もっている。
【００５３】
T. L. Lin ら（T. L. Lin, S. C. Chen, Y. C. Kao, K. L. Wang, S. Iyer, Appl. Phys. Lett. 48 (1986) p. 1793)は、比抵抗0.01-0.02Ω・cmのｐ型Si基板表面を多孔質化したのち、Si-MBEにより750℃程度の低温で非多孔質単結晶シリコン層をエピタキシャル成長している。彼らは、750℃で、非常に微量のSi Fluxを照射して表面の極薄酸化膜を除去した後、初期には成長速度0.02 nm/sec (= 1.2 nm/min. )で50 nmの厚さまで堆積した後、0.2 nm/sec. ( = 12 nm/min )で所望の膜厚まで堆積している。エッチピットをノマルスキー(Nomarski)微分干渉顕微鏡で観察して得られた欠陥密度は1.7x103/cm2であった。
【００５４】
Vescanら(L. Vescan, G. Bomchil, A. Halimaoui, A. Perio, and R. Herino, Material Letters 7 (1988) p. 94)) は、LPVPE( Low Pressure Vapor Phase Epitaxy ) を用いた。0.01Ω・cmのｐ型Si基板上に形成した多孔度 56%の多孔質シリコンを用意し、300℃, 1hのドライ酸化で孔の側壁を薄く酸化した ( Preoxidation )。この酸化処理は多孔質層がその後のエピタキシャル成長、あるいは、酸化処理等の高温熱処理で構造が粗大化(Coarsening)するのを抑えるためである。その後、HF ディッピングにより多孔質表面の酸化膜のみ除去した後、基板を成長容器に設置し、5×10-6 mbarの超高真空中でベークしたのち、SiH2Cl2を導入して、900℃以下の温度で非多孔質単結晶シリコン層をエピタキシャル成長した。透過型電子顕微鏡による断面観察によれば、界面近傍には 105 /cm2 程度の転位網が見いだされている。また、エピタキシャル層を横切る欠陥もいくつか観察されている。
【００５５】
Oulesら(C. Oules, A. Halimaoui, J. L. Regolini, R. Herino, A. Perio, D. Benshahel, and G. Bomchil, Mater. Sci. Eng., B4 (1989) p. 435.、あるいは、C. Oules, A. Halimaoui, J. L. Regolini, A. Perio, and G. Bomchil, J. Electrochem. Soc.139 (1992) p. 3595.) は、Vescanらと同様にPreoxidaitonの後、同様のLPVPE法において、SiH4 を原料ガスとした報告をしている。彼らはH2をキャリアガスとしてSiH4を原料ガスとして830℃、2Torrでエピタキシャル成長を行った。成長速度は、0.5μm/min.であった。0.01Ω・cmのｐ型Si基板上に形成した多孔質シリコン上のエピタキシャルシリコン層における結晶欠陥密度は多孔質層の多孔度に強く依存し、50%以下の多孔度において、平面ＴＥＭで観察した欠陥密度はバルクシリコンウエハ（多孔質を形成していないもの）の上での同条件でのエピタキシャル成長層の結晶欠陥と同程度であること示されているものの、その絶対値については言及されていない。通常の平面ＴＥＭ観察の１サンプルの測定領域は100μm四方程度であるので、欠陥密度の測定下限は概ね104/cm2, かなり詳細な観察をしても103/cm2に届くかどうかであると考えられる。また、残留する欠陥は装置上の問題からくる粒子等によると想定しており、欠陥密度の詳細な評価には清浄環境下でのさらなる実験が必要としている。
【００５６】
以上に示すように FIPOS 法に向けた多孔質シリコン上のエピタキシャル成長では後工程である多孔質酸化プロセスを阻害する多孔質の構造粗大化を抑制するため、プロセス温度を低温化せねばならず、エピタキシャル成長もＬＳＩ用の単結晶シリコンの生産装置としては普及していないMBEやLPVPEといった手法に限定されていた。したがって、生産装置として広く普及している10Torr〜760Torr程度の圧力で成長を行うCVD装置での成長はほとんど検討されていなかった。
【００５７】
このような状況に対して、本発明者らは、封止工程、更には中間熱処理工程を採用することにより非多孔質層の品質を高めた。
【００５８】
（実施形態２）
図２は、本発明の一実施の形態による半導体基板の作製方法を説明する為の図である。理解し易いように多孔質体の孔を筒状に描いているが、現実の孔は周知のとおり、より複雑な形状を呈するものである。
【００５９】
図2の（ａ）に示すように少なくとも一表面側に多孔質シリコン層１１を有する基板１を用意する。２は孔、３は単結晶Ｓｉからなる孔壁を示している。
【００６０】
次に、図2の（ｂ）に示すように後述するプリ酸化処理を行い孔壁面に保護膜４を形成する。この時多孔質シリコン層１１の表面にも膜５が形成される。
【００６１】
そして、図２の（ｃ）に示すように、必要に応じて後述するＨＦディップ（フッ化水素酸処理）を行い少なくとも多孔質シリコン層表面の保護膜５を除去する。ここでは孔内へのＨＦの浸入より孔壁面の保護膜４の上部も同時に除去された様子を示している。
【００６２】
続いて、図２の（ｄ）に示すように上述したプリベーク処理を行い表面孔のいくつかを封止し、さらに前述したプリインジェクション処理を行いプリベーク処理で封止されずに残っている表面孔を封止する。孔上部の形状も図では模式的に描いているが、現実はより複雑な形状を呈することもある。
【００６３】
図2の（ｅ）に示すように、前述した中間熱処理を行い多孔質シリコン層１１の表面の平滑性を高める。
【００６４】
更に図２の（ｆ）に示すように、前述したエピタキシャル成長を行い非多孔質単結晶層６を形成する。本実施の形態によれば、表面が平滑な非多孔質単結晶層６が得られる。
【００６５】
以下に、本実施の形態で付加されたプリ酸化とＨＦディップという付加工程について述べる。
【００６６】
〔プリ酸化〕
封止工程前に、多孔質シリコン層の孔壁面に保護膜を形成する為の酸化処理（プリ酸化）を行うことも好ましいものである。
【００６７】
多孔質シリコンの隣接する孔の間の壁の厚みは１nm〜９０nmと非常に薄いため、エピタキシャル成長時、エピタキシャル成長層の熱酸化時等の熱処理によっては多孔質層中の隣接する孔が凝集・粗大化し、さらには分断してしまうことがある。例えば FIPOSにおいては孔壁厚みの増加と孔の分断のために多孔質層の酸化の進行が妨げられ、多孔質層を完全に酸化することが困難になってしまう。そこで、多孔質層形成後に熱酸化等の方法により、あらかじめ孔壁に薄い保護膜を形成して、孔の凝集・粗大化を抑制する。保護膜の形成に際しては、特に酸化による場合は孔壁内部に単結晶シリコンの領域を残すことが必須である。保護膜の膜厚は１nm以上あれば十分である。貼り合わせ後の熱処理などの後工程の低温化が十分になされ、多孔質の構造変化が抑制されれば、この工程は省略することも可能である。
【００６８】
〔ＨＦディップ〕
上記プリ酸化を行った場合には、多孔質シリコン層の表面にも酸化シリコン膜などの保護膜が形成されているので、必要に応じて、これを除去するとよい。例えば低濃度のHF水溶液に浸けて多孔質層の表面の保護膜を除去することが望ましい。佐藤ら( N. Sato, K. Sakaguchi, K. Yamagata, Y. Fujiyama, and T. Yonehara, Proc. of the Seventh Int. Symp. on Silicon Mater. Sci. and Tech., Semiconductor Silicon, (Pennington, The Electrochem. Soc. Inc., 1994), p. 443) によって、ＨＦディップの時間を長くすることにより、積層欠陥を103/cm2程度まで低減できることが報告されている。本発明者らの更なる実験によれば、長時間ＨＦディップをした場合、貼り合わせ後のアニール温度によっては多孔質層の構造粗大化が進行することがあり、ＨＦディップ時間は適当な範囲に制御すると良いことがわかった。ＨＦディップの後、水洗・乾燥を行い、多孔質の孔中の残留ＨＦ濃度を低下させる。
【００６９】
（実施形態３）
以下に述べる実施形態は、封止工程、中間熱処理工程及び成長工程を更に改良したものである。
【００７０】
図２の（ａ）に示すように多孔質シリコン層１１を形成する。必要に応じて、図２の（ｂ）に示すように保護膜４，５を形成する。
【００７１】
必要に応じて図２の（ｃ）に示すようにＨＦディップを行い保護膜４，５の一部を除去する。
【００７２】
熱処理によるシリコンのエッチング量が２ｎｍ以下、より好ましくは１ｎｍ以下となるような条件下において、図２の（ｄ），（ｅ），（ｆ）に示したように封止、中間熱処理、成長の各工程を連続的に行う。
【００７３】
こうして、高品質の非多孔質単結晶層が得られる。
【００７４】
一般に積層欠陥は酸化膜の絶縁耐圧の劣化を引き落とすことが指摘されている。これは積層欠陥を囲む転位部分に金属不純物が析出した場合にp-n接合のリーク電流を高め、少数キャリアライフタイムを劣化させるためいう考えが現在は支配的である。その他の上記した多孔質上のエピタキシャル成長に関する報告にあっても、より検出限界の低い欠陥顕在化エッチングののち、光学顕微鏡観察するという方法では、結晶欠陥が103/cm2を下回るという報告はなかった。103 /cm2〜104/cm2の積層欠陥が1μm2のゲート領域に含まれる確率はおよそ0.0001-0.00001と低いものの、バルクシリコンウエハに比べれば、依然欠陥密度は高く、その影響は一般的には集積回路の収率として表面化することが予測される。上記方法により得られるＳＯＩウエハを実用に供するあたってかかる積層欠陥密度を少なくとも1000/cm2以下に低減することは重要な課題であった。
【００７５】
また、成長方法としては、生産装置が普及し、エピタキシャルシリコン層の膜厚均一性が少なくとも±４％以内、より良い装置にあっては±２％以内を実現できるＣＶＤ法によるエピタキシャル成長は実用にあたって好適である。
【００７６】
上述した佐藤ら（N. Sato et. al. Jpn. J. Appl. Phys. 35 (1996) 973）に開示された方法では、熱処理温度を1100℃を越える高温にすることで積層欠陥密度を102/cm2台に低減していた。しかしながら、かかる高温熱処理を行った場合、プリ酸化処理を予め行ったとしても、高温熱処理による多孔質シリコンの孔の凝集・粗大化、分断現象が生じる。
【００７７】
これとは別に、成長炉への導入直前のＨＦディップを長時間化することが、結晶欠陥密度の低減に寄与することも示されているが、ＨＦディップにおいては、ＨＦ液が局所的に多孔質シリコン内部に深く浸入して、プリ酸化で形成した孔側壁の極薄酸化膜を除去してしまうことがあった。結果として、多孔質シリコンの局所的な構造粗大化を招く。表面の自然酸化膜を除去するのに必要最低限の時間ないしは濃度を越えて、過度のHFディップを行うことは望ましくなかった。
【００７８】
すなわち、過度のＨＦディップや、高温のプリベーク処理を用いないで、多孔質シリコン層の構造粗大化、孔の分断を生じずに多孔質シリコン上の非多孔質単結晶シリコン層の結晶欠陥密度を低減する方法が望まれる。
【００７９】
本実施形態３は、このような課題を解決するものである。
【００８０】
図３は本発明に用いることができる処理装置を模式的に示している。
【００８１】
２１は反応室、２２はロードロック室、３２は、搬送室である。２３は反応室２１と搬送室３２とを仕切るゲートバルブ、２４は搬送室３２とロッドロック室２２を仕切るゲートバルブである。２５は基板Ｗを加熱する為のランプのような加熱器、２６は基板Ｗを載置するサセプタ、２７，２８，３４は反応室２１とロッドロック室２２搬送室３２内をそれぞれ排気する為の排気系、２９は反応室２１内に処理ガスを導入する為のガス供給系、３０，３４は搬送室３２やロッドロック室２２内をパージしたり、昇圧する為のガスを導入する為のガス供給系である。３１は基板Ｗを反応室２１に対して搬入及び搬出する為の搬送アームである。３５をウエハカセットである。
【００８２】
更に変形例として、ロッドロック室２２を、搬送アームを収容する搬送室３２とをゲートバルブ２４で仕切らずに一体化したものであってもよい。
【００８３】
本実施の形態においては、図３に示したような装置を用いて１つの反応装置内で、封止処理、中間熱処理、エピタキシャル成長処理が行われる、そして、封止処理工程は、昇温過程、自然酸化膜の除去過程、孔の閉塞過程を含んでいる。さらに本実施の形態においては、昇温、自然酸化膜の除去の２過程におけるシリコンのエッチング量（エッチングにより減少する厚さ）を少なくとも２ｎｍ以下、より好ましくは１ｎｍ以下にする。
【００８４】
〔昇温過程〕
多孔質シリコン層を表面に形成した基体を処理装置の反応室２１の反応容器に設置したのち、基体Ｗを加熱して昇温させる。反応容器が石英材等の光透過性材料で構成されている場合には、反応容器外からの赤外ランプ照射で加熱する。その他、高周波による誘導加熱、抵抗加熱等がある。反応容器は石英の他、ステンレス鋼などによって作製できる。
【００８５】
反応容器への基体Ｗの搬入をロードロック室２２を介さずに行う大気開放型の反応容器の場合には、基体搬入後、容器内を十分にパージし、容器内に混入した酸素分、水分を除去してから、昇温する。昇温速度は速ければ速いほど残留酸素分、水分によるエッチングが抑制されるため速いほどよい。好ましくは１℃／ｓｅｃ以上、さらに好ましくは５℃／ｓｅｃ以上である。
【００８６】
〔自然酸化膜の除去〕
水素を含む還元性雰囲気中、ないしは、超高真空中での熱処理により、多孔質層表面に付着した自然酸化膜を除去する。処理温度は６００℃以上である。また、圧力は特に限定されるものではないが、好ましくは大気圧以下である。
【００８７】
自然酸化膜は、
SiO2 + Si -> 2SiO↑
という反応により気相中に脱離するため、自然酸化膜厚が厚いと多孔質シリコンの表面、表面近傍のシリコンがエッチングされることになる。ここでいう自然酸化膜とは、ＨＦディップ工程以後等に、意図せずに形成される酸化シリコン膜のことである。かかる酸化シリコン膜は、ＨＦディップ後の水洗中、水洗・乾燥後、エピタキシャル成長装置へ設置するまでの大気中、エピタキシャル成長装置への設置中、および、昇温工程中に形成される。特に昇温工程中に残留水分・酸素分が残留していると、温度の上昇とあいまって、シリコンを酸化して酸化シリコン膜を形成してしまう。結果、形成された酸化シリコンは近接するシリコンと反応して、シリコンをエッチングすることになってしまう。
【００８８】
また、昇温中に形成される酸化シリコン膜が厚ければ厚いほど、形成された酸化シリコン膜を完全に除去するのに必要な熱処理時間が長くなる。かかる熱処理時間が長くなると、後に述べるように多孔質シリコン表面の構造変化が進行してしまうので、好ましくない。
【００８９】
以上を考慮して、上に挙げた昇温、自然酸化膜の除去は、これら２過程におけるシリコンのエッチング量が少なくとも２ｎｍ以下、より好ましくは１ｎｍ以下となるような条件下で行われるとよい。シリコンエッチング量が少ないということは、装置内でのシリコンの酸化の程度が小さいということに他ならない。
【００９０】
以下その理由について実験結果をもとに説明する。
【００９１】
本発明者は、エピタキシャル成長装置に多孔質シリコンを形成した基板を設置してから、シリコン原料ガスを反応容器内に導入して非多孔質単結晶シリコン形成を開始するまでの間に基板表面からエッチングされるシリコン量が、非多孔質単結晶シリコン層への積層欠陥導入に、重要な役割を果たしていることを、知見するに至った。
【００９２】
図４に２つの装置系における非多孔質単結晶シリコン表面のエッチングによる厚み減少量の時間依存性を示す。系Ａは、図３のようなロードロック室を付設した反応室を有する装置を用い、この装置中でＳＯＩシリコンウエハに１１００℃で６００ｔｏｒｒの水素雰囲気中で熱処理処理を行った場合である。系Ｂはロードロック室を持たない大気開放型の反応室を有するバレル型の装置を用い、この装置中でＳＯＩシリコンウエハに７６０ｔｏｒｒの水素雰囲気中で熱処理処理を１０５０℃で行なった場合である。エッチング量は、絶縁層上の半導体層即ちＳＯＩ層の膜厚減少量を測定して求めた。温度や圧力が少し異なるのは、それぞれの装置における最適条件が異なるためである。
【００９３】
系Ｂでは、Ｙ切片（時間０）でのエッチング量が７ｎｍもある。これは基板を１０５０℃まで昇温したのち、直ちに温度を下げた場合のエッチング量を意味する。昇温するだけで、７ｎｍ近くもシリコン厚が減少する。一方、系Ａでは時間０でのエッチング量は、殆ど見られない。この差異は反応容器内の酸素分・水分による昇温工程でのシリコンの酸化と形成された酸化シリコンのエッチングによって説明される。反応容器内の酸素分・水分は、供給されるガスの純度、供給配管内の吸着水分、微小リーク、反応容器自身の気密性、及び、反応容器への基板搬入時の混入によって決まる。基板搬入時の酸素分、水分の混入はロードロック室を介して、基板を反応容器に導入するか、直接反応容器を大気開放して基板を搬入するかに大きく依存する。但し、反応容器を大気開放しても、その後昇温せずに十分に時間をかけて容器内のガスを置換すれば、残留酸素・水分濃度は減少するが、効率が悪くて量産には向かない。また、エッチング量は、設定温度まで昇温するのに要する時間の影響も受けるので、熱容量の小さい基板保持具を用いて昇温速度を高めることが望ましい。かかるシリコンのエッチング量の抑制は、熱処理時の昇温過程、自然酸化膜除去過程中の反応容器内の残留酸素分、水分量を抑制することによっても実現できる。前記反応容器内の残留酸素分、水分量の抑制には、供給ガス系に含有する酸素分、水分の抑制、および、反応容器への基体の搬入・搬出をロードロック室を通して行うことにより、反応容器内面が大気と直接接触することを防止することが、有効である。
【００９４】
望ましくは、シリコンのエピタキシャル成長方法として広く採用されているＣＶＤ法を採用する場合には、キャリアガスである水素の精製装置を装置近くに設置する。また、配管系、容器の気密性をより一層高くする。また、上述した自然酸化膜の除去過程ではＨＦガスを用いることも好ましいものである。シリコンのエッチング量が上で述べた範囲に抑制されるならば、HFガスによる処理を採用したり、援用してもよい。そして、プリベーク時間もエッチング量が２ｎｍを越えないように短くしたほうがよい。
【００９５】
これら系Ａ，Ｂで多孔質シリコン上に形成した非多孔質単結晶シリコン中に導入された積層欠陥密度のエピタキシャル成長前のプリベーク時の温度に対する依存性を比較したデータを、図５に示す。
【００９６】
系Ｂ-1、B-2は佐藤ら（N. Sato et. al. Jpn. J. Appl. Phys. 35 (1996) 973）に報告されている上述した系Ｂと同じ処理装置を用いた場合のデータである。積層欠陥は、エピタキシャル成長前のプリベーク温度を上げるのに伴い、減少している。また、系B-2は成長初期のシリコンソースガスの供給量を少なくして、成長速度を著しく抑制したものである。系Ｂ-2では、系B-1に比して、温度に依らず積層欠陥密度が約１／３に減少している。しかし、いずれも前述したように欠陥密度は熱処理温度を高温にすることで低減されているから、多孔質の構造粗大化、孔の分断を伴なってしまう。
【００９７】
一方、系Aでは結晶欠陥密度は、１０００℃を越える高温領域では104/cm2台で、欠陥密度は熱処理温度を上げても系Bほど顕著には減少しない。しかし、温度を下げていくと950℃付近に欠陥密度の極小値が現れる。欠陥密度は、950℃で102/cm2程度まで減少している。すなわち、シリコンエッチング量の少ない系Aでは、低温で、多孔質の構造変化・粗大化を伴わずに、欠陥密度を低減できる。低温領域で結晶結晶欠陥が最小値をとることは、本発明者らによって初めて得られた知見である。
【００９８】
これは、次のように説明される。シリコンエッチング量の多い系B―１、Ｂ−２では、昇温過程で、残留酸素・水分によりシリコン表面に酸化シリコンが一旦形成される。低温領域では、形成された酸化シリコンを除去しきれないために、欠陥密度が高い。熱処理温度を高くしたり、時間を十分に長くすると、形成された酸化シリコンが除去される結果、結晶欠陥密度が減少し始める。
【００９９】
プリベーク処理を継続すると、多孔質シリコンの表面では微小な荒れを平滑化し表面エネルギーを下げるべく表面原子のマイグレーションが生じ、表面孔の大半が封止されて消失する。
【０１００】
系Aにおいて、多孔質シリコン層を形成した基板をプリベーク処理だけ施した後、反応容器より取り出して、高分解能走査型電子顕微鏡（HR-SEM）で観察した。
【０１０１】
評価サンプルとなる多孔質シリコンは、HF-C2H5OH-H2O混合溶液中で陽極化成して作製し、その後、400℃、酸素雰囲気中で1時間熱処理したものである。それを、１．２５ｗｔ％のHF水溶液に25秒ほど漬け、水洗して、乾燥した後、系Ａと同じ処理装置に設置した。
【０１０２】
図６（ａ）は装置に設置する直前の多孔質シリコン表面のＳＥＭ像を模式的に示している。直径10ｎｍ程度の孔が1011/cm2の密度で形成されている。
【０１０３】
950℃、600Torrで、2秒の熱処理を施したのみの多孔質シリコン表面のSEM像を図６の（ｂ）に示す。孔密度は多少減少しているが、依然1010/cm2台である。
【０１０４】
一方、1100℃で2秒処理した多孔質表面を観察すると、孔密度は著しく減少し、およそ106/cm2に減少していた。残留した孔は、図６の（ｃ）に示すように孔径が大きくなっていた。
【０１０５】
孔径の増大は、残留酸素・水分による酸化、エッチングや、表面拡散による拡大、隣接する孔の合体などで生じる。なお、図６（ａ），（ｂ），（ｃ）それぞれに対応する実際のＳＥＭ像を図１１（ａ），（ｂ），（ｃ）に示す。
【０１０６】
次に、多孔質シリコン上に成長する非多孔質単結晶層の積層欠陥への影響を調べてみた。
【０１０７】
（積層欠陥密度の評価）
図３に示したロードロック室が付設されたＣＶＤエピタキシャル成長装置において、カーボン基材をＣＶＤ−ＳｉＣ膜でコートしたサセプタを反応容器内で予め７５０℃に昇温しておき、多孔質シリコンを形成したシリコンウエハをロードロック室を介して移送し反応容器内に設置した。その後、６００Ｔｏｒｒ、水素４３ｌ／ｍｉｎ、の条件下で、９００℃まで１００℃／分で昇温し、９００℃で２秒保持するプリベークを行った。
【０１０８】
プリベークを行った試料を１００℃／分で７５０℃まで降温し、ロードロック室を介し、ウエハを取り出した場合、多孔質層の表面孔は、熱処理前には平均直径がおよそ１０ｎｍの孔が1011/cm2であったが、孔密度は1010/cm2に減少した。孔径は１０ｎｍのままであった。
【０１０９】
上記プリベークを行った後、反応容器内で続けて、 SiH4を濃度28ppmとして一定時間添加した後、ＳｉＨ4の流量を増やして、所望の膜厚の非多孔質単結晶シリコン層をエピタキシャル成長した。この非多孔質単結晶シリコン層の、積層欠陥密度は102/cm2であった。
【０１１０】
比較例として、プリベーク時の温度を１１００℃とした場合には、多孔質の表面孔は、熱処理前には平均直径がおよそ１０ｎｍの孔が1011/cm2であったが、孔密度は106/cm2に減少すると共に、孔径は20〜40ｎｍに拡大していた。この条件でさらに熱処理に引き続いて、シリコンソースガスを水素ガスに添加して単結晶シリコン層をエピタキシャル成長したところ、積層欠陥密度は104/cm2であった。
【０１１１】
なお、積層欠陥の観察は、欠陥顕在化エッチングして顕微鏡で観察した。具体的には、エッチング液として、Ｓｅｃｃｏエッチング法におけるＫ2Ｃｒ2Ｏ7（０．１５Ｍ）と４９％−ＨＦ（２：１）の混合水溶液を、エッチング速度を下げるために、純水で希釈したものを用い、ウエハ表面の非多孔質単結晶シリコン層に導入された結晶欠陥を顕在化させた後、ノマルスキー微分干渉顕微鏡で観察し積層欠陥密度を求めた。
【０１１２】
多孔質シリコンには、プリベーク処理の結果、面内で引っ張り応力が増大し格子定数が単結晶シリコンのそれより大きくなる。多孔質シリコンの残留孔の周縁部には、この引っ張り応力が集中し、格子定数はさらに大きくなり、格子不整合による結晶欠陥が導入されやすくなる。多孔質シリコン表面の孔の平均孔間距離は、孔密度が1011/cm2のとき、およそ30nmである。この距離の場合には孔のサイズ10ｎｍ〜20ｎｍに対して、十分に大きくはないため、複数の孔が相互に影響しあい、孔の周縁の応力集中は緩和される。一方、孔密度が1010/cm2では、平均孔間距離は、100ｎｍ、さらに109/cm2では、平均孔間距離は300nmとなる。孔径に対して十分な距離になると、孔同士の相互作用による孔周縁の応力集中の緩和効果は殆どなくなる結果、結晶欠陥が残留孔の部分で導入されやすくなると考えられる。このように、孔密度と孔径が多孔質シリコン上の非多孔質単結晶シリコン層中の積層欠陥密度に影響を及ぼすことが明らかになった。
【０１１３】
この事実に鑑みると、より望ましくは、表面孔密度を必要以上に低下させないようにするとよいことがわかった。そのためには低温でプリベークしたほうがよいのである。
【０１１４】
また、圧力は多孔質シリコン表面でのシリコン原子の表面拡散・孔構造の変質に影響を及ぼし、結晶欠陥密度に影響を及ぼす。圧力が低ければ低いほど欠陥密度の低減領域（欠陥密度の極小値）の発現は低温領域で現れる。代表的な２つのデータを図７に示す。
【０１１５】
更に、孔密度が減少し、さらに表面の孔がシリコン原子の表面拡散によって著しく変形・拡大する前に、シリコンソースの添加、即ちプリインジェクション或いはエピタキシャル成長を開始すると、結晶欠陥密度が102/cm2にまで減少することも新たに発見した事実である。
【０１１６】
プリベークを継続すると、表面孔の大半が封止されて消失する。しかし、そもそも多孔質シリコンはその多孔度に応じて単位面積当たりのSi原子が欠乏しているため、孔を全て閉塞することは比較的困難であり、残留する孔が生じ易い。また、多孔質シリコン層と非多孔質単結晶シリコン基板の間に作用する応力により、多孔質シリコンの表面の結晶格子は歪んでいるが、孔密度が減少した場合、この歪みが残留孔の周縁部に集中するため、残留孔部分に結晶欠陥が導入されやすくなると考えられる。そこで、プリベークにおいては表面孔密度があまり低くならないうちに、プリインジェクション工程のようなシリコンソースの添加工程に移ることが好ましいものである。
【０１１７】
例えば、多孔質シリコン層表面の表面孔密度又は多孔質シリコン層表面のヘイズ値が以下の関係を満足するようなタイミングでプリインジェクション工程に移るとよい。このプリベーク時間は従来のプリベークに比べてかなり短いものである。
【０１１８】
【外１】
【外２】
【０１２０】
プリインジェクション時のSiH4添加処理時間をいくつか変えて、単結晶シリコン層を形成し、それらの積層欠陥密度を測定した。サンプルの作製条件は、前記積層欠陥密度の評価におけるサンプルと同じである。
【０１２１】
図８より、SiH4微量添加処理を行うことにより、結晶欠陥密度が低減されることが明らかである。とりわけ、１００秒以上プリインジェクションを行うとよい。
【０１２２】
プリインジェクションの時間は、電子顕微鏡による観察、ヘイズ値の測定に結果に基づいて設定するとよい。ヘイズ値の測定は、レーザー光等の平行光を基板表面に入射した際の散乱光強度を測定することによって得られる。市販のレーザー光を用いた異物検査装置を用いれば、簡便に測定可能である。レーザー光の波長は、例えばArレーザーの４８８ｎｍなど、短波長が好適に用いられる。短波長ほど、多孔質層への光の侵入長が短いため、エピタキシャル成長層の結晶性に直接影響を及ぼす多孔質層の表面近傍の構造変化を鋭敏に検知できる。また、入射角は大きい方が、すなわち、基板表面に対して浅い角度で入射する方が多孔質層内への侵入長を短くし、表面近傍の構造変化に対して敏感な測定が可能となる。
【０１２３】
SiH4添加処理時間をいくつか変えてプリインジェクションを行なった後、基板をエピタキシャル成長装置より取出し、ヘイズ値を測定した結果を図９に示す。
【０１２４】
プリインジェクションでは、時間の経過とともにヘイズ値が一旦上昇したのち減少傾向を示す。本実施の形態においては、プリインジェクションはヘイズ値が極大値をすぎるまでシリコン系ガスの供給をつづけることが効果的である。図９の場合は、好ましくは１２０秒以上行うべきであろう。
【０１２５】
上限は、必要とする処理のスループットに応じて適切に定めればよい。
【０１２６】
以上をまとめると、本実施の形態では、処理装置に多孔質シリコンを有する基板を導入してから、シリコンのエッチング量が２ｎｍ、より好ましくは１ｎｍ以下の範囲で昇温工程、自然酸化膜除去工程を実施することで結晶欠陥密度を従来の104 /cm2台からより低い値に減らせる。本実施形態により達成しうる結晶欠陥密度は1x103/cm2以下、さらには1x102 /cm2である。
【０１２７】
勿論、中間ベークによって非多孔質単結晶層表面の平滑性が向上していることは云うまでもない。
【０１２８】
本実施の形態では、シリコンのエッチング量の少ない装置に多孔質シリコン層を有する基体を設置して、エピ前のプリベーク時間を制御した。これにより、従来法のように高温のプリベークを行うことなく、結晶欠陥密度を低減できるので、多孔質層の孔の構造粗大化と孔の分断は殆ど生じない。その結果、エッチング残渣の発生は皆無となる。
【０１２９】
本実施の形態は言い換えると多孔質表面にエピタキシャル成長装置内での昇温工程等で形成されてしまう自然酸化膜の量を抑制することで、孔径の拡大を抑制すると共に、自然酸化膜除去のための熱処理時間・温度を短時間、低温化し、多孔質表面原子の拡散により、表面孔が多く封止される前に、プリインジェクション又は非多孔質単結晶シリコン膜の形成を開始して孔を封止した後、中間熱処理を行うことで、多孔質、非多孔質単結晶シリコン膜界面近傍の残留歪みを除去し、結晶欠陥密度1000/cm2未満、かつ、表面平滑性の良好な、多孔質シリコン上のエピタキシャルシリコン層を得るものである。
【０１３０】
（実施形態４）
本実施の形態は上記実施の形態1ないし３と同様にして多孔質シリコン層上に非多孔質単結晶層を有する基板を形成した後、別の基板に貼り合せ、別の基板上に非多孔質単結晶層を残して多孔質シリコン層を除去して複合基板を作製するものである。
【０１３１】
図１０の（ａ）に示すように少なくとも表面側に多孔質シリコン層１１を有する基板１０を用意する。
【０１３２】
図１０の（ｂ）に示すように、上述した封止処理を行った後、中間熱処理を行う。
【０１３３】
図１０の（ｃ）に示すように、エピタキシャル成長を行い非多孔質単結晶層１２を成長させる。
【０１３４】
図１０の（ｄ）に示すように、必要に応じて間に絶縁層１４を介して別の基板１３に、単結晶層１２を貼り合わせ、多層構造体を得る。
【０１３５】
図１０の（ｅ）に示すように、多層構造体から不要な部分を除去する。即ち多孔質シリコン層１１と非多孔質部分１５を多層構造体から除去して、ＳＯＩ基板を得る。
【０１３６】
本実施形態では、多孔質層の構造変化・粗大化、孔の分断が抑制されているので、多孔質シリコン層１１を除去する場合に用いられる選択エッチングにおいて選択性の劣化が少ない。又、本実施の形態によるSOI層はエピタキシャル成長法により作製されているので、CZ法で作製されるシリコンウエハでキラー欠陥とされるCOPを含まない。
【０１３７】
本実施の形態における貼り合わせでは、多孔質シリコン上に形成した非多孔質単結晶層を貼り合わせる別の基板は特に限定されない。シリコンウエハ、熱酸化シリコン膜を形成したシリコンウエハ、石英ウエハなどの透明基板、サファイアウエハなど、前記非多孔質単結晶層表面、ないしは、その上に形成した膜の表面と密着できる平滑性を有していればよい。
【０１３８】
また、非多孔質単結晶層１２はそのまま第２の基体の表面と直接貼り合わせてもよいし、図１０のように間に絶縁膜を介して貼り合せてもよい。この場合は貼り合わせる前に非多孔質単結晶層表面或いは第2の基体表面の少なくともいずれか一方に膜を形成するとよい。形成する膜は、酸化シリコン、窒化シリコン等であるが、絶縁膜以外に、SiGe,SiC,III-V化合物、II-VI化合物などの単結晶膜を形成したものであってもよいし、これらの材料の膜を複数積層したものであってもよい。
【０１３９】
貼り合わせ前には貼り合わせ面を清浄に洗浄することが好適である。洗浄は通常の半導体プロセスで用いられる洗浄工程を採用してもよい。また、貼り合わせ前に窒素プラズマ等を照射するプラズマ処理を行って接着強度を高めることもできる。
【０１４０】
貼り合わせ後には、熱処理を行って貼り合わせ強度を高めることが望ましい。
【０１４１】
貼り合わせ強度が、後の工程に耐えるに十分な強度にになれば、後工程に進む。研削等の機械的方法、エッチング等の化学的方法などにより、多孔質層が形成された基板の裏面側の部分１５を除去して多孔質層１１を表出する。あるいは、多孔質化されずに残っている基板１０の裏面側の非多孔質部分１５を多孔質層の内部及び／又はその層の界面を境に剥離することによって除去し、多孔質層を表出してもよい。この剥離はくさび等を端面から挿入することにより、機械的に剥離させてもよいし、超音波や、熱応力等を利用してもよい。また、多層構造体の側面に水やエッチング液やガス（窒素ガスなど）等の流体を吹き付けて、多孔質層を破断して剥離することも好ましいものである。また、予め多孔質層中に機械的強度の弱い高多孔度層を形成しておくことにより、分離しやすくしておくとよい。
【０１４２】
表出した多孔質層や残留した多孔質層は、必要に応じて選択エッチングにより除去する。選択エッチング液はHF、H2O2、H2Oの混合液が好適に用いられる。反応中に生成される気泡を除去するために、混合液中にエチルアルコール、イソプロピルアルコールや界面活性剤を添加してもよい。
【０１４３】
多孔質シリコン除去後の表面多孔質シリコンの孔と側壁の周期を反映した凹凸が存在する。なぜなら、この表面は非多孔質単結晶シリコンと多孔質シリコンの界面に相当するが、そもそもどちらも単結晶シリコンであり、孔があるかどうかだけの差であるためである。この表面凹凸は研磨等によっても除去できるが、水素雰囲気中で熱処理を行うと、非多孔質単結晶シリコンの膜厚を殆ど減じることなく凹凸を除去し、表面を平滑化できる。
【０１４４】
一方、多孔質シリコン上のエピタキシャル層の結晶性は一般にp+ Si (~0.01Ω・cm boron doped)を多孔質化した方が、p- Siを化成した場合と比べはるかに良好であるが、高濃度Boronがエピタキシャル成長時にオートドーピング、あるいは、固相拡散してエピタキシャルシリコン層に拡散してしまう場合がある。エピタキシャルシリコン層に拡散したボロンは多孔質シリコン除去後にも残留してしまい、SOIにおける活性層の不純物濃度の制御に支障を来す場合がある。これを解決するために佐藤ら (N. Sato, and T. Yonehara, Appl. Phys. Lett. 65 (1994) p. 1924)でＳＯＩ構造が完成した基板を水素中でアニールすることで、ボロンの拡散速度の低いＳＯＩ層表面の自然酸化膜を除去し、ＳＯＩ層中のボロンを外部に拡散すすることで、低濃度化を実現している。しかしながら、エピタキシャルシリコン層への過度のボロン拡散は、埋め込み酸化膜中へのボロン取り込みを招き、水素アニールの長時間化を招き、プロセスコストの増大、あるいは、埋め込み酸化膜中のボロン濃度の制御性の悪化などのいくつかの課題を生じることがあった。この課題の解決には、エピタキシャルシリコン層の形成条件を低温化するなどしてボロンの拡散を抑制することが有効である。本発明によれば、エピタキシャルシリコン層の形成条件は、孔の閉塞とは独立に条件を設定できる。よって、エピタキシャル層の形成は広い範囲から適切な条件設定が可能である。
【０１４５】
本実施の形態では、低プリベークを採用することができるために多孔質−非多孔質単結晶シリコン界面近傍に残留することのある歪みを緩和して平滑な表面性を実現できる。よって、貼り合わせに用いた場合には、貼り合わせ界面の平坦性を向上させることができる。
【０１４６】
（実施形態５）
上述した実施形態1ないし３により得られた多孔質シリコン層上に非多孔質単結晶層を形成した基板を用意する。FIPOS法により、即ち、エピタキシャル成長した単結晶層を部分的に除去した後、酸化処理により多孔質シリコン層を選択的に酸化する方法により、SOI構造を形成する。
【０１４７】
本実施の形態では、多孔質層の構造変化・粗大化、孔の分断が抑制されているので、選択酸化においても選択性の劣化が少ない。
【０１４８】
（実施形態６）
上述した実施形態1ないし３により得られた多孔質シリコン層上に非多孔質単結晶層を形成した基板を用意する。
【０１４９】
単結晶層に所望のドーパントを拡散させて、MOSトランジスタや、バイポーラトランジスタ等を作製する。
【０１５０】
多孔質シリコンにはゲッタリング作用があるため、SOI構造を形成せずとも、非多孔質単結晶層を利用してMOSトランジスタ、バイポーラトランジスタ等の活性層を直接形成すれば、工程中の金属汚染等の不純物汚染耐性が高くなる。
【０１５１】
【実施例】
（実施例１）
〔950℃, 600Torr Prebake(2s, 120s), Preinjection, Interbake1100℃(10s) Epi-2um〕
１）ｐ型不純物としてボロンを添加し、比抵抗0.015Ω・ｃｍ±0.005Ω・cmにした６インチの（１００）p+ＣＺシリコンウエハを用意した。
【０１５２】
２）ＨＦ４９ｗｔ％のフッ化水素酸とエチルアルコールを２：１の比で混合した溶液中で前記シリコンウエハを陽極に、６インチ径の白金板を陰極としてシリコンウエハと向かい合うように設置した。前記シリコンウエハの裏面側は同じ溶液を介して、別のｐ＋Siウエハの表面側と対向させ、もっとも端のウエハは6インチ径の白金板を対向させた。ウエハとウエハの間の溶液はウエハで隔てられ、導通しないように配置した。前記シリコンウエハの陽極と白金の陰極との間に電流密度10mA/cm2で１２分間電流を流して前記シリコンウエハを陽極化成し、ウエハの表面に１２μｍ厚の多孔質シリコンを形成した。
【０１５３】
３）つづいて、多孔質シリコン層を形成したウエハに４００℃の酸素雰囲気中で１時間酸化処理を施した。この酸化処理は概ね５ｎｍ以下の酸化膜しか形成しないため、酸化シリコン膜は多孔質シリコン層の表面と孔の側壁にしか形成されておらず、側壁内部には単結晶シリコンの領域が残されている。
【０１５４】
４）ＨＦを1.25wt%に希釈したＨＦ水溶液に前記ウエハを３０秒程度曝し、続いて10分間純水に漬けて、オーバーフローリンスして、多孔質層の表面に形成された極薄酸化シリコン膜を除去した。
【０１５５】
以下に述べる５）〜７）の工程はリファレンス用の工程である。
【０１５６】
５） ロードロック室と、ウエハ移載用ロボットのセットされた移載チャンバーと、プロセスチャンバーと、が接続されたエピタキシャルＣＶＤ成長装置のロードロック室に予め用意しておいたＳＯＩ基板をＨＦディップし、水洗して乾燥させたのち、ＳＯＩ層の膜厚を光干渉式膜厚計により測定し、ウエハキャリアに入れて設置した。ロードロック室は、大気圧からドライポンプで1Torr以下に減圧したのち、N2を流して、80Torrにした。移載チャンバーは予めN2を流して80Torrに保持されている。プロセスチャンバーには、ウエハを保持するためにカーボンにCVD‐SiCを被覆したサセプタが設置されている。サセプタは、IRランプによって予め摂氏750℃程度に昇温してある。プロセスチャンバー内には加熱したパラジウム合金を用いた水素精製機により、精製された水素ガスが精製機からおよそ10ｍの内面研磨したステンレス配管によりプロセスチャンバーに供給されている。
【０１５７】
ウエハはロードロック室から移載チャンバーを経由してプロセスチャンバーへ移載ロボットにより搬送され、サセプタ上に設置された。
【０１５８】
６）プロセスチャンバーの圧力を600Torrに設定した後、サセプタ上に移載されたウエハをIRランプで加熱して毎分100℃の速度で昇温し、950℃で２秒保持した後、温度を750℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。もう1枚のウエハは950℃で120秒保持し、これ以外は同じ処理をしてロードロック室に戻した。
【０１５９】
７）これらのウエハをロードロックより取り出した。再びＳＯＩ層の膜厚を測定したところ、ＳＯＩ層の膜厚減少量は、いずれも１ｎｍ未満であった。
【０１６０】
８） ４）の処理が終了した多孔質化されたウエハを、上述したエピタキシャル成長装置のプロセスチャンバーに移載した。
【０１６１】
９） プロセスチャンバーの圧力を600Torrに設定した後、サセプタ上に移載されたウエハをIRランプで加熱して毎分100℃の速度で昇温し、プリベーク処理として950℃で２秒保持した。その後、濃度が28ppmになるように水素のキャリアガスにSiH4を添加して、２００秒プリインジェクション処理をしたら、SiH4の添加を終了した。その後、Ｈ2キャリアガス中で温度を1100℃に上げて10秒中間ベーク処理した。そして、温度を９００℃に下げて、今度はSiH2Cl2を濃度0.5mol%になるように多く添加し圧力を８０Torrにして、非多孔質単結晶シリコン膜を２μｍ形成した。その後、水素雰囲気下で温度を９００℃から750℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。
【０１６２】
もう1枚のウエハは950℃水素雰囲気中でのプリベーク処理時間を120秒とし、これ以外は同じ処理をしてロードロック室に戻した。これらのプリベークの処理時間は、前述したα、βの好適条件を満たすものである。
【０１６３】
１０） ９）の処理が終了したウエハを欠陥顕在化エッチングして、非多孔質単結晶シリコン層に導入された結晶欠陥を顕在化した後、ノマルスキー微分干渉顕微鏡で観察した。観察された欠陥は積層欠陥が９９％以上であった。積層欠陥の密度は、プリベーク２秒の場合、８４個/cm2、プリベーク60秒の場合、160個/cm2で、プリベーク1100℃120秒の場合の1.5x104/cm2に比べ、激減した。特に950℃で2秒間行ったプリベークでは、100個/cm2を下回る積層欠陥密度が得られた。
【０１６４】
１１） ９）の処理が終了したウエハの表面ラフネスを原子間力顕微鏡を用いて測定したところ、２０μｍ角の領域での表面ラフネス（Ｒｒｍｓ）は、いずれも０．２ｎｍと市販のシリコンウエハ並みに良好であった。一方、中間ベークを施さない場合の表面ラフネスは０．３５ｎｍであった。
【０１６５】
（実施例２）
〔950℃, 600Torr Prebake(2s), Preinjection, Interbake1100℃(30s)Epi-0.32um貼り合せエッチバック〕
１）ｐ型不純物としてボロンを添加し、比抵抗0.015Ω・ｃｍ±0.0１Ω・cmにした８インチの（１００）p+ＣＺシリコンウエハを用意した。
【０１６６】
２）ＨＦ濃度４９ｗｔ％のフッ化水素酸とエチルアルコールを２：１の比で混合した溶液中で実施例１と同様に電流密度10mA/cm2で１２分間電流を流して前記シリコンウエハを陽極化成し、表面に１２μｍ厚の多孔質シリコンを複数枚形成した。
【０１６７】
３）つづいて、多孔質シリコン層を形成したウエハに４００℃の酸素雰囲気中で１時間酸化処理を施した。この酸化処理は概ね５ｎｍ以下の酸化膜しか形成しないためので酸化シリコン膜は多孔質シリコンの表面と孔の側壁にしか形成されておらず、側壁内部には単結晶シリコンの領域が残されている。
【０１６８】
４）ＨＦ濃度1.25wt%に希釈したＨＦ水溶液に前記ウエハを３０秒程度曝し、続いて10分間純水に漬けて、オーバーフローリンスして、多孔質層の表面に形成された極薄酸化シリコン膜を除去した。
【０１６９】
５） ウエハをウエハキャリアに入れてセットするロードロック室と、ウエハ移載用ロボットのセットされた移載チャンバーと、プロセスチャンバーと、が接続されたエピタキシャルＣＶＤ成長装置のロードロック室に前記ウエハをウエハキャリアに入れて設置した。ロードロック室は、大気圧からドライポンプで1Torr以下に減圧したのち、N2を流して、80Torrにした。移載チャンバーは予めN2を流して80Torrに保持されている。プロセスチャンバーには、ウエハを保持するためにカーボンにCVD‐SiCを被覆したサセプタが設置されている。サセプタは、IRランプによって予め750℃程度に昇温してある。プロセスチャンバー内には加熱したパラジウム合金を用いた水素精製機により、精製された水素ガスが精製機から長さがおよそ10ｍの内面研磨したステンレス配管によりプロセスチャンバーに供給されている。
【０１７０】
ウエハはロードロック室から移載チャンバーを経由してプロセスチャンバーへ移載ロボットにより搬送され、サセプタ上に設置された。
【０１７１】
６） サセプタ上に移載されたウエハをIRランプで加熱して毎分100℃の速度で昇温し、プリベーク処理として950℃で２秒保持した。プリインジェクションとして、濃度28ppmになるように水素のキャリアガスにSiH2Cl2を添加して、２００秒処理をした。SiH2Cl2の添加は終了し、その後、Ｈ2ガス中で1100℃に昇温して30秒中間ベークした。温度を９００℃に下げて、今度はSiH2Cl2を濃度0.5mol%になるように添加して、非多孔質単結晶シリコン膜を0.32μｍ形成した。その後水素雰囲気下で温度を９００℃から750℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。形成された非多孔質単結晶シリコン層の膜厚は平均０．３２μｍ、最大値と最小値その差が８ｎｍであった。
【０１７２】
７） 非多孔質単結晶シリコンをエピタキシャル成長したウエハを縦形炉に設置して、酸素と水素を燃焼して形成された水蒸気と残留酸素の混合気中、1000℃で熱処理により前記非多孔質単結晶シリコンの表面を酸化して、208ｎｍの酸化シリコン膜を形成した。
【０１７３】
８） 上記ウエハと第2のシリコンウエハをシリコン半導体プロセスの洗浄ラインで清浄に洗浄したのち、両ウエハの第1の主面同士を静かに重ね合わせ、中央を押圧したところ、両ウエハは一体化した。
【０１７４】
９） 続いて、一体化したウエハ組を縦形炉に設置して、酸素雰囲気中1100℃で1時間熱処理した。
【０１７５】
１０） 多孔質シリコンを形成したウエハの裏面側をグラインダーにより研削し、多孔質シリコンをウエハ全面に渡って露出させた。
【０１７６】
１１） 露出した多孔質シリコン層をフッ化水素酸と過酸化水素水の混合溶液に漬けたところ、およそ2時間で多孔質シリコンはすべて除去され、ウエハ全面で、非多孔質単結晶シリコン層と熱酸化シリコン膜による干渉色が観察された。
【０１７７】
１２） １１）の処理が終了したウエハをシリコン半導体デバイスプロセスで一般的に用いる洗浄ラインで洗浄した後、縦形水素アニール炉に設置して、水素100％雰囲気中で1100℃4時間の熱処理を行った。水素ガスは、装置と全長がおよそ７ｍの内面研磨ステンレス配管で接続されたパラジウム合金を用いた市販の水素精製装置で純化されている。
【０１７８】
１３） こうして、第2のシリコンウエハ上に200ｎｍの酸化シリコン層と200ｎｍの単結晶シリコン層が積層されたＳＯＩ構造のウエハが作製された。
【０１７９】
単結晶シリコン層の膜厚は平均２０１ｎｍ、最大値と最小値との差は８ｎｍであった。
【０１８０】
このＳＯＩ構造のウエハを欠陥顕在化エッチングにより単結晶シリコン層を１３０ｎｍ除去したのち、ＨＦ濃度４９ｗｔ％のフッ化水素酸に３分漬けた。この結果、欠陥顕在化エッチングによりエッチングされた単結晶シリコン層に残留する結晶欠陥の部分から埋め込み酸化膜がＨＦによりエッチングされ、ノマルスキー微分干渉顕微鏡で容易に欠陥密度を測定できる。観察された欠陥の密度は、６４個/cm2であった。
【０１８１】
上記水素アニール処理により、非多孔質単結晶シリコン層に導入された積層欠陥は減少していた。
【０１８２】
このＳＯＩ構造のウエハは異物検査装置によるヘイズ値を測定も行った。ヘイズ値は０．１８ｐｐｍであった。一方、６）の処理で1100℃の中間ベークを実施しなかった場合には、ヘイズ値は０．８ｐｐｍであった。これらのＳＯＩウエハの表面の単結晶シリコン層の表面を希フッ化水素酸に漬けた後、水洗し、アルカリ溶液でエッチングして除去した後、露出した酸化シリコン膜をＨＦ溶液で除去した。こうして露出した貼り合わせ界面を原子間力顕微鏡で観察した。２０μｍ角領域で観察したところ、良好な平面が観察され、表面ラフネス（Ｒｒｍｓ）は、０．３ｎｍであった。また１０ｎｍ以上の凹みも観察されなかった。
【０１８３】
一方、６）の処理で1100℃の中間ベークを実施しなかった場合には、およそ1μｍ角に1個程度の頻度で大きさ１００ｎｍ、深さ１０〜２０ｎｍ程度の凹みが観察された。
【０１８４】
１４） 欠陥密度100個/cm2を下回り、かつ、膜厚の均一で貼り合わせ界面の平坦な薄膜ＳＯＩ層が得られた。
【０１８５】
（実施例３）
〔900℃, 450Torr Prebake(2s, 120s), Preinjection, Interbake1050℃(30s)Epi-2um〕
１）実施例１と同じシリコンウエハを用意した。
【０１８６】
２）実施例１と同様に表面に１２μｍ厚の多孔質シリコンを形成した。
【０１８７】
３）つづいて、多孔質シリコン層を形成したウエハに４００℃の酸素雰囲気中で１時間酸化処理を施した。
【０１８８】
４）実施例１と同様にして多孔質層の表面に形成された極薄酸化シリコン膜を除去した。
【０１８９】
５） ４）の処理が終了したウエハを実施例１で用いたものと同じエピタキシャル成長装置のプロセスチャンバーに移載した。
【０１９０】
６） プロセスチャンバーの圧力を450Torrに設定した後、サセプタ上に移載されたウエハをIRランプで加熱して毎分100℃の速度で昇温し、プリベーク処理として900℃で２秒保持した。次に、濃度28ppmになるように水素のキャリアガスにSiH4を添加して、２００秒プリインジェクション処理をした。SiH4の添加は終了した後、温度を1050℃に上げて30秒中間ベークした後、圧力を８０Torrに温度を９００℃に下げて、今度はSiH2Cl2を濃度0.7mol%になるように添加して、非多孔質単結晶シリコン膜を２μｍ形成した。水素雰囲気下で温度を750℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。
【０１９１】
もう1枚のウエハは900℃水素雰囲気中でのプリベーク処理時間を120秒とし、これ以外は同じ処理をしてロードロック室に戻した。
【０１９２】
７） ６）の処理が終了したウエハの表面ラフネスを測定したところ、２０μｍ角の領域でのＲｒｍｓは、いずれも０．２２ｎｍと市販のシリコンウエハ並みに良好であった。一方、1100℃30秒の中間ベークを施さない場合は０．３７ｎｍであった。
【０１９３】
８） ７）の処理が終了したウエハを欠陥顕在化エッチングして、非多孔質単結晶シリコン層に導入された結晶欠陥を顕在化した後、ノマルスキー微分干渉顕微鏡で観察した。観察された欠陥は積層欠陥が９９％以上であった。積層欠陥の密度は、プリベーク２秒の場合、350個/cm2、プリベーク60秒の場合、４０0個/cm2で、プリベーク1100℃120秒の場合の1.5x104 /cm2に比べ、激減し、1000個/cm2未満の欠陥密度が実現された。
【０１９４】
（実施例４）
〔870℃, 80Torr Prebake(5s, 60s), Preinjection, Interbake1000℃,80Torr(30s)Epi-2um〕
１）実施例１と同じシリコンウエハを用意した。
【０１９５】
２）実施例１と同じようにして、表面に１２μｍ厚の多孔質シリコンを形成した。
【０１９６】
３）つづいて、多孔質シリコン層を形成したウエハに４００℃の酸素雰囲気中で１時間酸化処理を施した。
【０１９７】
４）実施例１と同様にして多孔質層の表面に形成された極薄酸化シリコン膜を除去した。
【０１９８】
５） ４）の処理が終了したウエハを実施例１で用いたものと同じエピタキシャル成長装置のプロセスチャンバーに移載した。
【０１９９】
６） プロセスチャンバーの圧力を80Torrに設定した後、サセプタ上に移載されたウエハをIRランプで加熱して毎分100℃の速度で昇温し、プリベーク処理として８6０℃で５秒保持した。次いで、濃度35ppmになるように水素のキャリアガスにSiH4を添加して、150秒プリインジェクション処理をした。SiH4の添加を終了してその後温度を1000℃に上げ20秒中間ベークした。SiH2Cl2を濃度1 mol%になるように添加して、非多孔質単結晶シリコン膜を２μｍ形成した。水素雰囲気下で温度を750℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。
【０２００】
もう1枚のウエハはプリベーク処理時間を60秒とし、これ以外は同じ処理をしてロードロック室に戻した。
【０２０１】
７）上記処理が終了したウエハの表面ラフネスを測定したところ、２０μｍ角の領域での表面粗さ（Ｒｒｍｓ）は、いずれも０．２ｎｍと市販のシリコンウエハ並みに良好であった。一方、中間ベークを施さない場合の表面ラフネスは０．３５ｎｍであった。
【０２０２】
８） ７）の処理が終了したウエハを欠陥顕在化エッチングして、非多孔質単結晶シリコン層に導入された結晶欠陥を顕在化した後、ノマルスキー微分干渉顕微鏡で観察した。観察された欠陥は積層欠陥が９９％以上であった。積層欠陥の密度は、プリベーク5秒の場合、１２0個/cm2、プリベーク30秒の場合、４30個/cm2で、プリベーク1100℃120秒の場合の1.5x104 /cm2に比べて激減し、1000個/cm2未満の欠陥密度が実現された。
【０２０３】
（実施例５）
〔950℃, Prebake(2s), Preinjection, Interbake1100℃(４0s)Epi-0.32um貼り合せ剥離〕
１）実施例２で用いたものと同じシリコンウエハを用意した。
【０２０４】
2） 上記シリコンウエハをHF溶液中において陽極化成を行った。
【０２０５】
第１の陽極化成条件は以下の通りであった。
【０２０６】
電流密度： ７（mA・cm-2）
陽極化成溶液：HF:H2O:C2H5OH=1:1:1
時間： ５（min）
多孔質Siの厚み：５（μm）
【０２０７】
その後第２の陽極化成を以下の条件で行った。
【０２０８】
電流密度： 50（mA・cm-2）
陽極化成溶液：HF:H2O:C2H5OH=1:1:1
時間： １０（sec）
多孔質Siの厚み： 〜0.２（μm）
【０２０９】
こうして、表面に形成された低多孔度多孔質層厚ｘは５μｍとなった。
【０２１０】
この陽極化成により、第２の条件による多孔質Si層の多孔度（porosity）は大きくなり、構造的に脆弱な高多孔度薄層が低多孔度多孔質層の下方に形成された。
【０２１１】
３）つづいて、多孔質シリコン層を形成したウエハに４００℃の酸素雰囲気中で１時間酸化処理を施した。
【０２１２】
４）ＨＦ1.25wt%に希釈したＨＦ水溶液に前記ウエハを３０秒程度曝し、続いて10分間純水に漬けて、オーバーフローリンスして、多孔質層の表面に形成された極薄酸化シリコン膜を除去した。
【０２１３】
５） サセプタ上に移載されたウエハをIRランプで加熱して毎分100℃の速度で昇温し、プリベーク処理として950℃で２秒保持した。次に、濃度28ppmになるように水素のキャリアガスにSiH4を添加して、２００秒プリインジェクション処理をした。SiH4の添加を終了して温度を1050℃に上げて40秒中間ベークした。温度を９００℃に下げて、今度はSiH2Cl2を濃度0.5mol%になるようにＨ2キャリアガスに添加して、非多孔質単結晶シリコン膜を0.32μｍ形成した。水素雰囲気下で温度を750℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。形成された非多孔質単結晶シリコン層の膜厚は平均０．３２μｍ、最大値と最小値との差が８ｎｍであった。
【０２１４】
６） 非多孔質単結晶シリコンをエピタキシャル成長したウエハを縦形炉に設置して、酸素と水素を燃焼して形成された水蒸気と残留酸素の混合気中、1000℃で熱処理により前記非多孔質単結晶シリコンの表面を酸化して、208ｎｍの酸化シリコン膜を形成した。
【０２１５】
７） ６）の工程を経たウエハと、別に用意したシリコンウエハ（第２のウエハ）をシリコン半導体プロセスの洗浄ラインで清浄に洗浄したのち、両ウエハの主面同士を静かに重ね合わせ、中央を押圧したところ、両ウエハは一体化した。
【０２１６】
８） 続いて、一体化したウエハ組を縦形炉に設置して、酸素雰囲気中1100℃で1時間熱処理した。
【０２１７】
９）貼り合わされた一組のウエハの側面にウオータージェットを吹付けたところ、高多孔度層に亀裂が生じて、ウエハは2つに分割された。
【０２１８】
分割方法は、これ以外に加圧、引っ張り、せん断、楔、等の外圧をかける方法、超音波を印加する方法、熱をかける方法、酸化により多孔質Siを周辺から膨張させ多孔質Si内に内圧をかける方法、パルス状に加熱し、熱応力をかける、あるいは軟化させる方法等がある。そのどの方法でも分離することは可能である。
【０２１９】
１０）露出した多孔質シリコン層を表面に有している第２のウエハをフッ化水素酸と過酸化水素水の混合溶液に漬けたところ、およそ2時間で多孔質シリコンはすべて除去され、ウエハ全面で、非多孔質単結晶シリコン層と熱酸化シリコン膜による干渉色が観察された。
【０２２０】
１１）１０）の処理が終了した第２のウエハをシリコン半導体デバイスプロセスで一般的に用いる洗浄ラインで洗浄した後、縦形水素アニール炉に設置して、水素100％雰囲気中で1100℃4時間の熱処理を行った。水素ガスは装置とおよそ７ｍの内面研磨ステンレス配管で接続されたパラジウム合金を用いた市販の水素精製装置で純化されている。
【０２２１】
１２）こうして、200ｎｍの酸化シリコン層と200ｎｍの単結晶シリコン層が第2のシリコンウエハ上に積層された構造をもつＳＯＩウエハが得られた。
【０２２２】
この単結晶シリコン層の膜厚は平均２０１ｎｍであり、最大値と最小値との差は８ｎｍであった。
【０２２３】
１３）このウエハを欠陥顕在化エッチングにより単結晶シリコン層を１３０ｎｍ除去したのち、ＨＦ濃度４９ｗｔ％のフッ化水素酸に３分漬けた。ノマルスキー微分干渉顕微鏡で観察された欠陥の密度は、６４個/cm2であった。水素アニール処理により、非多孔質単結晶シリコン層に導入された積層欠陥が減少していた。
【０２２４】
１４）このウエハを異物検査装置で測定したところ、ヘイズ値は０．１８ｐｐｍであった。一方、５）の処理で中間ベークを実施しなかった場合には、ヘイズ値は０．８ｐｐｍであった。
【０２２５】
これらのＳＯＩウエハの表面の単結晶シリコン層の表面を希ＨＦに漬けた後、水洗し、アルカリ溶液でエッチングして除去した後、露出した酸化シリコン膜をＨＦ溶液で除去した。こうして露出した貼り合わせ界面を原子間力顕微鏡で観察した。２０μｍ角領域で観察したところ、良好な平面が観察され、表面ラフネスは、０．３２ｎｍで、深さ１０ｎｍ以上の窪みも観察されなかった。一方、５）の処理で中間ベークを実施しなかった場合には、およそ1μｍ角に1個程度の頻度で大きさ１００ｎｍ、深さ１０〜２０ｎｍ程度の凹みが観察された。
【０２２６】
こうして欠陥密度100個/cm2を下回り、かつ、膜厚の均一で、貼り合わせ界面の平坦な薄膜ＳＯＩ層が得られた。
【０２２７】
本実施例のように、多孔質層の構成を第１の多孔度（高多孔度）を有する多孔質領域、および、該領域上に、第２の多孔度（低多孔度）を有する多孔質領域とし、そして、第２の多孔度を有する多孔質領域上にエピタキシャル層を形成することが、積層欠陥の少ないエピタキシャル層を得る点、分離しやすくなる点から好ましい。
【０２２８】
なお、高多孔度とは、たとえば３０％〜７０％、抵抗多孔度とは、たとえば１０％〜３０％である。
【０２２９】
（実施例６）
〔950℃, 80Torr Prebake(2s), Preinjection, Epi-0.01um Interbake1100℃(30s)Hetero-epitaxy〕
１）615umの厚みをもった比抵抗0.01Ω・ｃｍのｐ型の６インチ径の（１００）単結晶Ｓｉ基板4枚をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０２３０】
陽極化成条件は以下の通りであった。
電流密度： ７ｍＡ／ｃｍ２
陽極化成溶液：HF:H2O:C2H5OH = 1:1:1
時間：１２分
多孔質Ｓｉ層の厚み： １０μｍ
多孔度： ２０％
【０２３１】
２）つづいて、多孔質シリコン層を形成したウエハに４００℃の酸素雰囲気中で１時間酸化処理を施した。
【０２３２】
３）ＨＦ濃度1.25wt%のＨＦ水溶液に前記ウエハを３０秒程度曝し、続いて10分間純水に漬けて、オーバーフローリンスして、多孔質層の表面に形成された極薄酸化シリコン膜を除去した。
【０２３３】
４）実施例１で用いたものと同じ装置のサセプタ上に移載されたウエハをIRランプで加熱して毎分100℃の速度で昇温し、プリベーク処理として950℃で２秒保持した。次に、濃度28ppmになるように水素のキャリアガスにSiH4を添加して、２００秒プリインジェクション処理をした。SiH4の添加を終了して、その後1100℃で30秒中間ベークした後、水素雰囲気下で温度を750℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。非多孔質化した表面層の膜厚は平均０．03μｍであった。
【０２３４】
この多孔質Ｓｉ上にＭＯＣＶＤ法により単結晶GaAsを１μｍの厚みにエピタキシャル成長した。成長条件は以下の通りであった。
ソースガス： ＴＭＧ（トリメチルガリウム）／ＡｓＨ３／Ｈ２
ガス圧力：８０ Ｔｏｒｒ
温度 ：７００℃
【０２３５】
透過電子顕微鏡による断面観察の結果、ＧａＡｓ層に結晶欠陥が導入されておらず、良好な結晶性を有するＧａＡｓ層が形成されたことが確認された。同時に、表面をＳｉにより封止された多孔質Ｓｉ層との間には極めて急峻な界面が形成されていることも確認された。
【０２３６】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ１ｘ１０4／ｃｍ2であった。
【０２３７】
（実施例７）
多孔質シリコン層を有する基板を950℃でのプリベーク及び、プリインジェクションを行った後、1100℃で中間熱処理を30秒間施し、続いて900℃にて０．３２μｍの単結晶シリコン層をエピタキシャル形成した後、実施例２のような貼り合わせ法にて、ＳＯＩ構造を形成したのち、得られたSOI層をアルカリ溶液にてエッチングして除去し、埋め込み絶縁物層である酸化シリコン層をHF溶液にて除去したのち、原子間力顕微鏡で観察した。このSOI構造では、多孔質シリコン上に形成したエピタキシャルシリコン層を熱酸化して、他方のシリコンウエハと貼り合わせているので、貼り合わせ界面はSOI構造のシリコン基板と、埋め込み酸化シリコン層の界面であり、この界面を露出させて観察した。
【０２３８】
本例によって得られた試料は、1100℃３０秒の中間熱処理を実施しなかった試料で観察されたような、大きさ１００ｎｍ、深さ１７ｎｍ程度の凹みが、全く観察されなかった。
【０２３９】
これらの凹みがある場合、ＳＯＩ構造を市販の異物検査装置で観察した場合に、ヘイズ値が例えば１ｐｐｍ程度であるのが、凹みが観察されない場合には、単結晶シリコンウエハに相当する０．１ｐｐｍオーダーのヘイズしか観察されない。斯様にヘイズが低いと、０．２μｍ以下の微小な異物も異物検査装置でヘイズによる散乱に埋もれずに検知可能となる。また、本例では、デバイスを作製する際に界面の接着強度が不足してプロセス途上で剥離するという懸念も全くない。
【０２４０】
以上説明したように、中間熱処理により、非多孔質単結晶層表面の平滑性、表面孔が封止された多孔質シリコン層の表面平滑性を向上させることができる。
【０２４１】
さらに、シリコンエッチング量が２ｎｍ以下、より好ましくは１ｎｍ以下に抑制する条件でべーキングを行えば、容易に、非多孔質単結晶層の積層欠陥密度を1000/cm2未満はもちろん、さらには、１００/cm2未満にもしうる。その結果、貼り合せ法によるＳＯＩ基板の作製方法に適用すれば、膜厚が均一で、かつ、結晶欠陥が極めて少なく、かつ、貼り合わせ界面が平滑なSOI層を得ることが可能である。
【０２４２】
【発明の効果】
以上説明したように本発明によれば、中間熱処理により、非多孔質単結晶層表面の平滑性と、表面孔が封止された多孔質シリコン層の表面平滑性と、を向上させることができる。
【０２４３】
中間熱処理を行うことなく非多孔質単結晶層を形成した場合よりも、より一層平滑な表面を有する非多孔質単結晶層を得ることができる。
【０２４４】
又、中間熱処理を行うことなく非多孔質単結晶層の形成終了後に熱処理して表面を平滑化する場合に比べて、より効率的に平滑化できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による半導体基板の作製工程のフローチャートを示す図である。
【図２】本発明の別の実施の形態による半導体基板の作製工程を示す図である。
【図３】本発明に用いられる処理装置の摸式図である。
【図４】本発明に使用可能な処理装置を用いた場合のプリベーク時間とエッチング量との関係を示す図である。
【図５】プリベーク温度と積層欠陥密度との関係を示す図である。
【図６】多孔質シリコン層表面の表面孔の分布の様子を示す模式図である。
【図７】プリベーク温度と積層欠陥密度と圧力との関係を示す図である。
【図８】プリインジェクションにおけるシリコン系ガス添加時間とヘイズ値の関係を示す図である。
【図９】プリインジェクションにおけるシリコン系ガス添加時間と積層欠陥密度の関係を示す図である。
【図１０】本発明の別の実施の形態による半導体基板の作製工程を示す図である。
【図１１】多孔質シリコン層表面の表面孔の分布の様子を示すＳＥＭ像である。
【符号の説明】
１、１０ 基板
１Ａ、１１ 多孔質シリコン層
２ 孔
３ 孔壁
４、５ 保護膜
６、１２ 非多孔質単結晶層
１３ 別の基板
１４ 絶縁層
Claims (12)
- 多孔質シリコン層の表面上に非多孔質単結晶層を有する半導体基板の作製方法において、シリコン原子を該多孔質シリコン層の表面に付与することにより該多孔質シリコン層の表面の孔密度を減らすように表面孔を封止する封止工程、該封止工程の後、該封止工程時の温度より高い温度で該表面孔が封止された該多孔質シリコン層を熱処理する熱処理工程、該熱処理工程の後、該表面孔が封止された該多孔質シリコン層の表面上に該非多孔質単結晶層をエピタキシャル成長させる成長工程、とを含むことを特徴とする半導体基板の作製方法。
- 超高真空雰囲気中或いは水素を含む還元性雰囲気中で前記多孔質シリコン層をベーキングした後、前記封止工程を行う請求項１に記載の半導体基板の作製方法。
- 前記多孔質シリコン層の孔壁面を酸化するプリ酸化処理工程を行った後、前記封止工程を行う請求項１記載の半導体基板の作製方法。
- 前記プリ酸化工程により形成された前記多孔質シリコン層表面の酸化膜を除去する工程を含む請求項３記載の半導体基板の作製方法。
- 前記多孔質シリコン層は単結晶シリコンを陽極化成して形成する請求項１記載の半導体装置の作製方法。
- 前記熱処理工程は水素を含む還元性雰囲気でなされる請求項１記載の半導体基板の作製方法。
- 前記成長工程の温度が、前記熱処理工程の温度より低い請求項１記載の半導体基板の作製方法。
- 前記封止工程により前記多孔質シリコン層の表面孔密度が１×１０ ８ ｃｍ −２ 以下になってから、前記熱処理工程を開始する請求項１記載の半導体基板の作製方法。
- 前記成長工程の温度は、前記封止工程の温度よりも低い請求項１記載の半導体基板の作製方法。
- 多孔質シリコン層を有する第１の基板を用意する工程、シリコン原子を該多孔質シリコン層の表面に付与することにより該多孔質シリコン層の表面の孔密度を減らすように表面孔を封止する封止工程、該封止工程の後、該封止工程時の温度より高い温度で該多孔質シリコン層を熱処理する工程、該熱処理工程の後、該多孔質シリコン層表上に少なくとも１層の非多孔質層を形成する工程、及び該非多孔質層を第２の基板上に移設する移設工程を有することを特徴とする半導体膜の作製方法。
- 前記移設工程は、前記第１の基板と前記第２の基板とを前記非多孔質層が内側に位置するように貼り合わせて多層構造体を形成する工程、及び該多層構造体を前記多孔質シリコン層で分離する工程を含む請求項１０記載の半導体膜の作製方法。
- 前記非多孔質層は、単結晶シリコン層あるいは化合物単結晶層である請求項１０記載の半導体膜の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24428799A JP3733265B2 (ja) | 1998-09-04 | 1999-08-31 | 半導体基板の作製方法及び半導体膜の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25127298 | 1998-09-04 | ||
| JP10-251272 | 1998-09-04 | ||
| JP24428799A JP3733265B2 (ja) | 1998-09-04 | 1999-08-31 | 半導体基板の作製方法及び半導体膜の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000150839A JP2000150839A (ja) | 2000-05-30 |
| JP3733265B2 true JP3733265B2 (ja) | 2006-01-11 |
Family
ID=26536674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24428799A Expired - Fee Related JP3733265B2 (ja) | 1998-09-04 | 1999-08-31 | 半導体基板の作製方法及び半導体膜の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3733265B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005038964A (ja) * | 2003-07-17 | 2005-02-10 | Shin Etsu Handotai Co Ltd | 半導体ウェーハおよびその製造方法 |
| TWI700750B (zh) * | 2017-01-24 | 2020-08-01 | 美商應用材料股份有限公司 | 用於介電薄膜的選擇性沉積之方法及設備 |
| JPWO2019049876A1 (ja) * | 2017-09-05 | 2020-11-12 | 国立大学法人東京工業大学 | エピタキシャルシリコン薄膜の製造に用いられるシリコン基板及びその製造方法 |
| CN116013777B (zh) * | 2023-03-27 | 2023-06-06 | 成都功成半导体有限公司 | 一种SiC晶圆自动键合热氧生长方法 |
-
1999
- 1999-08-31 JP JP24428799A patent/JP3733265B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000150839A (ja) | 2000-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100348513B1 (ko) | 반도체기판의 제작방법 | |
| KR100352368B1 (ko) | 반도체기판 및 이것의 제조방법 | |
| KR100376658B1 (ko) | 반도체기판 및 그 형성방법 | |
| CA2221245C (en) | Method of manufacturing semiconductor article | |
| EP0755068B1 (en) | Semiconductor substrate and process for production thereof | |
| US6054363A (en) | Method of manufacturing semiconductor article | |
| JP3352340B2 (ja) | 半導体基体とその製造方法 | |
| US6143628A (en) | Semiconductor substrate and method of manufacturing the same | |
| CA2220600C (en) | Method of manufacturing semiconductor article | |
| JP2901031B2 (ja) | 半導体基材及びその作製方法 | |
| JP3697052B2 (ja) | 基板の製造方法及び半導体膜の製造方法 | |
| JP3733265B2 (ja) | 半導体基板の作製方法及び半導体膜の作製方法 | |
| JP2000100680A (ja) | 半導体基材の作製方法および半導体基材 | |
| JP3748500B2 (ja) | 半導体基板の作製方法 | |
| JP3293767B2 (ja) | 半導体部材の製造方法 | |
| JP3216078B2 (ja) | 半導体基材及び半導体基材の製造方法 | |
| JPH11251563A (ja) | Ｓｏｉ基板の熱処理方法及び熱処理装置並びにそれを用いたｓｏｉ基板の作製方法 | |
| JP3748499B2 (ja) | 半導体基板の作製方法 | |
| JP2002118242A (ja) | 半導体部材の製造方法 | |
| JPH10326882A (ja) | 半導体基板及びその作製方法 | |
| JP3293766B2 (ja) | 半導体部材の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051017 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131021 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |