JP2000100680A - 半導体基材の作製方法および半導体基材 - Google Patents

Abstract

(57)【要約】 【課題】 多孔質の孔サイズ分布を均質化する。 【解決手段】 シリコン基材１表面に、原子ステップ１
１とテラス１２からなる表面を形成した後、それを消失
させることなく多孔質化したのち、非多孔質半導体単結
晶膜３を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多孔質層上に形成
された非多孔質層を有する半導体基材、或いはこの半導
体基材を利用して作製されるＳＯＩウエハ等の半導体基
材の作製方法に関する。

【０００２】

【従来の技術】発光素子やＳＯＩウエハを製造するため
に、多孔質層とその上に非多孔質層とを有する半導体基
材を用意する必要がある。

【０００３】その一例を図９（Ａ）〜（Ｆ）を参照して
説明する。

【０００４】図９（Ａ）に示すように、研磨された表面
をもつＣＺシリコンウエハのようなシリコン基材１を用
意して、少なくともその表面を陽極化成等により多孔質
化する。

【０００５】多孔質層２の孔の内壁面を酸化した後、希
フッ化水素酸で洗浄して、多孔質層２の層の表面の酸化
膜を除去する。

【０００６】図９（Ｂ）に示すように、多孔質層２を水
素含有雰囲気中で熱処理した後、シリコン含有ガスを導
入して非多孔質層３をエピタキシャル成長させる。

【０００７】図９（Ｃ）に示すように、非多孔質層３の
表面を酸化して、絶縁膜４を形成する。

【０００８】図９（Ｄ）に示すように、多孔質層２、非
多孔質層３、絶縁層４を有するシリコン基材１からなる
第１の部材を、別に用意した第２の部材５と貼り合わせ
て、非多孔質層３を内部に有する多層構造体を作る。

【０００９】図９（Ｅ）に示すように、シリコン基材１
を除去する。シリコン基材１の除去の方法としては、裏
面からの研削、研磨、エッチングによりシリコン基材１
自体を消失させる方法、或いは、多孔質層２の内部及び
／又はその界面に亀裂を生じさせてシリコン基材１を分
離して除去する方法がある。

【００１０】図９（Ｆ）に示すように、第２の部材５の
表面に残留する多孔質層２を除去すれば、第２の部材５
上に絶縁層４を介して形成された非多孔質層３を有する
ＳＯＩウエハが得られる。

【００１１】上述した方法は、特開平５−２１３３８号
公報（特許第２６０８３５１号）、米国特許第５，３７
１，０３７号明細書、米国特許第５，８５６，２２９号
明細書、特開平９−１０２５９４号公報、Appl. Phys.
Lett. 64（1994）p.2108等に開示されている。

【発明が解決しようとする課題】

【００１２】しかしながら、多孔質層上に形成される非
多孔質層の品質、特に表面平滑性や結晶欠陥等の点にお
いて、更なる向上が望まれている。

【００１３】例えば、上記したＳＯＩウエハの作製方法
では、貼り合わされる表面の平滑性が悪いと貼り合わせ
た際にボイド、即ち未接着領域であって、超音波、赤外
透過光等で観察されるものの発生を引き起こしやすい。

【００１４】また、非多孔質層を利用してＭＯＳトラン
ジスタ等のデバイスを作製する場合には、金属不純物が
結晶欠陥部に偏析することがあった。結晶欠陥は金属不
純物が偏析するとデバイス特性を劣化させやすい。

【００１５】本発明の目的は、多孔質層上に形成した非
多孔質薄膜の表面性を向上させ、結晶欠陥密度を低減で
きる半導体基材の作製方法を提供することにある。

【００１６】本発明の別の目的は、表面に多孔質層の孔
サイズ分布を均一化することによって、表面の孔を封止
する場合に、孔封止を効率化し、同時に表面平滑性を向
上させ、又、多孔質層上に形成される非多孔質膜中の結
晶欠陥を低減できる半導体基材の作製方法を提供するこ
とにある。

【００１７】

【課題を解決するための手段】本発明は、シリコン基材
に原子ステップとテラスからなる表面を形成し、該表面
を多孔質化した後、非多孔質膜を形成することを特徴と
する。

【００１８】

【発明の実施の形態】図１（Ａ）〜（Ｄ）は、本発明の
一実施の形態による半導体基材の作製方法を示す模式図
である。

【００１９】図１（Ａ）に示すように、表面１０が粒状
のモフォロジーを呈しているシリコン基材１を用意す
る。一般に入手出来るシリコンウエハはこのような基材
である。

【００２０】図１（Ｂ）に示すように、後述するように
水素アニール等による表面処理を行い、粒状のモフォロ
ジーを呈していた表面１０を、実質的に原子ステップ１
１とテラス１２からなる表面に変える。

【００２１】ステップ１１とテラス１２からなる表面を
陽極化成等により多孔質化して、図１（Ｃ）に示すよう
に、シリコン基材１の少なくとも表面側に多孔質層２を
形成する。

【００２２】図１（Ｄ）に示すように、多孔質層２の層
表面上に非多孔質層３をＣＶＤ等により形成する。

【００２３】本発明によれば、ステップとテラスのない
表面を多孔質化する場合に比べて多孔質層２の孔サイズ
分布を狭めることができるので、多孔質層上に形成され
る非多孔質層３の結晶性を高めることができる。すなわ
ち、該非多孔質層３に導入される積層欠陥、転位、双晶
などの結晶欠陥の密度を低減できる。

【００２４】多孔質シリコンの表面孔の孔径について
は、ガス吸着法や高分解能走査型電子顕微鏡（ＨＲＳＥ
Ｍ）での観察等により、評価可能である。

【００２５】ガス吸着法での測定は、例えばR.Herino e
t al. J.Electrochem. Soc. Vol.134, p.1994（1987）
に記載されているような方法である。一方、ＨＲＳＥＭ
を用いる場合は、得られたＨＲＳＥＭ像を画像処理する
ことで、孔径分布を算出する。この際重要なことは、Ｓ
ＥＭ像の明るさとコントラストを写真間でばらつかない
ようにすることである。

【００２６】シリコン基材１として用意される市販のシ
リコンウエハの表面は原子間力顕微鏡で観察すると、図
１（Ａ）に模式的に示すように粒状のモフォロジーを呈
している。市販のシリコンウエハは研削によって得られ
た表面をケミカルメカニカル研磨（ＣＭＰ）し、さらに
充分な洗浄を行なって仕上げられている。

【００２７】一方、水素アニールした直後の表面（AS A
NNEAL）や、シリコン基材の表面に単結晶層をエピタキ
シャル成長させた直後の表面（AS EPI）には、このよう
な粒状のモフォロジーに代わって、図１（Ｂ）に模式的
に示すように筋状のモフォロジーが観察される。この筋
状のモフォロジーは階段状の表面に因るものであり、こ
の段差、即ちステップはシリコンの格子間隔に対応す
る。また、階段の周期（隣接する段差の間隔）は、面方
位の低次面からのずれに対応して広まったり、狭まった
りする。面方位（１００）のシリコン表面を水素アニー
ルした場合には、（２×１）再構成表面と（１×２）再
構成表面によるステップ・テラス構造即ち、原子ステッ
プとテラスからなる面が観察される。このようなステッ
プ・テラス構造の表出した表面の原子間力顕微鏡による
表面粗さは、市販のウエハの表面より良好である。例え
ば、１μｍ×１μｍ領域で市販ウエハ表面の平均二乗粗
さ０．１３ｎｍに対して０．０９ｎｍが得られている。
このようなステップ・テラス構造は上記方法によっての
み形成できるものでなく、条件を整えれば、特別な薬液
による洗浄やガスエッチングによっても形成することが
できる。図２はステップ・テラス構造を模式的に拡大し
て示した図である。

【００２８】ステップ１１の形状は、直線、円弧、うず
状、或いは図２に模式的に示すような曲線であり得る。

【００２９】ステップ・テラス構造については、例え
ば、「The effect of H₂ Annealing on the Si surface
and its use in the study of roughening during wet
chemical cleaning」 Proc of the 7th Int. Symposiu
m on Silicon Materials Science Technology（The Ele
ctrochemical Society, 1994）P.1170-1181.に開示があ
る。ここには、エピタキシャル成長前の水素アニールに
よりステップ・テラス構造が形成されることが示されて
いる。

【００３０】しかしながら、ステップ・テラス構造は、
水素アニールやエピタキシャル成長後の洗浄によって消
失しやすい。一般にＬＳＩの製造に用いられるシリコン
ウエハの場合には、ＲＣＡ洗浄のように各種の薬液を用
いて、念入りにシリコンウエハの洗浄を行うことによ
り、シリコンウエハ表面に付着するパーティクルを除去
したり、有機物や酸化物を除去したり、金属汚染を防止
したり、している。

【００３１】特にＳＣ−１又はＡＰＭと呼ばれるアンモ
ニアと過酸化水素とを含む水溶液による洗浄は、金属汚
染を除去する為に重要な洗浄であるが、シリコンのエッ
チングを伴いながら異物を除去する作用により洗浄がな
される。よって、長時間の洗浄や高濃度水溶液による洗
浄後にはシリコンウエハの表面が２０ｎｍより多くエッ
チングされてしまう。

【００３２】一般に入手できるＣＺウエハや水素アニー
ル処理されたＣＺウエハはいずれも粒状のモフォロジー
を呈している。

【００３３】図３(Ａ)はこのような粒状のモフォロジー
を呈しているウエハ表面の原子間力顕微鏡（ＡＦＭ）写
真である。一方、水素アニール直後のＣＺウエハやエピ
タキシャル成長直後のウエハはいずれも筋状のモフォロ
ジーを呈している。

【００３４】図３(Ｂ)はこのような筋状のモフォロジー
を呈しているウエハ表面の原子間力顕微鏡写真である。
そして、図３(Ｂ)に示すようなモフォロジーを呈してい
るウエハも、上述した２０ｎｍより多くエッチングがな
されるような洗浄処理を施すと、図３(Ａ)に示すような
モフォロジーを呈するようになる。

【００３５】又、ＳＣ−１洗浄における実洗浄時間、即
ち、アンモニアと過酸化水素との水溶液に浸されている
時間が長くなる程、シリコンのエッチング量も一次関数
的に増大する。このエッチング量は、温度や、アンモニ
ア／過酸化水素の濃度等他の条件にも依存するが、共通
に制御できるパラメータとしてエッチング量に注目し、
おおむねエッチング量を２０ｎｍ以下、より好ましくは
１０ｎｍ以下に抑えれば、いかなる洗浄条件であったと
しても、概略多孔質化するに適した原子ステップとテラ
スとからなる表面を維持し得る。このことは、エッチン
グ作用のある洗浄液であれば、ＳＣ−１洗浄に限らず同
様の傾向がある。このように、本発明においては原子ス
テップとテラスからなる表面を形成した後、この表面
を、洗浄等により消失させることなく、維持した状態
で、多孔質化処理を行うことが重要である。

【００３６】例えば、８０℃のアンモニア水と過酸化水
素水との混合液による１０分程度の洗浄であれば、シリ
コンのエッチング量は約４ｎｍ程であり、この洗浄を５
回以上くり返し行わない限り、ステップ・テラス構造の
消失は防止できる。

【００３７】次に、原子ステップとテラスからなる表面
を形成する方法の１つである薬液洗浄処理の例について
述べる。

【００３８】面方位（１１１）のシリコンウエハ、或い
は面方位（１１１）から０゜〜４゜面方位が傾いた表面
を有するシリコンウエハ（オフ基板）を用意する。水酸
化カリウム（ＫＯＨ）１モルの溶液で上記ウエハを約３
０秒以上処理する（１９９５年春季応用物理学会予稿集
第２分冊ｐ．７６２，２９ａ−ＰＡ−１１）。或いは、
上記ウエハをG.S.Higashi et al. Appl. Phys. Lett. 5
8（1991）1656.に記載されているようなフッ化アンモニ
ウムによって処理する。こうすると原子ステップとテラ
スからなる表面を表出させることができる。

【００３９】これとは別に面方位（１００）のシリコン
ウエハの表面を酸化した後、形成された酸化膜をフッ化
水素（ＨＦ）と塩化水素（ＨＣｌ）の水溶液で除去する
方法もある（１９９５年秋季応用物理学会予稿集第２分
冊ｐ．６０２，１９ｐ−ＺＢ−８）。或いは、ＨＦと過
酸化水素との水溶液によって処理する方法もある。

【００４０】いずれの方法においても、ステップとテラ
スからなる表面を表出した後の洗浄条件を制御して、ス
テップ・テラスが消失しないように注意するべきであ
る。

【００４１】ステップとテラスからなる表面を熱処理で
形成する場合には、基板表面近傍の酸素を外方拡散さ
せ、酸素濃度を下げることができる。熱処理によって
は、ＣＺシリコンウエハの基板表面近傍に存在する酸素
析出物を消失せしめることができる。酸素析出物部は、
陽極化成に用いるＨＦによって、エッチング除去される
ため、多孔質シリコンの孔が当該部分で拡大してしま
う。

【００４２】熱処理によれば、このような孔の局所的な
拡大を防止することが可能である。特に、水素雰囲気、
アルゴン等の不活性ガス雰囲気の熱処理では、酸素濃
度、酸素析出物密度の低減が可能であり、本発明に好適
に用いられる。水素中熱処理の場合、典型的には、水素
１００％、１２００℃、１時間である。温度は、１１０
０℃程度でも効果が発現される。

【００４３】また、エピタキシャル成長によって、ステ
ップとテラスからなる表面を形成する場合には、エピタ
キシャル成長時の炉内の残留酸素・水分を抑制しておけ
ば、エピタキシャルシリコン層中の酸素濃度を１０¹⁷台
に下げることができる。なお、ＣＺシリコンウエハ中の
酸素濃度は、１０¹⁸台である。これらの酸素濃度は、Ｓ
ＩＭＳ（二次イオン質量分析）で測定することができ
る。

【００４４】水素中熱処理等の熱処理で基板表面にステ
ップとテラスからなる表面を表出させる場合には、熱処
理中の外方拡散によって、ボロン、燐等の不純物濃度が
表面近傍で低下してしまうが、エピタキシャル成長によ
る場合は、熱処理による場合より低温でステップとテラ
スからなる表面を表出させることができるので、上記し
たような不純物濃度低下の影響が少なく、ステップ・テ
ラス構造の表出を不純物濃度制御と独立に制御できる。
すなわち、制御性が高い。

【００４５】エピタキシャル成長層に添加する不純物
は、エピタキシャル成長層が厚くない場合には、エピタ
キシャル成長中には特に添加せず、エピタキシャル成長
中、ないしは、成長後の熱処理によって、基板から拡散
させてもよい。

【００４６】図４(Ａ)〜(Ｉ)は、本発明の別の実施の形
態による半導体基材の作製方法を示す模式図である。

【００４７】図４(Ａ)に示すようにシリコン基材１を用
意し、図４(Ｂ)に示すようにステップ１１とテラス１２
からなる表面を形成するように表面処理を施す。

【００４８】図４(Ｃ)に示すようにステップ１１とテラ
ス１２からなる表面を多孔質化して、多孔質層２を形成
する。

【００４９】図４(Ｄ)に示すように多孔質層２の表面上
にＣＶＤ等により非多孔質層３を形成する。

【００５０】図４(Ｅ)に示すように必要に応じて絶縁層
４を形成する。

【００５１】図４(Ｆ)に示すように、多孔質層２、非多
孔質層３等を有する第１の部材とは別に、第２の部材５
を用意する。

【００５２】図４(Ｇ)に示すように、第１の部材と第２
の部材５とを非多孔質層３が内部に配された多層構造体
を得るように、貼り合わせる。

【００５３】その後は、多層構造体から多孔質層２等の
不要な部分を除去して、第２の部材５上に、非多孔質層
３を有する半導体基材を作製する。以下、詳しく説明す
るに、図４(Ｈ)に示すように、多孔質化されていないシ
リコン基材１を、研削、研磨、エッチング等により除去
する。シリコン基材１の除去方法としては、多孔質層２
において多層構造体を２つに分離する分離方法を採用し
てもよい。

【００５４】次に、図４(Ｉ)に示すように残留多孔質層
２をエッチングや水素アニール等により除去する。

【００５５】こうして、ＳＯＩウエハに好適な半導体基
材が得られる。 ［ＣＯＰの多孔質形成に及ぼす影響］また、市販の研磨
・洗浄仕上げのＣＺシリコンウエハ表面にはＣＯＰ（Cr
ystal Originated Particle）が存在することが最近明
らかになってきた。ＣＯＰはチョクラルスキー法で融液
から引き上げてシリコンインゴットを作る際にバルクシ
リコン中に導入される正八面体形状の空洞が、表面に露
出した際に研磨や洗浄でくぼみとなって顕在化され、市
販の異物検査装置で検出されるものである。このＣＯＰ
は大きさが１００〜３００ｎｍで２〜４×１０⁵ 個／ｃ
ｍ³ 程度存在する。一方、縮退基板上の多孔質シリコン
では概略１０ｎｍ程度の孔が２０ｎｍ程度の間隔で並ん
でいる。すなわち、これらＣＯＰ１個につき、多孔質シ
リコンの概略１０個程度の孔が当たってしまう。

【００５６】ＣＯＰはウエハ表面では、くぼみとなって
顕在化する。一方、ＣＯＰの正八面体の上部が表面に露
出している場合には、ＣＯＰがあたかも多孔質の孔のよ
うに見えるため、大きい孔として観察されてしまう。ま
た、ＣＯＰが表面に出ていない場合にもＣＯＰの空洞に
より陽極化成電流密度分布が影響を受けるため、孔サイ
ズ、孔分布が影響を受ける。さらに埋め込まれたＣＯＰ
部は陽極化成後に水素を含む還元性雰囲気中で熱処理し
て孔を封止する工程において、ＣＯＰの正八面体の内表
面の表面エネルギーも下げるべくシリコン原子が移動す
る結果、ＣＯＰ直上の表面が陥没してしまい、孔が封止
されないことがある。その結果、この上に非多孔質の単
結晶シリコン層をエピタキシャル成長させる場合には、
これに欠陥が導入されることがある。 ［ＣＯＰのない表面層の形成］ＣＯＰの存在するシリコ
ンウエハ上にエピタキシャルシリコン層を堆積すること
により、ＣＯＰの存在しない表面層を形成したのち、多
孔質シリコン層を形成すれば、かかる課題が解決され
る。エピタキシャルシリコン層の成長は、市販のエピタ
キシャル成長装置等を用いたＣＶＤ法でよく、ソースガ
スはＳｉＣｌ₄ ，ＳｉＨＣｌ₃ ，ＳｉＨ₂ Ｃｌ₂ ，Ｓｉ
Ｈ₄ 等特に限定されない。また、キャリアガスも特に限
定はされないが、水素が好適である。また、超高真空の
ＣＶＤ（ＵＨＶ−ＣＶＤ）等で低温成長してもよいし、
ウエハをボートに並べるバッチ式の熱処理炉において、
水素や窒素をキャリアガスとして、ソースガスを供給す
る方法でも構わない。

【００５７】エピタキシャルシリコン層の膜厚は特に限
定されないが、ＣＯＰの大きさである１００〜３００ｎ
ｍより厚いことが望ましい。

【００５８】貼り合わせによる半導体基材の作製方法に
供する多孔質シリコンを形成する場合には、表面層の不
純物濃度は縮退状態（ｐ⁺ ないしｎ⁺ ）であることが望
ましい。縮退した（degenerate）半導体に形成される多
孔質と非縮退（non-degenerate）半導体に形成される多
孔質は構造が大きく異なる。前者に形成される多孔質は
孔径が概ね１０〜５０ｎｍで孔密度が１０¹⁰〜１０¹¹／
ｃｍ² であるのに対し、後者では孔径が２〜１０ｎｍに
なるように相似縮小したような構造となる。したがっ
て、孔の壁も薄くなり機械的強度も弱い。同条件で多孔
質を形成した場合、多孔度も非縮退基板に形成された多
孔質の方が高い傾向にある。したがって、プロセス途上
で多孔質層が崩壊したり、多孔質上に形成するエピタキ
シャルシリコン層の結晶性を劣化させやすい。

【００５９】不純物の添加は、エピタキシャルシリコン
層を形成する半導体基材にｐ⁺ ないしはｎ⁺ 基板を用
い、エピタキシャルシリコン層成長後に熱拡散により高
濃度化してもよい。又、エピタキシャルシリコン層を成
長する際に不純物をドープして成長してもよい。後者の
場合、半導体基材として安価なダミーウエハを選択する
ことが可能になり、製造コストを下げることができる。
さらに高濃度ドープエピタキシャルシリコン層を低濃度
基板上に形成したのち、エピタキシャルシリコン層の厚
さよりも深く多孔質化して多孔質シリコン層を形成すれ
ば、高濃度ドープエピタキシャルシリコン層には低多孔
度層が、低濃度基板には高多孔度層が形成される。こう
すると、高多孔度層中で分離することができる。

【００６０】本発明において多孔質化されるシリコン基
材の表面領域に含有される導電型を制御し得る元素（不
純物）の濃度は、一般的には、５．０×１０¹⁶／ｃｍ³
〜５．０×１０²⁰／ｃｍ³ の範囲、好ましくは、１．０
×１０¹⁷／ｃｍ³ 〜２．０×１０²⁰／ｃｍ³ の範囲、よ
り好ましくは、５．０×１０¹⁷／ｃｍ³ 〜１．０×１０
²⁰／ｃｍ³ の範囲とされるのが多孔質化工程及び多孔質
シリコン層上に形成されるエピタキシャル膜の特性を考
慮すると望ましい。

【００６１】エピタキシャル層の厚さは、０．２μｍ〜
３０μｍにすると好ましいものである。より好ましく
は、０．２μｍ〜１５μｍにするとよい。

【００６２】又、ＣＯＰ密度は上述した市販のシリコン
ウエハに水素を含む還元性雰囲気中の熱処理を施すこと
によっても低減できる。水素を含む還元性雰囲気とは、
水素のみ、ないしは水素と希ガス（Ｈｅ，Ｎｅ，Ａｒ，
Ｘｅなど）の混合雰囲気をいう。熱処理温度は概ね９０
０℃〜１２００℃が好適に用いられる。圧力は特に限定
されないが、圧力を下げることで好適な温度領域を低温
化することが可能である。

【００６３】本発明に用いられる多孔質層２は、例えば
Ｓｉ基材をＨＦ溶液中で陽極化成することにより形成で
きる。多孔質層は１０^-1〜１０¹ ｎｍ程度の直径の孔が
１０ ^-1〜１０¹ ｎｍ程度の間隔で並んだスポンジのよう
な構造をしている。その密度は、単結晶Ｓｉの密度２．
３３ｇ／ｃｍ³ に比べて低い。ＨＦ溶液濃度を５０〜２
０％に変化させたり、ＨＦ溶液中へのアルコール添加比
率を変化させたり、電流密度を変化させることで密度を
２．１〜０．６ｇ／ｃｍ³ の範囲に変化させることがで
きる。また、多孔質化される部分の比抵抗と電気伝導型
を予め変調しておけば、これに基づいて多孔度を変化さ
せることが可能である。ｐ型においては、同じ陽極化成
条件においては、縮退基板（ｐ⁺ 、またはｎ⁺ ）に比
べ、非縮退基板（ｐ^- 、またはｎ^- ）は孔径は細くなる
ものの孔密度が１桁程度増加する為、多孔度が高くな
る。すなわち、多孔度（Porosity）はこれらの諸条件を
可変することによって制御することが可能であり、いず
れの方法に限定されるものではない。多孔質層は単層、
あるいは多孔度の異なる層が積層された構造のいずれで
も構わない。縮退基板上に縮退濃度のエピタキシャルシ
リコン層を形成すれば、表面のエピタキシャルシリコン
層部分に低多孔度層を、基板の非縮退基板部分に高多孔
度層を形成することができる。

【００６４】本発明において用いられる非多孔質層とし
ては、好適には、単結晶Ｓｉ、多結晶Ｓｉ、非晶質Ｓｉ
の他、ＧａＡｓ，ＩｎＰ，ＧａＡｓＰ，ＧａＡｌＡｓ，
ＩｎＡｓ，ＡｌＧａＳｂ，ＩｎＧａＡｓ，ＺｎＳ，Ｃｄ
Ｓｅ，ＣｄＴｅ，ＳｉＧｅ，ＳｉＣ等の化合物半導体等
から選択される少なくとも１つからなる単層又は積層体
を用いることができる。そして非多孔質層は、ＦＥＴ
（Field Effect Transistor）等の半導体素子を既に作
り込んだものであっても良い。

【００６５】多孔質層上に非多孔質層を形成するには、
減圧ＣＶＤ法、プラズマＣＶＤ法、光ＣＶＤ法、ＭＯＣ
ＶＤ（Metal-Organic CVD）法等のＣＶＤ法の他、スパ
ッター法（バイアススパッター法を含む）、分子線エピ
タキシャル成長法、液相成長法等を採用することができ
る。

【００６６】本発明においては、必要に応じて、非多孔
質層の形成前に多孔質層を熱処理してもよい。

【００６７】熱処理の方法としては、多孔質層の孔構造
の変化を防止する為の酸化性雰囲気中での熱処理と、積
極的に孔構造を変える為の還元性雰囲気中での熱処理と
がある。

【００６８】前者は、例えば、多孔質層を酸化性雰囲気
中で２００℃〜７００℃の温度で熱処理することによ
り、多孔質層の孔内壁面を酸化して孔壁を酸化膜で覆う
ようにするとよい。

【００６９】後者としては、多孔質層を水素を含む還元
性雰囲気中で８００℃〜１２００℃で熱処理（水素ベー
キング）することにより、多孔質層の層表面にある孔の
少なくともいくつかを封止するとよい。

【００７０】更には両者を組み合わせて、まず酸化性雰
囲気中で熱処理を行い孔内壁面を酸化した後、水素を含
む還元性雰囲気中で熱処理して、多孔質層の層表面の孔
を封止してもよい。この場合、水素ベーキングの前にＨ
Ｆ溶液等により多孔質層の層表面の酸化膜を除去するこ
とも好ましいものである。

【００７１】多孔質シリコンを水素中で熱処理すると表
面の孔が封止されていくことは、佐藤らによって報告さ
れている（N.Sato et al.J.Electrochem. Soc.Vol.142
（1995）pp.3116.）。この現像は、エッチングというよ
りは、むしろ表面の再構成であると考えられる。即ち、
多孔質層の表面では、凹凸部分が無数に存在し、結晶層
の面方位に比して高次の面方位の面が多く表面に露出し
ており、表面エネルギーの高い状態にある。水素を含む
還元性雰囲気の熱処理では、例えば水素の還元作用によ
り表面の自然酸化膜が除去され、かつ、熱処理中は還元
作用により自然酸化膜が生成されない。そのため、表面
Ｓｉ原子の移動のエネルギー障壁は下がり、熱エネルギ
ーにより励起された表面Ｓｉ原子が移動し、表面エネル
ギーの低い、平坦な表面を構成していくと考えられる。
この水素ベーキングの条件は、前述したシリコン基材の
表面処理における熱処理と同条件を採用し得る。孔の封
止は、多孔質シリコンの表面をシリコン、ないしは、シ
リコンと、炭素ないしは窒素を主成分に含み、かつ、酸
素を主成分としない材料からなる部材と対向させた熱処
理によって行なうとシリコンのエッチングが抑制される
ため、効果的に孔を封止することができる。その部材と
は例えばシリコン、炭化シリコン、窒化シリコン等であ
る。

【００７２】すなわち、本現象は表面が清浄な状態で熱
処理することでその進行が開始するので、表面に厚く自
然酸化膜が形成されているような場合には、熱処理に先
立って、これを希弗酸などによるエッチングで除去して
おくことにより、表面の孔の封止の開始が早まる。

【００７３】こうして得られた多孔質層の孔の封止され
た平滑な単結晶表面は、貼り合わせＳＯＩ作製のみなら
ず、半導体デバイス作製という点から見ても好適に使用
することができる。

【００７４】本発明に用いられる第２の部材としては、
絶縁体、半導体、又は導電体のいずれでもよい。具体的
には、ガラス、石英ガラス、サファイア、シリコン、炭
化シリコン、アルミニウム、ステンレス鋼、樹脂等であ
る。ＳＯＩ基板を作製する場合には、第２の部材として
石英ガラス、サファイア、シリコン、或いは表面に酸化
シリコンのような絶縁膜を形成したシリコンが好適であ
る。

【００７５】本発明において、多孔質層及び非多孔質層
を有する第１の部材と、第２の部材とを貼り合わせる場
合、間に絶縁層を介して貼り合わせるとよい。とりわけ
非多孔質層表面に酸化膜のような絶縁膜を形成して、そ
の絶縁膜と第２の部材の表面とを密着させて貼り合わせ
ることも好ましいものである。

【００７６】又、第１の部材と第２の部材とを間に接着
剤を付与して貼り合わせてもよい。

【００７７】貼り合わせの方法としては、親水性又は疎
水性を示すように洗浄された第１及び第２の部材を互い
に密着させる方法、第１及び第２の部材を接着剤により
貼り合わせ接着剤を硬化させる方法等がある。酸化シリ
コンのような絶縁性表面同士を密着させて貼り合わせる
場合には、少なくとも一方の表面に窒素、酸素等のイオ
ンを注入してから貼り合わせるとよい。

【００７８】更に、第１及び第２の部材を密着させた
後、接合強度を高めるための熱処理を行うことも好まし
いものである。

【００７９】多層構造体から多孔質層を除去して非多孔
質層を表出させるには、以下に示す２つの代表的方法が
挙げられるが、これに限定されるものではない。

【００８０】第１の方法では、第１の部材を裏面側より
研削、研磨、エッチング等により除去して多孔質層を表
出させる。続いて、多孔質層を除去して非多孔質単結晶
シリコン層を表出させる。

【００８１】第２の方法は、多層構造体の多孔質層の内
部及び／又は多孔質層の上下界面に亀裂を生じさせるこ
とにより、多層構造体を分離する方法である。

【００８２】具体的には、多層構造体の貼り合わせ面に
垂直な引っ張り力を加える方法、第１の部材と第２の部
材を引き離すような力を多層構造体の端部に加える方
法、貼り合わせ面に対して平行に剪断応力をかける方法
（例えば貼り合わせ面に平行な面内で第１、第２の部材
を互いに反対方向に移動させる方法や円周方向にそれぞ
れの部材を反対方向に回転させる方法など）、貼り合わ
せ面に対して垂直な方向に加圧する方法、分離領域に超
音波などの波動エネルギーを印加する方法、分離領域に
多層構造体の側面側から貼り合わせ面に平行に剥離用部
材（例えばナイフのような鋭利なブレード）及び／又は
流体を挿入する方法、分離領域として機能する多孔質層
に染み込ませた物質の膨張エネルギーを利用する方法、
分離領域として機能する多孔質層を貼り合わせ基体の側
面から熱酸化し体積膨張させて分離する方法、分離領域
としてイオン打ち込みにより形成された微小気泡（micr
ocavity）を得ることのできる層を用いレーザー照射な
どにより加熱することによって分離する方法などがあ
る。パルス状に加熱し、熱応力をかける、あるいは多孔
質層を軟化させる方法等があるが、これらの方法に限定
されるものではない。或いは、亀裂を作らずとも、分離
領域として機能する多孔質層を貼り合わせ基体の側面か
ら選択エッチングして分離する方法であってもよい。

【００８３】このうち流体による分離方法についてより
具体的に説明する。

【００８４】本発明において分離を行うために用いる流
体の流れは、気体又は液体からなる加圧された流体を細
いノズルから噴射することにより実現可能である。噴射
する流れをより高速、高圧の細いビームにする為の方法
としては「ウォータージェット」第１巻１号第４ページ
などに紹介されているようなウォータージェット法を使
用することができる。本発明に使用可能なウォータージ
ェットは、高圧ポンプにより加圧された１００ｋｇｆ／
ｃｍ² 〜８０００ｋｇｆ／ｃｍ² の高圧水を細いノズル
から噴射することによって、セラミックス、金属、コン
クリート、樹脂、ゴム、木材などの切断（ただし、固い
材料の時は水に研磨材を加える）、加工、表層の塗膜の
除去、部材表面の洗浄などを行うことができる。従来の
ウォータージェットの使い方においては、上記のように
材料の一部分を除去することが主な効果であった。すな
わち、ウォータージェット切断は主部材のきりしろを除
去すること、また、塗膜の除去、部材表面の洗浄は不要
な部分を除去することであった。本発明の流体の流れの
形成方法としてウォータージェットのような流体ジェッ
トを用いる場合、前記分離領域を多層構造体の側面の貼
り合わせ目に合わせて流体ジェットを噴射することによ
り側面から分離することが可能である。この場合先ず多
層構造体の側面に露出している前記分離領域及びその周
辺の第１の部材と第２の部材の一部に直接流体ジェット
を噴射する。するとそれぞれの部材は損傷を受けず機械
強度が脆弱な分離領域のみが流体ジェットにより破断さ
れて二枚に分離される。また何らかの理由で前記分離領
域が予め露出していなくて何か薄い層でその部分が覆わ
れている場合でも、流体ジェットがまず分離領域を覆う
層を除去ないし破壊し、そのまま続けて露出した分離領
域を除去することになる。

【００８５】また従来は余り利用されて来なかった効果
ではあるが、貼り合わせウエハからなる多層構造体周囲
の側面の狭い隙間（凹部）に流体ジェットを噴射するこ
とにより、貼り合わせウエハを押し拡げて構造が脆弱な
前記分離領域を破壊して分離することもできる。この場
合切断や除去が目的でないため分離領域の切断くずがほ
とんど発生しないし、分離領域が素材としては流体ジェ
ットそのものでは除去できないものであっても研磨材を
使用することなく、また分離の表面にダメージを与える
こと無く分離することが可能である。この様にこの効果
は切断とか研磨といった作用によるものではなく、流体
による一種の楔の作用と考えることもできる。従ってこ
の効果は貼り合わせ基体の側面に凹型の狭い隙間があっ
て流体ジェットを噴射することにより分離領域を引き剥
がす方向に力が掛る場合には大いに効果が期待できる。
この効果を充分に発揮させようとするならば上記貼り合
わせ基体の側面の形状が凸型ではなく凹型である方が好
ましい。

【００８６】多層構造体から表出した多孔質層は、該多
孔質層の機械的強度が低いことと、表面積が非常に大き
いことを利用して、選択的に除去することができる。選
択的な除去方法としては、研磨やラッピングを用いた機
械的な方法の他、エッチング液を用いた化学エッチング
や、ケミカルドライエッチング等の方法を採用すること
ができる。

【００８７】多孔質層をエッチング液を用いて選択ウェ
ットエッチングする場合、エッチング液としては、ＨＦ
４９ｗｔ％の弗酸とＨ₂ Ｏ₂ ３０ｗｔ％の過酸化水素水
との混合液、弗酸，弗酸にアルコールを添加した混合
液、弗酸にアルコールおよび過酸化水素水を添加した混
合液、バッファード弗酸、バッファード弗酸にアルコー
ルを添加した混合液、バッファード弗酸に過酸化水素水
を添加した混合液、バッファード弗酸にアルコールおよ
び過酸化水素水を添加した混合液、あるいは弗酸・硝酸
・酢酸の混合液のようなものを採用することができる。
ＨＦとＨ₂ Ｏ₂ を含む混合液は、多孔質Ｓｉの非多孔質
Ｓｉに対するエッチング選択比が１０⁵ 以上となり好適
である。又、気泡付着防止用にアルコールのような界面
活性剤を添加するとよい。 ［ＳＯＩ構造の形成］本発明に基づくＳＯＩ構造の半導
体基材作製方法は特に限定されないが、多孔質シリコン
の選択エッチングを用いる方法において、多孔質シリコ
ンを形成するに先立って、シリコン基材の表面にステッ
プ・テラス構造を形成したのち、多孔質層を形成するこ
とにより、その上に形成される該非多孔質単結晶半導体
膜の結晶性、表面平滑性を向上するのに特に好適に用い
られる。

【００８８】まず、シリコン基材１の表面に水素アニー
ルによりステップ・テラス構造を形成する。

【００８９】続いて、少なくとも主表面側に多孔質Ｓｉ
層２を形成する（図５（Ａ））。多孔質Ｓｉ層は、Ｓｉ
基材をＨＦ溶液中で陽極化成することにより形成でき
る。多孔質Ｓｉ層は単層、あるいはポロジティの異なる
層が積層された構造のいずれでも構わない。

【００９０】多孔質層２上に少なくとも１層の非多孔質
単結晶半導体層３を形成する（図５（Ｂ））。非多孔質
単結晶半導体層３の形成は、堆積により形成した単結晶
Ｓｉ層、多孔質層２の表面層を水素アニールにより非多
孔質化した層などの中から任意に選ばれる。非多孔質単
結晶半導体層３の形成は、多孔質シリコン層の表面を水
素を含む還元性雰囲気中の熱処理によって多孔質の表面
の孔を封止したのちに行なうことが望ましい。孔の封止
は、多孔質シリコンの表面をシリコン、ないしは、シリ
コンと、炭素ないしは窒素を主成分に含み、かつ、酸素
を主成分としない材料と対向させた熱処理によって行な
うとシリコンのエッチングが抑制されるため、効果的に
孔を封止することができる。さらに、単結晶Ｓｉ層上に
酸化シリコンからなる絶縁層４を熱酸化法により形成す
ると、単結晶シリコン層と埋め込み酸化膜の界面を界面
準位の少ない熱酸化により形成された界面とすることが
でき、好適である。前記非多孔質単結晶Ｓｉ層３を形成
した半導体基板の主面を図５（Ｃ）に示すように、シリ
コン基板からなる第２の部材５の表面と室温で密着させ
る。密着させる前には表面の付着物、異物を除去するた
めに洗浄することが望ましい。第２の部材としては、Ｓ
ｉ基板、Ｓｉ基板上に酸化Ｓｉ膜を形成したもの、石英
等の光透過性基板、サファイアなどから選択することが
できるが、これに限定されるものではなく、貼り合わせ
に供される面が十分に平坦、平滑で有れば構わない。図
５（Ｃ）は第２の部材とシリコン基材とを絶縁層４を介
して貼り合わせた様子を示してあるが、第２の部材がＳ
ｉでない場合には絶縁層４はなくてもよい。貼り合わせ
に際しては絶縁性の薄板をはさみ３枚重ねで貼り合わせ
ることも可能である。

【００９１】続いて、多孔質層２を除去して非多孔質単
結晶Ｓｉ層３を表出させる（図５（Ｄ））。

【００９２】ここでは、シリコン基材１の裏面を研削と
それに続く反応性イオンエッチング等により除去して多
孔質層２を表出させる。続いて、多孔質層２を除去して
非多孔質単結晶シリコン層３を表出させる。

【００９３】多孔質層２の除去はＨＦとＨ₂ Ｏ₂ とを含
むエッチング液を用いた選択エッチングにより行う。そ
うすると多孔質シリコンは非多孔質単結晶シリコンに対
して、１０⁵ 倍速く選択的にエッチング除去できる。

【００９４】上記したエッチング液には、気泡の付着を
防止するための界面活性剤を添加してもよい。特にエチ
ルアルコールが好適に用いられる。

【００９５】続いて、水素を含む還元性雰囲気での熱処
理を施し、単結晶シリコン層中のボロン濃度の低減及
び、表面平滑化を行う（図５（Ｆ））。単結晶シリコン
層中のボロン濃度の高い領域が表面近傍に限られる場
合、ないしは、ボロン濃度低減の必要がない場合には、
研磨によって表面層を除去することによって、表面の平
滑化を行なってもよい。

【００９６】図５（Ｆ）には、得られた半導体基材が示
されている。第２の部材５上に単結晶Ｓｉ膜３が絶縁層
４を介して平坦に、しかも均一に薄層化されて、ウエハ
全域に、大面積に形成される。こうして得られた半導体
基板は、絶縁分離された電子素子作製という点から見て
も好適に使用することができる。

【００９７】次に、図６（Ａ）〜（Ｈ）を参照して別の
半導体基材の作製方法について述べる。

【００９８】図６（Ａ）に示すようにステップ・テラス
構造ではない表面１０を有するシリコン基材を用意す
る。

【００９９】図６（Ｂ）に示すように水素アニールによ
りシリコン基材１の表面にステップ１１とテラス１２と
を有するステップ・テラス構造の表面を形成する。

【０１００】続いて、水素アニールされた表面側に多孔
質層２１，２２を形成する（図６（Ｃ））。多孔質Ｓｉ
は、Ｓｉ基板をＨＦ溶液中で陽極化成することにより形
成できる。例えば電流密度を変化させることで孔径は細
くなるものの孔密度が１桁程度増加し、ポロジティが高
い。すなわち、多孔度が高い高多孔度層２２とエピタキ
シャルシリコン層部分に近い低多孔度層２１とを、形成
することができる。

【０１０１】低多孔度の多孔質層２１上に少なくとも１
層の非多孔質単結晶半導体層３を形成する（図６
（Ｄ））。非多孔質単結晶半導体層３の形成は、堆積に
より形成した単結晶Ｓｉ層、多孔質層２１の表面層を非
多孔質化した層などの中から任意に選ばれる。非多孔質
単結晶半導体層３の形成は、多孔質シリコン層２１の表
面を水素を含む還元性雰囲気中の熱処理によって多孔質
の表面の孔を封止したのちに行なうことが望ましい。孔
の封止は、多孔質シリコンの表面をシリコン、ないし
は、ＳｉＣ，ＳｉＮのような材料からなる部材と対向さ
せた熱処理によって行なうとシリコンのエッチングが抑
制されるため、効果的に孔を封止することができる。さ
らに、図６（Ｅ）のように単結晶Ｓｉ層上に酸化シリコ
ンからなる絶縁層４を熱酸化法により形成する。前記非
多孔質単結晶Ｓｉ層を図６（Ｆ）に示すように、第２の
部材５の表面と室温で密着させる。密着させる前には表
面の付着物、異物を除去するために洗浄することが望ま
しい。図６（Ｆ）は第２の部材と貼り合わせた非多孔質
Ｓｉ層の様子を示してある。

【０１０２】図６（Ｇ）に示すように、多層構造体を多
孔質層において分離する。分離する方法としては、前述
したとおり加圧、引っ張り、せん断、楔、等の外圧をか
ける方法、超音波を印加する方法、熱をかける方法、酸
化により多孔質Ｓｉを周辺から膨張させ多孔質Ｓｉ内に
内圧をかける方法、パルス状に加熱し、熱応力をかけ
る、あるいは軟化させる、あるいは、ウォータージェッ
ト等の流体くさびを差し込む方法等があるが、これらの
方法に限定されるものではない。多孔質層を低多孔度層
と高多孔度層の２層構成にして低多孔度層との界面付近
の高多孔度層２２中に亀裂を生じさせて分離することが
できる。

【０１０３】続いて、非多孔質層３の表面側に残留する
多孔質層２１をエッチングにより除去する（図６
（Ｈ））。多孔質のエッチング方法は前述した方法と同
様である。非多孔質層３側に残留した多孔質シリコン層
２１が極めて薄く、均一な厚みであるならば、多孔質層
エッチングは実施しなくてもよい。

【０１０４】続いて、水素を含む還元性雰囲気での熱処
理を施し、非多孔質の単結晶シリコン層３中のボロン濃
度の低減及び、表面平滑化を行なう。単結晶シリコン層
中のボロン濃度の高い領域が表面近傍に限られる場合、
ないしは、ボロン濃度低減の必要がない場合には、研磨
によって表面層を除去することによって、表面の平滑化
を行なってもよい。

【０１０５】こうして、第２の部材５上に単結晶Ｓｉ膜
３が絶縁層４を介して平坦に、しかも均一に薄層化され
て、ウエハ全域に、大面積に形成される。こうして得ら
れたＳＯＩ基板は、絶縁分離された電子素子作製という
点から見ても好適に使用することができる。

【０１０６】分離後のＳｉ基材１１上に残留する多孔質
層２２が不要であれば除去して、表面平滑性が許容でき
ないほど荒れている場合には表面平滑化を行った後、再
度シリコン基材１、あるいは第２の部材５として使用で
きる。多孔質層をあらかじめ２層構成にして、かつ、高
多孔度層を薄くしておけば、シリコン基材１側には多孔
度層がほとんど残留しなくなるので、シリコン基材表面
の多孔質層の研磨やエッチングによる除去工程を経ず
に、水素を含む還元性雰囲気中の熱処理によって、表面
を平滑化して、再び、第１の半導体基材として使用でき
る。

【０１０７】図７（Ａ）〜（Ｈ）を参照して別の半導体
基材の作製方法について説明する。

【０１０８】図７（Ａ）のようにステップ・テラス構造
になっていないシリコン基材１を用意する。

【０１０９】図７（Ｂ）に示すようにシリコン基材表面
にエピタキシャル成長処理を施しステップ・テラス構造
からなる表面を有するエピタキシャル層１３を形成す
る。表面のステップ・テラス構造が消失しないような条
件で洗浄を行い、ステップとテラスを有する主表面側を
多孔質化する（図７（Ｃ））。多孔質Ｓｉは、Ｓｉ基板
をＨＦ溶液中で陽極化成することにより形成できる。多
孔質化される部分の比抵抗と電気伝導型を予め変調して
おけば、これに基づいて多孔度を可変することが可能で
ある。よって、表面のエピタキシャルシリコン層部分に
低多孔度層２１が、非縮退基板であるシリコン基材に高
多孔度層２２が形成される。

【０１１０】低多孔度の多孔質層２１上に少なくとも１
層の非多孔質単結晶半導体層３を形成する（図７
（Ｄ））。非多孔質単結晶半導体層３の形成は、多孔質
シリコン層の表面を水素を含む還元性雰囲気中の熱処理
によって多孔質の表面の孔を封止したのちに行なうこと
が望ましい。孔の封止は、多孔質シリコンの表面をシリ
コン、ないしは、ＳｉＣ，ＳｉＮのような酸素を主成分
としない材料からなる部材と対向させた熱処理によって
行なうとシリコンのエッチングが抑制されるため、効果
的に孔を封止することができる。さらに、図７（Ｅ）に
示すように単結晶Ｓｉ層上に酸化シリコン層４を熱酸化
法により形成する。前記非多孔質単結晶Ｓｉ層３を形成
したシリコン基材１の主面を図７（Ｆ）に示すように、
第２の部材５の表面と室温で密着させる。密着させる前
には表面の付着物、異物を除去するために洗浄すること
が望ましい。貼り合わせに供される面は十分に平坦化、
平滑化しておく。シリコン基材１を裏面側より研削し、
続いて反応性イオンエッチングを行い図７（Ｇ）のよう
に多孔質層を表出させる。続いて、多孔質層を除去して
非多孔質単結晶シリコン層３を表出させる。

【０１１１】多孔質層の除去はＨＦ，Ｈ₂ Ｏ₂ の混合水
溶液による選択エッチングで行うことが望ましい。

【０１１２】続いて、水素を含む還元性雰囲気での熱処
理を施し、単結晶シリコン層中のボロン濃度の低減及
び、表面平滑化を行なう。単結晶シリコン層中のボロン
濃度の高い領域が表面近傍に限られる場合、ないしは、
ボロン濃度低減の必要がない場合には、研磨によって表
面層を除去することによって、表面の平滑化を行なって
もよい。こうして、図７（Ｈ）に示すように第２の部材
５上に単結晶Ｓｉ膜３が絶縁層４を介して平坦に、しか
も均一に薄層化される。

【０１１３】

【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。 ［実施例１］比抵抗が０．０１５Ωｃｍのボロンドープ
８インチ（１００）Ｓｉウエハを縦形熱処理炉に設置し
て、水素雰囲気中で１１００℃、１時間熱処理し、水素
雰囲気中で降温し、６００℃で取出した。取出したウエ
ハの表面を原子間力顕微鏡で観察したところ、およそ２
００ｎｍ周期でステップ・テラス構造が観察された。こ
の表面をＨＦ濃度４９ｗｔ％のフッ化水素酸とエチルア
ルコールを２：１で混合した溶液中で陽極化成してウエ
ハの表面に多孔質シリコンを１０μｍの厚みで形成し
た。

【０１１４】引き続いて、乾燥酸素雰囲気中で４００
℃、１時間熱処理を行い、多孔質シリコン層の孔の側
壁、多孔質シリコン層の表面の酸化を行った。該多孔質
シリコンを形成したＳｉウエハをエピタキシャル成長装
置に設置し、ＣＶＤ法により以下の条件でエピタキシャ
ルシリコン層を形成した。

【０１１５】成長温度： ９００℃ 成長圧力： ８０Ｔｏｒｒ ガス種： Ｈ₂ ；２３０ ｌ／ｍｉｎ ＳｉＨ₂ Ｃｌ₂ ；０．４ ｌ／ｍｉｎ 膜厚：０．０５μｍ このサンプルをＨＦとＨ₂ Ｏ₂ の混合液に３０分浸漬し
たのち、ノマルスキー（Nomarski）微分干渉顕微鏡でつ
ぶさに観察したところ、１個／ｃｍ² の頻度でＨＦ−Ｈ
₂ Ｏ₂ 混合液がエピタキシャルシリコン層を貫通して多
孔質シリコン層を腐食したと考えられる凹んだ領域が見
られた。

【０１１６】一方、多孔質層形成に先だって、Ｓｉウエ
ハの水素中での熱処理を行わなかった場合（比較サンプ
ル）には、同様の凹みは２個／ｃｍ² の頻度で存在して
おり、エピタキシャル層の品質が多孔質形成前の水素中
熱処理で改良された。 ［実施例２］比抵抗が０．０１５Ωｃｍのボロンドープ
８インチ（１００）Ｓｉウエハを市販の枚葉式エピタキ
シャル成長装置に設置して、水素ガスにＳｉＨ₂ Ｃｌ₂
を添加してエピタキシャルシリコン層を１０μｍ堆積し
た。取出したウエハの表面を原子間力顕微鏡で観察した
ところ、およそ２００ｎｍ周期でステップ・テラス構造
が観察された。又、このエピタキシャルシリコン層中の
酸素濃度をＳＩＭＳ法により測定したところ５×１０¹⁷
ｃｍ^-3であった。この表面をＨＦ濃度が４９ｗｔ％のフ
ッ化水素酸とエチルアルコールを２：１で混合した溶液
中で陽極化成してウエハの表面を多孔質化して多孔質シ
リコン層を５μｍの厚みで形成した。

【０１１７】引き続いて、乾燥酸素雰囲気中で３００
℃、３時間熱処理を行い、多孔質層の孔の側壁、多孔質
の表面の酸化を行った。このサンプルをＨＦ濃度１．２
ｗｔ％のＨＦ水溶液に２０秒浸漬したのち、純水で１０
分間リンスした。

【０１１８】このサンプルを乾燥させたのち、エピタキ
シャル成長装置に設置し、ＣＶＤ法によりエピタキシャ
ルシリコン層を形成した。

【０１１９】成長温度： １０４０℃ 成長圧力： ７６０Ｔｏｒｒ ガス種： Ｈ₂ ；２３０ ｌ／ｍｉｎ ＳｉＨ₂ Ｃｌ₂ ；０．４ ｌ／ｍｉｎ 膜厚：０．０５μｍ このサンプルをＨＦとＨ₂ Ｏ₂ の混合液に３０分浸漬し
たのち、ノマルスキー微分干渉顕微鏡でつぶさに観察し
たところ、０．２個／ｃｍ² の頻度でＨＦ−Ｈ ₂ Ｏ₂ 混
合液がエピタキシャルシリコン層を貫通して多孔質シリ
コンを腐食したと考えられる凹んだ領域が見られた。

【０１２０】一方、多孔質層形成に先だって、エピタキ
シャル成長を行わなかった場合（比較サンプル）には同
様の凹みは２個／ｃｍ² の頻度で存在しており、多孔質
層上に形成されるエピタキシャル層の品質が多孔質層形
成前の水素中熱処理で改良された。 ［実施例３］比抵抗が１０Ωｃｍのボロンドープ８イン
チ（１００）Ｓｉウエハを市販の枚葉式エピタキシャル
成長装置に設置して、水素ガスをキャリアガスにしてＳ
ｉＨ ₂ Ｃｌ₂ を流し、さらにＢ₂ Ｈ₆ を添加してボロン
濃度が３×１０¹⁸／ｃｍ² のエピタキシャルシリコン層
を０．５μｍ堆積した。取出したウエハの表面を原子間
力顕微鏡で観察したところ、およそ２００ｎｍ周期でス
テップ・テラス構造が観察された。さらに表面をＨＦ濃
度が４９ｗｔ％のフッ化水素酸とエチルアルコールを
２：１で混合した溶液中で陽極化成してウエハの表面に
多孔質シリコン層を１０μｍの厚みで形成した。このシ
リコンウエハを酸化雰囲気中４００℃で１時間熱処理し
た後、ＨＦ濃度が１．２５ｗｔ％のＨＦ水溶液に３０秒
浸け、多孔質の表面および表面近傍に形成された極薄酸
化膜を除去した後、よく水洗して乾燥させた。続いてこ
のシリコンウエハを石英製の炉心管からなる縦形熱処理
炉に設置した。図８はシリコンウエハが設置された縦形
熱処理炉の様子を示す概略的断面図である。図８におい
て、１２０は石英製の炉心管、１２１はシリコンウエハ
を載せるＳｉＣ製のボート、１２２は導入されるガスを
示す。炉心管１２０は不図示のヒータで外側から加熱さ
れるようになっている。ガス１２２は炉上部より下方へ
と流れる。ウエハ１２３は図８の如く、水平に、かつ、
１枚のシリコンウエハの裏面のシリコンが別のシリコン
ウエハの多孔質層表面とおよそ６ｍｍ間隔で向かい合う
ように、かつ、ウエハの中心と炉心管の中心線が一致す
るようにして、ＳｉＣ製のボート上に設置し、一番上の
多孔質層を形成したシリコンウエハの上には多孔質層を
形成していない市販のシリコンウエハ１２４をダミーウ
エハとして同じ間隔で配置した。炉内の雰囲気を水素に
置換したのち、温度を１１５０℃まで昇温し、２時間保
持したのち、再び降温し、ウエハを取出した。取出した
ウエハの多孔質層が形成されている表面を電子顕微鏡で
観察した結果、残留孔は観察されなかった。

【０１２１】このウエハをエピタキシャル成長装置に設
置し、下記の条件で単結晶シリコン層を形成した。

【０１２２】成長温度： １０８０℃ 成長圧力： ７６０Ｔｏｒｒ ガス種： Ｈ₂ ；２３０ ｌ／ｍｉｎ ＳｉＨ₂ Ｃｌ₂ ；０．４ ｌ／ｍｉｎ 膜厚： ２μｍ このサンプルに欠陥顕在化エッチングを施したのち、光
学顕微鏡で観察したところ、積層欠陥密度は３×１０³
／ｃｍ² であった。

【０１２３】一方、多孔質層形成に先だって予めエピタ
キシャルシリコン層を形成していなかった場合（比較サ
ンプル）には積層欠陥密度は１．２×１０⁴ ／ｃｍ² で
あった。 ［実施例４］比抵抗が０．０１５Ωｃｍのボロンドープ
８インチ（１００）Ｓｉウエハを縦形熱処理炉に設置し
て、水素雰囲気中で１１００℃、１時間熱処理し、水素
雰囲気中で降温し、６００℃で取出した。取出したウエ
ハの表面を原子間力顕微鏡で観察したところ、およそ２
００ｎｍ周期でステップ・テラス構造が観察された。ま
た、二次イオン質量分析装置（ＳＩＭＳ）により、ボロ
ン濃度の深さ方向分布を測定したところ、表面から５μ
ｍの深さまでボロン濃度は５×１０¹⁸／ｃｍ³であっ
た。さらに表面をＨＦ濃度が４９ｗｔ％のフッ化水素酸
とエチルアルコールを２：１で混合した溶液中で陽極化
成してウエハの表面に多孔質シリコン層を１０μｍの厚
みで形成した。このシリコンウエハを酸素雰囲気中４０
０℃で１時間熱処理した後、ＨＦ濃度が１．２５ｗｔ％
のＨＦ水溶液に３０秒浸け、多孔質の表面および表面近
傍に形成された極薄酸化膜を除去した後、よく水洗して
乾燥させた。続いてこのシリコンウエハを石英製の炉心
管からなる縦形熱処理炉に設置した。ガスは炉上部より
下方へと流れる。ウエハは図８の如く、水平に、かつ、
１枚のシリコンウエハの裏面のシリコンが別のシリコン
ウエハの多孔質層表面とおよそ６ｍｍ間隔で向かい合う
ように、かつ、ウエハの中心と炉心管の中心線が一致す
るようにして、ＳｉＣ製のボート上に設置し、一番上の
多孔質層を形成したシリコンウエハの上には多孔質層を
形成していない市販のシリコンウエハを同じ間隔で配置
した。炉内の雰囲気を水素に置換したのち、温度を１１
５０℃まで昇温し、２時間保持したのち、再び降温し、
ウエハを取出した。取出したウエハの多孔質層が形成さ
れている表面を電子顕微鏡で観察した結果、残留孔は観
察されなかった。 ［実施例５］比抵抗が０．０１５Ωｃｍのボロンドープ
８インチ（１００）Ｓｉウエハを縦形熱処理炉に設置し
て、水素雰囲気中で１１００℃、１時間熱処理し、水素
雰囲気中で降温し、６００℃で取出した。取出したウエ
ハの表面を原子間力顕微鏡で観察したところ、およそ２
００ｎｍ周期でステップ・テラス構造が観察された。ま
た、二次イオン質量分析装置により、ボロン濃度の深さ
方向分布を測定したところ、表面から５μｍの深さまで
ボロン濃度は３×１０¹⁸／ｃｍ³ であった。さらに表面
をＨＦ濃度が４９ｗｔ％のフッ化水素酸とエチルアルコ
ールを２：１で混合した溶液中で陽極化成してウエハの
表面に多孔質シリコンを１０μｍの厚みで形成した。こ
のシリコンウエハを酸素雰囲気中４００℃で１時間熱処
理した後、ＨＦ濃度が１．２５ｗｔ％のＨＦ水溶液に３
０秒浸け、多孔質の表面および表面近傍に形成された極
薄酸化膜を除去した後、よく水洗して乾燥させた。続い
てこのシリコンウエハを枚葉エピタキシャル成長装置に
設置して、Ｈ₂ をキャリアガスとしてＳｉＨ₂ Ｃｌ₂ を
導入して９００℃、８０Ｔｏｒｒでエピタキシャルシリ
コン層を２μｍ堆積した。欠陥顕在化エッチングを施し
た後、光学顕微鏡で結晶欠陥密度を測定したところ、２
×１０² ／ｃｍ² であった。 ［実施例６］比抵抗が０．０１５Ωｃｍのボロンドープ
８インチ（１００）Ｓｉウエハを市販の枚葉式エピタキ
シャル成長装置に設置して、水素ガスにＳｉＨ₂ Ｃｌ₂
を添加してエピタキシャルシリコン層を０．５μｍ堆積
した。この後、縦形熱処理炉に設置して、１１００℃、
２時間の熱処理を行った。取出したウエハの表面を原子
間力顕微鏡で観察したところ、およそ２００ｎｍ周期で
ステップ・テラス構造が観察された。また、二次イオン
質量分析装置により、ボロン濃度の深さ方向分布を測定
したところ、表面から５μｍの深さまでボロン濃度は５
×１０¹⁸／ｃｍ ³ であった。さらに表面をＨＦ濃度４９
ｗｔ％フッ化水素酸とエチルアルコールを２：１で混合
した溶液中で陽極化成してウエハの表面に多孔質シリコ
ンを１０μｍの厚みで形成した。このシリコンウエハを
酸素雰囲気中４００℃で１時間熱処理した後、ＨＦ濃度
１．２５ｗｔ％のＨＦ水溶液に３０秒浸け、多孔質の表
面および表面近傍に形成された極薄酸化膜を除去した
後、よく水洗して乾燥させた。続いてこのシリコンウエ
ハを枚葉エピタキシャル成長装置に設置して、Ｈ₂ をキ
ャリアガスとしてＳｉＨ₂ Ｃｌ₂を導入して９００℃、
８０Ｔｏｒｒで単結晶シリコン膜を平均３１０ｎｍ±５
ｎｍの厚みで形成した。このシリコンウエハを酸化炉に
設置し、酸素と水素の燃焼ガスにより該単結晶シリコン
膜表面を酸化して酸化シリコン膜を２００ｎｍ形成し
た。酸化された結果単結晶シリコン膜の厚さは２１０ｎ
ｍになった。このシリコンウエハ、第２のシリコンウエ
ハをそれぞれ一般的にシリコンデバイスプロセス等で用
いられるウェット洗浄を施して、清浄な表面を形成した
のち、貼り合わせた。続いて貼り合わせたシリコンウエ
ハ組を熱処理炉に設置し、１１００℃１時間の熱処理を
施し、貼り合わせ面の接着強度を高めた。熱処理の雰囲
気は窒素、酸素の混合気中で昇温し、酸素、酸素と水素
の燃焼ガスに置換して１１００℃、１時間保持し、窒素
雰囲気中で降温した。このシリコンウエハ組の第１のシ
リコンウエハ側の裏面を研削して、多孔質シリコンを露
出させた。ＨＦと過酸化水素水の混合溶液中に浸して、
多孔質シリコンをエッチングにより除去し、ウェット洗
浄にてよく洗浄した。単結晶シリコン膜は酸化シリコン
膜と共に第２のシリコンウエハ上に移設され、ＳＯＩウ
エハが作製された。移設された単結晶シリコンの膜厚を
面内１０ｍｍの格子点でそれぞれ測定したところ、膜厚
の平均は２１０ｎｍばらつきは±７ｎｍであった。ま
た、表面粗さを原子間力顕微鏡で１μｍ角、５０μｍ角
の範囲について２５６×２５６の測定ポイントで測定し
たところ、表面粗さは平均二乗粗さ（Ｒｒｍｓ）でそれ
ぞれ１０．１ｎｍ、９．８ｎｍであった。また、ボロン
濃度を二次イオン質量分析法（ＳＩＭＳ）により測定し
たところ、単結晶シリコン膜中のボロン濃度は１．２×
１０¹⁸／ｃｍ³ であった。縦形熱処理炉にこれらＳＯＩ
ウエハを裏面の酸化シリコン膜をあらかじめふっ酸でエ
ッチングして除去したのち、設置した。ガスは炉上部よ
り下方へと流れる。ウエハは、水平に、かつ、１枚のＳ
ＯＩウエハの裏面のシリコンが別のＳＯＩウエハのＳＯ
Ｉ層表面とおよそ６ｍｍ間隔で向かい合うように、か
つ、ウエハの中心と炉心管の中心線が一致するようにし
て、ＳｉＣ製のボート上に設置し、一番上のＳＯＩウエ
ハの上には市販のシリコンウエハを同じ間隔で配置し
た。炉内の雰囲気を水素に置換したのち、温度を１１０
０℃まで昇温し、４時間保持したのち、再び降温し、ウ
エハを取出した。

【０１２４】熱処理後の単結晶シリコン膜の表面粗さを
原子間力顕微鏡で測定したところ、平均二乗粗さ（Ｒｒ
ｍｓ）はシリコンと対向させて多孔質の孔の封止処理を
行なった場合には、１μｍ角で０．１１ｎｍ、５０μｍ
角で０．３５ｎｍと市販シリコンウエハ並みに平滑化さ
れていた。

【０１２５】単結晶シリコン膜中のボロン濃度について
も、熱処理後に二次イオン質量分析で測定したところ、
いずれも５×１０¹⁵／ｃｍ³ 以下に低減されデバイス作
製が十分に可能なレベルに低減されていた。 ［実施例７］比抵抗が１０Ωｃｍ程度のｐ型８インチ
（１００）ダミーＳｉウエハを市販の枚葉式エピタキシ
ャル成長装置に設置して、水素ガスにＳｉＨ₂ Ｃｌ₂ と
Ｂ₂ Ｈ ₆ を添加してエピタキシャルシリコン層を０．５
μｍ堆積した。取出したウエハの表面を原子間力顕微鏡
で観察したところ、およそ２００ｎｍ周期でステップ・
テラス構造が観察された。また、二次イオン質量分析装
置（ＳＩＭＳ）により、ボロン濃度の深さ方向分布を測
定したところ、表面から０．５μｍの深さまでボロン濃
度は５×１０¹⁸／ｃｍ³ であった。さらに表面をＨＦ濃
度が４９ｗｔ％のフッ化水素酸とエチルアルコールを
２：１で混合した溶液中で陽極化成してウエハの表面に
多孔質シリコンを０．７μｍの厚みで形成した。形成さ
れた多孔質シリコン層の断面を走査型電子顕微鏡で観察
したところ、表面層０．５μｍには低多孔度層がその下
０．２μｍには高多孔度層が形成されていた。このシリ
コンウエハを酸素雰囲気中４００℃で１時間熱処理した
後、ＨＦ濃度が１．２５ｗｔ％のＨＦ水溶液に３０秒浸
け、多孔質の表面および表面近傍に形成された極薄酸化
膜を除去した後、よく水洗して乾燥させた。続いてこの
シリコンウエハを枚葉エピタキシャル成長装置に設置し
て、Ｈ₂ 雰囲気中１１００℃で１分ベークした後、Ｈ₂
キャリアガスにＳｉＨ₂ Ｃｌ₂ を導入して９００℃にて
水素雰囲気にシリコンソースガスとしてジクロルシラン
ないしはシランを添加することにより該多孔質シリコン
上に単結晶シリコン膜を平均３１０ｎｍ±４ｎｍの厚み
で形成した。このシリコンウエハをエピタキシャル成長
装置より取り出して、酸化炉に設置し、酸素と水素の燃
焼ガスにより該単結晶シリコン膜表面を酸化して酸化シ
リコン膜を２００ｎｍ形成した。酸化された結果単結晶
シリコン膜の厚さは２１０ｎｍになった。このシリコン
ウエハを熱酸化によって２００ｎｍの酸化シリコン膜を
全面に形成した第２のシリコンウエハをそれぞれ一般的
にシリコンデバイスプロセス等で用いられるウェット洗
浄を施して、清浄な表面を形成したのち、貼り合わせ
た。貼り合わせたシリコンウエハ組を熱処理炉に設置
し、１１００℃、１時間の熱処理を施し、貼り合わせ面
の接着強度を高めた。熱処理の雰囲気は窒素、酸素の混
合気中で昇温し、酸素、酸素と水素の燃焼ガスに置換し
て１１００℃、１時間保持し、窒素雰囲気中で降温し
た。このシリコンウエハ組の側面よりウォータージェッ
トにより水流をあてたところ、流体くさびによって高多
孔度多孔質層中でこのシリコンウエハ組は分離し、多孔
質層が露出した。第２のシリコンウエハ側をフッ化水素
酸と過酸化水素水の混合溶液中に浸して、多孔質シリコ
ンをエッチングにより除去し、ウェット洗浄にてよく洗
浄した。単結晶シリコン膜は酸化シリコン膜と共に第２
のシリコンウエハ上に移設され、ＳＯＩウエハが作製さ
れた。移設された単結晶シリコンの膜厚を面内１０ｍｍ
の格子点でそれぞれ測定したところ、膜厚の平均は２１
０ｎｍばらつきは±５ｎｍであった。また、表面粗さを
原子間力顕微鏡で１μｍ角、５０μｍ角の範囲について
２５６×２５６の測定ポイントで測定したところ、表面
粗さは平均二乗粗さ（Ｒｒｍｓ）でそれぞれ１０．１ｎ
ｍ、９．８ｎｍであった。また、ボロン濃度を二次イオ
ン質量分析法により測定したところ、単結晶シリコン膜
中のボロン濃度は１．２×１０ ¹⁸／ｃｍ³ であった。石
英製の炉心管からなる縦形熱処理炉にこれらＳＯＩウエ
ハを裏面の酸化シリコン膜をあらかじめふっ酸でエッチ
ングして除去したのち、設置した。ガスは炉上部より下
方へと流れる。ウエハは図８の如く、水平に、かつ、１
枚のＳＯＩウエハの裏面のシリコンが別のＳＯＩウエハ
のＳＯＩ層表面とおよそ６．３ｍｍ間隔で向かい合うよ
うに、かつ、ウエハの中心と炉心管の中心線が一致する
ようにして、ＳｉＣ製のボート上に設置し、一番上のＳ
ＯＩウエハの上には市販のシリコンウエハを同じ間隔で
配置した。炉内の雰囲気を水素に置換したのち、温度を
１１００℃まで昇温し、４時間保持したのち、再び降温
し、ウエハを取出し、ＳＯＩ層の膜厚を再び測定した。
ＳＯＩウエハの膜厚減少量は全てのウエハにおいて、１
ｎｍ以下であった。

【０１２６】また、熱処理後の単結晶シリコン膜の表面
粗さを原子間力顕微鏡で測定したところ、平均二乗粗さ
（Ｒｒｍｓ）は１μｍ角で０．１２ｎｍ、５０μｍ角で
０．３４ｎｍと市販シリコンウエハ並みに平滑化されて
いた。単結晶シリコン膜中のボロン濃度についても、熱
処理後に二次イオン質量分析で測定したところ、いずれ
も５×１０¹⁵／ｃｍ³ 以下に低減されデバイス作製が十
分に可能なレベルに低減されていた。

【０１２７】分離した第１のシリコンウエハは表面に残
留した多孔質シリコンをエッチングで除去したのち、石
英製の炉心管からなる縦形熱処理炉にこれらウエハを設
置した。ガスは炉上部より下方へと流れる。ウエハは図
８の如く、水平に、かつ、１枚のウエハの裏面のシリコ
ンが別のウエハの表面とおよそ６ｍｍ間隔で向かい合う
ように、かつ、ウエハの中心と炉心管の中心線が一致す
るようにして、ＳｉＣ製のボート上に設置し、一番上の
ウエハの上には市販のシリコンウエハを同じ間隔で配置
した。炉内の雰囲気を水素に置換したのち、温度を１１
００℃まで昇温し、４時間保持したのち、再び降温し、
ウエハを取出した。

【０１２８】熱処理後の単結晶シリコン膜の表面粗さを
原子間力顕微鏡で測定したところ、平均二乗粗さ（Ｒｒ
ｍｓ）は１μｍ角で０．１２ｎｍ、５０μｍ角で０．３
４ｎｍと市販シリコンウエハ並みに平滑化されていた。
又、白色光をウエハ表面に照射し、散乱光を目視で観察
してもスワール等の模様は見られなかった。このウエハ
を再び第１のシリコンウエハとして、上記処理に供した
ところ、同様にＳＯＩウエハが作製できた。第１の基板
を（１００）Ｓｉｐ^- ダミー基板としても同様な結果を
得た。 ［実施例８］８インチ（１００）ｎ^- ダミーＳｉウエハ
を市販の枚葉式エピタキシャル成長装置に設置して、水
素ガスにＳｉＨ₂ Ｃｌ₂ とＰＨ₃ を添加してエピタキシ
ャルシリコン層を０．３μｍ堆積した。取出したウエハ
の表面を原子間力顕微鏡で観察したところ、およそ２０
０ｎｍ周期でステップ・テラス構造が観察された。ま
た、二次イオン質量分析装置により、リン濃度の深さ方
向分布を測定したところ、表面から０．３μｍの深さま
でリン濃度は２×１０¹⁸／ｃｍ³ であった。さらに表面
に光を照射しながら、ＨＦ濃度４９ｗｔ％のフッ化水素
酸とエチルアルコールを２：１で混合した溶液中で陽極
化成してウエハの表面に多孔質シリコンを１μｍの厚み
で形成した。形成された多孔質シリコン層の断面を走査
型電子顕微鏡で観察したところ、表面層０．３μｍには
低多孔度層がその下０．７μｍには高多孔度層が形成さ
れていた。このシリコンウエハを酸素雰囲気中４００℃
で１時間熱処理した後、ＨＦ濃度が１．２５ｗｔ％のＨ
Ｆ水溶液に２０秒浸け、多孔質の表面および表面近傍に
形成された極薄酸化膜を除去した後、よく水洗して乾燥
させた。続いてこのシリコンウエハを枚葉エピタキシャ
ル成長装置に設置して、Ｈ₂ 雰囲気中１０００℃で１分
ベークした後、Ｈ₂ キャリアガスにＳｉＨ₂ Ｃｌ₂ を導
入して９００℃水素雰囲気にシリコンソースガスとして
ジクロルシランないしはシランを添加することにより該
多孔質シリコン上に単結晶シリコン膜を平均３１０ｎｍ
±４ｎｍの厚みで形成した。このシリコンウエハをエピ
タキシャル成長装置より取り出して、酸化炉に設置し、
酸素と水素の燃焼ガスにより該単結晶シリコン膜表面を
酸化して酸化シリコン膜を２００ｎｍ形成した。酸化さ
れた結果単結晶シリコン膜の厚さは２１０ｎｍになっ
た。このシリコンウエハを熱酸化によって２００ｎｍの
酸化シリコン膜を全面に形成した第２のシリコンウエハ
をそれぞれ一般的にシリコンデバイスプロセス等で用い
られるウェット洗浄を施して、清浄な表面を形成したの
ち、貼り合わせた。貼り合わせたシリコンウエハ組を熱
処理炉に設置し、１１００℃、１時間の熱処理を施し、
貼り合わせ面の接着強度を高めた。熱処理の雰囲気は窒
素、酸素の混合気中で昇温し、酸素、酸素と水素の燃焼
ガスに置換して１１００℃、１時間保持し、窒素雰囲気
中で降温した。このシリコンウエハ組の側面よりウォー
タージェットによる水流をあてたところ、流体くさびに
よって高多孔度多孔質層中でこのシリコンウエハ組は分
離し、多孔質層が露出した。第２のシリコンウエハ側を
フッ化水素酸と過酸化水素水の混合溶液中に浸して、多
孔質シリコンをエッチングにより除去し、ウェット洗浄
にてよく洗浄した。単結晶シリコン膜は酸化シリコン膜
と共に第２のシリコンウエハ上に移設され、ＳＯＩウエ
ハが作製された。移設された単結晶シリコンの膜厚を面
内１０ｍｍの格子点でそれぞれ測定したところ、膜厚の
平均は２１０ｎｍばらつきは±５ｎｍであった。また、
表面粗さを原子間力顕微鏡で１μｍ角、５０μｍ角の範
囲について２５６×２５６の測定ポイントで測定したと
ころ、表面粗さは平均二乗粗さ（Ｒｒｍｓ）でそれぞれ
１０．１ｎｍ、９．８ｎｍであった。また、ボロン濃度
を二次イオン質量分析法（ＳＩＭＳ）により測定したと
ころ、単結晶シリコン膜中のボロン濃度は１．２×１０
¹⁸／ｃｍ³ であった。石英製の炉心管からなる縦形熱処
理炉にこれらＳＯＩウエハを裏面の酸化シリコン膜をあ
らかじめフッ化水素酸でエッチングして除去したのち、
設置した。ガスは炉上部より下方へと流れる。ウエハは
図８の如く、水平に、かつ、１枚のＳＯＩウエハの裏面
のシリコンが別のＳＯＩウエハのＳＯＩ層表面とおよそ
６．３ｍｍ間隔で向かい合うように、かつ、ウエハの中
心と炉心管の中心線が一致するようにして、ＳｉＣ製の
ボート上に設置し、一番上のＳＯＩウエハの上には市販
のシリコンウエハを同じ間隔で配置した。炉内の雰囲気
を水素に置換したのち、温度を１１００℃まで昇温し、
４時間保持したのち、再び降温し、ウエハを取出し、Ｓ
ＯＩ層の膜厚を再び測定した。ＳＯＩウエハの膜厚減少
量は全てのウエハにおいて、１ｎｍ以下であった。

【０１２９】また、熱処理後の単結晶シリコン膜の表面
粗さを原子間力顕微鏡で測定したところ、平均二乗粗さ
（Ｒｒｍｓ）は１μｍ角で０．１２ｎｍ、５０μｍ角で
０．３４ｎｍと市販シリコンウエハ並みに平滑化されて
いた。単結晶シリコン膜中のボロン濃度についても、熱
処理後に二次イオン質量分析（ＳＩＭＳ）で測定したと
ころ、いずれも５×１０¹⁵／ｃｍ³ 以下に低減されデバ
イス作製が十分に可能なレベルに低減されていた。

【０１３０】分離した第１のシリコンウエハは表面に残
留した多孔質シリコンをエッチングで除去したのち、石
英製の炉心管からなる縦形熱処理炉にこれらウエハを設
置した。ガスは炉上部より下方へと流れる。ウエハは図
８の如く、水平に、かつ、１枚のウエハの裏面のシリコ
ンが別のウエハの表面とおよそ６ｍｍ間隔で向かい合う
ように、かつ、ウエハの中心と炉心管の中心線が一致す
るようにして、ＳｉＣ製のボート上に設置し、一番上の
ウエハの上には市販のシリコンウエハを同じ間隔で配置
した。炉内の雰囲気を水素に置換したのち、温度を１１
００℃まで昇温し、４時間保持したのち、再び降温し、
ウエハを取出した。

【０１３１】熱処理後の単結晶シリコン膜の表面粗さを
原子間力顕微鏡で測定したところ、平均二乗粗さ（Ｒｒ
ｍｓ）は１μｍ角で０．１２ｎｍ、５０μｍ角で０．３
４ｎｍと市販シリコンウエハ並みに平滑化されていた。
又、白色光をウエハ表面に照射し、散乱光を目視で観察
してもスワール等の模様は見られなかった。このウエハ
を再び第１のシリコンウエハとして、上記処理に供した
ところ、同様にＳＯＩウエハが作製できた。 ［実施例９］比抵抗が０．０１５Ωｃｍのボロンドープ
８インチ（１００）Ｓｉウエハを市販の枚葉式エピタキ
シャル成長装置に設置して、水素ガスにＳｉＨ₂ Ｃｌ₂
を添加してエピタキシャルシリコン層を０．５μｍ堆積
した。この後、縦形熱処理炉に設置して、１１００℃、
２時間の熱処理を行った。取出したウエハの表面を原子
間力顕微鏡で観察したところ、およそ２００ｎｍ周期で
ステップ・テラス構造が観察された。さらに表面をＨＦ
濃度が４９ｗｔ％のフッ化水素酸とエチルアルコールを
２：１で混合した溶液中で陽極化成してウエハの表面に
多孔質シリコンを１０μｍの厚みで形成した。このシリ
コンウエハを酸素雰囲気中４００℃で１時間熱処理した
後、ＨＦ濃度が１．２５ｗｔ％のＨＦ水溶液に３０秒浸
け、多孔質の表面および表面近傍に形成された極薄酸化
膜を除去した後、よく水洗して乾燥させた。続いてこの
シリコンウエハを枚葉エピタキシャル成長装置に設置し
て、Ｈ₂ をキャリアガスとしてＳｉＨ₂ Ｃｌ₂ を導入し
て９００℃、８０Ｔｏｒｒで単結晶シリコン膜を平均１
７５ｎｍ±３ｎｍの厚みで形成した。このシリコンウエ
ハを酸化炉に設置し、酸素と水素の燃焼ガスにより該単
結晶シリコン膜表面を酸化して酸化シリコン膜を５０ｎ
ｍ形成した。このシリコンウエハと石英基板をそれぞれ
一般的にシリコンデバイスプロセス等で用いられるウェ
ット洗浄を施したのち、真空チャンバーに設置してＮ₂
プラズマに１分間さらした。そののち、チャンバーより
取り出し、１０分間純水に浸したのち、貼り合わせた。
続いて貼り合わせたウエハ組の第１のシリコンウエハの
裏面側を５００μｍ研磨して薄くしたのち、熱処理炉に
設置し、３００℃、２４時間の熱処理を施し、貼り合わ
せ面の接着強度を高めた。再びウエハ組のシリコンウエ
ハ側の裏面を研磨し、多孔質シリコンを表出させ、再び
熱処理炉に設置し、４００℃で１時間熱処理した。フッ
化水素酸と過酸化水素水の混合溶液中に浸して、多孔質
シリコンをエッチングにより除去し、ウェット洗浄にて
よく洗浄した。単結晶シリコン膜は酸化シリコン膜と共
に第２のシリコンウエハ上に移設され、ＳＯＩウエハが
作製された。さらにアルカリ溶液に浸し表面のシリコン
層をエッチングし、ＳＯＩ層の厚みをおよそ１００ｎｍ
にした。移設された単結晶シリコンの膜厚を面内１０ｍ
ｍの格子点でそれぞれ測定したところ、膜厚の平均は１
００ｎｍばらつきは±３ｎｍであった。また、表面粗さ
を原子間力顕微鏡で１μｍ角、５０μｍ角の範囲につい
て２５６×２５６の測定ポイントで測定したところ、表
面粗さは平均二乗粗さ（Ｒｒｍｓ）でそれぞれ１０．１
ｎｍ、９．８ｎｍであった。縦形熱処理炉にこれらＳＯ
Ｉウエハを設置した。ガスは炉上部より下方へと流れ
る。ウエハは、水平に、かつ、１枚のＳＯＩウエハの裏
面のシリコンが別のＳＯＩウエハのＳＯＩ層表面とおよ
そ６ｍｍ間隔で向かい合うように、かつ、ウエハの中心
と炉心管の中心線が一致するようにして、ＳｉＣ製のボ
ート上に設置し、一番上のＳＯＩウエハの上には市販の
シリコンウエハを同じ間隔で配置した。炉内の雰囲気を
水素に置換したのち、温度を９７０℃まで昇温し、４時
間保持したのち、再び降温し、ウエハを取出した。

【０１３２】熱処理後の単結晶シリコン膜の表面粗さを
原子間力顕微鏡で測定したところ、平均二乗粗さ（Ｒｒ
ｍｓ）はシリコンと対向させて多孔質の孔の封止処理を
行なった場合には、１μｍ角で０．１１ｎｍ、５０μｍ
角で０．３５ｎｍと市販シリコンウエハ並みに平滑化さ
れていた。

【０１３３】単結晶シリコン膜中のボロン濃度について
も、熱処理後に二次イオン質量分析で測定したところ、
いずれも５×１０¹⁵／ｃｍ³ 以下でデバイス作製が十分
に可能なレベルに低減されていた。 ［実施例１０］比抵抗が０．０１５Ωｃｍのボロンドー
プ５インチ（１１１）Ｓｉウエハを８０℃の塩酸と過酸
化水素水との混合液にて洗浄した後、４０ｗｔ％のＮＨ
₄ Ｆ溶液に３分間浸漬させた。その後、純水に３秒間浸
した。ウエハの表面を原子間力顕微鏡で観察したとこ
ろ、およそ２００ｎｍ周期でステップ・テラス構造が観
察された。さらに表面をＨＦ４９ｗｔ％のフッ化水素酸
とエチルアルコールを２：１で混合した溶液中で陽極化
成してウエハの表面に多孔質シリコンを１０μｍの厚み
で形成した。このシリコンウエハを酸化雰囲気中４００
℃で１時間熱処理した後、１．２５ｗｔ％のＨＦ水溶液
に３０秒浸け、多孔質の表面および表面近傍に形成され
た極薄酸化膜を除去した後、よく水洗して乾燥させた。
続いてこのシリコンウエハを石英製の炉心管からなる縦
形熱処理炉に設置した。炉内の雰囲気を水素に置換した
のち、温度を１１５０℃まで昇温し、２時間保持したの
ち、再び降温し、ウエハを取出した。取出したウエハの
多孔質層が形成されている表面を電子顕微鏡で観察した
結果、残留孔は観察されなかった。

【０１３４】このウエハをエピタキシャル成長装置に設
置し、下記の条件で単結晶シリコン層を形成した。

【０１３５】成長温度： １０８０℃ 成長圧力： ７６０Ｔｏｒｒ ガス種： Ｈ₂ ；２３０ ｌ／ｍｉｎ ＳｉＨ₂ Ｃｌ₂ ；０．４ ｌ／ｍｉｎ 膜厚： ２μｍ このサンプルに欠陥顕在化エッチングを施したのち、光
学顕微鏡で観察したところ、積層欠陥密度は７×１０³
／ｃｍ² であった。一方、多孔質層形成に先だって予め
フッ化アンモニウムによる薬液処理を行わなかった場合
には積層欠陥密度は５×１０⁴ ／ｃｍ² であった。 ［実施例１１］比抵抗が１０Ωｃｍ程度のｐ型８インチ
（１００）ダミーＳｉウエハを市販の枚葉式エピタキシ
ャル成長装置に設置して、水素ガスにＳｉＨ₂ Ｃｌ₂ と
Ｂ₂ Ｈ ₆ を添加してエピタキシャルシリコン層を０．５
μｍ堆積した。取出したウエハの表面を原子間力顕微鏡
で観察したところ、およそ２００ｎｍ周期でステップ・
テラス構造が観察された。また、二次イオン質量分析装
置により、ボロン濃度の深さ方向分布を測定したとこ
ろ、表面から０．５μｍの深さまでボロン濃度は５×１
０¹⁸／ｃｍ³ であった。このウエハをアンモニアと過酸
化水素水との混合液（８０℃）にて１０分洗浄し、純水
で１０分リンスし、１．２５ｗｔ％ＨＦ水溶液中で３０
秒洗浄し、純水で１０分リンスした後、スピンドライヤ
ーで乾燥させた。この洗浄による膜厚減少量は４ｎｍで
あり、ステップ・テラス構造は維持されていた。さらに
表面を４９％ＨＦとエチルアルコールを２：１で混合し
た溶液中で陽極化成してウエハの表面に多孔質シリコン
を０．７μｍの厚みで形成した。形成された多孔質シリ
コン層の断面を走査型電子顕微鏡で観察したところ、表
面層０．５μｍには低多孔度層がその下０．２μｍには
高多孔度層が形成されていた。このシリコンウエハを酸
素雰囲気中４００℃で１時間熱処理した後、１．２５ｗ
ｔ％のＨＦ水溶液に３０秒浸け、多孔質の表面および表
面近傍に形成された極薄酸化膜を除去した後、よく水洗
して乾燥させた。続いてこのシリコンウエハを枚葉エピ
タキシャル成長装置に設置して、Ｈ₂ 雰囲気中９５０
℃、６００Ｔｏｒｒで１分ベークした後、圧力を８０Ｔ
ｏｒｒとした後、ＳｉＨ₂ Ｃｌ₂ を導入して９００℃水
素雰囲気中にシリコンソースガスを添加することにより
該多孔質シリコン上に単結晶シリコン膜を平均３１０ｎ
ｍ±４ｎｍの厚みで形成した。このシリコンウエハをエ
ピタキシャル成長装置より取り出して、酸化炉に設置
し、酸素と水素の燃焼ガスにより該単結晶シリコン膜表
面を酸化して酸化シリコン膜を２００ｎｍ形成した。酸
化された結果単結晶シリコン膜の厚さは２１０ｎｍにな
った。このシリコンウエハを熱酸化によって２００ｎｍ
の酸化シリコン膜を全面に形成した第２のシリコンウエ
ハをそれぞれ一般的にシリコンデバイスプロセス等で用
いられるウェット洗浄を施して、清浄な表面を形成した
のち、貼り合わせた。貼り合わせたシリコンウエハ組を
熱処理炉に設置し、１１００℃１時間の熱処理を施し、
貼り合わせ面の接着強度を高めた。熱処理の雰囲気は窒
素、酸素の混合気中で昇温し、酸素、酸素と水素の燃焼
ガスに置換して１１００℃１時間保持し、窒素雰囲気中
で降温した。このシリコンウエハ組の側面よりウォータ
ージェットにより水流をあてたところ、流体くさびによ
って高多孔度多孔質層中でこのシリコンウエハ組は分離
し、多孔質層が露出した。第２のシリコンウエハ側をＨ
Ｆと過酸化水素水の混合溶液中に浸して、多孔質シリコ
ンをエッチングにより除去し、ウェット洗浄にてよく洗
浄した。単結晶シリコン膜は酸化シリコン膜と共に第２
のシリコンウエハ上に移設され、ＳＯＩウエハが作製さ
れた。移設された単結晶シリコンの膜厚を面内１０ｍｍ
の格子点でそれぞれ測定したところ、膜厚の平均は２１
０ｎｍばらつきは±５ｎｍであった。また、表面粗さを
原子間力顕微鏡で１μｍ角、５０μｍ角の範囲について
２５６×２５６の測定ポイントで測定したところ、表面
粗さは平均二乗粗さ（Ｒｒｍｓ）でそれぞれ１０．１ｎ
ｍ、９．８ｎｍであった。また、ボロン濃度を二次イオ
ン質量分析法により測定したところ、単結晶シリコン膜
中のボロン濃度は１．２×１０¹⁸／ｃｍ³ であった。石
英製の炉心管からなる縦形熱処理炉にこれらＳＯＩウエ
ハを裏面の酸化シリコン膜をあらかじめふっ酸でエッチ
ングして除去したのち、設置した。ガスは炉上部より下
方へと流れる。ウエハは図８の如く、水平に、かつ、１
枚のＳＯＩウエハの裏面のシリコンが別のＳＯＩウエハ
のＳＯＩ層表面とおよそ６．３ｍｍ間隔で向かい合うよ
うに、かつ、ウエハの中心と炉心管の中心線が一致する
ようにして、ＳｉＣ製のボート上に設置し、一番上のＳ
ＯＩウエハの上には市販のシリコンウエハを同じ間隔で
配置した。炉内の雰囲気を水素に置換したのち、温度を
１１００℃まで昇温し、４時間保持したのち、再び降温
し、ウエハを取出し、ＳＯＩ層の膜厚を再び測定した。
ＳＯＩウエハの膜厚減少量は全てのウエハにおいて、１
ｎｍ以下であった。

【０１３６】また、熱処理後の単結晶シリコン膜の表面
粗さを原子間力顕微鏡で測定したところ、平均二乗粗さ
（Ｒｒｍｓ）は１μｍ角で０．１２ｎｍ、５０μｍ角で
０．３４ｎｍと市販シリコンウエハ並みに平滑化されて
いた。単結晶シリコン膜中のボロン濃度についても、熱
処理後に二次イオン質量分析で測定したところ、いずれ
も５×１０¹⁵／ｃｍ³ 以下に低減されデバイス作製が十
分に可能なレベルに低減されていた。

【０１３７】得られたＳＯＩウエハをＫ₂ Ｃｒ₂ Ｏ₇ と
フッ化水素酸との混合液に浸し、ＳＯＩ層が８０ｎｍ厚
になるまでエッチングした。この後、ＨＦ４９ｗｔ％水
溶液に３分浸した。これにより、ＳＯＩ層にある結晶欠
陥部は選択的にエッチングされて、埋め込み酸化膜に達
する孔が形成される。この後フッ化水素酸に浸すと孔下
の埋め込み酸化膜がエッチングされるので、光学顕微鏡
により観察し易くなる。本例では、こうして観察された
結晶欠陥密度は８×１０／ｃｍ² であった。

【０１３８】以上説明した各実施例によれば多孔質シリ
コンの孔サイズ分布を狭めることができるので、多孔質
シリコン上に形成される非多孔質単結晶半導体膜の結晶
性を向上できる。

【０１３９】また、水素を含む還元性雰囲気中での熱処
理で多孔質シリコン表面の孔を封止する場合に、孔の封
止率を高めることができる、あるいは、孔の封止に要す
る時間を短縮することができる。その結果、多孔質シリ
コン層上に形成する非多孔質単結晶半導体膜の表面平滑
性、結晶性を向上することができる。

【０１４０】また、エピタキシャルシリコン層をあらか
じめ形成したのち、多孔質シリコンを形成する場合に
は、多孔質が形成される半導体基材の表面層がＣＯＰに
なる空乏を含まないため、さらに結晶性、表面性を向上
することが可能である。さらにｐ⁺ エピタキシャルシリ
コン層をあらかじめ形成したのち、多孔質シリコン層を
形成する方法においては、半導体基材として安価なダミ
ーウエハを選択することが可能になり、コストを下げる
ことができる。さらに高濃度ドープエピタキシャルシリ
コン層を低濃度基板上に形成したのち、多孔質シリコン
層を形成すれば、高濃度ドープエピタキシャルシリコン
層には低多孔度層が、低濃度基板には高多孔度層が形成
されるので、非多孔質単結晶半導体膜を形成し、第２の
部材と貼り合わせたのち高多孔度層中で分離して、非多
孔質単結晶半導体膜を第２の部材上に移設することがで
きる。

【０１４１】さらに、分離したダミーウエハに再びエピ
タキシャルシリコン層を形成して、再利用可能である。
しかも、第２の部材に移設される層の殆どはエピタキシ
ャル成長により形成したものなので、ダミーウエハの膜
厚減少量はわずかであり、複数回再利用時にウエハの厚
み減少による強度の低下が問題にならない。

【０１４２】さらに、分離面はエピタキシャル層と基板
界面の急峻性により極めて平滑であり再利用時の表面平
滑処理に適している。

【０１４３】

【発明の効果】以上説明したように、本発明によれば、
孔サイズ分布を均一化し、その上に形成される薄膜の表
面性を向上させ、欠陥を低減できる。

【図面の簡単な説明】

【図１】本発明の一実施の形態による半導体基材の作製
方法を示す模式図である。

【図２】ステップ・テラス構造を模式的に示した図であ
る。

【図３】研磨・エッチング表面とステップ表面を示す写
真である。

【図４】本発明の別の実施の形態による半導体基材の作
製方法を示す模式図である。

【図５】本発明におけるＳＯＩ基板の作製工程を示す図
である。

【図６】本発明の別の実施の形態による半導体基材の作
製方法を示す模式図である。

【図７】本発明の別の実施の形態による半導体基材の作
製方法を示す模式図である。

【図８】シリコンウエハが設置された縦形熱処理炉の様
子を示す概略的断面図である。

【図９】従来の半導体基材の作製方法を示す模式図であ
る。

【符号の説明】

１ シリコン基材 ２ 多孔質層 ３ 非多孔質層 ４ 絶縁層 ５ 第２の部材 １０ 表面 １１ 原子ステップ １２ テラス ２１ 低多孔度層 ２２ 高多孔度層

Claims (37)

【特許請求の範囲】
1. 【請求項１】 シリコン基材に原子ステップとテラスか
   らなる表面を形成し、該表面を多孔質化したのち、非多
   孔質膜を形成することを特徴とする半導体基材の作製方
   法。
2. 【請求項２】 前記原子ステップとテラスからなる表面
   は、水素を含む還元性雰囲気中での熱処理により原子ス
   テップとテラスを形成した後、該原子ステップとテラス
   とを消失させない条件で洗浄して得られた表面である請
   求項１に記載の半導体基材の作製方法。
3. 【請求項３】 前記水素を含む還元性雰囲気は水素１０
   ０％である請求項２に記載の半導体基材の作製方法。
4. 【請求項４】 前記原子ステップとテラスからなる表面
   は、エピタキシャルシリコン層を形成することにより原
   子ステップとテラスを形成した後、該原子ステップとテ
   ラスとを消失させない条件で洗浄して得られた表面であ
   る請求項１に記載の半導体基材の作製方法。
5. 【請求項５】 前記エピタキシャルシリコン層はｐ型な
   いしはｎ型の縮退状態に不純物がドープされている請求
   項４に記載の半導体基材の作製方法。
6. 【請求項６】 原子ステップとテラスをもたない表面を
   有するシリコン基材を用意し、該表面に原子ステップと
   テラスを形成し、形成された原子ステップとテラスを消
   失させない条件で該表面を洗浄し、洗浄された該原子ス
   テップとテラスからなる表面を多孔質化する請求項１に
   記載の半導体基材の作製方法。
7. 【請求項７】 前記ステップとテラスからなる表面は、
   薬液洗浄又はガスエッチングにより原子ステップとテラ
   スを形成して得られた表面である請求項１に記載の半導
   体基材の作製方法。
8. 【請求項８】 用意されたシリコン基材の表面上に、該
   シリコン基材の不純物濃度より高い不純物濃度のエピタ
   キシャルシリコン層を形成することにより原子ステップ
   とテラスを形成し、該原子ステップとテラスとを消失さ
   せない条件で該原子ステップとテラスからなる表面を洗
   浄し、その後、前記エピタキシャルシリコン層及び前記
   シリコン基材の表面を多孔質化する請求項１に記載の半
   導体基材の作製方法。
9. 【請求項９】 前記原子ステップの周期が２００ｎｍ以
   上である請求項１に記載の半導体基材の作製方法。
10. 【請求項１０】 不純物を含むシリコン基材上に、エピ
    タキシャル成長を施した後、熱処理することにより、不
    純物を該基板からエピタキシャル層に拡散させる工程を
    含む請求項１に記載の半導体基材の作製方法。
11. 【請求項１１】 シリコン基材に原子ステップとテラス
    からなる表面を形成し、該表面を多孔質化して多孔質層
    を形成し、その表面上に非多孔質半導体単結晶膜を形成
    して第１の部材を用意する工程と、前記第１の部材と第
    ２の部材とを前記非多孔質半導体単結晶膜が内側に位置
    する多層構造体が得られるように貼り合わせる工程と、
    前記多層構造体から多孔質層を除去する工程と、を有す
    る半導体基材の作製方法。
12. 【請求項１２】 前記原子ステップとテラスからなる表
    面は、水素を含む還元性雰囲気中での熱処理により原子
    ステップとテラスを形成した後、該原子ステップとテラ
    スとを消失させない条件で洗浄して得られた表面である
    請求項１１に記載の半導体基材の作製方法。
13. 【請求項１３】 前記水素を含む還元性雰囲気は水素１
    ００％である請求項１２に記載の半導体基材の作製方
    法。
14. 【請求項１４】 前記原子ステップとテラスからなる表
    面は、エピタキシャルシリコン層を形成することにより
    原子ステップとテラスを形成した後、該原子ステップと
    テラスとを消失させない条件で洗浄して得られた表面で
    ある請求項１１に記載の半導体基材の作製方法。
15. 【請求項１５】 前記エピタキシャルシリコン層はｐ型
    ないしはｎ型の縮退状態に不純物がドープされている請
    求項１４に記載の半導体基材の作製方法。
16. 【請求項１６】 原子ステップとテラスをもたない表面
    を有するシリコン基材を用意し、該表面に原子ステップ
    とテラスを形成し、形成された原子ステップとテラスを
    消失させない条件で該表面を洗浄し、洗浄された該原子
    ステップとテラスからなる表面を多孔質化する請求項１
    １に記載の半導体基材の作製方法。
17. 【請求項１７】 前記ステップとテラスからなる表面
    は、薬液洗浄又はガスエッチングにより原子ステップと
    テラスを形成して得られた表面である請求項１１に記載
    の半導体基材の作製方法。
18. 【請求項１８】 用意されたシリコン基材の表面上に、
    該シリコン基材の不純物濃度より高い不純物濃度のエピ
    タキシャルシリコン層を形成することにより原子ステッ
    プとテラスを形成し、該原子ステップとテラスとを消失
    させない条件で該原子ステップとテラスからなる表面を
    洗浄し、その後、前記エピタキシャルシリコン層及び前
    記シリコン基材の表面を多孔質化する請求項１１に記載
    の半導体基材の作製方法。
19. 【請求項１９】 前記原子ステップの周期が２００ｎｍ
    以上である請求項１１に記載の半導体基材の作製方法。
20. 【請求項２０】 不純物を含む前記シリコン基材の表面
    にエピタキシャル成長を施した後、熱処理することによ
    り、該シリコン基材より不純物をエピタキシャル層に拡
    散させる工程を含む請求項１１に記載の半導体基材の作
    製方法。
21. 【請求項２１】 前記第１の部材と前記第２の部材との
    少なくともいずれか一方の貼り合わせ面に絶縁膜を形成
    する請求項１１に記載の半導体基材の作製方法。
22. 【請求項２２】 前記第２の部材は絶縁体である請求項
    １１に記載の半導体基材の作製方法。
23. 【請求項２３】 前記多層構造体から前記多孔質層を除
    去する工程は、多孔質化されていない前記シリコン基材
    を除去した後、表出した該多孔質層を除去する請求項１
    １に記載の半導体基材の作製方法。
24. 【請求項２４】 前記多孔質化されていないシリコン基
    材を研削、研磨、エッチングの少なくともいずれか１つ
    により除去する請求項２３に記載の半導体基材の作製方
    法。
25. 【請求項２５】 前記多層構造体を前記多孔質層の内部
    及び／又はその界面において分離することにより、前記
    多孔質化されていないシリコン基材を除去する請求項２
    ３に記載の半導体基材の作製方法。
26. 【請求項２６】 前記シリコン基材全体を多孔質化する
    請求項１１に記載の半導体基材の作製方法。
27. 【請求項２７】 前記原子ステップとテラスからなる表
    面は、ｐ⁺ エピタキシャルシリコン層をｐ^- 又はｎ^- シ
    リコン領域上に堆積する、あるいはｎ⁺ エピタキシャル
    シリコン層をｎ^- シリコン領域に堆積することにより形
    成され、前記多孔質層は前記ｐ^- シリコン領域又は前記
    ｎ^- シリコン領域の少なくとも一部に入るまで形成さ
    れ、前記ｐ^- シリコン領域又は前記ｎ^- シリコン領域の
    多孔質層内及び／又はそれと多孔質半導体との界面にお
    いて前記多層構造体を分離する請求項１１に記載の半導
    体基材の作製方法。
28. 【請求項２８】 前記分離工程により分離されたシリコ
    ン基材を再度第１の部材用のシリコン基材として用いる
    請求項１１に記載の半導体基材の作製方法。
29. 【請求項２９】 前記シリコン基材は、ダミーグレード
    のシリコンウエハである請求項１１に記載の半導体基材
    の作製方法。
30. 【請求項３０】 前記シリコン基材の原子ステップとテ
    ラスからなる表面を多孔質化したのちに、水素を含む還
    元性雰囲気中で熱処理して多孔質化された表面の孔を封
    止する請求項１１に記載の半導体基材の作製方法。
31. 【請求項３１】 前記シリコン基材の原子ステップとテ
    ラスからなる表面を多孔質化したのちに、多孔質シリコ
    ンの孔の側壁表面と多孔質シリコンの層の表面を酸化す
    る請求項１１に記載の半導体基材の作製方法。
32. 【請求項３２】 前記シリコン基材の原子ステップとテ
    ラスからなる表面を多孔質化したのちに、多孔質シリコ
    ンの孔の側壁表面と多孔質シリコンの層の表面を酸化
    し、さらに水素を含む還元性雰囲気中で熱処理して多孔
    質化された表面の孔を封止する請求項１１に記載の半導
    体基材の作製方法。
33. 【請求項３３】 多孔質シリコンの孔の側壁表面と多孔
    質シリコンの層の表面を酸化したのちに、多孔質シリコ
    ン表面の酸化膜を剥離する請求項１１に記載の半導体基
    材の作製方法。
34. 【請求項３４】 前記非多孔質半導体単結晶膜はシリコ
    ンからなる請求項１又は１１に記載の半導体基材の作製
    方法。
35. 【請求項３５】 前記シリコン基材は単結晶シリコンで
    ある請求項１又は１１に記載の半導体基材の作製方法。
36. 【請求項３６】 前記シリコン基材は（１００）単結晶
    シリコンであることを特徴とする請求項１又は１１に記
    載の半導体基材の作製方法。
37. 【請求項３７】 請求項１〜３６のいずれかに記載の半
    導体基材の作製方法により作製された半導体基材。