JPH09223782A - Ｓｏｉ基板の製造方法 - Google Patents

Ｓｏｉ基板の製造方法

Info

Publication number
JPH09223782A
JPH09223782A JP8325105A JP32510596A JPH09223782A JP H09223782 A JPH09223782 A JP H09223782A JP 8325105 A JP8325105 A JP 8325105A JP 32510596 A JP32510596 A JP 32510596A JP H09223782 A JPH09223782 A JP H09223782A
Authority
JP
Japan
Prior art keywords
porous
region
etching
single crystal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8325105A
Other languages
English (en)
Other versions
JP3250721B2 (ja
Inventor
Tadashi Ahei
忠司 阿閉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP32510596A priority Critical patent/JP3250721B2/ja
Priority to US08/760,670 priority patent/US6103009A/en
Priority to TW085115259A priority patent/TW420827B/zh
Priority to CA002192631A priority patent/CA2192631C/en
Priority to DE69629094T priority patent/DE69629094T2/de
Priority to EP96309033A priority patent/EP0779650B1/en
Priority to SG1996011682A priority patent/SG71006A1/en
Priority to KR1019960064571A priority patent/KR100236689B1/ko
Priority to CN96121530A priority patent/CN1076862C/zh
Publication of JPH09223782A publication Critical patent/JPH09223782A/ja
Application granted granted Critical
Publication of JP3250721B2 publication Critical patent/JP3250721B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 ＳＯＩ基板の製造工程で、多孔質Ｓｉ領域上
の非多孔質Ｓｉ領域を効率良く除去し、ガラス基板がエ
ッチングされる問題や、多孔質Ｓｉ領域を大きくとらね
ばならない問題を解決する。 【解決手段】 単結晶Ｓｉ基板の表層を多孔質化し、第
１の非多孔質単結晶Ｓｉ領域１００上の多孔質単結晶Ｓ
ｉ領域１０１を形成する工程、前記領域１０１の表面に
第２の非多孔質単結晶Ｓｉ領域１０２を形成する工程、
前記領域１０２の表面に支持基板１１０を、絶縁領域１
０３を介して貼り合わせる工程、前記領域１００を除去
する工程、前記領域１０１を除去する工程、とを有する
ＳＯＩ基板の製造方法において、前記第１の非多孔質単
結晶Ｓｉ領域１００を除去する工程が、非多孔質単結晶
Ｓｉ領域１００のエッチング速度が、多孔質単結晶Ｓｉ
領域１０１のそれより大きいドライエッチングを行なう
工程を有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、膜厚の均一性に優
れ、且つ膜の欠落（或いはボイド）や界面準位の抑制の
点で優れたＳＯＩ基板の製造方法及び製造装置に関する
ものであり、更に詳しくはガラス等の透明絶縁物基板上
や酸化膜を有するシリコン基板上の単結晶半導体層に作
成される、高機能、高性能電子デバイス、高集積回路な
どに適用するＳＯＩ基板の製造方法に関するものであ
る。
【０００２】
【従来の技術】絶縁物上の単結晶シリコン半導体層の形
成は、Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ（Ｓ
ＯＩ）技術として広く知られ、通常のシリコン集積回路
を作製するバルクシリコン基板では到達しえない数々の
優位点をこの基板が有することから、多くの研究が成さ
れてきた。
【０００３】［ＳＯＳとＳＩＭＯＸ］従来からのＳＯＩ
技術のひとつとして、いわゆるＳＯＳ（シリコン・オン
・サファイア）があり、シリコン層がサファイア結晶の
上にヘテロエピタキシャル成長して形成される技術であ
るが、ヘテロエピタキシャル成長で得られるシリコン結
晶品質は貧弱である。また、ＳＩＭＯＸ（Separation b
y IMplanted OXygen)は、多量の酸素イオンをシリコン
に注入して、その後の熱処理により注入された酸素がシ
リコンの表面から約０．２μｍの位置に埋まったＳｉＯ
2 層を形成するＳＯＩ形成技術として実用化されてい
る。しかしこの多量の酸素イオンの注入と熱処理は多く
の時間を要し、生産性とコストの面で不利であるだけで
なく、イオン注入によりＳＯＩシリコン層に多くの結晶
欠陥を引き起こす。酸素イオンの注入を少なくとすると
酸化膜の膜質を保つことが現状では困難であり、また埋
め込みＳｉＯ2 膜層の厚みを変化させることも困難とさ
れている。
【０００４】［貼り合わせＳＯＩ］最近報告されたＳＯ
Ｉ形成法の中で、特に質的に優れているものとして通称
「貼り合わせＳＯＩ」がある。これは、少なくとも一方
が酸化等により絶縁膜が形成されている２枚のウエハの
鏡面同士を密着させ、熱処理を施して密着界面の結合を
強力なものとした後、どちらかの一方側から基板を研
磨、或いはエッチングすることによって絶縁膜上に任意
の厚みを持ったシリコン単結晶薄膜を残すという技術で
ある。この技術において最も重要なのはシリコン基板を
薄膜化する工程である。即ち通常数百μｍもの厚さのシ
リコン基板を均一に数μｍ、もしくは１μｍ以下の厚さ
まで研磨、或いはエッチングしなければならず、その制
御性や均一性の面で技術的に極めて困難である。シリコ
ンの薄膜化の方法には大別して２通りある。１つは研磨
のみで行なう方法（ＢＰＳＯＩ：Ｂｏｎｄｉｎｇ ａｎ
ｄＰｏｌｉｓｈｉｎｇ ＳＯＩ）であり、もう１つは残
す薄膜の直上（単体の基板作製時では直下）にエッチン
グストップ層を設け、基板エッチングとエッチングスト
ップ層のエッチングの２段階で行なう方法（ＢＥＳＯ
Ｉ：Ｂｏｎｄ ａｎｄ Ｅｔｃｈｂａｃｋ ＳＯＩ）で
ある。ＢＥＳＯＩはシリコン活性層は予め形成してある
エッチングストップ層の上にエピタキシャル成長する場
合が多いので、膜厚の均一性を確保するにはこのＢＥＳ
ＯＩが現在のところ有利とされている。しかしながらエ
ッチングストップ層は不純物を高濃度に含んでいる場合
が多いので、これによって結晶格子の歪みが発生し、結
晶欠陥がエピタキシャル層に伝搬するという問題があ
る。またエピタキシャル層の酸化や貼り合わせ後のアニ
ール時に不純物が拡散して、エッチング特性を変化させ
てしまう可能性もある。
【０００５】またこれらの貼り合わせＳＯＩでは、貼り
合わせ面に異物が存在したり、貼り合わせ面の平坦性が
悪く凹凸があると、「ボイド」と呼ばれる空隙を貼り合
わせ界面に多く発生してしまう。この点では前述したＢ
ＥＳＯＩは不利な場合が多い。何故ならばエッチングス
トップ層を形成する方法としては、例えばＣＶＤでヘテ
ロエピタキシャル成長を行なったり、高濃度の不純物を
ドーピングしたエピタキシャル成長を行なうのが通常だ
が、ＣＶＤの場合、特にヘテロエピタキシャル成長の場
合には、研磨によって得られる平坦面よりも平坦性が劣
ることが多いからである。イオン注入などによりエッチ
ングストップ層を形成することもあるが、この場合も平
坦性は悪化してしまう。
【０００６】［新ＢＥＳＯＩ技術］貼り合わせ面の平坦
性が良く、且つＢＥＳＯＩのように活性層の膜厚が均一
で、従来のＢＥＳＯＩよりもエッチバックの選択性が数
桁も良いという例では、シリコン基板の表面を陽極化成
により多孔質化し、この上にシリコン活性層をエピタキ
シャル成長する技術がある（特開平５−２１３３８）。
この場合、多孔質層がＢＥＳＯＩで言うエッチングスト
ップ層にあたる。但し多孔質シリコンは単結晶シリコン
に比べて、フッ酸系のエッチング液に対して非常にエッ
チングレートが高いので、エッチングストップ層という
よりも高選択エッチング特性を重視している。この技術
では多孔質シリコン層はＣＶＤでなく、平坦な単結晶シ
リコン基板表面を陽極化成するので、エッチングストッ
プ層をＣＶＤ等で形成するＢＥＳＯＩに比べて、エピタ
キシャル成長した活性層の平坦性は良くなる。この表面
に成長するエピタキシャル層は、非多孔質の単結晶基板
上のエピタキシャル層とほぼ同等の結晶性が得られると
いう特性を有する。よって、活性層として信頼性の高い
単結晶シリコン基板上のエピタキシャル層と同等の単結
晶薄膜を用いることが可能になり、優れた結晶性と優れ
た膜厚の均一性を有するＳＯＩ基板が提供できる。
【０００７】Ｋ．Ｓａｋａｇｕｃｈｉ等によれば、シリ
コン単結晶基板表面を陽極化成により多孔質化してその
上にエピタキシャル成長した基板と表面を酸化したシリ
コン基板を貼り合わせた後、グラインダーにより多孔質
化していない単結晶シリコン基板部分を研削して多孔質
層を露出させて、ＨＦ／Ｈ2 Ｏ2 混合液により多孔質層
のみ選択的にエッチングすることで、５インチウエハで
ＳＯＩシリコン層の膜厚分布として、５０７ｎｍ±１５
ｎｍ（±３％）、または９６．８ｎｍ±４．５ｎｍ（±
４．７％）が得られると報告している。このときＨＦ／
Ｈ2 Ｏ2 混合液によるエッチングにおいて、多孔質シリ
コン層は多孔質化していないシリコン層に比べてエッチ
ング速度が１０5 倍もあると述べており、ＢＥＳＯＩの
エッチングストップ層として充分に機能している。
【０００８】表面を熱酸化した単結晶シリコン基板、あ
るいは透明な石英ガラス基板とこの多孔質シリコン上に
成長したエピタキシャルシリコン膜とを貼り合わせる方
法の他に、２枚の基板のＳｉＯ2 面同士を貼り合わせる
ことも可能である。活性層であるエピタキシャルシリコ
ン膜とＳｉＯ2 （前記エピタキシャル層の熱酸化膜）界
面の界面準位は十分低く、且つＳｉＯ2 層の厚みは任意
に制御できるので、ＳＯＩの特性を十分に生かした基板
を作製できる。そして貼り合わせ界面のＳｉＯ 2 はプラ
ズマ処理によって表面が活性化することにより、貼り合
わせ強度は十分高められ、ボイドの発生が抑制される。
【０００９】
【発明が解決しようとしている課題】上述の新ＢＥＳＯ
Ｉ技術により、多孔質シリコン層の高選択エッチングに
より膜厚分布がエピタキシャル成長時の平坦性と膜厚分
布を保存した高品質のＳＯＩ基板が得られる。しかしな
がら上述の新ＢＥＳＯＩ技術には、多孔質化していない
非多孔質単結晶Ｓｉ領域を除去するとき、以下の問題点
がある。
【００１０】１．湿式のフッ酸系エッチング液を用いて
いることによる問題 多数枚処理時の液交換、液濃度管理の制御性が難しく生
産性が非常に悪い。
【００１１】フッ酸系エッチングのため、ＳｉＯ2 層や
ＳｉＯ2 ガラス基板のエッチング速度が大きく、エッチ
ングされる。特に透明ＳｉＯ2 ガラス基板上との貼り合
わせる場合に、ガラス基板裏面もエッチングされて、透
明基板の透明度が悪化する。
【００１２】また非多孔質単結晶Ｓｉ領域の除去方法と
して、フッ酸／硝酸系あるいはアルカリ溶液等の湿式エ
ッチングを用いて多孔質シリコン部を露出させる場合、
どんなエッチング溶液を用いても、密度の小さい多孔質
シリコン層のエッチング速度は非多孔質シリコンよりも
速くなる。このために、非多孔質シリコン部がすべての
部分で除去されるまでに、多孔質シリコンが露出した部
分のエッチングが速く進行してしまい、多孔質シリコン
の残り膜厚のばらつきは数μｍ以上と非常に大きくなっ
てしまう。多孔質シリコンの膜厚が数μｍ以下まで薄く
なると、エッチングはさらに多孔質シリコンの下地のエ
ピタキシャルシリコン層にまで及び、最終のＳＯＩ層の
膜厚均一性が悪化する。よって、多孔質シリコン層の厚
みは１０μｍ以上必要となり、多孔質シリコン層をそれ
以上薄くすることはできない。
【００１３】２．多孔質シリコン層の膜厚の問題 非多孔質単結晶Ｓｉ領域の除去方法としてグラインダー
研削を用いる場合、下地の多孔質シリコン層で研削を止
めるのにグラインダーの研削マージンと研削によるダメ
ージ層として多孔質シリコン層の厚みは１０μｍ以上必
要となり、多孔質シリコン層をそれ以上薄くすることは
できない。
【００１４】このため、多孔質シリコンの形成とエッチ
ングに時間が長くかかる。
【００１５】そこで、本発明は、非多孔質単結晶Ｓｉ領
域の除去に湿式のフッ酸系エッチング液を用いることに
よる、生産性の低下や、透明基板の透明度の悪化といっ
た問題や、グラインダーを使い多孔質シリコン層を薄く
することができないため、多孔質シリコンの形成とエッ
チングに時間が長くかかるという問題点を全て克服した
ＳＯＩ基板の作製方法を実現することを目的とする。
【００１６】
【課題を解決するための手段】そこで、本発明者が、以
上の目的を達成するために、鋭意努力した結果、以下の
発明を得た。すなわち、本発明のＳＯＩ基板の製造方法
は、単結晶Ｓｉ基板の表層を多孔質化し、第１の非多孔
質単結晶Ｓｉ領域上の多孔質単結晶Ｓｉ領域を形成する
工程、前記多孔質単結晶Ｓｉ領域の表面に第２の非多孔
質単結晶Ｓｉ領域を形成する工程、少なくとも表層が絶
縁領域である支持基板を用意し、前記絶縁領域と前記第
２の非多孔質単結晶Ｓｉ領域を貼り合わせる工程、前記
第１の非多孔質単結晶Ｓｉ領域を除去する工程、前記多
孔質単結晶Ｓｉ領域を除去する工程、とを有するＳＯＩ
基板の製造方法において、前記第１の非多孔質単結晶Ｓ
ｉ領域を除去する工程が、非多孔質単結晶Ｓｉ領域のエ
ッチング速度が、多孔質単結晶Ｓｉ領域のそれより大き
いドライエッチングを行なう工程を有することを特徴と
する。
【００１７】ここで、前記第１の非多孔質単結晶Ｓｉ領
域を除去する工程は、前記ドライエッチングをする工程
の前に、グラインダーで一部研削する工程を有するとい
い。また、前記ドライエッチングは、電気あるいは光エ
ネルギーによってイオン化して活性イオン種を作り、前
記活性イオン種を、基板面に垂直な方向に加速し、前記
基板表面で反応をおこさせるエッチングであるといい。
また、前記ドライエッチングでの多孔質単結晶Ｓｉ領域
を全面露出させることによるエッチング終点判定を、前
記基板上に平行平板型電極を設け、前記平行平板型電極
と前記基板間のセルフバイアスの変化によって行なうと
いい。
【００１８】また、ここで、前記多孔質単結晶Ｓｉ領域
を除去する工程を、エッチング速度が、非多孔質単結晶
Ｓｉ領域より多孔質単結晶Ｓｉ領域の方が大きいウェッ
トエッチングによりおこなってもいいし、エッチング速
度が、非多孔質単結晶Ｓｉ領域より多孔質単結晶Ｓｉ領
域の方が大きいドライエッチングによりおこなってもい
い。前記エッチング速度が、非多孔質単結晶Ｓｉ領域よ
り多孔質単結晶Ｓｉ領域の方が大きいドライエッチング
は、少なくとも電気あるいは光エネルギーにより分解さ
れた活性ラジカルが、多孔質領域の孔に入り込み、内部
から行なうエッチングであるといい。
【００１９】また、前記多孔質単結晶Ｓｉ領域の表面に
第２の非多孔質単結晶Ｓｉ領域を形成する工程は、前記
多孔質単結晶Ｓｉ領域の表面上に第２の非多孔質単結晶
Ｓｉ領域をエピタキシャル成長させる工程であるのがい
い。他にも、熱処理をして、前記多孔質単結晶Ｓｉ領域
の表面の孔をうめる工程であってもいい。さらに、前記
支持基板は、Ｓｉウェハでも、Ｓｉウェハの表面を絶縁
性にしたものでも、石英ガラスなどの絶縁体基板でもい
い。前記支持基板として、Ｓｉウェハを使用するとき
は、前記第２の非多孔質単結晶Ｓｉ領域の表面を絶縁性
にしておく。
【００２０】本発明者は、ある条件のドライエッチング
を行なうことにより、多孔質シリコンの方が非多孔質シ
リコンよりエッチング速度が数倍以上も遅いという、湿
式エッチングとは逆の選択比をもつエッチング条件を見
いだした。本発明は、この条件のドライエッチングを、
非多孔質単結晶領域の除去に使うものである。この多孔
質Ｓｉより非多孔質Ｓｉの方がエッチング速度が速いメ
カニズムについては、まだ完全には解明されていない
が、以下のように考えられる。
【００２１】ここでの非多孔質Ｓｉ領域の選択エッチン
グのためには、表面のエッチング速度がラジカル等の侵
入速度と同等かそれ以上であることがポイントになる。
例えばＲＩＥ（リアクティブイオンエッチング）のよう
な電界の方向に異方性を持つような反応性イオンエッチ
ングモードを用いることにより、表面のエッチングをよ
り進行させることができる。また、多孔質シリコンの表
面が酸化されていることもしくは、密度が小さいことで
イオンエッチングモードでの直流電界成分が非多孔質と
多孔質で変化するために、多孔質シリコンのエッチング
速度が低下すると考えられる。このイオンエッチングモ
ードでの表面エッチングを促進させるためには、ＲＦプ
ラズマ放電の圧力、パワー、エッチングガス等を適当に
選び、セルフバイアスを大きくする他に、外部から直流
バイアスを印加する方法も有効であり１００〜数１００
Ｖの印加で、多孔質シリコンのエッチング速度は非多孔
質シリコンに比べて数倍〜数１０倍程度遅くなる。これ
により貼り合わせ後の非多孔質のウエハ部分の除去にお
いて、ウエハの厚み分布やエッチング厚分布のために、
下地の多孔質Ｓｉが部分的に露出するが、その部分のエ
ッチング速度は遅いために、多孔質Ｓｉの残り厚の分布
としては緩和され、均一性が向上する。
【００２２】非多孔質Ｓｉ基板部分をエッチングし、全
面に多孔質シリコン部分が露出した時点でのエッチング
終点判定はエッチング速度の選択性とエッチング速度の
面内分布均一性が充分あるために時間制御で充分である
が、より生産性を考えた装置ではセルフバイアスをモニ
ターすることによっても行うことができる。すなわち多
孔質シリコンが露出した時点でセルフバイアスが低下す
るので確実に終点判別ができる。
【００２３】
【発明の実施の形態】本発明の実施形態を図１を用いて
説明する。
【００２４】（図１−１） 単結晶シリコン基板１００
を陽極化成して多孔質シリコン１０１を形成する。この
とき多孔質化する厚みは、基板の片側表面層数μｍ〜数
十μｍでよい。多孔質シリコンの形成方法については、
図５を用いて説明する。まず基板としてＰ型の単結晶シ
リコン基板５００を用意する。Ｎ型でも不可能ではない
が、その場合は低抵抗の基板に限定されるか、または光
を基板表面に照射してホールの生成を促進した状態で行
なわなければならない。基板５００を図５−１に示すよ
うな装置にセッティングする。即ち基板の片側がフッ酸
系の溶液５０４に接していて、溶液側に負の電極５０６
がとられており、逆側は正の金属電極５０５に接してい
る。図５−２に示すように、正電極側５０５′も溶液５
０４′を介して電位をとってもかまわない。
【００２５】いずれにせよフッ酸系溶液に接している負
の電極側から多孔質化が起こる。フッ酸系溶液５０４と
しては、一般的には濃フッ酸（４９％ＨＦ）を用いる。
純水（Ｈ2 Ｏ）で希釈していくと、流す電流値にもよる
が、ある濃度からエッチングが起こってしまうので好ま
しくない。また陽極化成中に基板５００の表面から気泡
が発生してしまい、この気泡を効率よく取り除く目的か
ら、界面活性剤としてアルコールを加える場合がある。
アルコールとしてメタノール、エタノール、プロパノー
ル、イソプロパノール等が用いられる。また界面活性剤
の代わりに攪はん器を用いて、溶液を攪はんしながら陽
極化成を行ってもよい。
【００２６】負電極５０６に関しては、フッ酸溶液に対
して侵食されないような材料、例えば金（Ａｕ）、白金
（Ｐｔ）等が用いられる。正側の電極５０５の材質は一
般に用いられる金属材料でかまわないが、陽極化成が基
板５００すべてになされた時点で、フッ酸系溶液５０４
が正電極５０５に達するので、正電極５０５の表面にも
耐フッ酸溶液性の金属膜をコーティングしておくとよ
い。陽極化成を行う電流値は最大数百ｍＡ／ｃｍ2 であ
り、最小値は零でなければよい。この値は多孔質化した
シリコンの表面に良質のエピタキシャル成長ができる範
囲内で決定される。通常電流値が大きいと陽極化成の速
度が増すと同時に、多孔質シリコン層の密度が小さくな
る。即ち孔の占める体積がおおきくなる。これによって
エピタキシャル成長の条件が変わってくるのである。
【００２７】（図１−２） 以上のようにして形成した
多孔質層１０１上に、非多孔質の単結晶シリコン層１０
２をエピタキシャル成長させる。エピタキシャル成長は
一般的な熱ＣＶＤ、減圧ＣＶＤ、プラズマＣＶＤ、分子
線エピタキシー、スパッタ法等で行なわれる。成長する
膜厚はＳＯＩ層の設計値と同じくすれば良いが、好まし
くは２μｍ以下の膜厚が良い。なぜなら、２μｍ以上の
膜厚の単結晶Ｓｉ膜がＳｉＯ2 を主成分とする絶縁性基
板上にある場合、これをデバイスプロセスで熱処理する
と両材料の熱膨張係数の違いから貼り合わせ界面に大き
な応力が発生し、シリコン膜の破壊、基板の反り、また
は界面での剥離等が起こってしまうからである。膜厚が
２μｍ以下であれば応力は比較的小さくてすむので、膜
の破壊、剥離、反り等は起こりにくい。より好ましく
は、０．５μｍ以下である。これは０．５μｍ以上の膜
厚であると、後のアニールの際に剥離、破壊等が起こら
なくても、微小な領域において結晶にスリップラインが
生じやすくなるからである。
【００２８】非多孔質単結晶Ｓｉ層１０２を形成するた
めに、熱処理によって多孔質Ｓｉ層１０１の表面の孔を
塞ぐことで形成してもいい。
【００２９】（図１−３） エピタキシャル層１０２の
表面を酸化（１０３）する。これはエピタキシャル層を
次の工程で直接支持基板と貼り合わせた場合、貼り合わ
せ界面には不純物が偏析しやすく、また界面の原子の非
結合手（ダングリングボンド）が多くなり、薄膜デバイ
スの特性を不安定化させる要因になるからである。
【００３０】尚、酸化膜厚は、貼り合わせ界面に取り込
まれる大気中からのコンタミネーションの影響を受けな
い程度の厚みがあれば良い。
【００３１】（図１−４） 上記表面が酸化されたエピ
タキシャル面を有する基板１００と、支持基板１１０を
用意する。支持基板１１０はシリコン基板表面を酸化し
たもの、石英ガラス、結晶化ガラス、任意基板上にＳｉ
Ｏ2 を堆積したものなどが挙げられる。
【００３２】次いで、ＳｉＯ2 どうしの貼り合わせの場
合、これらの両基板、もしくは一方をプラズマ雰囲気中
に晒して表面のＳｉＯ2 を活性化する。このとき用いる
ガスは酸素が好ましいが、その他にも大気（酸素／窒素
の混合）、窒素、水素、またはアルゴン、ヘリウム等の
不活性ガスや、アンモニア等の分子ガスなどが可能であ
る。ＳｉとＳｉＯ2 の貼り合わせの場合、上述の処理は
不要である。
【００３３】上記用意した両基板を洗浄した後に貼り合
わせる。洗浄方法は純水でリンスするだけが好ましく、
他には過酸化水素水を純水で希釈したもの、塩酸もしく
は硫酸を純水で十分に希釈したものも可能である。貼り
合わせた後に基板を全面で加圧すると、接合の強度を高
める効果がある。
【００３４】そして次に貼り合った基板を熱処理する。
熱処理温度は高い方が好ましいが、あまり高すぎると多
孔質層１０１が構造変化をおこしてしまったり、基板に
含まれていた不純物がエピタキシャル層に拡散すること
があるので、これらをおこさない温度と時間を選択する
必要がある。具体的には１２００℃以下が好ましい。ま
た基板によっては高温で熱処理できないものがある。例
えば支持基板１１０が石英ガラスである場合には、シリ
コンと石英の熱膨張係数の違いから、２００℃程度以下
の温度でしか熱処理できない。この温度を越えると貼り
合わせた基板が応力で剥がれたり、または割れたりして
しまう。ただし熱処理は次の工程で行なうバルクシリコ
ン１００の研削やエッチングの際の応力に耐えられれば
良い。従って２００℃以下の温度であっても活性化の表
面処理条件を最適化することで、プロセスは行なえる。
【００３５】（図１−５） 次にエピタキシャル成長層
１０２を残してシリコン基板部分１００と多孔質部分１
０１を選択的に除去する。
【００３６】まず非多孔質であるシリコン基板部分１０
０は表面グラインダー等により一部を研削した後にＲＩ
Ｅによりエッチングを行うか、または研削をおこなわず
ＲＩＥによりすべての部分の除去を行う。研削でＳｉ基
板部分１００を一部除去するときは、多孔質Ｓｉ領域１
０１上のＳｉ基板部分を、好ましくは、２〜３００μ
ｍ、より好ましくは５〜１００μｍ残しておくといい。
【００３７】ここでの非多孔質シリコン基板部分のエッ
チングは、表面のエッチング速度がラジカル等の侵入速
度と同等かそれ以上であることが本発明のポイントであ
る。従って、ここではＲＩＥのような電界の方向に異方
性を持つような反応性イオンエッチングモードを用いる
ことにより、表面のエッチングをより進行させることが
できる。さらに多孔質シリコンの表面が酸化されている
こともしくは、密度が小さいことでイオンエッチングモ
ードでの直流電界成分が非多孔質と多孔質で変化するた
めに、多孔質シリコンのエッチング速度が低下すると考
えられる。
【００３８】このイオンエッチングモードでの表面エッ
チングを促進させるためには、ＲＦプラズマ放電の圧
力、パワー、エッチングガス等を適当に選ぶことが必要
である。反応性イオンエッチングはＨ2 ガス、またＦ原
子を含むＣＦ4 やＳＦ6 等のエッチングガスをＯ2 、Ｎ
2 ガス等のキャリアガスまたはＨｅ、Ａｒ等の不活性ガ
ス等と混入して高周波やマイクロ波電力によるプラズマ
あるいは光のエネルギーにより分解して、被エッチング
基板表面まで電界方向に加速された状態で活性なイオン
が到達して表面のエッチングが行われる。
【００３９】放電条件の設定としては特に放電圧力を低
くしてガス分子の平均自由工程を長くし、イオン化エネ
ルギーを得やすくすることが重要である。ＲＦパワーを
大きくすることで電極間の直流バイアス成分が増加して
イオンエッチングを促進する反面、ラジカル分解反応も
促進されるためにラジカルエッチングモードも混在して
くるので注意が必要である。ＲＦパワーによりセルフバ
イアスを大きくする他に、外部から直流バイアスを印加
する方法も有効であり１００〜数１００Ｖの印加で、非
多孔質のエッチング速度は大きくなり、数１００μｍの
エッチングでも数時間で終了する。その時多孔質シリコ
ンとのエッチング速度は数倍〜数１０倍程度遅い。これ
により貼り合わせ後の非多孔質のウエハ部分の除去にお
いて、ウエハの厚み分布やエッチング厚分布のために、
下地の多孔質シリコンが部分的に露出するが、その部分
のエッチング速度は遅いために、多孔質シリコンの残り
厚の分布としては緩和され、均一性が向上する。イオン
エッチングをさらに促進するために、マグネトロンを利
用したプラズマやＥＣＲプラズマも有効である。
【００４０】このように、非多孔質シリコン基板部分１
００をエッチングし、多孔質部分１０１が露出した時点
でエッチングを一旦終了する。この時のエッチング終点
判定はエッチング速度の選択性とエッチング速度の面内
分布均一性が充分あるために時間制御で充分であるが、
セルフバイアスをモニターすることによっても行うこと
ができる。すなわち多孔質シリコンが露出した時点でセ
ルフバイアスが低下するので確実に終点判別ができる。
【００４１】次に下地の多孔質領域１０１をウェットエ
ッチにより除去する。多孔質単結晶Ｓｉ領域の除去は、
通常のＳｉのエッチング液、あるいは多孔質Ｓｉの選択
エッチング液でおこない、非多孔質領域１０２を露出さ
せる。選択エッチング液は、弗酸、あるいは弗酸にアル
コールおよび過酸化水素水の少なくともどちらか一方を
添加した混合液、あるいは、バッファード弗酸あるいは
バッファード弗酸にアルコールおよび過酸化水素水の少
なくともどちらか一方を添加した混合液がある。通常の
Ｓｉのエッチング液でも多孔質Ｓｉの膨大な表面積によ
り選択的に多孔質Ｓｉのみをエッチングすることが可能
である。
【００４２】多孔質領域１０１のウェットエッチでは、
弗酸濃度の小さいエッチング液を使えばいいので、Ｓｉ
Ｏ2 を溶かす現象は無視できる程小さい。
【００４３】また、下地の多孔質部分１０１はラジカル
ドライエッチングにより除去することもできる。多孔質
シリコンでは表面から内部にわたって数十〜百オングス
トローム径の孔が高密度に存在しており、その孔の中に
侵入したエッチングに関与するラジカルが、孔の壁に付
着して側壁からエッチングが進行し、柱状構造の柱が細
って最終的には内部から多孔質シリコン部が崩壊して除
去される。一方、非多孔質シリコンでは孔はないので表
面のエッチングしか起こらない。たとえば非多孔質の表
面のエッチングが数十オングストローム起こる間に、多
孔質シリコンの孔へ数十μｍの深さまでエッチングに関
与するラジカルが侵入して付着したとすると、孔の壁も
表面と同じだけエッチングされて、孔から侵入した部分
の柱は崩壊して多孔質シリコンは数十μｍのエッチング
が起こったことになる。
【００４４】ここで重要なのはエッチングに関与するラ
ジカルの多孔質の孔への侵入と付着の速度が、表面のエ
ッチング速度よりも充分速いということである。従って
この多孔質シリコンの除去エッチングは、エッチングに
関与するラジカルの孔の中への拡散によってのみエッチ
ングが行われ、エッチングが等方的に進行するケミカル
なラジカルエッチングモードになっていることがここで
の本発明のポイントである。通常のＲＩＥのような電界
の方向に異方性を持つような反応性イオンエッチング
は、表面のエッチングをより進行させるのでここでのエ
ッチングには用いない。ただしＲＩＥのエッチング装置
でもガス、流量、圧力等を適当な条件を選べば実現でき
る。放電条件の設定としては特に放電圧力を高くしてガ
ス分子の平均自由工程を短くし、イオンの二次反応を促
進して基板のセルフバイアスを小さくして活性イオンに
よる表面エッチングを起こりにくくすることが必要であ
る。セルフバイアスと逆方向に外部から直流バイアスを
印加する方法や、電極の陽極側に被エッチング基板を配
置する方法も有効であるが、完全にイオンの到達をなく
すことは困難であり、好ましくはラジカルの生成部とエ
ッチング部を空間的に分離してラジカルが輸送される過
程を与えることである。
【００４５】またＨ2 ガス、またＦ原子を含むＣＦ4 や
ＳＦ6 等のエッチングガスをＯ2 、Ｎ2 ガス等のキャリ
アガスと混入させ、高周波やマイクロ波電力によるプラ
ズマあるいは光のエネルギーによりラジカルに分解し
て、輸送過程の気相中でキャリアガス等と二次反応を起
こすと、さらにより安定で寿命の長いエッチングラジカ
ルとなる。これは、エッチングガスが非エッチング基板
上へ到達するからである。さらにエッチング時の基板を
加熱または振動させることにより、ラジカルがより安定
なサイトへの等方的な拡散が促進されて、多孔質孔の中
への侵入が促進され、多孔質シリコンのエッチング速度
は、非多孔質シリコンよりも１０5 〜１０ 6 倍の選択比
が得られる。この時、下地のエピタキシャル成長部分１
０２は非多孔質であるためエッチング速度は多孔質のエ
ッチング速度の５〜６桁も小さく、ほとんどエッチング
は起こらず、エピタキシャル成長時の膜厚均一性を保存
して薄膜として残る。
【００４６】更に、以上説明した工程に下述する工程を
付加する場合もある。
【００４７】（１）多孔質層の孔の内壁の酸化（ｐｒｅ
ｏｘｉｄａｔｉｏｎ） 多孔質Ｓｉ層の隣接する孔の間の壁の厚みは、数ｎｍ〜
数１０ｎｍと非常に薄い。このためエピタキシャルＳｉ
層形成時、貼り合わせ後の熱処理時等、多孔質層に高温
処理を施すと孔壁が凝集することにより、孔壁が粗大化
して孔をふさぎ、エッチング速度が低下してしまう場合
がある。そこで、多孔質層の形成後、孔壁に薄い酸化膜
を形成して、孔の粗大化を抑制することができる。しか
し、多孔質層上には非多孔質単結晶Ｓｉ層をエピタキシ
ャル成長させる必要があることから、多孔質層の孔壁の
内部には、単結晶性が残るように孔の内壁の表面だけを
酸化する必要がある。ここで形成される酸化膜は、数Å
〜数１０Åの膜厚とするのが望ましい。このような膜厚
の酸化膜は、酸素雰囲気中で２００℃〜７００℃の温
度、より好ましくは、２５０℃〜５００℃の温度での熱
処理により形成される。
【００４８】（２）水素ベーキング処理 先にＥＰ５５３８５２Ａ２公報が、水素雰囲気下の熱処
理により、Ｓｉ表面の微小な荒れ（ｒｏｕｇｈｎｅｓ
ｓ）を除去し、非常になめらかなＳｉ表面が得られるこ
とを示している。本発明においても、水素雰囲気下での
ベーキングを適用することができる。水素ベーキング
は、例えば、多孔質Ｓｉ層形成後、エピタキシャルＳｉ
層形成前に行なうことができ、これと別に多孔質Ｓｉ層
のエッチング除去後に得られるＳＯＩ基体に行なうこと
ができる。エピタキシャルＳｉ層形成前に行なう水素ベ
ーキング処理によっては、多孔質Ｓｉ表面を構成するＳ
ｉ原子のマイグレーション（ｍｉｇｒａｔｉｏｎ）によ
り、孔の最表面が閉塞されるという現象が生ずる。孔の
最表面が閉塞された状態でエピタキシャルＳｉ層の形成
が行なわれると、より結晶欠陥の少ないエピタキシャル
Ｓｉ層が得られる。一方、多孔質Ｓｉ層のエッチング後
に行なう水素ベーキングによっては、エッチングにより
多少荒れたエピタキシャルＳｉ表面をなめらかにする作
用と、ボンディングの際の貼り合わせ界面にクリーンル
ーム中の空気から不可避的にとり込まれ、エピタキシャ
ルＳｉ層に拡散した中のボロンおよび多孔質Ｓｉ層から
エピタキシャルＳｉ層に熱拡散したボロンを外方拡散に
より脱離させるという作用がある。
【００４９】以上の工程を行なうことによって、膜厚分
布の良好なＳＯＩ基板あるいは、単結晶シリコンが形成
された透明絶縁性基板を得ることができる。
【００５０】以上、説明したＳＯＩ基板の製造方法以外
にも、エピタキシャル成長させた非多孔質単結晶Ｓｉ領
域１０２の表面に、酸化膜１０３を形成せず、酸化膜を
有するＳｉウェハ１１０と貼り合わせてもいい。また非
多孔質単結晶Ｓｉ領域１０３の表面に酸化膜を形成して
おいて、酸化膜を持たないＳｉウェハ１１０を貼り合わ
せてもいい。
【００５１】
【実施例】
［実施例１］図１及び図５を用いて本発明の第１実施例
の詳細を説明する。
【００５２】（図１−１） 約３００ミクロンの厚みを
持った６インチＰ型（１００）単結晶シリコン基板
（０．１〜０．２Ωｃｍ）を用意し、これを図５−１に
示すような装置にセットして陽極化成を行ない、シリコ
ン基板１００の表面を１０μｍだけ多孔質シリコン１０
１にした。この時の溶液５０４は４９％ＨＦ溶液を用
い、電流密度は１００ｍＡ／ｃｍ2 であった。そしてこ
の時の多孔質化速度は５μｍ／ｍｉｎ．であり、１０μ
ｍの厚みの多孔質層は２分で得られた。（図１−２）
前記多孔質シリコン１０１上にＣＶＤ法により、単結晶
シリコン層１０２を０．３０μｍエピタキシャル成長し
た。堆積条件は以下のとおりである。
【００５３】 使用ガス：ＳｉＨ4 ／Ｈ2 ガス流量：０．６２／１４０（ｌ／ｍｉｎ） 温 度：７５０℃ 圧 力：８０Ｔｏｒｒ 成長速度：０．１２μｍ／ｍｉｎ． （図１−３） 上記方法にて作成した基板を水蒸気雰囲
気中９００℃の条件で処理し、０．２０μｍの酸化膜１
０３を得た。
【００５４】（図１−４） 上記酸化膜を有する基板１
００と、予め用意しておいた支持基板（シリコン酸化膜
のないベアシリコンウェハー）１１０とを洗浄して、ス
ピン乾燥した後に貼り合わせた。この場合、Ｓｉ面とＳ
ｉＯ2 面の貼り合わせのため、密着強度はもともと大き
いが、更に、その後に１１５０℃、５分の熱処理を行な
って、更に密着強度を向上させた。
【００５５】（図１−５） 熱処理後にシリコン基板１
００側を上述と同様の平行平板型プラズマエッチング装
置で非多孔質単結晶基板１００を選択的にエッチング
し、多孔質シリコン１０１を露出させた。この時の貼り
合わせたウエハには厚みのばらつきがあり、さらに化成
時の多孔質シリコン厚のばらつきもあり、非多孔質単結
晶基板部分１００の厚みばらつきは最大で３００±５μ
ｍ程度ある。このエッチング条件は以下の通りである。
【００５６】ＲＦ周波数・・・１３．５６ＭＨｚ ＲＦパワー・・・１ＫＷ ＳＦ6 ガス流量・・１０００ｓｃｃｍ 酸素流量・・・・３００ｓｃｃｍ 圧力・・・・・・２０ｐａ． 基板バイアス・・５００Ｖ 処理時間・・・・６３分 この条件での非多孔質シリコンのエッチング速度は５μ
ｍ／分で、多孔質シリコンは、１μｍ／分であり、非多
孔質単結晶基板部分１００が、最悪の場合で薄く２９５
μｍ程度の場合３分オーバーエッチングになり、３０５
μｍと厚い場合は１分のオーバーエッチングになる。こ
の時の下地の多孔質シリコン１０１のエッチング厚はそ
れぞれ４μｍと２μｍであり、最悪の場合でも１０μｍ
の多孔質シリコン１０１内でエッチングが停止できる。
この時終点判定は特に行わなかったが、設定した処理時
間でエッチング装置に投入した６基板はすべて多孔質シ
リコンが全面露出し、その残り厚のウエハ面内分布は±
１０％以内であった。
【００５７】この基板を引き続き従来のＨＦ／Ｈ2 Ｏ2
溶液により、ウェットエッチングにより多孔質部分を除
去エッチングした。
【００５８】この結果０．２μｍのシリコン酸化膜上
に、約１８０ｎｍ±５．４ｎｍ（±３％）の膜厚分布の
優れた超薄膜単結晶シリコン膜を備えたＳＯＩ基板が形
成できた。
【００５９】［実施例２］実施例２は、実施例１と、非
多孔質単結晶Ｓｉ領域１００を除去する工程まで同じで
ある（図１）。
【００６０】この基板を引き続きマイクロ波励起のケミ
カルドライエッチング装置により、多孔質部分１０１の
みを選択的にエッチングした。この装置はマイクロ波電
力によりプラズマを発生させる部分とエッチングが行わ
れる部分が空間的に分離されており、非エッチング基板
にはイオン種は到達しない構造になっている。このとき
のエッチング条件は以下の通りである。
【００６１】マイクロ波周波数・・・１ＧＨｚ マイクロ波パワー・・・１００Ｗ ＳＦ6 ガス流量・・１００ｓｃｃｍ Ｏ2 流量・・・・・５００ｓｃｃｍ Ｎ2 流量・・・・・５００ｓｃｃｍ 圧力・・・・・・・１００ｐａ． 処理時間・・・・・３０分 この条件での非多孔質シリコンのエッチング速度は、〜
５×１０-4μｍ／分程度である。ただし、多孔質シリコ
ンでは、まず多孔質孔内部でのエッチングが進行してい
るために表面のエッチングとしては観測されず、エッチ
ング開始２０分程度から急激に多孔質シリコンが崩壊
し、開始３０分で完全にエッチングされた。最悪の場合
でも多孔質シリコンの残り厚は６〜８μｍ程度のばらつ
きになるが、この３０分のエッチングに対して、下地の
エピタキシャル単結晶シリコン層１０２のオーバーエッ
チングが仮に１０分程度であったとしても、単結晶シリ
コンのオーバーエッチングは５０Å以下であり、エピタ
キシャル成長時の均一性には影響を与えない。エッチン
グの終点判定としてエッチング表面の蛍光のモニタを利
用することもできるが、選択性が非常に大きいためにエ
ッチング時間の制御で充分である。
【００６２】この結果０．６μｍのシリコン酸化膜上
に、約１８０ｎｍ±５．４（±３％）の膜厚分布の優れ
た超薄膜単結晶シリコン膜を備えたＳＯＩ基板が形成で
きた。
【００６３】［実施例３］図２を用いて本発明の第３実
施例の詳細を説明する。
【００６４】（図２−１） ３００μｍの厚みを持った
抵抗率０．０１Ω・ｃｍの６インチＰ型（１００）シリ
コン基板２００を用意し、その表層を第１実施例と同様
にして１０μｍだけ多孔質シリコン２０１とした。
【００６５】（図２−２） 得られた多孔質面上に第１
実施例と同様にしてエピタキシャル層２０２を０．１５
μｍの厚みに形成した。
【００６６】（図２−３） 上記方法にて作成した基板
を１０００℃の水蒸気中で０．１μｍ酸化（２０３）し
た。
【００６７】（図２−４） 上記基板２００と予め用意
しておいた６インチの合成石英基板２１０の表面をプラ
ズマ処理した。
【００６８】このとき、上記酸化膜２０３を有する基板
２００と、予め用意しておいた支持基板（合成石英基
板）２１０を平行平板型プラズマ処理装置内にセット
し、酸素プラズマにより各々の表面を活性化処理した。
処理条件は次の通りである。
【００６９】ＲＦ周波数・・・１３．５６ＭＨｚ ＲＦパワー・・・４００Ｗ 酸素流量・・・・３０ｓｃｃｍ 圧力・・・・・・２０ｐａ． 処理時間・・・・１分 尚、プラズマと基板の間では特にバイアスの制御は行な
わず、プラズマのセルフバイアスのみで表面処理をし
た。
【００７０】（図２−５） 上記シリコン基板２００と
石英基板２１０を純水中に５分間浸した後に、スピン乾
燥して互いの処理面を貼り合わせた。続いて３００℃、
１０時間の熱処理を行なった。
【００７１】（図２−６） まず２９０μｍあるシリコ
ン基板部分２００をＲＩＥにより実施例１と同条件でエ
ッチングした。そして表面に多孔質シリコン層２０１が
露出したところで、やはり実施例１と同様ウェットエッ
チングで多孔質層２０１を選択的にエッチングした。こ
のとき石英基板２１０はまったくエッチングされていな
い。エッチングの終点判定としてエッチング表面の蛍光
のモニタを利用することもできるが、選択性が非常に大
きいためにエッチング時間の制御で充分である。
【００７２】この結果、石英基板上に９８．２ｎｍ±
３．４ｎｍ（±３．５％）の膜厚分布を有するシリコン
単結晶薄膜を備えたＳＯＩ基板が作成できた。
【００７３】［実施例４］図３を用いて本発明の第４実
施例の詳細を説明する。
【００７４】（図３−１）３００μｍの厚みを持った抵
抗率０．０１Ω・ｃｍの５インチＰ型（１００）シリコ
ン基板３００を用意し、その表面から５μｍの厚みだけ
多孔質層３０１を形成した。
【００７５】（図３−２） 得られた基板の多孔質表面
に第１実施例と同様にしてエピタキシャル層３０２を
０．１５μｍの厚みに形成した。
【００７６】（図３−３） 上記方法にて作成した基板
を水蒸気雰囲気中９００℃の条件で処理し、０．０５μ
ｍの酸化膜３０３を得た。
【００７７】（図３−４） 上記酸化膜を有する基板３
００と、予め用意しておいた０．２μｍ厚のシリコン酸
化膜を有する支持基板（シリコンウエハ）３１０を平行
平板型プラズマ処理装置内にセットし、実施例３と同様
な酸素プラズマ条件により各々の表面を活性化処理し
た。
【００７８】（図３−５） 上記表面処理した両基板を
純水に５分間浸し、スピン乾燥した後に処理面同士を貼
り合わせた。その後に４００℃、６時間の熱処理を行な
った。
【００７９】（図３−６） 熱処理後にシリコン基板３
００側を上述と同様の平行平板型プラズマエッチング装
置で以下の条件により選択的にエッチングし、多孔質シ
リコン３０１を露出させた。
【００８０】ＲＦ周波数・・・１３．５６ＭＨｚ ＲＦパワー・・・１ＫＷ ＣＦ4 ガス流量・・８００ｓｃｃｍ Ａｒガス流量・・・・２００ｓｃｃｍ 圧力・・・・・・５ｐａ． 基板バイアス・・５００Ｖ 処理時間・・・・９９分〜１０２分 この条件での非多孔質シリコンのエッチング速度は３．
１μｍ／分で、多孔質シリコンは、０．４３μｍ／分で
ある。実施例１と同様に、非多孔質単結晶基板部分３０
０は最悪で３００〜３０５μｍのばらつきがあり、たと
えば１００分のエッチングでは、１．６〜４．８分が多
孔質シリコンのオーバーエッチングになる。この時の下
地の多孔質シリコン１０１のエッチング厚はそれぞれ
０．６９μｍと２．１μｍであり、最悪の場合でも５μ
ｍの多孔質シリコン３００は２．９〜４．３μｍの残り
厚でエッチングが停止できる。この終点判定は、セルフ
バイアスをモニタして９００Ｖ〜７００Ｖになったとこ
ろで多孔質シリコンエッチングの終点として放電を停止
した。エッチング装置に投入した６基板はすべて多孔質
シリコンが全面露出し、その残り厚のウエハ面内分布は
±１０％以内であった。
【００８１】この基板を引き続きマイクロ波励起のケミ
カルドライエッチング装置により、多孔質部分３０１の
みを選択的にエッチングした。このときのエッチング条
件は実施例１とほぼ同様であるが、基板加熱を行い、基
板に超音波振動を与えた。
【００８２】マイクロ波周波数・・・１ＧＨｚ マイクロ波パワー・・・１００Ｗ ＳＦ6 ガス流量・・１００ｓｃｃｍ Ｏ2 流量・・・・・５００ｓｃｃｍ Ｎ2 流量・・・・・５００ｓｃｃｍ 圧力・・・・・・・１００ｐａ． 基板温度・・・・・３００℃ 超音波・・・・・・１ｋＷ 処理時間・・・・・１０分 この条件での非多孔質シリコンのエッチング速度は、や
はり〜５×１０-4μｍ／分程度である。
【００８３】基板加熱と超音波振動の効果により、まず
多孔質孔への拡散が促進され、しかも孔の壁のエッチン
グによる物理的な崩壊も促進され、開始７〜８分でほと
んど下地のエピタキシャル層が露出して、１０分で完全
にエッチングされた。この下地のエピタキシャル単結晶
シリコン層３０２が仮に１０分間オーバーエッチングさ
れたとしてもオーバーエッチング厚は５０Ａ以下であ
り、エピタキシャル成長時の均一性には影響を与えな
い。エッチングの終点判定としてエッチング表面の蛍光
のモニタを利用することもできるが、選択性が非常に大
きいためにエッチング時間の制御で充分である。
【００８４】この結果０．２５μｍのシリコン酸化膜上
に、約１００．８ｎｍ±３．４（±３．４％）の膜厚分
布の優れた超薄膜単結晶シリコン膜を備えたＳＯＩ基板
が形成できた。
【００８５】［実施例５］図４を用いて本発明の第５実
施例の詳細を説明する。
【００８６】（図４−１） ３００μｍの厚みを持った
抵抗率０．０１Ω・ｃｍの５インチＰ型（１００）シリ
コン基板４００を用意し、その表面から５μｍの厚みだ
け多孔質層４０１を形成した。
【００８７】（図４−２） 得られた基板の多孔質表面
に第１実施例と同様にしてエピタキシャル層４０２を
０．１５μｍの厚みに形成した。
【００８８】（図４−３） 上記方法にて作成した基板
を水蒸気雰囲気中９００℃の条件で処理し、０．０５μ
ｍの酸化膜４０３を得た。
【００８９】（図４−４） 上記酸化膜を有する基板４
００と、予め用意しておいた０．２μｍ厚のシリコン酸
化膜を有する支持基板（シリコンウエハ）４１０を平行
平板型プラズマ処理装置内にセットし、実施例３と同様
な酸素プラズマ条件により各々の表面を活性化処理し
た。
【００９０】（図４−５） 上記表面処理した両基板を
純水に５分間浸し、スピン乾燥した後に処理面同士を貼
り合わせた。その後に４００℃、６時間の熱処理を行な
った。
【００９１】（図４−６） 熱処理後にシリコン基板４
００側を上述と同様の平行平板型プラズマエッチング装
置で実施例３の条件により選択的にエッチングし、多孔
質シリコン４０２を露出させた。この条件での非多孔質
シリコンのエッチング速度は３．１μｍ／分で、多孔質
シリコンは、０．４３μｍ／分である。実施例１と同様
に、非多孔質単結晶基板部分４００は最悪で３００〜３
０５μｍのばらつきがあり、たとえば１００分のエッチ
ングでは、１．６〜４．８分が多孔質シリコンのオーバ
ーエッチングになる。この時も実施例３と同様に、最悪
の場合でも５μｍの多孔質シリコン４０１は２．９〜
４．３μｍの残り厚でエッチングが停止できる。この終
点判定は、セルフバイアスをモニタして９００Ｖ〜７０
０Ｖになったところで多孔質シリコンエッチングの終点
として放電を停止した。
【００９２】この基板を引き続き光励起のＨ2 ラジカル
生成装置により、多孔質部分４０１のみを選択的にエッ
チングした。Ｈ2 ラジカルを生成させる部分とエッチン
グが行われる部分が空間的に分離されており、光励起の
場合プラズマを用いていないのでイオン種は基板に到達
しない。このときのエッチング条件は以下の通りであ
る。
【００９３】 励起光源・・・低圧水銀ランプ（２５３．７ｅＶ） Ｈ2 ガス流量・・１００ｓｃｃｍ 圧力・・・・・・・１０ｐａ． 基板温度・・・・・３００℃ 超音波・・・・・・１ｋＷ 処理時間・・・・・３０分 この条件での光分解のＨ2 ラジカルエッチングでも非多
孔質シリコンのエッチング速度は、〜２×１０-4μｍ／
分程度である。
【００９４】基板加熱と超音波振動の効果により、まず
多孔質孔への拡散が促進され、しかも孔の壁のエッチン
グによる物理的な崩壊も促進され、開始２０分でほとん
ど下地のエピタキシャル層が露出して、３０分で完全に
エッチングされた。この下地のエピタキシャル単結晶シ
リコン層４０２が仮に１０分間オーバーエッチングされ
たとしてもオーバーエッチング厚は５０Ａ以下であり、
エピタキシャル成長時の均一性には影響を与えない。エ
ッチングの終点判定としてエッチング表面の蛍光のモニ
タを利用することもできるが、選択性が非常に大きいた
めにエッチング時間の制御で充分である。
【００９５】この結果０．２５μｍのシリコン酸化膜上
に、約９９．８ｎｍ±３．６（±３．６％）の膜厚分布
の優れた超薄膜単結晶シリコン膜を備えたＳＯＩ基板が
形成できた。
【００９６】［実施例６］図１及び図５を用いて本発明
の第６実施例の詳細を説明する。
【００９７】（図１−１） 約６００μｍの厚みを持っ
た６インチＰ型（１００）単結晶シリコン基板（０．１
〜０．２Ωｃｍ）を用意し、これを図５−１に示すよう
な装置にセットして陽極化成を行ない、シリコン基板１
００の表面を１０μｍだけ多孔質シリコン１０１にし
た。この時の溶液５０４は４９％ＨＦ溶液を用い、電流
密度は１００ｍＡ／ｃｍ2 であった。そしてこの時の多
孔質化速度は５μｍ／ｍｉｎ．であり、１０μｍの厚み
の多孔質層は２分で得られた。
【００９８】（図１−２） 前記多孔質シリコン１０１
上にＣＶＤ法により、単結晶シリコン層１０２を０．３
０μｍエピタキシャル成長した。堆積条件は第１の実施
例と同様である。
【００９９】（図１−３） 上記方法にて作成した基板
を水蒸気雰囲気中９００℃の条件で処理し、０．２０μ
ｍの酸化膜１０３を得た。
【０１００】（図１−４） 上記酸化膜を有する基板１
００と、予め用意しておいた支持基板（シリコン酸化膜
のないベアシリコンウェハ）１１０とを洗浄して、スピ
ン乾燥した後に貼り合わせた。この場合Ｓｉ面とＳｉＯ
2 面の貼り合わせのため、密着強度はもともと大きい
が、さらにその後に１１５０℃、５分の熱処理を行なっ
てさらに密着強度を向上させた。
【０１０１】（図１−６） 熱処理後にシリコン基板１
００側を、グラインダーにより機械的に約５５０μｍ研
削する。さらに上述の実施例と同様の平行平板型プラズ
マエッチング装置で残りの約４０μｍの非多孔質単結晶
基板部分を選択的にエッチングし、多孔質シリコン１０
１を露出させた。この時の貼り合わせたウェハには厚み
のばらつきがあり、グラインダー装置の研削厚みばらつ
きもあり、さらに化成時の多孔質シリコン厚のばらつき
もあり、非多孔質単結晶基板部分１００の厚みばらつき
は最大で４０±５μｍ程度ある。このエッチング条件は
以下の通りである。
【０１０２】ＲＦ周波数・・・・１３．５６ＭＨｚ ＲＦパワー・・・・１ＫＷ ＳＦ6 ガス流量・・１０００ｓｃｃｍ 酸素流量・・・・・３００ｓｃｃｍ 圧力・・・・・・・２０ｐａ． 基板バイアス・・・５００Ｖ 処理時間・・・・・１１分 この条件での非多孔質シリコンのエッチング速度は５μ
ｍ／分で、多孔質シリコンは１μｍ／分であり、非多孔
質単結晶基板部分１００が、最悪の場合で薄く３５μｍ
程度の場合４分オーバーエッチングになり、４５μｍと
厚い場合は２分のオーバーエッチングになる。この時の
下地の多孔質シリコン１０１のエッチング厚はそれぞれ
４μｍと２μｍであり、最悪の場合でも１０μｍの多孔
質シリコン１０１内でエッチングが停止できる。この時
終点判定は特に行わなかったが、設定した処理時間でエ
ッチング装置に投入した６基板はすべて多孔質シリコン
が全面露出し、その残り厚のウェハ面内分布は±１０％
以内であった。
【０１０３】この基板を引き続き従来のＨＦ／Ｈ2 Ｏ2
溶液により、ウェットエッチングにより多孔質部分を除
去エッチングした。
【０１０４】この結果０．２μｍのシリコン酸化膜上
に、約１０８ｎｍ±３．２ｎｍ（±３％）の膜厚分布の
優れた超薄膜単結晶シリコン膜を備えたＳＯＩ基板が形
成できた。
【０１０５】
【発明の効果】本発明によれば、従来非多孔質単結晶Ｓ
ｉ領域の除去を湿式のフッ酸系エッチング液やアルカリ
系エッチング液を用いて行なうので、多数枚処理後の液
交換、液濃度管理の制御性が難しく生産性が非常に悪い
などの問題が解決された。またフッ酸系エッチング液に
よる、透明ＳｉＯ2 ガラス基板のエッチングもドライエ
ッチングでは生じないために、特に透明基板の透明度の
悪化もなくなった。
【０１０６】また従来非多孔質のシリコンウエハ部分の
除去方法として用いていた、グラインダー研削やフッ酸
系エッチング液では多孔質シリコン部分でエッチングを
止めることが難しく、多孔質シリコンの膜厚を１０μｍ
以上と厚くしてマージンとしていたが、非多孔質シリコ
ンウエハ部分のエッチング速度が多孔質シリコン層のエ
ッチング速度より大きいという選択性エッチングによ
り、そのマージンは不要となり多孔質シリコンの膜厚を
５〜１０μｍと薄くできた。このため、多孔質シリコン
の形成のための陽極化成時間と多孔質シリコンのエッチ
ング時間が、両方ともに従来の半分以下に短縮でき、生
産性が向上した。
【図面の簡単な説明】
【図１】本発明の実施の形態、第１実施例と第２実施例
の工程を説明するための模式的断面図である。
【図２】本発明の第３実施例の工程を説明するための模
式的断面図である。
【図３】本発明の第４実施例の工程を説明するための模
式的断面図である。
【図４】本発明の第５実施例の工程を説明するための模
式的断面図である。
【図５】シリコン基板を多孔質化する装置の模式断面図
である。
【符号の説明】
１００，２００，３００，４００，６００ 単結晶シ
リコン基板 １０１，２０１，３０１，４０１ 多孔質化したシリ
コン基板 １０２，２０２，３０２，４０２ エピタキシャル成
長層 １０３，２０３，３０３，４０３ エピ酸化膜 １１０，２１０，３１０，４１０ 表面にＳｉＯ2 層を
有する支持基板 ５０４ ＨＦ／エタノール溶液 ５０５ 正電極 ５０６ 負電極

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 単結晶Ｓｉ基板の表層を多孔質化し、第
    １の非多孔質単結晶Ｓｉ領域上の多孔質単結晶Ｓｉ領域
    を形成する工程、 前記多孔質単結晶Ｓｉ領域の表面に第２の非多孔質単結
    晶Ｓｉ領域を形成する工程、 前記第２の非多孔質単結晶Ｓｉ領域の表面に支持基板
    を、絶縁領域を介して貼り合わせる工程、 前記第１の非多孔質単結晶Ｓｉ領域を除去する工程、 前記多孔質単結晶Ｓｉ領域を除去する工程、とを有する
    ＳＯＩ基板の製造方法において、 前記第１の非多孔質単結晶Ｓｉ領域を除去する工程が、
    非多孔質単結晶Ｓｉ領域のエッチング速度が、多孔質単
    結晶Ｓｉ領域のそれより大きいドライエッチングを行な
    う工程を有することを特徴とするＳＯＩ基板の製造方
    法。
  2. 【請求項２】 前記第１の非多孔質単結晶Ｓｉ領域を除
    去する工程は、前記ドライエッチングをする工程の前
    に、グラインダーで一部研削する工程を有する請求項１
    に記載のＳＯＩ基板の製造方法。
  3. 【請求項３】 前記ドライエッチングは、電気あるいは
    光エネルギーによってイオン化して活性イオン種を作
    り、前記活性イオン種を、基板面に垂直な方向に加速
    し、前記基板表面で反応を起こさせるエッチングである
    請求項１に記載のＳＯＩ基板の製造方法。
  4. 【請求項４】 前記ドライエッチングでの多孔質単結晶
    Ｓｉ領域を全面露出させることによるエッチング終点判
    定を、前記基板上に平行平板型電極を設け、前記平行平
    板型電極と前記基板間のセルフバイアスの変化によって
    行なう請求項３に記載のＳＯＩ基板の製造方法。
  5. 【請求項５】 前記多孔質単結晶Ｓｉ領域を除去する工
    程を、エッチング速度が、非多孔質単結晶Ｓｉ領域より
    多孔質単結晶Ｓｉ領域の方が大きいウェットエッチング
    により行なう請求項１に記載のＳＯＩ基板の製造方法。
  6. 【請求項６】 前記多孔質単結晶Ｓｉ領域を除去する工
    程を、エッチング速度が、非多孔質単結晶Ｓｉ領域より
    多孔質単結晶Ｓｉ領域の方が大きいドライエッチングに
    より行なう請求項１に記載のＳＯＩ基板の製造方法。
  7. 【請求項７】 前記エッチング速度が、非多孔質単結晶
    Ｓｉ領域より多孔質単結晶Ｓｉ領域の方が大きいドライ
    エッチングは、少なくとも電気あるいは光エネルギーに
    より分解された活性ラジカルが、多孔質領域の孔に入り
    込み、内部から行なうエッチングである請求項６に記載
    のＳＯＩ基板の製造方法。
JP32510596A 1995-12-12 1996-12-05 Ｓｏｉ基板の製造方法 Expired - Fee Related JP3250721B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP32510596A JP3250721B2 (ja) 1995-12-12 1996-12-05 Ｓｏｉ基板の製造方法
US08/760,670 US6103009A (en) 1995-12-12 1996-12-09 Fabrication process for a SOI substrate
TW085115259A TW420827B (en) 1996-12-05 1996-12-10 Fabrication process of SOI substrate
DE69629094T DE69629094T2 (de) 1995-12-12 1996-12-11 Verfahren zur Herstellung eines SOI-Substrates
CA002192631A CA2192631C (en) 1995-12-12 1996-12-11 Fabrication process of soi substrate
EP96309033A EP0779650B1 (en) 1995-12-12 1996-12-11 Fabrication process of SOI substrate
SG1996011682A SG71006A1 (en) 1995-12-12 1996-12-12 Fabrication process of soi substrate
KR1019960064571A KR100236689B1 (ko) 1995-12-12 1996-12-12 Soi기판의 제조방법
CN96121530A CN1076862C (zh) 1995-12-12 1996-12-12 绝缘体上的硅(soi)衬底的制造工艺

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP32292195 1995-12-12
JP7-322921 1995-12-12
JP32510596A JP3250721B2 (ja) 1995-12-12 1996-12-05 Ｓｏｉ基板の製造方法

Publications (2)

Publication Number Publication Date
JPH09223782A true JPH09223782A (ja) 1997-08-26
JP3250721B2 JP3250721B2 (ja) 2002-01-28

Family

ID=26570982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32510596A Expired - Fee Related JP3250721B2 (ja) 1995-12-12 1996-12-05 Ｓｏｉ基板の製造方法

Country Status (8)

Country Link
US (1) US6103009A (ja)
EP (1) EP0779650B1 (ja)
JP (1) JP3250721B2 (ja)
KR (1) KR100236689B1 (ja)
CN (1) CN1076862C (ja)
CA (1) CA2192631C (ja)
DE (1) DE69629094T2 (ja)
SG (1) SG71006A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150409A (ja) * 1998-11-11 2000-05-30 Robert Bosch Gmbh 支持基板上に薄い層を形成するための方法
JP2010041044A (ja) * 2008-07-08 2010-02-18 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板及びその作製方法
US7911058B2 (en) 2005-11-30 2011-03-22 Elpida Memory Inc. Semiconductor chip having island dispersion structure and method for manufacturing the same

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6767840B1 (en) * 1997-02-21 2004-07-27 Canon Kabushiki Kaisha Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
DE19730975A1 (de) * 1997-06-30 1999-01-07 Max Planck Gesellschaft Verfahren zur Herstellung von schichtartigen Gebilden auf einem Substrat, Substrat sowie mittels des Verfahrens hergestellte Halbleiterbauelemente
EP0996967B1 (de) 1997-06-30 2008-11-19 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur Herstellung von schichtartigen Gebilden auf einem Halbleitersubstrat, Halbleitersubstrat sowie mittels des Verfahrens hergestellte Halbleiterbauelemente
KR100491272B1 (ko) * 1997-07-16 2005-08-01 페어차일드코리아반도체 주식회사 소이 기판의 제조 방법
US6417108B1 (en) 1998-02-04 2002-07-09 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
US6890827B1 (en) * 1999-01-13 2005-05-10 Agere Systems Inc. Method of fabricating a silicon on insulator transistor structure for imbedded DRAM
US6355564B1 (en) * 1999-08-26 2002-03-12 Advanced Micro Devices, Inc. Selective back side reactive ion etch
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6500694B1 (en) 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
JP3754897B2 (ja) * 2001-02-09 2006-03-15 キヤノン株式会社 半導体装置用基板およびｓｏｉ基板の製造方法
DE10124038A1 (de) * 2001-05-16 2002-11-21 Atmel Germany Gmbh Verfahren zur Herstellung vergrabener Bereiche
DE10124032B4 (de) * 2001-05-16 2011-02-17 Telefunken Semiconductors Gmbh & Co. Kg Verfahren zur Herstellung von Bauelementen auf einem SOI-Wafer
DE10124030A1 (de) * 2001-05-16 2002-11-21 Atmel Germany Gmbh Verfahren zur Herstellung eines Silizium-Wafers
JP2002353182A (ja) * 2001-05-25 2002-12-06 Mitsubishi Electric Corp 半導体装置の洗浄方法および洗浄装置、ならびに半導体装置の製造方法
CN1305100C (zh) * 2001-07-26 2007-03-14 皇家菲利浦电子有限公司 测量扫描电子显微镜的性能的方法
AU2002339592A1 (en) * 2001-10-29 2003-05-12 Analog Devices Inc. A method for bonding a pair of silicon wafers together and a semiconductor wafer
DE10161202C1 (de) * 2001-12-13 2003-05-08 Bosch Gmbh Robert Verfahren zur Reduktion der Dicke eines Silizium-Substrates
FR2839505B1 (fr) * 2002-05-07 2005-07-15 Univ Claude Bernard Lyon Procede pour modifier les proprietes d'une couche mince et substrat faisant application du procede
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
JP4407384B2 (ja) * 2004-05-28 2010-02-03 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
US7803690B2 (en) 2006-06-23 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy silicon on insulator (ESOI)
US7875881B2 (en) * 2007-04-03 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US7635617B2 (en) * 2007-04-27 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
WO2009076302A1 (en) 2007-12-10 2009-06-18 Bayer Healthcare Llc Control markers for auto-detection of control solution and methods of use
CN100595882C (zh) * 2007-12-28 2010-03-24 上海新傲科技股份有限公司 以键合减薄制备绝缘体上硅的方法
FR2926925B1 (fr) * 2008-01-29 2010-06-25 Soitec Silicon On Insulator Procede de fabrication d'heterostructures
US7868374B2 (en) * 2008-02-21 2011-01-11 International Business Machines Corporation Semitubular metal-oxide-semiconductor field effect transistor
FR2938702B1 (fr) * 2008-11-19 2011-03-04 Soitec Silicon On Insulator Preparation de surface d'un substrat saphir pour la realisation d'heterostructures
CN101615590B (zh) * 2009-07-31 2011-07-20 上海新傲科技股份有限公司 采用选择腐蚀工艺制备绝缘体上硅材料的方法
US8440544B2 (en) 2010-10-06 2013-05-14 International Business Machines Corporation CMOS structure and method of manufacture
CN104658927B (zh) * 2013-11-19 2018-03-30 中芯国际集成电路制造(上海)有限公司 半导体晶片的键合减薄优化方法
US11232975B2 (en) 2018-09-26 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator (SOI) substrate having dielectric structures that increase interface bonding strength
US10950631B1 (en) 2019-09-24 2021-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor-on-insulator wafer having a composite insulator layer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0688048A3 (en) * 1990-08-03 1996-02-28 Canon Kk Semiconductor substrate with SOI structure
CN1037727C (zh) * 1991-02-15 1998-03-11 佳能株式会社 腐蚀多孔硅用的腐蚀液以及、使用该腐蚀液的腐蚀方法
TW211621B (ja) * 1991-07-31 1993-08-21 Canon Kk
DE4127514A1 (de) * 1991-08-20 1993-02-25 Bayer Ag Verfahren zur gewinnung von polyisocyanaten aus destillationsrueckstaenden der toluylendiisocyanatherstellung
JP3112106B2 (ja) * 1991-10-11 2000-11-27 キヤノン株式会社 半導体基材の作製方法
JP3261685B2 (ja) * 1992-01-31 2002-03-04 キヤノン株式会社 半導体素子基体及びその作製方法
JP3250673B2 (ja) * 1992-01-31 2002-01-28 キヤノン株式会社 半導体素子基体とその作製方法
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150409A (ja) * 1998-11-11 2000-05-30 Robert Bosch Gmbh 支持基板上に薄い層を形成するための方法
US7911058B2 (en) 2005-11-30 2011-03-22 Elpida Memory Inc. Semiconductor chip having island dispersion structure and method for manufacturing the same
US8088673B2 (en) 2005-11-30 2012-01-03 Elpida Memory Inc. Semiconductor chip having island dispersion structure and method for manufacturing the same
JP2010041044A (ja) * 2008-07-08 2010-02-18 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板及びその作製方法

Also Published As

Publication number Publication date
CA2192631C (en) 2000-08-29
KR100236689B1 (ko) 2000-01-15
DE69629094D1 (de) 2003-08-21
KR970054270A (ko) 1997-07-31
DE69629094T2 (de) 2004-02-19
EP0779650A2 (en) 1997-06-18
EP0779650B1 (en) 2003-07-16
SG71006A1 (en) 2000-03-21
CA2192631A1 (en) 1997-06-13
US6103009A (en) 2000-08-15
JP3250721B2 (ja) 2002-01-28
EP0779650A3 (en) 1997-07-02
CN1076862C (zh) 2001-12-26
CN1155755A (zh) 1997-07-30

Similar Documents

Publication Publication Date Title
JP3250721B2 (ja) Ｓｏｉ基板の製造方法
JP3250722B2 (ja) Ｓｏｉ基板の製造方法および製造装置
JP3294934B2 (ja) 半導体基板の作製方法及び半導体基板
JP3237888B2 (ja) 半導体基体及びその作製方法
JP3416163B2 (ja) 半導体基板及びその作製方法
US6221738B1 (en) Substrate and production method thereof
US6100165A (en) Method of manufacturing semiconductor article
JP3352340B2 (ja) 半導体基体とその製造方法
US6468663B1 (en) Semiconductor substrate and process for producing the same
JPH05102445A (ja) 半導体基材の作製方法
JPH05275663A (ja) 半導体素子基体及びその作製方法
JPH11233449A (ja) 半導体基板の製造方法
JPH05275358A (ja) 単結晶表面の凹凸制御方法
JP2901031B2 (ja) 半導体基材及びその作製方法
JP2910001B2 (ja) 半導体基材及びその作製方法
JP3697052B2 (ja) 基板の製造方法及び半導体膜の製造方法
JP3297600B2 (ja) 半導体基板の作製方法
JP3171463B2 (ja) 半導体基材の作製方法
JPH05217994A (ja) 半導体基板の作製方法
JP2000349265A (ja) 半導体部材の作製方法
JP3391984B2 (ja) 半導体基板の製造方法およびｓｏｉ基板
JP3293766B2 (ja) 半導体部材の製造方法
JPH05217828A (ja) 半導体基体及びその作製方法
JPH05217993A (ja) 半導体基板とその作製方法
JPH05217894A (ja) 半導体基材及びその作製方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees