JP3391984B2 - 半導体基板の製造方法およびsoi基板 - Google Patents

半導体基板の製造方法およびsoi基板

Info

Publication number
JP3391984B2
JP3391984B2 JP17900096A JP17900096A JP3391984B2 JP 3391984 B2 JP3391984 B2 JP 3391984B2 JP 17900096 A JP17900096 A JP 17900096A JP 17900096 A JP17900096 A JP 17900096A JP 3391984 B2 JP3391984 B2 JP 3391984B2
Authority
JP
Japan
Prior art keywords
porous
substrate
layer
manufacturing
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17900096A
Other languages
English (en)
Other versions
JPH0992803A (ja
Inventor
憲二 山方
信彦 佐藤
清文 坂口
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP17900096A priority Critical patent/JP3391984B2/ja
Publication of JPH0992803A publication Critical patent/JPH0992803A/ja
Application granted granted Critical
Publication of JP3391984B2 publication Critical patent/JP3391984B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、絶縁体上に結晶性
が単結晶ウエハー並に優れた単結晶層を有するSOI基
板を得るうえで、特に均一性、制御性に優れた半導体基
板の製造方法およびSOI基板に関するものである。
【0002】
【従来の技術】絶縁物上の単結晶シリコン半導体層の形
成は、Silicon on Insulator(S
OI)技術として広く知られ、通常のシリコン集積回路
を作製するバルクシリコン基板では到達しえない数々の
優位点をこの基板が有することから、多くの研究が成さ
れてきた。
【0003】最近報告されたSOI形成法の中で、特に
質的に優れているものとして通称「貼り合わせSOI」
がある。これは、少なくとも一方が酸化等により絶縁膜
が形成されている2枚のウエハーの鏡面同士を密着さ
せ、熱処理を施して密着界面の結合を強力なものとした
後、どちらか一方側から基板を研磨、或いはエッチング
することによって絶縁膜上に任意の厚みを持ったシリコ
ン単結晶薄膜を残すという技術である。この技術におい
て最も重要なのはシリコン基板を薄膜化する工程であ
る。即ち通常数百μmもの厚さのシリコン基板を均一に
数μm、もしくは1μm以下の厚さまで研磨、或いはエ
ッチングしなければならず、その制御性や均一性の面で
技術的に極めて困難である。
【0004】ここでシリコンの薄膜化の方法には大別し
て2通りある。1つは研磨のみで行なう方法(BPSO
I:Bonding and Polishing S
OI)であり、もう1つは残すべきシリコン薄膜の直上
(単体の基板作製時では直下)にエッチングストップ層
を設け、基板エッチングとエッチングストップ層のエッ
チングの2段階で行なう方法(BESOI:Bond
and Etchback SOI)である。
【0005】残すべきシリコン膜厚の均一性に着目する
と、BPSOIは前述したように非常に制御が困難であ
る。つまり研磨の場合は研磨機の試料を置く面が基準面
となるために、支持基板となるウエハー自体に少しでも
厚みの分布があれば、それがそのまま活性層の厚み分布
に影響してしまうからである。通常薄膜SOI基板の活
性層は数十オングストロームの分布の制御が必要となる
ため、基板そのものにこれだけの制御性を求めるのは実
質上不可能であり、従ってBPSOIの膜厚制御性は困
難と言わざるを得ない。一方BESOIではシリコン活
性層は予め形成してあるエッチングストップ層の上にエ
ピタキシャル成長する場合が多いので、膜厚の均一性を
確保するにはこのBESOIが現在のところ有利とされ
ている。しかしながらエッチングストップ層は不純物を
高濃度に含んでいる場合が多く、その濃度差によってエ
ッチングの選択性を得ている場合が殆どである。つまり
このことは貼り合わせ後のアニール等の熱処理時に不純
物が拡散すると、エッチング特性を変化させてしまう可
能性も含んでいる。また一般的に不純物の濃度差による
エッチング速度比、即ちエッチング選択比は高々数十か
ら数百であり、どうしても活性層のオーバーエッチン
グ、もしくは分布の発生を避けられない。
【0006】BESOIのように活性層の膜厚が均一
で、従来のBESOIよりもエッチバックの選択性が数
桁も良いという例では本出願人が提案したものがある。
この方法は、シリコン基板の表面を陽極化成により多孔
質化し、この上にシリコン活性層をエピタキシャル成長
させた後、貼り合わせを行なうことで該シリコン層を他
方の基板に移しかえ、SOI基板を作製するというもの
である(特開平5−21338号公報)。この方法は、
多孔質シリコンが非多孔質単結晶シリコンに比べてエッ
チング液に対するエッチングレートが非常に大きいこと
を利用するものであり、良質なSOI基板を低コストで
作製し得る優れた方法である。本発明者らは、上記方法
に適用し得るエッチャントについても提案を行なってい
る(特開平6−342784号公報他)。
【0007】本発明者らの研究によれば、多孔質シリコ
ンの高選択エッチング特性は、例えばフッ酸と過酸化水
素水の混合液などのフッ酸系エッチャントにより得られ
る。
【0008】
【発明が解決しようとする課題】しかしながら、フッ酸
系のエッチング液は、活性層に含まれる結晶欠陥をも選
択的にエッチングしてしまうことが最近になって報告さ
れた(Proceedins 1944 IEEE I
nternational SOI Conferen
ce,plll)。本発明者らの検討の結果この作用に
よると条件によっては活性層の微小孔(ピンホール)の
形成や、更にこのピンホールを通って下地酸化膜の侵食
等貼り合わせ基板の貼り合わせ界面におけるボイド(v
oid)形成の要因となる場合があることがわかった。
【0009】本発明の目的は、上記多孔質層を選択的に
エッチングする技術を用いたSOI基板形成法におい
て、多孔質層のエッチングの際に、結晶欠陥のエッチン
グに起因するボイドの発生を極めて低く抑制することに
ある。
【0010】本発明の別の目的は、貼り合わせ界面にお
けるボイド及び非多孔質単結晶シリコン層中の欠陥の数
を極めて低い値に制御し得る半導体基板の製造方法を提
供することにある。
【0011】
【課題を解決するための手段】上述した目的を達成する
本発明の半導体基板の製造方法は、下述する構成のもの
である。即ち、本発明の半導体基板の製造方法は、多孔
質シリコン層上に非多孔質単結晶シリコン層をエピタキ
シャル成長させた第1の基板を用意する工程、前記第1
の基板と第2の基板とを少なくともいずれか一方の基板
の貼り合わせ面に酸化シリコン層を有する状態で且つ、
前記非多孔質単結晶シリコン層が貼り合わされた基板の
内側に位置するように貼り合わせる工程、及び前記多孔
質シリコン層をエッチング除去する工程を有する半導体
基板の製造方法において、フッ酸と過酸化水素水との混
合液、またはフッ酸と硝酸との混合液もしくは該フッ酸
と硝酸との混合液に酢酸を加えた液からなり、非多孔質
単結晶シリコン及び酸化シリコンに対するエッチング速
度が共に10オングストローム/分以下であるエッチン
グ液を用いて前記多孔質シリコン層をエッチング除去
することを特徴とするものである。また、本発明のSO
I基板は、本発明の半導体基板の製造方法により製造さ
れたものである。
【0012】上記構成の本発明によれば、上述した解決
すべき課題が解決され、極めて良質なSOI基板を製造
し得る。
【0013】
【発明の実施の形態】本発明の半導体基板の製造方法
は、前述したとおりの構成のものである。
【0014】本発明は、1例として非多孔質単結晶シリ
コン基板の表層を部分的に多孔質化して得られる多孔質
単結晶シリコン層上に非多孔質単結晶シリコン層をエピ
タキシャル成長させたものを第1の基板として用い、該
第1の基板と、第2の基板を貼り合わせた後、第1の基
板の多孔質化せずに非多孔質単結晶シリコンとして残っ
ている領域の一部もしくは全部を研削や研磨等の機械的
な除去方法により除去する態様をも包含する。
【0015】本発明において、非多孔質単結晶シリコン
基板の多孔質化は、陽極化成(anodizatio
n)により形成される。こうして得られた多孔質シリコ
ン層は、平均約600Å程度の径の孔が多数形成され、
且つ単結晶性を維持した層となる。
【0016】多孔質単結晶シリコン層の選択エッチング
メカニズムは次の通りである。まずエッチング液が毛細
管現象によって孔内に浸透し、それと同時に多孔質の壁
面のエッチングが開始される。このとき単結晶シリコン
に対するエッチング速度が十分に遅いと、多孔質層の内
壁が完全にエッチングされる前に、毛細管現象によって
エッチング液が活性層(多孔質層上にエピタキシャル成
長させた非多孔質単結晶シリコン層)と多孔質層の界面
にまで到達する。そして内壁の厚みが零になったとき
に、多孔質層全体が崩壊するように消滅するのである。
このとき活性層も多少エッチングされることになるが、
実際には多孔質の内壁の厚さの1/2程度がエッチング
されたことにしかならない。即ち数十オングストローム
である。従って厚い多孔質層を全てエッチングしても、
活性層は殆どエッチングされずに残るのである。
【0017】一方、エッチング液の単結晶シリコンに対
するエッチング速度が速い場合は、毛細管現象によって
液が孔内に染み込むより速く多孔質層表面からのエッチ
ングが優勢となり、多孔質の内壁が崩壊する前に多孔質
層が表層から等速度でエッチングされることになる。そ
してそのままの速度で活性層も連続してエッチングさ
れ、良好な選択性は現れない。
【0018】つまり、良好な選択エッチングが成立する
のは、ある時間tでの多孔質表面からのエッチング量
(厚み)をys ,同時間における多孔質内への液の染み
込み距離をyp としたとき、ys <yp での条件を満た
したときである。更に言えばy s はエッチング速度a
に、yp は液体の多孔質内への浸透速度kにそれぞれ依
存する。yp の値は多孔質の孔径等で決定されるが、通
常多孔質上に良質な単結晶薄膜をエピタキシャル成長さ
せるためには、ある限定された条件(孔度など)の多孔
質だけが用いられる。従ってk値はほぼ一定となり、a
の値によってエッチングの選択性が決定されるのであ
る。
【0019】そして、その値は約10オングストローム
/分以下であり、好ましくは2オングストローム/分前
後であることが実験により求められた。また1オングス
トローム/分より小さな値では、選択性は出るものの総
エッチング時間が膨大なものとなってしまうために不適
当である。また、10オングストローム/分よりも大き
いと、エッチングの選択性が劣化し、残すべき単結晶薄
膜のエッチング量が大きくなることにより、膜厚分布が
大きくなるため、不適当である。
【0020】従来、多孔質の選択エッチングはフッ酸系
の溶液で、単結晶シリコンに対するエッチング速度が十
分に遅いように調整されたものが用いられてきた。例え
ばフッ酸(49%)と過酸化水素水(30%)の1:5
混合液などが代表的な例である。
【0021】しかしこれは選択エッチングが成立するこ
とだけを満足するための条件である。つまり従来の選択
エッチング液は、活性層に含まれる各種欠陥に対するエ
ッチング速度や下地酸化膜に対するエッチング速度に対
しては考慮されていないのである。
【0022】そこで本発明者らは、従来のように単結晶
シリコンに対するエッチング速度が十分小さく、尚且つ
下地SiO2 に対するエッチング速度も共に小さいエッ
チング液を用いて、多孔質シリコンを選択エッチングす
ることとした。
【0023】この例として有機アルカリであるTMAH
(テトラメチルアンモニウムハイドロオキサイド)が挙
げられる。TMAH水溶液は常温において、図9のよう
なシリコンエッチング速度の溶液濃度依存性を示す。ま
たSiO2 に対するエッチング速度は、溶液濃度によら
ずいずれも検出限界以下であった。
【0024】従って、多孔質の選択エッチングにTMA
H水溶液を用いる場合、エッチング速度を10オングス
トローム/分以下とするためには、液濃度が約50pp
m以下のものを使用すればよいことになる。
【0025】別の例としてフッ酸と過酸化水素水の混合
溶液の例を図10に示す。この溶液はTMAHとは逆
に、シリコンに対するエッチング速度は広い濃度範囲で
ほぼ2〜3オングストローム/分と一定であり、SiO
2に対するエッチング速度に濃度依存性が現れる。
【0026】従って、この溶液を用いて多孔質シリコン
とSiO2 の両方のエッチング速度を10オングストロ
ーム以下にするためには、過酸化水素水に対するフッ酸
濃度を約0.5%以下にしなければならない。尚上記過
酸化水素水の80%を水に置き換えてもほぼ同じエッチ
ング特性を示すこともわかっている。
【0027】また、アルカリ系の例としては、KOH水
溶液、NaOH水溶液、アンモニア水(NH4 OH)等
が挙げられる。これらはTMAH同様SiO2 に対する
エッチング速度は溶液濃度によらずほぼ一定で極めて小
さい。
【0028】またフッ酸系の例としては、フッ酸・硝酸
・(水)混合溶液、フッ酸・硝酸・酢酸・(水)混合溶
液等が挙げられ、これらはある一定領域でフッ酸・過酸
化水素水溶液同様の濃度/エッチング特性を示す。
【0029】本発明は、上述のように多孔質層のエッチ
ングをどのようなエッチャントを用いて行なうかに特徴
があるが、良質なSOI基板を得るに際しては、いくつ
かの実施形態がある。
【0030】以下、図面を参照しながら、本発明の方法
について説明する。
【0031】(態様1)まず図1及び図8を用いて説明
する。
【0032】単結晶シリコン基板100を陽極化成して
多孔質シリコン101を形成する(図1A)。このとき
多孔質化する厚みは、基板の片側表面層数μm〜数十μ
mでよい。またシリコン基板100全体を陽極化成して
もかまわない。
【0033】多孔質シリコンの形成方法については、図
8を用いて説明する。まず基板としてP型の単結晶シリ
コン基板600を用意する。N型でも不可能ではない
が、その場合は低抵抗の基板に限定されるか、または光
を基板表面に照射してホールの生成を促進した状態で行
なわなければならない。基板600を図8(A)に示す
ような装置にセッティングする。即ち基板の片側がフッ
酸系の溶液604に接していて、溶液側に負の電極60
6がとられており、逆側は正の金属電極605に接して
いる。これと別に図8(B)に示すように、正電極側6
05′も溶液604′を介して電位をとってもかまわな
い。いずれにせよフッ酸系溶液に接している負の電極側
から多孔質化が起こる。フッ酸系溶液604としては、
一般的には濃フッ酸(49%HF)を用いる。純水(H
2 O)で希釈していくと、流す電流値にもよるが、ある
濃度からエッチングが起こってしまうので好ましくな
い。また陽極化成中に基板600の表面から気泡が発生
してしまい、この気泡を効率よく取り除く目的から、界
面活性剤としてアルコールを加えることもできる。アル
コールとしてメタノール、エタノール、プロパノール、
イソプロパノール等が用いられる。また界面活性剤の代
わりに撹はん器を用いて、溶液を撹はんしながら陽極化
成を行ってもよい。負電極606に関しては、フッ酸溶
液に対して侵食されないような材料、例えば金(A
u)、白金(Pt)等が用いられる。正側の電極605
の材質は一般に用いられる金属材料でかまわないが、陽
極化成が基板600すべてになされた時点で、フッ酸系
溶液604が正電極605に達するので、正電極605
の表面にも耐フッ酸溶液性の金属膜をコーティングして
おくとよい。陽極化成を行う電流値は最大数百mA/c
2 であり、最小値は零でなければよい。この値は多孔
質化したシリコンの表面に良質のエピタキシャル成長が
できる範囲内で決定される。通常電流値が大きいと陽極
化成の速度が増すと同時に、多孔質シリコン層の密度が
小さくなる。即ち孔の占める体積が大きくなる。これに
よってエピタキシャル成長の条件が変わってくるのであ
る。
【0034】以上のようにして形成した多孔質層101
上に、非多孔質の単結晶シリコン層102をエピタキシ
ャル成長させる(図1B)。エピタキシャル成長は一般
的な熱CVD、減圧CVD、プラズマCVD、分子線エ
ピタキシー、スパッタ法等で行なわれる。成長する膜厚
はSOI層の設計値と同じくすれば良い。
【0035】エピタキシャル層102の表面を酸化して
SiO2 層103(熱酸化を含む)を形成する(図1
C)。これはエピタキシャル層を次の工程で直接支持基
板と貼り合わせた場合、貼り合わせ界面には不純物が偏
析しやすく、また界面の原子の非結合手(ダングリング
ボンド)が多くなり、薄膜デバイスの特性を不安定化さ
せる要因になるからである。但し必ずしもこの工程は必
須ではなく、上記現象が問題とならないようなデバイス
構成を考えるならば省略してもかまわない。ここで、S
iO2 層103は、SOI基板の絶縁層としての機能を
果たすが、絶縁層は、貼り合わせる基板表面の少なくと
も1面に形成される必要があり、絶縁層の形成に際して
は種々の態様がある。
【0036】尚、酸化する場合酸化膜厚は、貼り合わせ
界面に取り込まれる大気中からのコンタミネーションの
影響を受けない程度の厚みがあれば良い。
【0037】上記表面が酸化されたエピタキシャル面を
有する基板100と、支持基板となるSiO2 層104
を表面に有する基板110を用意する。支持基板110
はシリコン基板表面を酸化(熱酸化を含む)したもの、
石英ガラス、結晶化ガラス、任意基板上にSiO2 を堆
積したものなどが挙げられる。
【0038】上記用意した2枚の基板を洗浄した後に貼
り合わせる(図1D)。洗浄方法は通常の半導体基板を
(例えば酸化前に)洗浄する工程に準じて行なう。
【0039】貼り合わせた後に基板を全面で加圧する
と、接合の強度を高める効果がある。
【0040】そして次に貼り合った基板を熱処理する。
熱処理温度は高い方が好ましいが、あまり高すぎると多
孔質層101が構造変化をおこしてしまったり、基板に
含まれていた不純物がエピタキシャル層に拡散すること
があるので、これらをおこさない温度と時間を選択する
必要がある。具体的には600〜1100℃程度が好ま
しい。また基板によっては高温で熱処理できないものが
ある。例えば支持基板110が石英ガラスである場合に
は、シリコンと石英の熱膨張係数の違いから、200℃
程度以下の温度でしか熱処理できない。この温度を越え
ると貼り合わせた基板が応力で剥がれたり、または割れ
たりしてしまう。ただし熱処理は次の工程で行なうバル
クシリコン100の研削やエッチングの際の応力に耐え
られれば良い。従って200℃以下の温度であっても活
性化の表面処理条件を最適化することで、プロセスは行
なえる。
【0041】次にエピタキシャル成長層102を残して
シリコン基板部分100と多孔質部分101を選択的に
除去する(図1E)。まずシリコン基板部分100は表
面グラインダー等による研削や研磨、或いは水酸化カリ
ウム、アンモニア水等のアルカリ溶液、或いはTMAH
等の有機アルカリ溶液を用いたエッチングにより除去す
る。エッチングの場合は100℃以下の温溶液中で行な
うのが効果的である。アルカリ系の溶液はSiO2 を殆
どエッチングしないので、支持基板がガラスかもしくは
酸化膜で覆われたシリコン基板であれば、シリコン基板
部分のみを選択的にエッチングできる。また、フッ酸と
硝酸、もしくはこれに酢酸等を加えた酸混合液でエッチ
ング除去することも可能である。但しフッ酸硝酸系エッ
チャントは支持基板をも多少エッチングするので、長時
間の使用は避けた方がよい。
【0042】シリコン基板部分100を機械的研磨ある
いはエッチングにより除去し、多孔質部分101が露出
した時点でエッチングを一旦終了する。そして露出した
多孔質部分101を、前述したような単結晶シリコン及
びSiO2 に対するエッチング速度が共に10オングス
トローム/分以下になるような溶液を用いてエッチング
除去する。エッチングの際に膜の均一性を出すために、
超音波洗浄装置を用いるとよい。但し超音波によってエ
ッチング速度が若干上昇するので注意が必要である。
【0043】更に、以上説明した工程に下述する工程を
付加することもできる。
【0044】(1)多孔質層の孔の内壁の酸化 多孔質シリコン層の隣接する孔の間の壁の厚みは、数n
m〜数十nmと非常に薄い。このためエピタキシャルシ
リコン層形成時、貼り合わせ後の熱処理時等、多孔質層
に高温処理を施すと孔壁が凝集することにより、孔壁が
粗大化して孔をふさぎ、エッチング速度が低下してしま
う場合がある。そこで多孔質層の形成後、孔壁に薄い酸
化膜を形成して、孔の粗大化を抑制することができる。
しかし、多孔質層上には非多孔質単結晶シリコン層をエ
ピタキシャル成長させる必要があることから、多孔質層
の孔壁の内部には、単結晶性が残るように孔の内壁の表
面だけを酸化する必要がある。ここで形成される酸化膜
は、数Å〜数十Åの膜厚とするのが望ましい。このよう
な膜厚の酸化膜は、酸素雰囲気中で200℃〜700℃
の温度、より好ましくは250℃〜500℃の温度での
熱処理により形成される。
【0045】(2)水素アニール処理 本発明者らは、先にEP553852A2公報におい
て、水素雰囲気下の熱処理により、シリコン表面の微小
な荒れ(roughness)を除去し、非常になめら
かなシリコン表面が得られることを示した。本発明にお
いても、水素雰囲気下でのアニールを適用することがで
きる。水素アニールは、例えば、多孔質シリコン層形成
後、エピタキシャルシリコン層形成前に行なうことがで
き、これと別に多孔質シリコン層のエッチング除去後に
得られるSOI基板に行なうことができる。エピタキシ
ャルシリコン層形成前に行なう水素アニール処理によっ
ては、多孔質シリコン表面を構成する水素原子のマイグ
レーション(migration)により、孔の最表面
が閉塞されるという現象が生ずる。孔の最表面が閉塞さ
れた状態でエピタキシャルシリコン層の形成が行なわれ
ると、より結晶欠陥の少ないエピタキシャルシリコン層
が得られる。一方、多孔質シリコン層のエッチング後に
行なう水素アニールによっては、エッチングにより多少
荒れたエピタキシャルシリコン表面をなめらかにする作
用と、ボンディングの際に貼り合わせ界面に不可避的に
とり込まれるクリーンルーム中のボロンをとばすという
作用がある。
【0046】(態様2)図2に示した態様について説明
する。なお、図2中の1100〜1110は図1の10
0〜110に対応している。態様1においては、貼り合
わされる2枚の基板の表面は、SiO2 層103とSi
2 層104であったが、必らずしも両面がSiO2
である必要はなく、少なくとも1つの面がSiO2 で構
成されていれば良い。ここで示す態様は、多孔質シリコ
ン層上に形成されたエピタキシャルシリコン層1102
(B1)表面を、シリコン基板1110上に形成された
酸化膜1104表面と貼り合わせる(C1)ものと、エ
ピタキシャルシリコン層1102(B2)の表面を熱酸
化して形成した酸化膜1103表面を酸化処理していな
いシリコン基板1110の表面と貼り合わせる(C2)
ものである。ここで示す態様においても、他の工程は、
態様1と同様に行なうことができる。
【0047】(態様3)図3に示した態様について説明
する。図3に付した番号のうち図2と同じ番号のもの
は、図2と同様の部位を表わす。ここで示す態様におい
ては、エピタキシャルシリコン膜が形成された基板(B
1,B2)と貼り合わせる基板に、石英ガラス、青板ガ
ラス等のガラス材料1210(C1,C2)を用いるこ
とが特徴的である。この態様としては、エピタキシャル
シリコン層1102(B1)をガラス基板1210と貼
り合わせる(C1)態様と、エピタキシャルシリコン層
1102の表面を熱酸化して形成された酸化膜1103
(B2)とガラス基板1210と貼り合わせる(C2)
態様が示されている。ここで示す態様においても他の工
程は、態様1と同様に行なうことができる。
【0048】以下、具体的な実施例を挙げて本発明を詳
細に説明する。
【0049】(実施例1)625ミクロンの厚みを持っ
た5インチP型(100)単結晶シリコン基板(0.1
〜0.2Ωcm)を用意し、これを図8(A)に示す装
置にセットして陽極化成を行なった。これによりシリコ
ン基板100の表面に20μmの多孔質シリコン層10
1を形成した(図1(A))。この時の溶液604には
49%HF溶液を用い、電流密度は1mA/cm2 であ
った。そしてこの時の多孔質化速度は約1μm/分であ
り、20μmの厚みの多孔質層は約20分で得られた。
【0050】こうして得られた多孔質シリコン層101
上にCVD法により、単結晶シリコン層102を0.2
5μmの厚みにエピタキシャル成長させた(図1
(B))。堆積条件は以下のとおりである。
【0051】使用ガス:SiH4 /H2 ガス流量:0.62/140(l/min) 温度:850℃ 圧力:80Torr 成長速度:0.12μm/分 上記方法にて作成した基板を水蒸気雰囲気中900℃の
条件で処理し、0.1μmの酸化膜103を得た(図1
(C))。
【0052】次いで上記表面を酸化した基板と、これと
は別に用意しておいた表面に0.5μmの酸化膜104
を有する5インチ基板110を酸・アンモニアを用いた
系で洗浄し、スピン乾燥した後に処理面同士を貼り合わ
せた(図1(D))。その後に800℃、6時間の熱処
理を行なった。
【0053】熱処理後にシリコン基板100側を表面研
削装置で610μm研削し、多孔質シリコン101を露
出させた。
【0054】この基板を引き続き選択エッチング溶液中
に浸し、超音波をかけながら多孔質部分101のみを選
択的に全てエッチングした(図1(E))。このとき選
択エッチング溶液の組成と単結晶シリコンに対するエッ
チング速度、SiO2 に対するエッチング速度は次のと
おりとした。
【0055】 選択エッチング液=TMAH水溶液(24ppm) 対シリコンエッチング速度=5オングストローム/分 対SiO2 エッチング速度=1オングストローム/分以
下 この結果、0.6μmのシリコン酸化膜上に約0.2μ
mの単結晶シリコン膜を備えたSOI基板が出来上が
り、SOI膜のボイドの密度は、従来のSiO2のエッ
チング速度の大きなエッチング液で多孔質層をエッチン
グしたものに比べて約1/100に減少した。
【0056】(実施例2)図4を用いて説明する。
【0057】300μmの厚みを持った抵抗率0.01
Ω・cmの4インチP型(100)シリコン基板200
を用意し、その表層を実施例1と同様にして20μmだ
け多孔質シリコン層201とした(図4(A))。
【0058】得られた多孔質面上に実施例1と同様にし
てエピタキシャル層202を0.15μmの厚みに形成
した(図4(B))。
【0059】上記方法にて作成した基板を1000℃の
水蒸気中で0.1μm酸化した(図4(C))。
【0060】上記表面を酸化した基板200と、これと
は別に用意しておいた4インチの石英基板210を、洗
浄した後に互いの鏡面を貼り合わせた(図4(D))。
続いて180℃、24時間の熱処理を行なった。
【0061】次に、280μmあるシリコン基板部分2
00をフッ酸/硝酸/酢酸の1:10:10混合溶液で
エッチングし、表面に多孔質シリコン層201を露出さ
せた。
【0062】次いで、多孔質層201を、フッ酸/過酸
化水素水の1:300の混合液で選択的にエッチングし
た(図4(E))。選択エッチングに用いた溶液の単結
晶シリコン及びSiO2 に対するエッチング速度は次の
とおりである。
【0063】対シリコン=3オングストローム/分 対SiO2 =6オングストローム/分 この結果、石英基板上に0.1μmのシリコン単結晶薄
膜を備えたSOI基板が出来上がり、SOIのボイド密
度は従来のSiO2 に対するエッチング速度の大きな溶
液を用いた場合に比べ、約1/100に減少した。
【0064】(実施例3)図5を用いて説明する。
【0065】400μmの厚みを持った抵抗率0.01
Ω・cmの5インチP型(100)シリコン基板300
を用意し、その表面から20μmの厚みだけ多孔質層3
01を形成した(図5(A))。
【0066】得られた基板の多孔質表面に実施例1と同
様にしてエピタキシャル層302を0.5μmの厚みに
形成した(図5(B))。
【0067】上記基板のエピタキシャル層302表面を
1000℃の水蒸気中で0.2μm酸化してSiO2
303を得た(図5(C))。この結果エピタキシャル
層のシリコン単結晶部分が0.4μm、酸化膜部分が
0.2μmの膜厚に各々なった。
【0068】上記方法にて作成した基板300と、これ
とは別に用意しておいた合成石英基板310の貼り合わ
せ面を活性化するために、両基板表面にRFプラズマ処
理を施した(図5(D))。処理条件は次のとおりであ
る。
【0069】使用ガス:CF4 /O2 ガス流量:70/6(sccm) 圧力:30(pa.) RF出力:350W 処理時間:30秒 上記処理基板を10%の過酸化水素水で洗浄し、更に純
水でリンスした後に乾燥させ、互いの基板を貼り合わせ
た(図5(E))。次いで貼り合わせた基板に70トン
の圧力をかけて10分間置いた。
【0070】上記基板を熱処理することなしに、そのま
まシリコン基板側を溶液にてエッチングした。まずシリ
コン基板を覆っている熱酸化膜を希フッ酸で除去した
後、TMAHの2.4%水溶液に浸し、90℃で約5時
間処理した。これによりシリコン基板側のバルクシリコ
ン部分300は全てエッチングされ、多孔質層301が
露出した。
【0071】引き続いて、多孔質部分301を室温のT
MAH24ppm水溶液で選択的にエッチングした(図
5(F))。
【0072】上記工程により得られた石英基板310上
の単結晶シリコン薄膜302を、設計された素子の活性
層にあたる部分を、面積、形状、配置に合わせて島状に
パターニングした(図5(G))。パターニング後に素
子形成の第1工程として、各々の島状領域を1000℃
の酸素雰囲気中で0.05μm酸化した。従ってこの酸
化工程を熱処理と兼ねることとし、結果、透明基板上に
厚さ約0.4μmの単結晶シリコン薄膜を備えたSOI
基板を得た。ボイドは観察されなかった。
【0073】(実施例4)図6を用いて説明する。
【0074】400μmの厚みを持った抵抗率0.01
Ω・cmの5インチP型(100)シリコン基板400
を用意し、その表面から20μmの厚みだけ多孔質層4
01を形成した(図6(A))。
【0075】得られた基板の多孔質表面に実施例1と同
様にしてエピタキシャル層402を0.5μmの厚みに
形成した(図6(B))。
【0076】上記基板のエピタキシャル層402表面を
900℃の水蒸気中で0.05μm酸化(熱酸化)して
SiO2 層403を得た(図6(C))。
【0077】上記方法にて作成した基板400と、これ
とは別に用意しておいた5インチの合成石英基板410
を洗浄した後に貼り合わせた(図6(D))。更に同基
板を180℃、24時間の熱処理を行なった。
【0078】上記基板のシリコン基板側から、表面研削
装置を用いてシリコン基板を100μm残すところまで
研削した(図6(E))。次いでこれに300℃、24
時間の熱処理を行なった。
【0079】残っていたバルクの部分400を引き続き
表面研削装置で研削し、多孔質シリコン部分401を露
出させた。
【0080】引き続き、0.04%アンモニア水で多孔
質層を選択エッチングした(図6(F))。選択エッチ
ングに用いた溶液の単結晶シリコン及びSiO2 に対す
るエッチング速度は次の通りとした。
【0081】対シリコン=4オングストローム/分 対SiO2 =1オングストローム/分以下 この結果、石英基板上に約0.4μm厚の単結晶シリコ
ン薄膜402を備えたSOI基板が出来上がり、SOI
のボイド密度は従来のSiO2 に対するエッチング速度
の大きな溶液を用いた場合に対して、約1/100に減
少した。
【0082】(実施例5)図7を用いて説明する。
【0083】300μmの厚みを持った抵抗率0.01
Ω・cmの4インチP型(100)シリコン基板500
を用意し、その表層を実施例1と同様にして20μmだ
け多孔質シリコン501とした(図7(A))。
【0084】得られた多孔質面上に実施例1と同様にし
てエピタキシャル層502を0.15μmの厚みに形成
した(図7(B))。
【0085】上記基板のエピタキシャル層502表面を
1000℃の水蒸気中で0.1μmの厚みに熱酸化して
SiO2 層503を得た(図7(C))。この結果エピ
タキシャル層のシリコン単結晶部分が0.1μm、酸化
膜部分が0.1μmの膜厚に各々なった。
【0086】上記基板のエピタキシャル面と、これとは
別に用意しておいたベアーのシリコン基板510を、酸
・アルカリ洗浄を行なった後に貼り合わせた(図7
(D))。更に同基板を1000℃、30分間アニール
した。
【0087】上記のエピタキシャル成長した側の基板5
00を表面研削機により研削し、多孔質シリコン部分5
01を露出させた。
【0088】引き続き、フッ酸(49%)/硝酸(70
%)/酢酸(100%)/水が各々1:80:80/3
40で混合した溶液を用いて、多孔質層を選択エッチン
グした(図7(E))。選択エッチングに用いた溶液の
単結晶シリコン及びSiO2に対するエッチング速度は
次の通りである。
【0089】対シリコン=4オングストローム/分 対SiO2 =3オングストローム/分 この結果、0.1μmのシリコン酸化膜上に0.1μm
の単結晶シリコン膜を備えたSOI基板が出来上がり、
SOI膜のボイドの密度は、従来のSiO2 に対するエ
ッチング速度の大きな溶液を用いた場合に比べて約1/
100に減少した。
【0090】(実施例6)図7を用いて説明する。
【0091】300μmの厚みを持った抵抗率0.01
Ω・cmの4インチP型(100)シリコン基板500
を用意し、その表層を実施例1と同様にして20μmだ
け多孔質シリコン501とした(図7(A))。
【0092】こうして得られた基板を酸素雰囲気中で4
00℃の温度で1時間保持し、熱処理を行なった。この
熱処理により多孔質シリコン層501の表面と孔壁に非
常に薄い酸化膜が形成された。
【0093】次いで、多孔質層501の表面をHF溶液
に侵すことで多孔質層501の孔壁に形成された酸化膜
はそのままで、多孔質シリコン層501の最表面に形成
された酸化膜を除去することで多孔質単結晶シリコン層
を露出させた。続いて、基板に水素雰囲気下、1100
℃の温度で7分間の熱処理を行なって、多孔質シリコン
層表面の孔の閉塞を進めた後、エピタキシャルシリコン
層の原料ガスとしてジクロルシランを成膜チャンバー内
に導入することによりエピタキシャルシリコン層502
を0.15μmの厚みに形成した(図7(B))。次い
で該エピタキシャルシリコン層502の表面を熱酸化し
て熱酸化膜503を形成した(図7(C))。この後、
熱酸化膜503の表面と、これとは別に用意しておいた
酸化処理のなされていないシリコン基板510を、酸・
アルカリ洗浄を行なった後に貼り合わせた(図7
(D))。更に同基板を1000℃、30分間アニール
した。
【0094】次いでエピタキシャル層を形成した側の基
板500を1部を残して表面研削機により研削し、残し
た部分をエッチングにより除去して多孔質シリコン部分
501を露出させた。
【0095】引き続き、フッ酸(49%)/硝酸(70
%)/酢酸(100%)/水が各々1:80:80:3
40で混合した溶液を用いて、多孔質層を選択エッチン
グした(図7(E))。選択エッチングに用いた溶液の
単結晶シリコン及びSiO2に対するエッチング速度は
次の通りである。
【0096】対シリコン=4オングストローム/分 対SiO2 =3オングストローム/分 こうして得られたSOI基板に水素雰囲気下、1000
℃の温度で熱処理を施した。
【0097】この結果、0.1μmのシリコン酸化膜上
に0.1μmの単結晶シリコン膜を備えたSOI基板が
出来上がり、SOI膜のボイドの密度は、従来のSiO
2 に対するエッチング速度の大きな溶液を用いた場合に
比べて約1/200に減少した。
【図面の簡単な説明】
【図1】本発明の工程の1例を示すための模式図であ
る。
【図2】本発明の工程の1例を示すための模式図であ
る。
【図3】本発明の工程の1例を示すための模式図であ
る。
【図4】本発明の工程の1例を示すための模式図であ
る。
【図5】本発明の工程の1例を示すための模式図であ
る。
【図6】本発明の工程の1例を示すための模式図であ
る。
【図7】本発明の工程の1例を示すための模式図であ
る。
【図8】シリコン基板を多孔質化する際の装置の模式図
である。
【図9】TMAHの単結晶シリコン及びSiO2 に対す
るエッチング速度の溶液濃度依存性を示すグラフであ
る。
【図10】フッ酸/過酸化水素水混合溶液の、単結晶シ
リコン及びSiO2 に対するエッチング速度のフッ酸濃
度依存性を示すグラフである。
【符号の説明】
100 単結晶シリコン基板 101 多孔質シリコン 102 非多孔質単結晶シリコン層 103 SiO2 層 104 SiO2 層 110 支持基板 1102 エピタキシャルシリコン層 1110 シリコン基板 1104 酸化膜 1103 酸化膜 1210 ガラス材料
───────────────────────────────────────────────────── フロントページの続き (72)発明者 米原 隆夫 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (56)参考文献 特開 平6−216027(JP,A) 特開 平5−217821(JP,A) 特開 平5−21338(JP,A) 特開 平5−275329(JP,A) 特開 平5−275663(JP,A) 特開 平5−275664(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 27/12 H01L 21/02 H01L 21/306 - 21/3063 H01L 21/308

Claims (17)

    (57)【特許請求の範囲】
  1. 【請求項1】 多孔質シリコン層上に非多孔質単結晶シ
    リコン層をエピタキシャル成長させた第1の基板を用意
    する工程、 前記第1の基板と第2の基板とを少なくともいずれか一
    方の基板の貼り合わせ面に酸化シリコン層を有する状態
    で且つ、前記非多孔質単結晶シリコン層が貼り合わされ
    た基板の内側に位置するように貼り合わせる工程、 及び前記多孔質シリコン層をエッチング除去する工程を
    有する半導体基板の製造方法において、フッ酸と過酸化水素水との混合液、またはフッ酸と硝酸
    との混合液もしくは該フッ酸と硝酸との混合液に酢酸を
    加えた液からなり、 非多孔質単結晶シリコン及び酸化シ
    リコンに対するエッチング速度が共に10オングストロ
    ーム/分以下であるエッチング液を用いて前記多孔質
    シリコン層をエッチング除去することを特徴とする半導
    体基板の製造方法。
  2. 【請求項2】 前記多孔質化は、陽極化成により行なわ
    れる請求項1に記載の半導体基板の製造方法。
  3. 【請求項3】 前記酸化シリコン層は、前記第1の基板
    側に形成される請求項1に記載の半導体基板の製造方
    法。
  4. 【請求項4】 前記酸化シリコン層は、前記エピタキシ
    ャル成長させた非多孔質単結晶シリコン層の表面を熱酸
    化したものである請求項3に記載の半導体基板の製造方
    法。
  5. 【請求項5】 前記第2の基板は、単結晶シリコン基板
    である請求項3若しくは請求項4に記載の半導体基板の
    製造方法。
  6. 【請求項6】 前記第2の基板の貼り合わせ面には、前
    記酸化シリコン層が形成されている請求項5に記載の半
    導体基板の製造方法。
  7. 【請求項7】 前記第2の基板の貼り合わせ面は、単結
    晶シリコンからなる請求項5に記載の半導体基板の製造
    方法。
  8. 【請求項8】 前記第2の基板はガラスからなる請求項
    3若しくは請求項4に記載の半導体基板の製造方法。
  9. 【請求項9】 前記酸化シリコン層は前記第2の基板側
    に形成される請求項1に記載の半導体基板の製造方法。
  10. 【請求項10】 前記酸化シリコン層は、単結晶シリコ
    ン基板を熱酸化して形成される請求項9に記載の半導体
    基板の製造方法。
  11. 【請求項11】 前記酸化シリコン層は、ガラス基板の
    一部を構成している請求項9に記載の半導体基板の製造
    方法。
  12. 【請求項12】 前記第1の基板の貼り合わせ面には、
    前記エピタキシャル成長させた非多孔質単結晶シリコン
    層が存在する請求項9〜請求項11のいずれかの請求項
    に記載の半導体基板の製造方法。
  13. 【請求項13】 前記非多孔質単結晶シリコン層は、前
    記多孔質層の孔の内壁を酸化した後にエピタキシャル成
    長させたものである請求項1に記載の半導体基板の製造
    方法。
  14. 【請求項14】 前記非多孔質単結晶シリコン層は、前
    記多孔質層を水素雰囲気下で熱処理した後にエピタキシ
    ャル成長させたものである請求項13に記載の半導体基
    板の製造方法。
  15. 【請求項15】 貼り合わされた前記第1及び第2の基
    板から、前記第1の基板のうち裏面側の非多孔質部分を
    除去した後、露出した前記多孔質シリコン層をエッチン
    グ除去する請求項1記載の半導体基板の製造方法。
  16. 【請求項16】 前記エッチング除去の後、水素雰囲気
    下での熱処理を行なう請求項1〜請求項15のいずれか
    の請求項に記載の半導体基板の製造方法。
  17. 【請求項17】 請求項1〜請求項16のいずれかの請
    求項に記載の半導体基板の製造方法により製造されたS
    OI基板。
JP17900096A 1995-07-13 1996-07-09 半導体基板の製造方法およびsoi基板 Expired - Fee Related JP3391984B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17900096A JP3391984B2 (ja) 1995-07-13 1996-07-09 半導体基板の製造方法およびsoi基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-177189 1995-07-13
JP17718995 1995-07-13
JP17900096A JP3391984B2 (ja) 1995-07-13 1996-07-09 半導体基板の製造方法およびsoi基板

Publications (2)

Publication Number Publication Date
JPH0992803A JPH0992803A (ja) 1997-04-04
JP3391984B2 true JP3391984B2 (ja) 2003-03-31

Family

ID=26497825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17900096A Expired - Fee Related JP3391984B2 (ja) 1995-07-13 1996-07-09 半導体基板の製造方法およびsoi基板

Country Status (1)

Country Link
JP (1) JP3391984B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3685678B2 (ja) * 2000-03-21 2005-08-24 沖電気工業株式会社 半導体ウエハの評価方法
JP4581349B2 (ja) * 2003-08-29 2010-11-17 株式会社Sumco 貼合せsoiウェーハの製造方法

Also Published As

Publication number Publication date
JPH0992803A (ja) 1997-04-04

Similar Documents

Publication Publication Date Title
US6103598A (en) Process for producing semiconductor substrate
JP3416163B2 (ja) 半導体基板及びその作製方法
EP0553859B1 (en) Semiconductor substrate and process for producing the same
JP3294934B2 (ja) 半導体基板の作製方法及び半導体基板
US6103009A (en) Fabrication process for a SOI substrate
US5695557A (en) Process for producing a semiconductor substrate
JP3112126B2 (ja) 半導体物品の製造方法
JP3112121B2 (ja) 半導体基材の作製方法および半導体部材
KR100246902B1 (ko) 반도체기판 및 그의 제작방법
JPH05275663A (ja) 半導体素子基体及びその作製方法
JPH09331049A (ja) 貼り合わせsoi基板の作製方法及びsoi基板
JPH05217821A (ja) 半導体基板の作製方法
JPH05217823A (ja) 半導体基材の作製方法
JPH05217893A (ja) 半導体基材の作製方法
JP3262470B2 (ja) 半導体基板およびその作製方法
JP3297600B2 (ja) 半導体基板の作製方法
JP3391984B2 (ja) 半導体基板の製造方法およびsoi基板
JP3171463B2 (ja) 半導体基材の作製方法
JP3112101B2 (ja) 半導体基材の作製方法
JPH0536951A (ja) 半導体基材の作製方法
JPH06350063A (ja) 半導体基板の作製方法
JPH05217993A (ja) 半導体基板とその作製方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100124

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110124

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120124

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130124

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140124

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees