JP2003045763A - 接合半導体ウエハの製造方法 - Google Patents
接合半導体ウエハの製造方法Info
- Publication number
- JP2003045763A JP2003045763A JP2001231385A JP2001231385A JP2003045763A JP 2003045763 A JP2003045763 A JP 2003045763A JP 2001231385 A JP2001231385 A JP 2001231385A JP 2001231385 A JP2001231385 A JP 2001231385A JP 2003045763 A JP2003045763 A JP 2003045763A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- manufacturing
- hydrogen peroxide
- hydrofluoric acid
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cleaning Or Drying Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 ボイドの発生のない接合半導体ウエハの製造
方法を提供する。 【解決手段】 フッ酸と過酸化水素水の混合液４による
洗浄では、フッ酸による二酸化ケイ素のエッチング速度
が過酸化水素水によるシリコン表面層２ａの酸化速度を
上回っているため、過酸化水素水の酸化反応がシリコン
表面層の高濃度不純物、及びシリコン表面層に吸着して
いる不活性な不純物を局部的に酸化すると直ちに生成さ
れた酸化物がフッ酸によってエッチングされるから、シ
リコン表面層及びその不純物を瞬時に除去し、ボイド発
生が抑制される。
方法を提供する。 【解決手段】 フッ酸と過酸化水素水の混合液４による
洗浄では、フッ酸による二酸化ケイ素のエッチング速度
が過酸化水素水によるシリコン表面層２ａの酸化速度を
上回っているため、過酸化水素水の酸化反応がシリコン
表面層の高濃度不純物、及びシリコン表面層に吸着して
いる不活性な不純物を局部的に酸化すると直ちに生成さ
れた酸化物がフッ酸によってエッチングされるから、シ
リコン表面層及びその不純物を瞬時に除去し、ボイド発
生が抑制される。
Description
【０００１】
【発明の属する技術分野】本発明は、シリコン半導体基
板同士を接着して接合半導体ウエハを製造する方法に係
わる。詳しくは、固着熱処理工程におけるボイド（未接
合部分）の発生を防止する接合半導体ウエハの製造方法
に関する。
板同士を接着して接合半導体ウエハを製造する方法に係
わる。詳しくは、固着熱処理工程におけるボイド（未接
合部分）の発生を防止する接合半導体ウエハの製造方法
に関する。
【０００２】
【従来の技術】従来、絶縁ゲート型バイポーラトランジ
スタ（IGBT:Insulated Gate BipolarTransistor）など
の電力用半導体素子を得るために導電型や不純物濃度が
異なる３層以上の層構造を有する半導体基板が用いられ
る。このような半導体基板を得るためには、気相拡散で
高濃度不純物層を形成した第１の半導体基板と、その支
持基板となる第２の半導体基板とを直接接合する方法が
採用されているが、この製造過程においては接合界面の
高濃度不純物が原因の未接着部分（以下ボイドと記す）
が形成され、最終的なデバイスの品質に悪影響を及ぼす
ことがある。この種の接合方法は、接合前の熱処理後
に、不純物拡散された第１半導体基板と第２半導体基板
を、標準的なＲＣＡ洗浄であるアンモニア水（ＮＨ4Ｏ
Ｈ）・過酸化水素水（Ｈ2Ｏ2）・水（Ｈ2Ｏ）によるＳ
Ｃ１（SC-1:Standard Cleang,Solution 1）洗浄、又は
塩酸（ＨＣｌ）・過酸化水素水・水によるＳＣ２（SC-
2:Standard Cleang,Solution 2）洗浄を行った後、更に
フッ酸（ＨＦ）水溶液で洗浄し、ウエハ表面の自然酸化
膜を除去するなどの清浄化を行い、これら洗浄化された
第１半導体基板及び第２半導体基板を互いに重ね合わせ
て貼り合せ、1000〜1200℃の温度で熱処理（以下固着熱
処理と記す）して接合される。また、上記拡散以外の方
法として、例えば特許第２６３３５３６号公報に開示さ
れる如く、接合前に熱処理を施した後にイオン注入によ
る高濃度不純物層の影響を取り除くことにより、ボイド
を低減するものもある。
スタ（IGBT:Insulated Gate BipolarTransistor）など
の電力用半導体素子を得るために導電型や不純物濃度が
異なる３層以上の層構造を有する半導体基板が用いられ
る。このような半導体基板を得るためには、気相拡散で
高濃度不純物層を形成した第１の半導体基板と、その支
持基板となる第２の半導体基板とを直接接合する方法が
採用されているが、この製造過程においては接合界面の
高濃度不純物が原因の未接着部分（以下ボイドと記す）
が形成され、最終的なデバイスの品質に悪影響を及ぼす
ことがある。この種の接合方法は、接合前の熱処理後
に、不純物拡散された第１半導体基板と第２半導体基板
を、標準的なＲＣＡ洗浄であるアンモニア水（ＮＨ4Ｏ
Ｈ）・過酸化水素水（Ｈ2Ｏ2）・水（Ｈ2Ｏ）によるＳ
Ｃ１（SC-1:Standard Cleang,Solution 1）洗浄、又は
塩酸（ＨＣｌ）・過酸化水素水・水によるＳＣ２（SC-
2:Standard Cleang,Solution 2）洗浄を行った後、更に
フッ酸（ＨＦ）水溶液で洗浄し、ウエハ表面の自然酸化
膜を除去するなどの清浄化を行い、これら洗浄化された
第１半導体基板及び第２半導体基板を互いに重ね合わせ
て貼り合せ、1000〜1200℃の温度で熱処理（以下固着熱
処理と記す）して接合される。また、上記拡散以外の方
法として、例えば特許第２６３３５３６号公報に開示さ
れる如く、接合前に熱処理を施した後にイオン注入によ
る高濃度不純物層の影響を取り除くことにより、ボイド
を低減するものもある。
【０００３】
【発明が解決しようとする課題】しかし、このような従
来の製造方法では、第１半導体基板が高濃度に不純物拡
散されるため、そのウエハ表面が拡散時に荒れ、第２の
半導体基板と貼り合せた時に接着が不完全となり、広い
範囲に亘ってボイドが発生するという問題がある。そこ
で、これを防止するために高濃度拡散された第１半導体
基板のウエハ表面を鏡面研磨にて精度良く仕上げた後、
洗浄して貼り合わせていた。しかしながら、高濃度に拡
散されたウエハ表面を鏡面研磨し、前述した各洗浄処理
後に第１半導体基板と第２半導体基板とを貼り合せ、接
着強度を強固にするための固着熱処理を施すと、固着熱
処理前での超音波探傷法による測定では観察されなかっ
た微小なボイドが多数発生することが判ってきた。その
理由として、高濃度に拡散されたウエハ表面を鏡面研磨
すると、その表面は研磨剤による化学的エッチング作用
と研磨布による機械的摩擦によって平滑研磨される。そ
の際に、ウエハ表面付近の不純物（リン、ボロンなど）
濃度は非常に高いため、該ウエハ表面のシリコン（Ｓ
ｉ）表面層と同様に化学エッチングされるが、同時にそ
の不純物がシリコン表面に押し込まれて不活性化して吸
着されると考えられる。このような非常に高い不純物濃
度のシリコン表面層と不活性な不純物が残存する表面層
を、通常のＳＣ１洗浄及びフッ酸（ＨＦ）による洗浄後
に接着すると、固着熱処理中に不純物がシリコン表面層
から外方拡散すると同時に、表面に吸着している不活性
な不純物が析出して水分と反応し酸化化合物などが生成
される。それらが熱エネルギーによりシリコン表面層か
ら脱離してガス化され、接着界面にボイドが生ずると考
えられている。更に詳しく説明すれば、上記ＳＣ１洗浄
においては過酸化水素でシリコン表面層が酸化されて二
酸化ケイ素（ＳｉＯ2）を生成するが、この生成された
酸化膜には、高濃度の不純物が取り込まれ、かつ酸化膜
表面にも不活性な不純物が吸着しているため、固着熱処
理中にそれらがガス化してボイドが生ずる。また、その
酸化膜をフッ酸（ＨＦ）洗浄で除去してもＳＣ１洗浄の
アンモニアによる反応でシリコン表面層がエッチングさ
れているので、そのシリコン表面層に取り込まれた不純
物は常に一定の高い濃度で存在し、やはりボイド発生の
現象が生ずる。従って、これらのボイドによってデバイ
ス製造工程における接合部分が剥離したり、又はデバイ
ス特性に悪影響を及ぼす問題があった。
来の製造方法では、第１半導体基板が高濃度に不純物拡
散されるため、そのウエハ表面が拡散時に荒れ、第２の
半導体基板と貼り合せた時に接着が不完全となり、広い
範囲に亘ってボイドが発生するという問題がある。そこ
で、これを防止するために高濃度拡散された第１半導体
基板のウエハ表面を鏡面研磨にて精度良く仕上げた後、
洗浄して貼り合わせていた。しかしながら、高濃度に拡
散されたウエハ表面を鏡面研磨し、前述した各洗浄処理
後に第１半導体基板と第２半導体基板とを貼り合せ、接
着強度を強固にするための固着熱処理を施すと、固着熱
処理前での超音波探傷法による測定では観察されなかっ
た微小なボイドが多数発生することが判ってきた。その
理由として、高濃度に拡散されたウエハ表面を鏡面研磨
すると、その表面は研磨剤による化学的エッチング作用
と研磨布による機械的摩擦によって平滑研磨される。そ
の際に、ウエハ表面付近の不純物（リン、ボロンなど）
濃度は非常に高いため、該ウエハ表面のシリコン（Ｓ
ｉ）表面層と同様に化学エッチングされるが、同時にそ
の不純物がシリコン表面に押し込まれて不活性化して吸
着されると考えられる。このような非常に高い不純物濃
度のシリコン表面層と不活性な不純物が残存する表面層
を、通常のＳＣ１洗浄及びフッ酸（ＨＦ）による洗浄後
に接着すると、固着熱処理中に不純物がシリコン表面層
から外方拡散すると同時に、表面に吸着している不活性
な不純物が析出して水分と反応し酸化化合物などが生成
される。それらが熱エネルギーによりシリコン表面層か
ら脱離してガス化され、接着界面にボイドが生ずると考
えられている。更に詳しく説明すれば、上記ＳＣ１洗浄
においては過酸化水素でシリコン表面層が酸化されて二
酸化ケイ素（ＳｉＯ2）を生成するが、この生成された
酸化膜には、高濃度の不純物が取り込まれ、かつ酸化膜
表面にも不活性な不純物が吸着しているため、固着熱処
理中にそれらがガス化してボイドが生ずる。また、その
酸化膜をフッ酸（ＨＦ）洗浄で除去してもＳＣ１洗浄の
アンモニアによる反応でシリコン表面層がエッチングさ
れているので、そのシリコン表面層に取り込まれた不純
物は常に一定の高い濃度で存在し、やはりボイド発生の
現象が生ずる。従って、これらのボイドによってデバイ
ス製造工程における接合部分が剥離したり、又はデバイ
ス特性に悪影響を及ぼす問題があった。
【０００４】本発明のうち請求項１記載の発明は、ボイ
ドの発生のない接合半導体ウエハの製造方法を提供する
ことを目的としたものである。請求項２記載の発明は、
請求項１に記載の発明の目的に加えて、不純物濃度が高
濃度であってもボイドの発生を防止することを目的とし
たものである。請求項３記載の発明は、請求項２に記載
の発明の目的に加えて、最も一般的なｎ型とｐ型の接着
であってもボイドの発生を防止することを目的としたも
のである。請求項４記載の発明は、請求項３に記載の発
明の目的に加えて、高比抵抗の第１半導体基板と低比抵
抗の第２半導体基板との接着であってもボイドの発生を
防止することを目的としたものである。請求項５記載の
発明は、請求項４に記載の発明の目的に加えて、ボイド
の発生率を低下させることを目的としたものである。請
求項６記載の発明は、請求項５に記載の発明の目的に加
えて、ボイドの発生率を更に低下させることを目的とし
たものである。
ドの発生のない接合半導体ウエハの製造方法を提供する
ことを目的としたものである。請求項２記載の発明は、
請求項１に記載の発明の目的に加えて、不純物濃度が高
濃度であってもボイドの発生を防止することを目的とし
たものである。請求項３記載の発明は、請求項２に記載
の発明の目的に加えて、最も一般的なｎ型とｐ型の接着
であってもボイドの発生を防止することを目的としたも
のである。請求項４記載の発明は、請求項３に記載の発
明の目的に加えて、高比抵抗の第１半導体基板と低比抵
抗の第２半導体基板との接着であってもボイドの発生を
防止することを目的としたものである。請求項５記載の
発明は、請求項４に記載の発明の目的に加えて、ボイド
の発生率を低下させることを目的としたものである。請
求項６記載の発明は、請求項５に記載の発明の目的に加
えて、ボイドの発生率を更に低下させることを目的とし
たものである。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に本発明が講じた手段は、以下の通りである。請求項１
では、片面が高濃度に不純物拡散された所定の導電型の
第１半導体基板の拡散面を鏡面研磨して、この第１半導
体基板に対し、該第１半導体基板と同じ導電型か又は異
なる導電型の第２半導体基板を接着してなる接合半導体
ウエハの製造方法において、接着前に第１半導体基板
を、フッ酸と過酸化水素水の混合液にて所定時間浸漬さ
せた後、第２半導体基板と接着して固着熱処理すること
を特徴とする接合半導体ウエハの製造方法を採用する。
請求項２では、前記第１半導体基板の拡散面の不純物濃
度が1018atoms/cc以上である請求項１記載の接合半導体
ウエハの製造方法を採用する。請求項３では、前記第１
半導体基板をｎ型とし、第２半導体基板をｐ型とした請
求項２記載の接合半導体ウエハの製造方法方法を採用す
る。請求項４では、前記第１半導体基板の拡散前比抵抗
が10Ω・cm以上であり、第２半導体基板の比抵抗が0.1
Ω・cm以下である請求項３記載の接合半導体ウエハの製
造方法を採用する。請求項５では、前記フッ酸と過酸化
水素水の混合液中のフッ酸濃度が0.5 〜５重量（wt）％
であり、過酸化水素水の濃度が0.5 〜５重量（wt）％で
ある請求項４記載の接合半導体ウエハの製造方法を採用
する。請求項６では、前記フッ酸と過酸化水素水の混合
液の液温が、室温から40℃の範囲である請求項５記載の
接合半導体ウエハの製造方法を採用する。
に本発明が講じた手段は、以下の通りである。請求項１
では、片面が高濃度に不純物拡散された所定の導電型の
第１半導体基板の拡散面を鏡面研磨して、この第１半導
体基板に対し、該第１半導体基板と同じ導電型か又は異
なる導電型の第２半導体基板を接着してなる接合半導体
ウエハの製造方法において、接着前に第１半導体基板
を、フッ酸と過酸化水素水の混合液にて所定時間浸漬さ
せた後、第２半導体基板と接着して固着熱処理すること
を特徴とする接合半導体ウエハの製造方法を採用する。
請求項２では、前記第１半導体基板の拡散面の不純物濃
度が1018atoms/cc以上である請求項１記載の接合半導体
ウエハの製造方法を採用する。請求項３では、前記第１
半導体基板をｎ型とし、第２半導体基板をｐ型とした請
求項２記載の接合半導体ウエハの製造方法方法を採用す
る。請求項４では、前記第１半導体基板の拡散前比抵抗
が10Ω・cm以上であり、第２半導体基板の比抵抗が0.1
Ω・cm以下である請求項３記載の接合半導体ウエハの製
造方法を採用する。請求項５では、前記フッ酸と過酸化
水素水の混合液中のフッ酸濃度が0.5 〜５重量（wt）％
であり、過酸化水素水の濃度が0.5 〜５重量（wt）％で
ある請求項４記載の接合半導体ウエハの製造方法を採用
する。請求項６では、前記フッ酸と過酸化水素水の混合
液の液温が、室温から40℃の範囲である請求項５記載の
接合半導体ウエハの製造方法を採用する。
【０００６】
【作用】請求項１記載の方法を採用することにより以下
の作用を生じる。シリコン表面層の不活性な不純物除去
効果が優れているフッ酸と過酸化水素水の混合液（ＨＦ
／Ｈ2Ｏ2水溶液）にて接着前拡散ウエハを洗浄すること
により、高濃度不純物の酸化化合物の生成がなく、固着
熱処理中のボイド発生を防止することができるが、この
フッ酸と過酸化水素水の混合液の不純物除去作用の詳細
なメカニズムは未だ明確に解明されているとは言えない
が以下のように推測される。フッ酸と過酸化水素水の混
合液による洗浄では、フッ酸（ＨＦ）による二酸化ケイ
素（ＳｉＯ2）のエッチング速度が過酸化水素水（Ｈ2Ｏ
2）によるシリコン表面層の酸化速度を上回っているた
め、過酸化水素水（Ｈ2Ｏ2）の酸化反応がシリコン表面
層の高濃度不純物、及びシリコン表面層に吸着している
不活性な不純物を局部的に酸化すると直ちに生成された
酸化物がフッ酸（ＨＦ）によってエッチングされるか
ら、シリコン表面層及びその不純物を瞬時に除去し、ボ
イド発生が抑制できると考えられる。請求項２記載の方
法を採用することにより以下の作用を生じる。不純物拡
散された第１半導体基板の表面不純物濃度が比較的低い
場合は、拡散時のウエハ表面の荒れが殆どなく従来方法
でも大きな不具合は生じないが、高濃度（1018atoms/cc
以上）に不純物拡散した場合は請求項１記載の本発明方
法が顕著に作用する。請求項３記載の方法を採用するこ
とにより以下の作用を生じる。接合ウエハの導電型を組
み合わせるうえで最も一般的なｎ型の第１半導体基板と
ｐ型の第２半導体基板との接着に対して請求項２記載の
本発明方法が顕著に作用する。請求項４記載の方法を採
用することにより以下の作用を生じる。一般的に高比抵
抗（10Ω・cm以上）である不純物拡散を行なう第１半導
体基板と低比抵抗（0.1 Ω・cm以下）である第２半導体
基板の接合に対し、請求項３記載の本発明方法が顕著に
作用する。請求項５記載の方法を採用することにより以
下の作用を生じる。混合液中のフッ酸濃度（0.5 〜５重
量％）と過酸化水素水の濃度（0.5 〜５重量％）によ
り、それらの混合比率を反応効率の有効な範囲に設定す
ることで、請求項４記載の本発明方法が顕著に作用す
る。請求項６記載の方法を採用することにより以下の作
用を生じる。混合液中の液温（室温から40℃の範囲）を
反応効率の有効な範囲に設定することで、請求項５記載
の本発明方法が顕著に作用する。
の作用を生じる。シリコン表面層の不活性な不純物除去
効果が優れているフッ酸と過酸化水素水の混合液（ＨＦ
／Ｈ2Ｏ2水溶液）にて接着前拡散ウエハを洗浄すること
により、高濃度不純物の酸化化合物の生成がなく、固着
熱処理中のボイド発生を防止することができるが、この
フッ酸と過酸化水素水の混合液の不純物除去作用の詳細
なメカニズムは未だ明確に解明されているとは言えない
が以下のように推測される。フッ酸と過酸化水素水の混
合液による洗浄では、フッ酸（ＨＦ）による二酸化ケイ
素（ＳｉＯ2）のエッチング速度が過酸化水素水（Ｈ2Ｏ
2）によるシリコン表面層の酸化速度を上回っているた
め、過酸化水素水（Ｈ2Ｏ2）の酸化反応がシリコン表面
層の高濃度不純物、及びシリコン表面層に吸着している
不活性な不純物を局部的に酸化すると直ちに生成された
酸化物がフッ酸（ＨＦ）によってエッチングされるか
ら、シリコン表面層及びその不純物を瞬時に除去し、ボ
イド発生が抑制できると考えられる。請求項２記載の方
法を採用することにより以下の作用を生じる。不純物拡
散された第１半導体基板の表面不純物濃度が比較的低い
場合は、拡散時のウエハ表面の荒れが殆どなく従来方法
でも大きな不具合は生じないが、高濃度（1018atoms/cc
以上）に不純物拡散した場合は請求項１記載の本発明方
法が顕著に作用する。請求項３記載の方法を採用するこ
とにより以下の作用を生じる。接合ウエハの導電型を組
み合わせるうえで最も一般的なｎ型の第１半導体基板と
ｐ型の第２半導体基板との接着に対して請求項２記載の
本発明方法が顕著に作用する。請求項４記載の方法を採
用することにより以下の作用を生じる。一般的に高比抵
抗（10Ω・cm以上）である不純物拡散を行なう第１半導
体基板と低比抵抗（0.1 Ω・cm以下）である第２半導体
基板の接合に対し、請求項３記載の本発明方法が顕著に
作用する。請求項５記載の方法を採用することにより以
下の作用を生じる。混合液中のフッ酸濃度（0.5 〜５重
量％）と過酸化水素水の濃度（0.5 〜５重量％）によ
り、それらの混合比率を反応効率の有効な範囲に設定す
ることで、請求項４記載の本発明方法が顕著に作用す
る。請求項６記載の方法を採用することにより以下の作
用を生じる。混合液中の液温（室温から40℃の範囲）を
反応効率の有効な範囲に設定することで、請求項５記載
の本発明方法が顕著に作用する。
【０００７】
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。この実施例は、図１に示すように、第
１半導体基板１として、直径125 mmで拡散前の比抵抗が
10Ω・cm以上（好ましくは1000Ω・cm）の高比抵抗ｎ型
シリコン（Ｓｉ）ウエハを使用し、第２半導体基板３と
して、直径125 mmで比抵抗が0.1Ω・cm以下（好ましく
は0.01 Ω・cm）の低比抵抗ｐ型シリコンウエハを使用
したものである。
づいて説明する。この実施例は、図１に示すように、第
１半導体基板１として、直径125 mmで拡散前の比抵抗が
10Ω・cm以上（好ましくは1000Ω・cm）の高比抵抗ｎ型
シリコン（Ｓｉ）ウエハを使用し、第２半導体基板３と
して、直径125 mmで比抵抗が0.1Ω・cm以下（好ましく
は0.01 Ω・cm）の低比抵抗ｐ型シリコンウエハを使用
したものである。
【０００８】上記第１半導体基板１に対しては、例えば
オキシ塩化リン法による気相リン拡散を施することによ
り、深さが10μmの拡散層２を形成し、この拡散層２の
不純物濃度を1018atoms/cc以上、例えば１×1020atoms/
ccとすることが好ましい。
オキシ塩化リン法による気相リン拡散を施することによ
り、深さが10μmの拡散層２を形成し、この拡散層２の
不純物濃度を1018atoms/cc以上、例えば１×1020atoms/
ccとすることが好ましい。
【０００９】その後、この高濃度拡散により面荒れが生
じた拡散面（ウエハ表面）２ａに対し、研磨量５μm程
度の鏡面研磨を施す。このとき鏡面研磨されたウエハ表
面２ａが接着面となる。
じた拡散面（ウエハ表面）２ａに対し、研磨量５μm程
度の鏡面研磨を施す。このとき鏡面研磨されたウエハ表
面２ａが接着面となる。
【００１０】ウエハの接着時において接合界面のボイド
を生じさせず、また接着強度を充分にするため、その表
面粗さは、ＡＦＭ測定でＲｍs値が0.2 nm、Ｐ−Ｖ値が
２nm程度（いずれも表面粗さの指標）に平滑化した。
を生じさせず、また接着強度を充分にするため、その表
面粗さは、ＡＦＭ測定でＲｍs値が0.2 nm、Ｐ−Ｖ値が
２nm程度（いずれも表面粗さの指標）に平滑化した。
【００１１】そして、上記第１半導体基板１のシリコン
ウエハを、0.5〜10重量％のフッ酸（ＨＦ）と0.5〜10重
量％の過酸化水素水（Ｈ2Ｏ2）との混合液（ＨＦ／Ｈ2
Ｏ2水溶液）４にて所定時間に亘り浸漬させる。この
際、フッ酸と過酸化水素水の混合液４の液温は、室温か
ら40℃の範囲であることが好ましい。
ウエハを、0.5〜10重量％のフッ酸（ＨＦ）と0.5〜10重
量％の過酸化水素水（Ｈ2Ｏ2）との混合液（ＨＦ／Ｈ2
Ｏ2水溶液）４にて所定時間に亘り浸漬させる。この
際、フッ酸と過酸化水素水の混合液４の液温は、室温か
ら40℃の範囲であることが好ましい。
【００１２】本実施例の場合には、５重量％のフッ酸と
１重量％の過酸化水素水との混合液４に、第１半導体基
板１のシリコンウエハを４分間浸漬すると共に、第２半
導体基板３のシリコンウエハも４分間浸漬した。
１重量％の過酸化水素水との混合液４に、第１半導体基
板１のシリコンウエハを４分間浸漬すると共に、第２半
導体基板３のシリコンウエハも４分間浸漬した。
【００１３】次に、これらのシリコンウエハを超純水で
８分間、水洗してスピン乾燥を行い、このように夫々処
理された２枚の第１半導体基板１と第２半導体基板３
を、夫々の鏡面研磨されたウエハ表面２ａ，３ａが対向
するように配置して、互いに接着させた。
８分間、水洗してスピン乾燥を行い、このように夫々処
理された２枚の第１半導体基板１と第２半導体基板３
を、夫々の鏡面研磨されたウエハ表面２ａ，３ａが対向
するように配置して、互いに接着させた。
【００１４】その後、これら接着された第１半導体基板
１及び第２半導体基板３のシリコンウエハを、酸素（Ｏ
2）ガス雰囲気中にて1200℃、２時間固着熱処理を行っ
た。その結果として、超音波探傷法で測定した映像（写
真）を図２に示す。
１及び第２半導体基板３のシリコンウエハを、酸素（Ｏ
2）ガス雰囲気中にて1200℃、２時間固着熱処理を行っ
た。その結果として、超音波探傷法で測定した映像（写
真）を図２に示す。
【００１５】この図２には、比較例として、従来の製造
方法で用いられる従来のＳＣ１洗浄及びＳＣ２洗浄後の
シリコンウエハと、1.5 %のフッ酸（ＨＦ）を含有した
水溶液に浸漬したシリコンウエハとを、超音波探傷法で
測定した映像（写真）も載せた。
方法で用いられる従来のＳＣ１洗浄及びＳＣ２洗浄後の
シリコンウエハと、1.5 %のフッ酸（ＨＦ）を含有した
水溶液に浸漬したシリコンウエハとを、超音波探傷法で
測定した映像（写真）も載せた。
【００１６】これら超音波探傷法による測定の結果が示
すように、従来のＳＣ１＋ＳＣ２洗浄と、フッ酸（Ｈ
Ｆ）洗浄されたシリコンウエハの接合界面には、ボイド
（白い点状部分）が生じているが、フッ酸と過酸化水素
水の混合液（ＨＦ／Ｈ2Ｏ2水溶液）で洗浄したシリコン
ウエハでは、ボイドの発生が皆無であった。このように
従来の製造方法に比べ、ボイドの発生が抑制されたこと
が判る。
すように、従来のＳＣ１＋ＳＣ２洗浄と、フッ酸（Ｈ
Ｆ）洗浄されたシリコンウエハの接合界面には、ボイド
（白い点状部分）が生じているが、フッ酸と過酸化水素
水の混合液（ＨＦ／Ｈ2Ｏ2水溶液）で洗浄したシリコン
ウエハでは、ボイドの発生が皆無であった。このように
従来の製造方法に比べ、ボイドの発生が抑制されたこと
が判る。
【００１７】なお、これら第１半導体基板１及び第２半
導体基板３のシリコンウエハは、上述した直径や比抵抗
に限定されず、これら直径や比抵抗を変更させても、そ
れらの超音波探傷法による測定の結果、上述したものと
同様な効果が得られることも判った。
導体基板３のシリコンウエハは、上述した直径や比抵抗
に限定されず、これら直径や比抵抗を変更させても、そ
れらの超音波探傷法による測定の結果、上述したものと
同様な効果が得られることも判った。
【００１８】一方、図３と図４に示すものは、夫々が本
発明の他の実施例である。図３に示すものは、前記第１
半導体基板１のｎ型シリコンウエハに対し、前記第２半
導体基板３のｐ型シリコンウエハとは異なったｎ型のシ
リコンウエハからなる第２半導体基板３′を接着させた
構成が、前記図１に示した実施例とは異なり、それ以外
の構成は図１に示した実施例と同じものである。
発明の他の実施例である。図３に示すものは、前記第１
半導体基板１のｎ型シリコンウエハに対し、前記第２半
導体基板３のｐ型シリコンウエハとは異なったｎ型のシ
リコンウエハからなる第２半導体基板３′を接着させた
構成が、前記図１に示した実施例とは異なり、それ以外
の構成は図１に示した実施例と同じものである。
【００１９】更に、図４に示すものは、前記第１半導体
基板１のｎ型シリコンウエハと異なったｐ型のシリコン
ウエハからなる第１半導体基板１′に対し、前記第２半
導体基板３のｐ型シリコンウエハと異なったｎ型のシリ
コンウエハからなる第２半導体基板３′を接着させた構
成が、前記図１に示した実施例とは異なり、それ以外の
構成は図１に示した実施例と同じものである。
基板１のｎ型シリコンウエハと異なったｐ型のシリコン
ウエハからなる第１半導体基板１′に対し、前記第２半
導体基板３のｐ型シリコンウエハと異なったｎ型のシリ
コンウエハからなる第２半導体基板３′を接着させた構
成が、前記図１に示した実施例とは異なり、それ以外の
構成は図１に示した実施例と同じものである。
【００２０】これら図３と図４に示すものを、超音波探
傷法による測定の結果、前記図１に示した実施例と同様
な効果が得られることが判った。
傷法による測定の結果、前記図１に示した実施例と同様
な効果が得られることが判った。
【００２１】尚、前示実施例では、フッ酸と過酸化水素
水の混合液４に、第１半導体基板１，１′及び第２半導
体基板３，３′のシリコンウエハを浸漬したが、これに
限定されず、第１半導体基板１，１′のシリコンウエハ
のみを浸漬しても良い。この場合においても、その超音
波探傷法による測定の結果、前示実施例と同様な効果が
得られる。
水の混合液４に、第１半導体基板１，１′及び第２半導
体基板３，３′のシリコンウエハを浸漬したが、これに
限定されず、第１半導体基板１，１′のシリコンウエハ
のみを浸漬しても良い。この場合においても、その超音
波探傷法による測定の結果、前示実施例と同様な効果が
得られる。
【００２２】
【発明の効果】以上説明したように、本発明のうち請求
項１記載の発明は、フッ酸と過酸化水素水の混合液によ
る洗浄では、フッ酸による二酸化ケイ素のエッチング速
度が過酸化水素水によるシリコン表面層の酸化速度を上
回っているため、過酸化水素水の酸化反応がシリコン表
面層の高濃度不純物、及びシリコン表面層に吸着してい
る不活性な不純物を局部的に酸化すると直ちに生成され
た酸化物がフッ酸によってエッチングされるから、シリ
コン表面層及びその不純物を瞬時に除去し、ボイド発生
が抑制されるので、ボイドの発生のない接合半導体ウエ
ハの製造方法を提供できる。従って、後工程の接合ウエ
ハの加工プロセス、及びデバイスプロセスにおける接合
界面でのワレ・カケ・ハガレなどの不良品の発生を低減
できデバイスチップの低コスト化が実現できることは元
より、最終製品であるデバイスの電気特性に悪影響を与
えず高品質のデバイスチップが製造可能となる。
項１記載の発明は、フッ酸と過酸化水素水の混合液によ
る洗浄では、フッ酸による二酸化ケイ素のエッチング速
度が過酸化水素水によるシリコン表面層の酸化速度を上
回っているため、過酸化水素水の酸化反応がシリコン表
面層の高濃度不純物、及びシリコン表面層に吸着してい
る不活性な不純物を局部的に酸化すると直ちに生成され
た酸化物がフッ酸によってエッチングされるから、シリ
コン表面層及びその不純物を瞬時に除去し、ボイド発生
が抑制されるので、ボイドの発生のない接合半導体ウエ
ハの製造方法を提供できる。従って、後工程の接合ウエ
ハの加工プロセス、及びデバイスプロセスにおける接合
界面でのワレ・カケ・ハガレなどの不良品の発生を低減
できデバイスチップの低コスト化が実現できることは元
より、最終製品であるデバイスの電気特性に悪影響を与
えず高品質のデバイスチップが製造可能となる。
【００２３】請求項２の発明は、請求項１の発明の効果
に加えて、不純物拡散された第１半導体基板の表面不純
物濃度が比較的低い場合は、拡散時のウエハ表面の荒れ
が殆どなく従来方法でも大きな不具合は生じないが、高
濃度（1018atoms/cc以上）に不純物拡散した場合は請求
項１記載の本発明方法が顕著に作用するので、不純物濃
度が高濃度であってもボイドの発生を防止できる。
に加えて、不純物拡散された第１半導体基板の表面不純
物濃度が比較的低い場合は、拡散時のウエハ表面の荒れ
が殆どなく従来方法でも大きな不具合は生じないが、高
濃度（1018atoms/cc以上）に不純物拡散した場合は請求
項１記載の本発明方法が顕著に作用するので、不純物濃
度が高濃度であってもボイドの発生を防止できる。
【００２４】請求項３の発明は、接合ウエハの導電型を
組み合わせるうえで最も一般的なｎ型の第１半導体基板
とｐ型の第２半導体基板との接着に対して請求項２記載
の本発明方法が顕著に作用するので、請求項２の発明の
効果に加えて、最も一般的なｎ型とｐ型の接着であって
もボイドの発生を防止できる。
組み合わせるうえで最も一般的なｎ型の第１半導体基板
とｐ型の第２半導体基板との接着に対して請求項２記載
の本発明方法が顕著に作用するので、請求項２の発明の
効果に加えて、最も一般的なｎ型とｐ型の接着であって
もボイドの発生を防止できる。
【００２５】請求項４の発明は、一般的に高比抵抗（10
Ω・cm以上）である不純物拡散を行なう第１半導体基板
と低比抵抗（0.1 Ω・cm以下）である第２半導体基板の
接合に対し、請求項３記載の本発明方法が顕著に作用す
るので、請求項３の発明の効果に加えて、高比抵抗の第
１半導体基板と低比抵抗の第２半導体基板との接着であ
ってもボイドの発生を防止できる。
Ω・cm以上）である不純物拡散を行なう第１半導体基板
と低比抵抗（0.1 Ω・cm以下）である第２半導体基板の
接合に対し、請求項３記載の本発明方法が顕著に作用す
るので、請求項３の発明の効果に加えて、高比抵抗の第
１半導体基板と低比抵抗の第２半導体基板との接着であ
ってもボイドの発生を防止できる。
【００２６】請求項５の発明は、混合液中のフッ酸濃度
（0.5 〜５重量％）と過酸化水素水の濃度（0.5 〜５重
量％）により、それらの混合比率を反応効率の有効な範
囲に設定することで、請求項４記載の本発明方法が顕著
に作用するので、請求項４の発明の効果に加えて、ボイ
ドの発生率を低下できる。
（0.5 〜５重量％）と過酸化水素水の濃度（0.5 〜５重
量％）により、それらの混合比率を反応効率の有効な範
囲に設定することで、請求項４記載の本発明方法が顕著
に作用するので、請求項４の発明の効果に加えて、ボイ
ドの発生率を低下できる。
【００２７】請求項６の発明は、混合液中の液温（室温
から40℃の範囲）を反応効率の有効な範囲に設定するこ
とで、請求項５記載の本発明方法が顕著に作用するの
で、請求項５の発明の効果に加えて、ボイドの発生率を
更に低下できる。
から40℃の範囲）を反応効率の有効な範囲に設定するこ
とで、請求項５記載の本発明方法が顕著に作用するの
で、請求項５の発明の効果に加えて、ボイドの発生率を
更に低下できる。
【図１】 本発明の一実施例を示す接合半導体ウエハの
製造方法の概略工程図である。
製造方法の概略工程図である。
【図２】 ボイドの発生を超音波探傷法で測定した結果
を示す映像である。
を示す映像である。
【図３】 本発明の他の実施例を示す接合半導体ウエハ
の製造方法の概略工程図である。
の製造方法の概略工程図である。
【図４】 本発明の他の実施例を示す接合半導体ウエハ
の製造方法の概略工程図である。
の製造方法の概略工程図である。
１，１′ 第１半導体基板（シリコンウエハ）
２ 拡散層 ２ａ 拡散面（ウエ
ハ表面） ３，３′ 第２半導体基板 ３ａ ウエハ表面 ４ フッ酸と過酸化水素水の混合液
ハ表面） ３，３′ 第２半導体基板 ３ａ ウエハ表面 ４ フッ酸と過酸化水素水の混合液
Claims (6)
- 【請求項１】 片面が高濃度に不純物拡散された所定の
導電型の第１半導体基板（１）の拡散面（２ａ）を鏡面
研磨して、この第１半導体基板（１）に対し、該第１半
導体基板（１）と同じ導電型か又は異なる導電型の第２
半導体基板（３）を接着してなる接合半導体ウエハの製
造方法において、接着前に第１半導体基板（１）を、フ
ッ酸と過酸化水素水の混合液（４）にて所定時間浸漬さ
せた後、第２半導体基板（３）と接着して固着熱処理す
ることを特徴とする接合半導体ウエハの製造方法。 - 【請求項２】 前記第１半導体基板（１）の拡散面（２
ａ）の不純物濃度が10 18atoms/cc以上である請求項１記
載の接合半導体ウエハの製造方法。 - 【請求項３】 前記第１半導体基板（１）をｎ型とし、
第２半導体基板（３）をｐ型とした請求項２記載の接合
半導体ウエハの製造方法。 - 【請求項４】 前記第１半導体基板（１）の拡散前比抵
抗が10Ω・cm以上であり、第２半導体基板（３）の比抵
抗が0.1 Ω・cm以下である請求項３記載の接合半導体ウ
エハの製造方法。 - 【請求項５】 前記フッ酸と過酸化水素水の混合液
（４）中のフッ酸濃度が0.5 〜５重量％であり、過酸化
水素水の濃度が0.5 〜５重量％である請求項４記載の接
合半導体ウエハの製造方法。 - 【請求項６】 前記フッ酸と過酸化水素水の混合液
（４）の液温が、室温から40℃の範囲である請求項５記
載の接合半導体ウエハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001231385A JP2003045763A (ja) | 2001-07-31 | 2001-07-31 | 接合半導体ウエハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001231385A JP2003045763A (ja) | 2001-07-31 | 2001-07-31 | 接合半導体ウエハの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003045763A true JP2003045763A (ja) | 2003-02-14 |
Family
ID=19063444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001231385A Pending JP2003045763A (ja) | 2001-07-31 | 2001-07-31 | 接合半導体ウエハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003045763A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007073741A (ja) * | 2005-09-07 | 2007-03-22 | Yokogawa Electric Corp | 半導体装置及び半導体装置の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129169A (ja) * | 1991-10-30 | 1993-05-25 | Mitsubishi Materials Corp | 半導体ウエーハの製造方法 |
| JPH0878298A (ja) * | 1994-09-09 | 1996-03-22 | Mitsubishi Materials Corp | シリコン半導体ウェーハ及びその製造方法 |
| JPH08335538A (ja) * | 1995-04-06 | 1996-12-17 | Komatsu Electron Metals Co Ltd | 貼り合わせ半導体ウェーハの製造方法 |
| JP2000100680A (ja) * | 1998-07-23 | 2000-04-07 | Canon Inc | 半導体基材の作製方法および半導体基材 |
-
2001
- 2001-07-31 JP JP2001231385A patent/JP2003045763A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129169A (ja) * | 1991-10-30 | 1993-05-25 | Mitsubishi Materials Corp | 半導体ウエーハの製造方法 |
| JPH0878298A (ja) * | 1994-09-09 | 1996-03-22 | Mitsubishi Materials Corp | シリコン半導体ウェーハ及びその製造方法 |
| JPH08335538A (ja) * | 1995-04-06 | 1996-12-17 | Komatsu Electron Metals Co Ltd | 貼り合わせ半導体ウェーハの製造方法 |
| JP2000100680A (ja) * | 1998-07-23 | 2000-04-07 | Canon Inc | 半導体基材の作製方法および半導体基材 |
Non-Patent Citations (1)
| Title |
|---|
| M.MIYASHITA, ET.AL.: "Dependence of Surface Microroughness of CZ, FZ, and EPI Wafers on Wet Chemical Processing", J.ELECTROCHEM.SOC., vol. 139, no. 8, JPNX006018848, August 1992 (1992-08-01), pages 2133 - 2142, XP000579762, ISSN: 0000733227 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007073741A (ja) * | 2005-09-07 | 2007-03-22 | Yokogawa Electric Corp | 半導体装置及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3294934B2 (ja) | 半導体基板の作製方法及び半導体基板 | |
| JP4661784B2 (ja) | Ｓｏｉウエーハの洗浄方法 | |
| JP4240403B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP2011103409A (ja) | ウェーハ貼り合わせ方法 | |
| KR101486779B1 (ko) | Ｓｏｉ 기판의 제조 방법 및 ｓｏｉ기판 | |
| JP5009124B2 (ja) | 半導体基板の製造方法 | |
| JPH07283382A (ja) | シリコン基板のはり合わせ方法 | |
| JPH11354761A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP2003045763A (ja) | 接合半導体ウエハの製造方法 | |
| JP2930194B2 (ja) | Ｓｏｉウェーハ及びその製造方法 | |
| JP2850502B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2003309101A (ja) | 貼り合せ基板の製造方法 | |
| JPH03181115A (ja) | 半導体基板の製造方法 | |
| JP3604026B2 (ja) | 張り合わせシリコン基板の製造方法 | |
| JP3611142B2 (ja) | 張り合わせウェーハおよびその製造方法 | |
| JPS61182216A (ja) | 半導体基板の接合方法 | |
| JPH071791B2 (ja) | 半導体基板の製造方法 | |
| JP4750065B2 (ja) | 貼り合わせ半導体ウェーハの製造方法 | |
| JP4177293B2 (ja) | 半導体接合ウエハ | |
| JP2006278893A (ja) | 貼り合わせウェーハの製造方法 | |
| JP2796666B2 (ja) | Ｃｏｐを低減した張り合わせ半導体基板およびその製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH0521765A (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051028 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060509 |