JP4177293B2 - 半導体接合ウエハ - Google Patents

半導体接合ウエハ Download PDF

Info

Publication number
JP4177293B2
JP4177293B2 JP2004162002A JP2004162002A JP4177293B2 JP 4177293 B2 JP4177293 B2 JP 4177293B2 JP 2004162002 A JP2004162002 A JP 2004162002A JP 2004162002 A JP2004162002 A JP 2004162002A JP 4177293 B2 JP4177293 B2 JP 4177293B2
Authority
JP
Japan
Prior art keywords
heat treatment
temperature
wafer
bonding
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004162002A
Other languages
English (en)
Other versions
JP2005057247A5 (ja
JP2005057247A (ja
Inventor
恵一 竹田
昭男 金井
廣文 西條
貴志 村上
Original Assignee
直江津電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 直江津電子工業株式会社 filed Critical 直江津電子工業株式会社
Priority to JP2004162002A priority Critical patent/JP4177293B2/ja
Publication of JP2005057247A publication Critical patent/JP2005057247A/ja
Publication of JP2005057247A5 publication Critical patent/JP2005057247A5/ja
Application granted granted Critical
Publication of JP4177293B2 publication Critical patent/JP4177293B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、シリコン基板を接着剤などを用いることなく強固に貼り合わせて一体化した半導体接合ウエハ、特に固着熱処理工程におけるボイド(未接合部分)の発生を防止するものに関する。
詳しくは、2枚のシリコン基板の接合面を密接させ、所定温度の固着熱処理により両ウエハを加熱して所望の接合強度に貼り合わせた半導体接合ウエハに関する。
従来、この種の半導体接合ウエハとして、2枚のシリコン基板の各接合面を夫々鏡面研磨し、各接合面を弗酸処理して表面酸化膜を除去した後、水洗、乾燥して、これらの接合面を実質的に異物の介在しない条件下で直接密接させてシリコン基板を加圧することなく200℃以上、好ましくは500℃以上の温度で固着熱処理(熱処理)することにより、一体的に接着させて、深い拡散層の形成や厚いエピタキシャル層の形成などの代替技術として利用可能にしたものがある(例えば、特許文献1参照)。
特許第2621851号公報(第1〜2頁)
具体的にエピタキシャルウエハの代替として利用する場合、支持基板となるベースウエハは、例えば砒素やアンチモンなどの高濃度な不純物がドーピングされた低比抵抗のシリコン基板が使用され、またデバイスが作製される方のボンドウエハは、エピタキシャル層の替わりとして例えばリンなどの低濃度の不純物がドーピングされた高比抵抗のシリコン基板が使用される。
また、このような半導体接合ウエハでは、その接合界面が隙間となるボイド(未接合部分)が発生すると、このボイドによりデバイス製造工程において接合部分が剥離する原因となったり、デバイス特性に悪影響を及ぼすため、ボイドが発生していないことや接合界面にできるだけ結晶欠陥がないことが前提となる。
このボイドの発生原因としては、先ず、接着されるシリコン基板の表面に付着したパーティクルが起因して接合界面に未接着の隙間を形成すると考えており、その他の原因としては、シリコン基板の表面に吸着している水分や有機物などが固着熱処理によって、熱エネルギーでシリコン表面から脱離してガス化されるために接合界面にボイドが生ずると考えている。
そこで、近年の固着熱処理では、2枚のシリコン基板を室温で密接した後に、例えば600℃〜800℃に加熱した熱処理炉に投入して、通常の昇温速度(10℃/分)で昇温させ、900℃以上の高温領域で固着熱処理を施すことにより、接着された接合界面の結合力を化学的により強固にすると共に、例えばパーティクルに起因するボイド、又は水分や有機物などが熱処理中にガス化して一旦、低温領域で生じたボイドを、最終的に消滅させるのが一般的である。
しかし乍ら、このような従来の半導体接合ウエハでは、高温の固着熱処理によりボイドを消滅させると、ベースウエハの高濃度にドーピングされている例えば砒素やアンチモンなどの高濃度な不純物が接着されたボンドウエハ中に拡散され、ベースウエハとボンドウエハの接合境界により緩やかな遷移領域ができてしまう。
そのため、デバイスが作製される活性層の比抵抗を変化させてしまい、デバイス特性に悪影響を及ぼす可能性があるという問題がある。
従って、密接後の固着熱処理温度は、より低ければ良いが、その場合には前述の熱処理中に発生するボイドを消滅できないという問題があった。
また、前述した900℃以上の高温領域で固着熱処理を施した後に、超音波探傷法を用いてボイドを観察することにより、ボイドが完全に消滅したのを確認できた場合であっても、その接合界面の結晶性評価をX線で行うと、ボイドの外形状に似たリング状の結晶欠陥が検出され、ボイドがリング状結晶欠陥として残存するという問題があった。
このリング状結晶欠陥は、比較的に厚さの薄い2枚のシリコン基板を接合させた場合に、全面的に多く検出されることが解った。
更に、ボンド層を研削研磨した後、表面を選択エッチングして表面の結晶性を評価したところ、X線で観察されたリング状結晶欠陥と同じ欠陥パターン(発生位置・大きさ)が確認され、そのため、このリング状結晶欠陥がデバイス特性に悪影響を及ぼすことも解った。
本発明のうち請求項1記載の発明は、ドーパント不純物の拡散及びボイドの発生を防止しながら接合強度が強固な半導体接合ウエハを提供することを目的としたものである。
請求項2記載の発明は、請求項1に記載の発明の目的に加えて、ボイドの発生をより確実に防止することを目的としたものである。
請求項3記載の発明は、請求項1に記載の発明の目的に加えて、リング状結晶欠陥の発生を防止することを目的としたものである。
請求項4記載の発明は、請求項に記載の発明の目的に加えて、ウエハライフタイムの改善を図って生産性を向上させることを目的としたものである。
前述した目的を達成するために、本発明のうち請求項1記載の発明は、固着熱処理が、シリコン基板の密接した接合面同士を、200℃の低温領域から1.5℃/分以下の昇温速度で少なくとも100℃以上昇温させて、接合面に吸着された水分や有機物のガス化を緩和したことを特徴とするものである。
請求項2記載の発明は、請求項1記載の発明の構成に、前記200℃の低温領域から1.5℃/分以下の昇温速度で少なくとも100℃以上昇温させ、所定の温度で維持した構成を加えたことを特徴とする。
このような構成から生じる発明の作用については、200℃以下の低温状態では、シリコン(Si)の表面に、ウエハを希フッ酸水溶液中に浸漬させることにより一部形成されたSi−F(ほとんどはSi−H)が純水リンスすることで加水分解されてSi−OHに変換され、その結果形成された水酸基(OH)を介した水素結合で接合されている。
200℃より高温では、接合面で脱水縮合が起きてSiと酸素(O)の結合(Si−O−Si)ができて強固な結合となり、更に900℃以上の高温状態で接合面の酸素(O)がシリコン基板に拡散されSi原子同士の直接結合(Si−Si)となる。
更に、密接したシリコン基板同士の固着熱処理を、ドーパント不純物の拡散が生じ難い例えば約200℃の低温領域から開始し、かつ昇温速度を例えば1.5℃/分以下に遅くして少なくとも100℃以上昇温させることにより、それら接合面で脱水縮合が起きてシリコン(Si)と酸素(O)の結合(Si−O−Si)ができて強固な結合となると共に、接合面に吸着された水分や有機物のガス化が緩和されて、ボイドの発生が抑制される。
また、請求項3記載の発明は、請求項1記載の発明の構成に、前記200℃の低温領域から1.0℃/分以下の昇温速度少なくとも200℃以上昇温させ、所定の温度で維持した構成を加えたことを特徴とする。
請求項4記載の発明は、請求項記載の発明の構成に、前記200℃の低温領域から1.0℃/分以下の昇温速度で少なくとも200℃以上昇温させ、400℃以上の温度領域では上記1.0℃/分以下の昇温速度より早い昇温速度で更に昇温させて、所定の温度で維持した構成を加えたことを特徴とする。
以上説明したように、本発明のうち請求項1記載の発明は、密接したシリコン基板同士を、ドーパント不純物の拡散が生じ難い200℃の低温領域から1.5℃/分以下の昇温速度で少なくとも100℃以上昇温させることにより、それら接合面で脱水縮合が起きてシリコンと酸素の結合ができて強固な結合となると共に、接合面に吸着された水分や有機物のガス化が緩和されて、ボイドの発生が抑制されるので、ドーパント不純物の拡散及びボイドの発生を防止しながら接合強度が強固な半導体接合ウエハを提供する・ことができる。
従って、高温の固着熱処理によりボイドを消滅させるとドーパント不純物が拡散して接合境界により緩やかな遷移領域ができる従来のものに比べ、接合境界により緩やかな遷移領域ができず、デバイスが作製される活性層の比抵抗を変化させないと共に、接合界面にボイドが発生せず、しかも低温でも十分な接合強度を保てる。
その結果として後工程の接合ウエハの加工プロセス、及びデバイスプロセスにおける接合界面でのハガレ・ワレ・カケなどの不良品の発生を低減できデバイスチップの低コスト化が実現できることは元より、最終製品であるデバイスの電気特性に悪影響を与えず高品質のデバイスチップが製造可能となる。
請求項2の発明は、請求項1の発明の効果に加えて、200℃の低温領域から1.5℃/分以下の昇温速度で少なくとも100℃以上昇温させ、所定の温度で維持することによって、その過程に起こる水分や有機物のガス化が更に緩和される。
従って、ボイドの発生をより確実に防止できる。
請求項3の発明は、請求項1の発明の効果に加えて、200℃の低温領域から1.0℃/分以下の昇温速度で少なくとも200℃以上昇温させ、所定の温度で維持することにより、その過程に起こる急激な脱水縮合反応が抑制されて、その熱ストレスが緩和されると共に、接合界面付近の成分のガス化が緩和される。
従って、リング状結晶欠陥の発生を防止できる。
請求項4の発明は、請求項の発明の効果に加えて、200℃の低温領域から1.0℃/分以下の昇温速度で少なくとも200℃以上昇温させ、400℃以上の温度領域では上記1.0℃/分以下の昇温速度より早い昇温速度で更に昇温させて、所定の温度で維持することにより、固着熱処理炉からの重金属汚染と、酸素のドナー化が可能な限り防止される。
従って、ウエハライフタイム(WLT)の改善を図って生産性の向上を期待できる。
本発明の半導体接合ウエハとして、2枚のシリコン基板1,2の表面に形成される自然酸化膜を除去して各接着面同士が直接接合される場合を示している。
詳しくは、これら2枚のシリコン基板1,2として、先ずベースウエハとボンドウエハの接合面1a,2aを鏡面研磨し、図1(a)に示す如く、これら接合面1a,2aに形成されている自然酸化膜を、例えば1.5重量%程度のフッ酸(HF)水溶液3に約4分間浸漬して除去する。
次に、5リットル/分速度の流量で流れる超純水で8分間水洗して、ウエハ表面をスピン乾燥させる。
このように処理された両ウエハ1,2の接合面1a,2aを、図1(b)に示す如く、清浄な雰囲気下で密接させる。
この時、密接させる様子を赤外線透過影像法によって未接着部分(ボイド)が無いことを確認しながら貼り合せる。
その後、これら密接されたベースウエハ1とボンドウエハ2の結合を強固にするために、図1(c)に示す如く固着熱処理を行って、これら両ウエハ1,2の接合面1a,2a同士を低温領域から遅い昇温速度で少なくとも100℃以上昇温させることにより、該接合面1a,2aに吸着された水分や有機物のガス化が緩和されるようにしている。。
なお図中、符号4は固着熱処理により形成された酸化膜である。
以下、本発明の各実施例を図面に基づいて説明する。
実施例1は、夫々直径5インチ、N型の結晶方位<100>、厚さ650μmで、支持基板となる比抵抗0.01Ωcmのベースウエハ1と、デバイスが作製される側の比抵抗250Ωcmのボンドウエハ2を用意し、これら両ウエハ1,2の結合を強固にするために、図2(a)に示す熱処理シーケンスを用いて固着熱処理を行う。
その熱処理条件の特徴は、例えば200℃の低温領域に加熱した熱処理炉に、密接された両ウエハ1,2を投入し、昇温速度を通常より遅い1.5℃/分以下で少なくとも100℃以上昇温させ、所定の温度で維持する。
この実施例1Aでは、予め低温の200℃に保持された熱処理炉に投入して、1.5℃/分以下の遅い昇温速度で200℃から300℃まで昇温させ、この300℃のまま温度維持しつつ2時間に亘り固着熱処理を行った。
この実施例1B〜Hでは、実施例1Aで説明したものと同じ密接された両ウエハ1,2を、予め低温の200℃に保持された熱処理炉に投入して、1.5℃/分以下の遅い昇温速度で300℃まで昇温させると共に、この300℃から1000℃まで100℃の間隔で温度維持しつつ2時間に亘り固着熱処理を行った。
ただし、300℃より高い温度の場合は、300℃から昇温速度をやや速い3.5℃/分に上げて所定温度まで昇温させる2段のシーケンスで実施した。
更に、これらに対する比較例1A〜Dとして、図2(b)に示す熱処理シーケンスを用いて、実施例1Aで説明したものと同じ密接された両ウエハ1,2を、予め300℃から600℃まで100℃の間隔で保持された熱処理炉に投入し、2時間に亘り固着熱処理を行ったものを用意すると共に、比較例1E〜Hとして、予め600℃に保持された熱処理炉に投入し、3.5℃/分のやや早い昇温速度で昇温させ、700℃から1000℃まで100℃の間隔で温度維持しつつ2時間に亘り固着熱処理を行ったものを用意した。
また、近年の固着熱処理で行われている900℃以上の場合には、密接された両ウエハ1,2を、予め800℃に保持された熱処理炉に投入して、10℃/分の早い昇温速度で昇温させるのが一般的であるが、本実験では比較例1D〜Hの昇温速度を、実施例1D〜Hの熱処理条件に近い3.5℃/分として、これらの効果をより確実に見極めることができるようにしている。
そして、これら実施例1A〜Hと比較例1A〜Hの固着熱処理後における両ウエハ1,2の接合状態を調べるために、超音波探傷法を用いてボイドを観察し、それらの映像(写真)を図3に示す。
その結果、比較例1A〜Fで行った熱処理条件の場合、固着熱処理温度に相当する維持温度が300℃から800℃までの接合界面には、ボイド(白い丸状部分)が生じているのに対し、実施例1A〜Hでは、全ての固着熱処理温度でボイドの発生が皆無であった。
このように実施例1A〜Hの固着熱処理条件で処理することにより、ボイドの発生が抑制されたことが判る。
次に、前述のように低温領域で接合された両ウエハ1,2が、その後のボンドウエハ2側の加工工程とデバイスプロセスにおいて、接合面1a,2aの剥がれ不良が起きないことを説明するために接合強度試験を行った。
この接合強度を測定する方法は、図4に示すように引っ張り試験法を用いた。
引っ張り強度は、エポキシコーティングされたスタッドの接着強度(700Kg/cm2程度)が基準となる。
従って、コーティングスタッドが両ウエハ1,2の接合面1a,2aから剥がれれば、接合界面5の強度は接着剤の強度以上であることを示し、同時にその剥がれた時の強度が計測される。
更に図中、符号6は引っ張り試験用スタッドであり、符号7はエポキシ接着剤である。
先ず、夫々の条件で熱処理された半導体接合ウエハを接合強度試験用に、ボンドウエハ2側を図5(a)〜(c)のように平面研削と研磨で所定厚さ(例えば5μm程度)の膜厚になるよう加工した。
また図中、符号8は平面研削面であり、符号2bはボンド層であり、符号2cは鏡面研磨面である。
そして、全サンプルをダイサーで7mm角のチップに切り出し、図6に示す位置のチップに前述のエポキシコーティングされたスタッドをボンドウエハ2側の表面に密着させ、熱で接着剤を硬化し固定し、この状態で引っ張り試験機を用いて接合強度を測定した。
その結果、図7に示すように、本発明の固着熱処理、全条件とも接着剤強度を上回り、近年の温度条件(900℃以上)と同等の接合強度を示した。
なお、比較例1A〜Fの固着熱処理温度が300℃〜800℃のウエハは、ボイドが発生するため引っ張り試験を省略した。
実施例2は、夫々直径5インチ、N型の結晶方位<100>、厚さ250μmで、支持基板となる比抵抗0.004Ωcmのベースウエハ1と、デバイスが作製される側の比抵抗3000Ωcm、厚さ450μmのボンドウエハ2を用意し、これら両ウエハ1,2の結合を強固にするために、図8(a)に示す熱処理シーケンスを用いて固着熱処理を行う。
その熱処理条件の特徴は、例えば200℃の低温領域に加熱した熱処理炉に、密接された両ウエハ1,2を投入し、昇温速度を通常より遅い1.0℃/分以下で少なくとも約200℃以上昇温させ、所定の温度で維持する。
具体例としては、予め低温の200℃に保持された熱処理炉に投入して、1.0℃/分以下の遅い昇温速度で400℃以上に昇温させ、所定の温度(例えば1100℃)のまま温度維持しつつ2時間に亘り固着熱処理を行った。
ただし、400℃以上の温度領域では、上記昇温速度より早い例えば10℃/分に上げて所定の温度まで更に昇温させる2段のシーケンスで実施した。
更に、これに対する比較例2として、図8(b)に示す熱処理シーケンスのような近年の固着熱処理と同様に、実施例2で説明したものと同じ密接された両ウエハ1,2を、予め800℃に保持された熱処理炉に投入し、通常の昇温速度(10℃/分)で昇温させ、1100℃で2時間に亘り固着熱処理を行ったものを用意した。
そして、これら実施例2と比較例2の固着熱処理後における両ウエハ1,2の接合状態を調べるために、超音波探傷法を用いてボイドを観察し、それらの映像(写真)を図9(a)(b)に示す。
その結果、実施例2と比較例2は共にボイドの発生が皆無であった。
更に、これら両ウエハ1,2の接合面1a,2aをX線で観察し、それらの映像(写真)を図10(a)(b)に示す。
その結果、比較例2で行った熱処理条件の場合には、接合界面の全体に多数のリング状結晶欠陥が生じているのに対し、実施例2で行った熱処理条件の場合には、接合界面にリング状結晶欠陥が皆無に極めて近い状態であった。
また、比較例2の接合界面に生じたリング状結晶欠陥を透過型電子顕微鏡で断面観察したところ、図10(c)に示すように該リング状結晶欠陥がベースウエハ側からボンドウエハ側まで貫通していた。
このように実施例2の固着熱処理条件で処理することにより、リング状結晶欠陥が無くなったことが判る。特に薄いウエハを接合した場合においてもリング状結晶欠陥の発生を著しく低減できた。
次に、前述した実施例2の接合ウエハと比較例2の接合ウエハを用い、図11(a)(b)に示すように選択ボロン拡散してプレーナー型ダイオードを作製し、その特性の優劣を比較するために実施例2と比較例2とでリーク電流評価を行った。
その結果、比較例2で行った熱処理条件の場合には、リーク電流値の最大が2000nA以上(検出限界以上:Over detect)であった数が全体の約1/6に達するのに対し、実施例2では、リーク電流値の最大が460nAで平均値も約1/2であった。
このように実施例2の固着熱処理条件で処理することにより、リーク電流の値が小さくなって特性が良くなると共に、面内バラツキも小さくなって特性が良好である。
尚、前示各実施例では、熱処理炉の温度を上げて固着熱処理温度を昇温させたが、これに限定されず、密接された両ウエハ1,2を熱源に対して徐々に接近移動させることにより、固着熱処理温度が昇温するようにしても良い。
(a)〜(c)が本発明の半導体接合ウエハの製造方法において、貼り合わせ前から固着熱処理工程までの説明図である。 (a)が実施例1A〜Hの固着熱処理シーケンスを示す図であり、(b)が比較例1A〜Hの固着熱処理シーケンスを示す図である。 実施例1A〜Hと比較例1A〜Hの各固着熱処理条件によるボイドの発生を超音波探傷法で測定した結果を示す映像である。 接合強度を測定する引っ張り試験法を示す説明図である。 (a)〜(c)が接合強度を測定する半導体接合ウエハの加工方法を示す工程図である。 接合強度を測定した半導体接合ウエハの位置を示す説明図である。 実施例1A〜Hと比較例1G,Hの各固着熱処理温度による接合強度測定の結果を示すグラフである。 (a)が実施例2の固着熱処理シーケンスを示す図であり、(b)が比較例2の固着熱処理シーケンスを示す図である。 (a)が実施例2の固着熱処理条件によるボイドの発生を超音波探傷法で測定した結果を示す映像であり、(b)が比較例2の固着熱処理条件によるボイドの発生を超音波探傷法で測定した結果を示す映像である。 (a)が実施例2の固着熱処理条件によるリング状結晶欠陥の発生をX線で観察した結果を示す映像であり、(b)が比較例2の固着熱処理条件によるリング状結晶欠陥の発生をX線で観察した結果を示す映像であり、(c)が比較例2の固着熱処理条件によるリング状結晶欠陥の発生を透過型電子顕微鏡で断面観察した結果を示す映像である。 (a)が実施例2のダイオード特性(リーク電流特性)結果を示す図であり、(b)がダイオード特性(リーク電流特性)結果を示す図である。
符号の説明
1 シリコン基板(ベースウエハ) 1a 接合面
2 シリコン基板(ボンドウエハ) 2a 接合面
2b ボンド層 2c 鏡面研磨面
3 フッ酸水溶液 4 酸化膜
5 接合界面 6 引っ張り試験用スタッド
7 エポキシ接着剤 8 平面研削面

Claims (4)

  1. 2枚のシリコン基板(1,2)の接合面(1a,2a)を密接させ、所定温度の固着熱処理によりシリコン基板(1,2)を加熱して所望の接合強度に貼り合わせた半導体接合ウエハにおいて、
    前記固着熱処理が、シリコン基板(1,2)の密接した接合面(1a,2a)同士を、200℃の低温領域から1.5℃/分以下の昇温速度で少なくとも100℃以上昇温させて、接合面(1a,2a)に吸着された水分や有機物のガス化を緩和したことを特徴とする半導体接合ウエハ。
  2. 記200℃の低温領域から1.5℃/分以下の昇温速度で少なくとも100℃以上昇温させ、所定の温度で維持した請求項1記載の半導体接合ウエハ。
  3. 記200℃の低温領域から1.0℃/分以下の昇温速度少なくとも200℃以上昇温させ、所定の温度で維持した請求項1記載の半導体接合ウエハ。
  4. 記200℃の低温領域から1.0℃/分以下の昇温速度で少なくとも200℃以上昇温させ、400℃以上の温度領域では上記1.0℃/分以下の昇温速度より早い昇温速度で更に昇温させて、所定の温度で維持した請求項記載の半導体接合ウエハ。
JP2004162002A 2003-07-23 2004-05-31 半導体接合ウエハ Expired - Lifetime JP4177293B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004162002A JP4177293B2 (ja) 2003-07-23 2004-05-31 半導体接合ウエハ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003278314 2003-07-23
JP2004162002A JP4177293B2 (ja) 2003-07-23 2004-05-31 半導体接合ウエハ

Publications (3)

Publication Number Publication Date
JP2005057247A JP2005057247A (ja) 2005-03-03
JP2005057247A5 JP2005057247A5 (ja) 2005-07-21
JP4177293B2 true JP4177293B2 (ja) 2008-11-05

Family

ID=34380036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004162002A Expired - Lifetime JP4177293B2 (ja) 2003-07-23 2004-05-31 半導体接合ウエハ

Country Status (1)

Country Link
JP (1) JP4177293B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235776A (ja) * 2007-03-23 2008-10-02 Sumco Corp 貼り合わせウェーハの製造方法

Also Published As

Publication number Publication date
JP2005057247A (ja) 2005-03-03

Similar Documents

Publication Publication Date Title
US5932048A (en) Method of fabricating direct-bonded semiconductor wafers
JP3900741B2 (ja) Soiウェーハの製造方法
JP2008021971A (ja) 電子工学、光学または光電子工学に使用される2つの基板を直接接合する方法
US10049916B2 (en) Method of manufacturing a germanium-on-insulator substrate
KR20110052456A (ko) 웨이퍼 접합 방법
KR101486779B1 (ko) Soi 기판의 제조 방법 및 soi기판
JP4273540B2 (ja) 貼り合わせ半導体基板及びその製造方法
JP4655797B2 (ja) 直接接合ウエーハの製造方法
JP5009124B2 (ja) 半導体基板の製造方法
JP5320954B2 (ja) Soiウェーハの製造方法
JP4177293B2 (ja) 半導体接合ウエハ
JP5292810B2 (ja) Soi基板の製造方法
JP3921823B2 (ja) Soiウェーハの製造方法およびsoiウェーハ
Pan et al. Effect of chromium–gold and titanium–titanium nitride–platinum–gold metallization on wire/ribbon bondability
JP2008166646A (ja) 半導体基板の製造方法
JP2008235495A (ja) Soiウェーハ及びその製造方法
JP4016701B2 (ja) 貼り合せ基板の製造方法
JP2008159692A (ja) 半導体基板の製造方法
JP7003904B2 (ja) シリコンウェーハのバッチ式洗浄方法並びにその洗浄方法を用いたシリコンウェーハの製造方法及びシリコンウェーハの洗浄条件決定方法
JP2801672B2 (ja) 半導体ウェハの製造方法
JP2930194B2 (ja) Soiウェーハ及びその製造方法
JP3887973B2 (ja) Soiウエーハの製造方法及びsoiウエーハ
JP3030545B2 (ja) 接合ウエーハの製造方法
JPH08264740A (ja) 結合ウェーハの製造方法及びこの方法により製造された結合ウェーハ
JP2796666B2 (ja) Copを低減した張り合わせ半導体基板およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080124

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080124

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080821

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4177293

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250