JPH0521765A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH0521765A JPH0521765A JP3170299A JP17029991A JPH0521765A JP H0521765 A JPH0521765 A JP H0521765A JP 3170299 A JP3170299 A JP 3170299A JP 17029991 A JP17029991 A JP 17029991A JP H0521765 A JPH0521765 A JP H0521765A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- silicon substrate
- manufacturing
- substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 二つのシリコンウエハを張り合わせて成る半
導体基板に関し，該シリコンウエハ間の接着力の向上を
目的とする。 【構成】 少なくとも支持側ウエハとしては面指数(11
1) の主表面を有するシリコンウエハを用い，この表面
に対して, 従来のNH4OH とH2O2との混合水溶液洗浄を行
ったのち, HF浸漬および熱水浸漬処理を施す。この処理
により, 支持側ウエハとデバイス作製側ウエハとの間の
接着強度が増大する。SOI 構造の張り合わせ基板の場合
には, 少なくとも支持側ウエハに上記処理を施す。低抵
抗の支持側ウエハと高抵抗のデバイス作製側ウエハとを
直接接合して成る張り合わせ基板の場合には, これらの
うちの少なくとも一方のウエハの表面に対し, 上記HF浸
漬および熱水浸漬処理を施す。表面のATR 分光スペクト
ルから, 上記処理により,(111)表面が原子オーダで平坦
化されることが判明した。
導体基板に関し，該シリコンウエハ間の接着力の向上を
目的とする。 【構成】 少なくとも支持側ウエハとしては面指数(11
1) の主表面を有するシリコンウエハを用い，この表面
に対して, 従来のNH4OH とH2O2との混合水溶液洗浄を行
ったのち, HF浸漬および熱水浸漬処理を施す。この処理
により, 支持側ウエハとデバイス作製側ウエハとの間の
接着強度が増大する。SOI 構造の張り合わせ基板の場合
には, 少なくとも支持側ウエハに上記処理を施す。低抵
抗の支持側ウエハと高抵抗のデバイス作製側ウエハとを
直接接合して成る張り合わせ基板の場合には, これらの
うちの少なくとも一方のウエハの表面に対し, 上記HF浸
漬および熱水浸漬処理を施す。表面のATR 分光スペクト
ルから, 上記処理により,(111)表面が原子オーダで平坦
化されることが判明した。
Description
【０００１】
【産業上の利用分野】本発明は二つのシリコンウエハを
張り合わせて成る半導体基板，とくに，二つのシリコン
ウエハを絶縁層を介して張り合わせて成るSOI(silicon
on insulator) 構造の半導体基板に関する関する。
張り合わせて成る半導体基板，とくに，二つのシリコン
ウエハを絶縁層を介して張り合わせて成るSOI(silicon
on insulator) 構造の半導体基板に関する関する。
【０００２】SOI 構造の半導体基板は, 半導体素子の放
射線耐性の向上やCMOS構造の半導体装置におけるラッチ
アップ防止, さらには, 半導体基板の寄生容量の低減等
に有利であり, これらの利点にもとづき, 高密度・高性
能の半導体装置の基板として有望視されている。このよ
うなSOI 基板を作製する方法としては, 二つのシリコン
ウエハを絶縁層を介して張り合わせる技術が, 現在のと
ころ最も実用化に近い段階にある。
射線耐性の向上やCMOS構造の半導体装置におけるラッチ
アップ防止, さらには, 半導体基板の寄生容量の低減等
に有利であり, これらの利点にもとづき, 高密度・高性
能の半導体装置の基板として有望視されている。このよ
うなSOI 基板を作製する方法としては, 二つのシリコン
ウエハを絶縁層を介して張り合わせる技術が, 現在のと
ころ最も実用化に近い段階にある。
【０００３】また, 半導体素子が形成される10Ω・cm程
度の比抵抗を有する通常のシリコンウエハを, 0.01Ω・
cm程度の低比抵抗を有するシリコンウエハから成る支持
基板と張り合わせた構造の半導体基板を用いることによ
り, pn接合のリーク電流を低減する技術の検討も行われ
ている。
度の比抵抗を有する通常のシリコンウエハを, 0.01Ω・
cm程度の低比抵抗を有するシリコンウエハから成る支持
基板と張り合わせた構造の半導体基板を用いることによ
り, pn接合のリーク電流を低減する技術の検討も行われ
ている。
【０００４】
【従来の技術】上記のような二枚のシリコンウエハを張
り合わせて半導体基板を作製する方法を, SOI 基板を例
に, 図９を参照して説明する。
り合わせて半導体基板を作製する方法を, SOI 基板を例
に, 図９を参照して説明する。
【０００５】SOI 構造の基板において支持基板となるシ
リコンウエハ（支持側ウエハ）および半導体素子が形成
されるシリコンウエハ（デバイス作製側ウエハ）の各々
の表面を, 水酸化アンモニウム(NH4OH) と過酸化水素(H
2O2)と水(H2O) から成る混合水溶液に浸漬して洗浄す
る。通常, これらウエハとしては, 面指数(100) を有す
るものが用いられている。
リコンウエハ（支持側ウエハ）および半導体素子が形成
されるシリコンウエハ（デバイス作製側ウエハ）の各々
の表面を, 水酸化アンモニウム(NH4OH) と過酸化水素(H
2O2)と水(H2O) から成る混合水溶液に浸漬して洗浄す
る。通常, これらウエハとしては, 面指数(100) を有す
るものが用いられている。
【０００６】次いで, デバイス作製側ウエハの表面を,
例えば1000℃で熱酸化して, 厚さ約１μm の酸化膜を形
成する。そして, 両ウエハを, 前記熱酸化膜を介して重
ね合わせたのち, 窒素(N2)または酸素(O2)雰囲気中, 10
00℃で30分間熱処理する。これにより両ウエハが接着さ
れる。
例えば1000℃で熱酸化して, 厚さ約１μm の酸化膜を形
成する。そして, 両ウエハを, 前記熱酸化膜を介して重
ね合わせたのち, 窒素(N2)または酸素(O2)雰囲気中, 10
00℃で30分間熱処理する。これにより両ウエハが接着さ
れる。
【０００７】上記のようにして支持側ウエハと接合され
たデバイス作製側ウエハを, 例えば平面研削および化学
的・機械的研磨法によって厚さ２μm 程度に薄層化する
とともに鏡面仕上げする。このようにして, SOI構造の
半導体基板が完成する。
たデバイス作製側ウエハを, 例えば平面研削および化学
的・機械的研磨法によって厚さ２μm 程度に薄層化する
とともに鏡面仕上げする。このようにして, SOI構造の
半導体基板が完成する。
【０００８】高比抵抗のデバイス作製側ウエハを, 低比
抵抗の支持側ウエハと直接に接着して成る半導体基板に
ついても, デバイス作製側ウエハの表面に酸化膜を形成
しない点を除けば, SOI 基板の作製方法と同様である。
抵抗の支持側ウエハと直接に接着して成る半導体基板に
ついても, デバイス作製側ウエハの表面に酸化膜を形成
しない点を除けば, SOI 基板の作製方法と同様である。
【０００９】
【発明が解決しようとする課題】上記方法により作製さ
れたSOI 基板における両ウエハの接着強度は2000Kg/cm2
程度である。この接着強度は, 上記SOI 基板に, 例えば
64K ビットメモリ程度の比較的集積度の低い半導体装置
を形成するには充分である。
れたSOI 基板における両ウエハの接着強度は2000Kg/cm2
程度である。この接着強度は, 上記SOI 基板に, 例えば
64K ビットメモリ程度の比較的集積度の低い半導体装置
を形成するには充分である。
【００１０】しかしながら, 一般に, 集積度が高くなる
のにともなって基板を湾曲させるような応力が増大す
る。将来の16M ビット程度の集積度を有する半導体装置
には,SOI 基板が適用される可能性が大きいが, この場
合には, 上記の接着強度では,両ウエハが剥離してしま
うおそれがある。
のにともなって基板を湾曲させるような応力が増大す
る。将来の16M ビット程度の集積度を有する半導体装置
には,SOI 基板が適用される可能性が大きいが, この場
合には, 上記の接着強度では,両ウエハが剥離してしま
うおそれがある。
【００１１】本発明は, 上記の趨勢に鑑み, 従来に比べ
て高い接着強度を有する張り合わせ構造の基板, とくに
SOI 構造の基板を提供可能とすることを目的とする。
て高い接着強度を有する張り合わせ構造の基板, とくに
SOI 構造の基板を提供可能とすることを目的とする。
【００１２】
【課題を解決するための手段】上記目的は, 面指数(11
1) の主表面を有する第１のシリコン基板に対して弗酸
水溶液に浸漬する処理を施し,前記弗酸水溶液処理を施
された該第１のシリコン基板に対して熱水に浸漬する処
理を施し, 前記熱水処理が施された該第１のシリコン基
板を, 表面に酸化膜が形成された第２のシリコン基板
と, 該酸化膜を介して重ね合わせた状態で熱処理して該
第１および第２のシリコン基板を互いに接着する諸工程
を含むことを特徴とする本発明の半導体基板の製造方法
によって達成される。
1) の主表面を有する第１のシリコン基板に対して弗酸
水溶液に浸漬する処理を施し,前記弗酸水溶液処理を施
された該第１のシリコン基板に対して熱水に浸漬する処
理を施し, 前記熱水処理が施された該第１のシリコン基
板を, 表面に酸化膜が形成された第２のシリコン基板
と, 該酸化膜を介して重ね合わせた状態で熱処理して該
第１および第２のシリコン基板を互いに接着する諸工程
を含むことを特徴とする本発明の半導体基板の製造方法
によって達成される。
【００１３】
【作用】本発明者らは，面指数(111) の主表面を有する
シリコンウエハと面指数(100)の主表面を有するシリコ
ンウエハの各々の鏡面研磨された表面を弗酸(HF)水溶液
に浸漬して自然酸化膜を除去したのち純水で洗浄した場
合の状態を,ATR(attenu-ated total reflection)分光法
(Y. J. Chabal et al., Phys. Rev. Lett. 53,282(198
4) およびPhys. Rev. Lett. 54, 1055(1985) 参照）に
よって評価したところ, 面指数が(111) である表面が原
子オーダで平坦であるのに対し, 面指数が(100) である
表面はこのような平坦ではないとの知見を得た。その詳
細は後述する。
シリコンウエハと面指数(100)の主表面を有するシリコ
ンウエハの各々の鏡面研磨された表面を弗酸(HF)水溶液
に浸漬して自然酸化膜を除去したのち純水で洗浄した場
合の状態を,ATR(attenu-ated total reflection)分光法
(Y. J. Chabal et al., Phys. Rev. Lett. 53,282(198
4) およびPhys. Rev. Lett. 54, 1055(1985) 参照）に
よって評価したところ, 面指数が(111) である表面が原
子オーダで平坦であるのに対し, 面指数が(100) である
表面はこのような平坦ではないとの知見を得た。その詳
細は後述する。
【００１４】上記知見にもとづき, 張り合わせ構造の基
板を作製する際に, 少なくとも支持側ウエハとして面指
数(111) を有するシリコンウエハを用い, その表面をHF
処理したのち, 熱水中に浸漬したのち, デバイス側ウエ
ハとなるシリコンウエハと接着することを試みた。その
結果, 従来に比べて接着強度の高い張り合わせ基板を得
ることができた。
板を作製する際に, 少なくとも支持側ウエハとして面指
数(111) を有するシリコンウエハを用い, その表面をHF
処理したのち, 熱水中に浸漬したのち, デバイス側ウエ
ハとなるシリコンウエハと接着することを試みた。その
結果, 従来に比べて接着強度の高い張り合わせ基板を得
ることができた。
【００１５】
【実施例】図１は前記ATR 分光スペクトルを示し, 同図
(a) は面指数(111) を有するシリコンウエハの表面, 同
図(b) は面指数(100) を有するシリコンウエハの表面に
ついてのスペクトルである。図１(a) および(b) におい
て, 横軸は波数 (cm-1) で表した波長, 縦軸は吸収強度
の相対値である。また, 両図における曲線はNH4OH と
H2O2との混合水溶液中に浸漬を行った直後の表面, 曲線
はののちにHF中に浸漬し, さらに21℃の純水中に浸
漬を行った表面, 曲線はののち100 ℃の純水中に浸
漬を行った表面のATR スペクトルをそれぞれ示す。
(a) は面指数(111) を有するシリコンウエハの表面, 同
図(b) は面指数(100) を有するシリコンウエハの表面に
ついてのスペクトルである。図１(a) および(b) におい
て, 横軸は波数 (cm-1) で表した波長, 縦軸は吸収強度
の相対値である。また, 両図における曲線はNH4OH と
H2O2との混合水溶液中に浸漬を行った直後の表面, 曲線
はののちにHF中に浸漬し, さらに21℃の純水中に浸
漬を行った表面, 曲線はののち100 ℃の純水中に浸
漬を行った表面のATR スペクトルをそれぞれ示す。
【００１６】図示のように, 面指数(111) および(100)
の表面ともに,NH4OHとH2O2の混合水溶液浸漬直後には,
波数3450を中心とする幅の広い吸収帯が存在しているこ
とが認められる。この吸収は, Si(OH)n で示されるよう
な, 基板表面のSi原子にOH基が結合した状態に対応して
いる。この表面をHF浸漬および純水浸漬の処理を行う
と, 面指数(111) および(100) の表面ともに, 波数2082
の位置に新たな吸収が現れる。
の表面ともに,NH4OHとH2O2の混合水溶液浸漬直後には,
波数3450を中心とする幅の広い吸収帯が存在しているこ
とが認められる。この吸収は, Si(OH)n で示されるよう
な, 基板表面のSi原子にOH基が結合した状態に対応して
いる。この表面をHF浸漬および純水浸漬の処理を行う
と, 面指数(111) および(100) の表面ともに, 波数2082
の位置に新たな吸収が現れる。
【００１７】しかし, 面指数(111) の表面では, 波数34
50の吸収帯がほとんど消失しており, しかも, HF浸漬後
の純水浸漬処理の温度が高くなると, 波数2028の吸収が
増大する。波数2082の吸収が現れるまでの時間は, 純水
の温度によって変わり, 21℃では４時間以上を要し再現
性も低いが, 50℃では約１時間, 100 ℃では約10分と短
くなった。一方, 面指数(100) の表面では, 波数3450の
吸収帯はほとんど変化せず, また, 波数2082の吸収強度
は, 純水の温度が 21 ℃から 100℃の間においてほとん
ど増加しない。
50の吸収帯がほとんど消失しており, しかも, HF浸漬後
の純水浸漬処理の温度が高くなると, 波数2028の吸収が
増大する。波数2082の吸収が現れるまでの時間は, 純水
の温度によって変わり, 21℃では４時間以上を要し再現
性も低いが, 50℃では約１時間, 100 ℃では約10分と短
くなった。一方, 面指数(100) の表面では, 波数3450の
吸収帯はほとんど変化せず, また, 波数2082の吸収強度
は, 純水の温度が 21 ℃から 100℃の間においてほとん
ど増加しない。
【００１８】上記波数2082の吸収は, Si-H結合のうち,
基板表面にH 原子が垂直に結合している状態に対応して
いる。すなわち，面指数(111) のシリコンウエハにおけ
る上記ととの間の変化は, 上記純水浸漬によって,
シリコンウエハ表面に垂直に結合したH 原子の密度が増
加することを示している。これを図２に示すモデルにも
とづいて説明する。
基板表面にH 原子が垂直に結合している状態に対応して
いる。すなわち，面指数(111) のシリコンウエハにおけ
る上記ととの間の変化は, 上記純水浸漬によって,
シリコンウエハ表面に垂直に結合したH 原子の密度が増
加することを示している。これを図２に示すモデルにも
とづいて説明する。
【００１９】図２(a) は図１(a) の曲線に対応する表
面, 図２(b) は図１(a) の曲線に対応する表面のそれ
ぞれにおける原子配列を示し, ○はシリコン原子を, ●
は水素原子をそれぞれ表す。図示のように, 基板表面に
表出しているシリコン原子の不飽和結合手には水素原子
が結合している。前記波数3450の吸収帯が消失している
ことから, 表面にOH基が存在しないと考えてよい。
面, 図２(b) は図１(a) の曲線に対応する表面のそれ
ぞれにおける原子配列を示し, ○はシリコン原子を, ●
は水素原子をそれぞれ表す。図示のように, 基板表面に
表出しているシリコン原子の不飽和結合手には水素原子
が結合している。前記波数3450の吸収帯が消失している
ことから, 表面にOH基が存在しないと考えてよい。
【００２０】図２(a) のように, HF浸漬後の純水浸漬に
おける温度が低い場合には, ウエハ表面に原子層オーダ
の凹凸が多く存在する。したがって, 表面に垂直に結合
している水素原子の単位表面積当たりの密度が低い。こ
れに対して, 図２(b) のように, HF浸漬後に純水中で煮
沸した場合には, 上記原子層オーダの凹凸が減少するた
め, 表面に垂直に結合している水素原子の密度が増大す
る。
おける温度が低い場合には, ウエハ表面に原子層オーダ
の凹凸が多く存在する。したがって, 表面に垂直に結合
している水素原子の単位表面積当たりの密度が低い。こ
れに対して, 図２(b) のように, HF浸漬後に純水中で煮
沸した場合には, 上記原子層オーダの凹凸が減少するた
め, 表面に垂直に結合している水素原子の密度が増大す
る。
【００２１】図１(b) における曲線ととの間の変化
から, 面指数(100) の表面については, HF浸漬後に純水
中で煮沸しても, 面指数(111) の表面の場合のような平
坦化は生じないものと考えられる。
から, 面指数(100) の表面については, HF浸漬後に純水
中で煮沸しても, 面指数(111) の表面の場合のような平
坦化は生じないものと考えられる。
【００２２】図３は本発明の第１の実施例の工程説明
図, 図４は,第１の実施例における張り合わせ工程およ
び薄層化工程を説明するための要部断面図である。支持
側ウエハとなる面指数(111) のの主表面を有するシリコ
ンウエハの表面を下記の手順で洗浄する。
図, 図４は,第１の実施例における張り合わせ工程およ
び薄層化工程を説明するための要部断面図である。支持
側ウエハとなる面指数(111) のの主表面を有するシリコ
ンウエハの表面を下記の手順で洗浄する。
【００２３】（ｉ）NH4OH 4.0 ％とH2O2 4.2％とを含有
する80℃の混合水溶液に10分間浸漬する。この処理によ
り, 表面に付着している微粒子状の汚染物質が除去され
る。（ii）HF 50 ％の室温の水溶液に30秒間浸漬する。
この処理により表面の自然酸化膜が除去される。
する80℃の混合水溶液に10分間浸漬する。この処理によ
り, 表面に付着している微粒子状の汚染物質が除去され
る。（ii）HF 50 ％の室温の水溶液に30秒間浸漬する。
この処理により表面の自然酸化膜が除去される。
【００２４】（iii)熱水, 例えば100 ℃の純水中に10分
間浸漬する。この処理により, 前記のように表面が原子
層オーダで平坦化する。なお, 純水の温度が低い場合に
は,浸漬時間を延長する。例えば, 50℃であれば, 浸漬
時間を60分間とする。
間浸漬する。この処理により, 前記のように表面が原子
層オーダで平坦化する。なお, 純水の温度が低い場合に
は,浸漬時間を延長する。例えば, 50℃であれば, 浸漬
時間を60分間とする。
【００２５】一方, デバイス作製側ウエハとしては, 通
常通り,面指数(100) の主表面を有するシリコンウエハ
を用い, これをNH4OH 4.0 ％とH2O2 4.2％とを含有する
80℃の混合水溶液に10分間浸漬して洗浄を行ったのち,
例えば水蒸気を含む雰囲気中, 1100℃で約２時間熱処理
して,厚さ約１μm の酸化膜を形成する。図４(a) は,
接合直前における上記支持側ウエハ１と, 上記酸化膜３
が形成されたデバイス作製側ウエハ２とを示す。
常通り,面指数(100) の主表面を有するシリコンウエハ
を用い, これをNH4OH 4.0 ％とH2O2 4.2％とを含有する
80℃の混合水溶液に10分間浸漬して洗浄を行ったのち,
例えば水蒸気を含む雰囲気中, 1100℃で約２時間熱処理
して,厚さ約１μm の酸化膜を形成する。図４(a) は,
接合直前における上記支持側ウエハ１と, 上記酸化膜３
が形成されたデバイス作製側ウエハ２とを示す。
【００２６】この酸化膜３を介して, 上記デバイス作製
側ウエハ２を支持側ウエハ１上に重ね合わせた状態で,
窒素(N2)または酸素(O2)雰囲気中, 1000℃で30分間熱処
理する。その結果, 両ウエハ１および２が強固に接着さ
れる。
側ウエハ２を支持側ウエハ１上に重ね合わせた状態で,
窒素(N2)または酸素(O2)雰囲気中, 1000℃で30分間熱処
理する。その結果, 両ウエハ１および２が強固に接着さ
れる。
【００２７】次いで, デバイス作製側ウエハ２に対し
て, 例えば平面研削および化学的・機械的研磨を施して
厚さ２μm 程度に薄層化する。そののち, NH4OH 4.0 ％
とH2O24.2％とを含有する80℃の混合水溶液に10分間浸
漬する洗浄を行って本発明に係るSOI 構造の半導体基板
が完成する。図４(b) は, デバイス作製側ウエハ２が酸
化膜３を介して支持側ウエハ１と接着され, かつ, 薄層
化された状態を示す。
て, 例えば平面研削および化学的・機械的研磨を施して
厚さ２μm 程度に薄層化する。そののち, NH4OH 4.0 ％
とH2O24.2％とを含有する80℃の混合水溶液に10分間浸
漬する洗浄を行って本発明に係るSOI 構造の半導体基板
が完成する。図４(b) は, デバイス作製側ウエハ２が酸
化膜３を介して支持側ウエハ１と接着され, かつ, 薄層
化された状態を示す。
【００２８】上記第１の実施例によるSOI 構造の基板に
おける支持側ウエハ１とデバイス作製側ウエハ２との間
の接着強度は2500±200Kg/cm2 であり, 従来の張り合わ
せ構造のSOI 基板における接着強度1800±300Kg/cm2 に
比べて顕著な向上が達成された。
おける支持側ウエハ１とデバイス作製側ウエハ２との間
の接着強度は2500±200Kg/cm2 であり, 従来の張り合わ
せ構造のSOI 基板における接着強度1800±300Kg/cm2 に
比べて顕著な向上が達成された。
【００２９】図５は本発明の第２の実施例の工程説明
図, 図６は,第２の実施例における張り合わせ工程およ
び薄層化工程を説明するための要部断面図である。支持
側ウエハとして, 面指数(111) の表面を有し, 比抵抗が
0.01Ω・cm程度の低抵抗のシリコンウエハを用いる。こ
のシリコンウエハの表面に対して, 第１の実施例と同様
に, NH4OH とH2O2との混合水溶液浸漬, HF水溶液浸漬お
よび熱水浸漬から成る洗浄処理を施す。
図, 図６は,第２の実施例における張り合わせ工程およ
び薄層化工程を説明するための要部断面図である。支持
側ウエハとして, 面指数(111) の表面を有し, 比抵抗が
0.01Ω・cm程度の低抵抗のシリコンウエハを用いる。こ
のシリコンウエハの表面に対して, 第１の実施例と同様
に, NH4OH とH2O2との混合水溶液浸漬, HF水溶液浸漬お
よび熱水浸漬から成る洗浄処理を施す。
【００３０】一方, デバイス作製側ウエハとしては, 通
常通り, 面指数(100) の表面を有し, 比抵抗が10Ω・cm
程度のシリコンウエハを用い, その表面についても, 上
記支持側ウエハと同様に, NH4OH とH2O2との混合水溶液
浸漬, HF水溶液浸漬および熱水浸漬から成る洗浄処理を
施す。
常通り, 面指数(100) の表面を有し, 比抵抗が10Ω・cm
程度のシリコンウエハを用い, その表面についても, 上
記支持側ウエハと同様に, NH4OH とH2O2との混合水溶液
浸漬, HF水溶液浸漬および熱水浸漬から成る洗浄処理を
施す。
【００３１】上記ののち, 上記支持側ウエハとデバイス
作製側ウエハとを重ね合わせた状態で, 窒素(N2)または
酸素(O2)雰囲気中, 1000℃で30分間熱処理する。その結
果,両ウエハが強固に接合される。図６(a) は, 接着直
前における上記支持側ウエハ５とデバイス作製側ウエハ
６とを示す。
作製側ウエハとを重ね合わせた状態で, 窒素(N2)または
酸素(O2)雰囲気中, 1000℃で30分間熱処理する。その結
果,両ウエハが強固に接合される。図６(a) は, 接着直
前における上記支持側ウエハ５とデバイス作製側ウエハ
６とを示す。
【００３２】次いで, デバイス作製側ウエハ６に対し
て, 例えば平面研削および化学的・機械的研磨を施して
厚さ２μm 程度に薄層化する。そののち, NH4OH 4.0 ％
とH2O24.2％とを含有する80℃の混合水溶液に10分間浸
漬する洗浄を行って本発明に係る張り合わせ構造の半導
体基板が完成する。図６(b) は, デバイス作製側ウエハ
６が支持側ウエハ５と接着され, かつ,薄層化された状
態を示す。
て, 例えば平面研削および化学的・機械的研磨を施して
厚さ２μm 程度に薄層化する。そののち, NH4OH 4.0 ％
とH2O24.2％とを含有する80℃の混合水溶液に10分間浸
漬する洗浄を行って本発明に係る張り合わせ構造の半導
体基板が完成する。図６(b) は, デバイス作製側ウエハ
６が支持側ウエハ５と接着され, かつ,薄層化された状
態を示す。
【００３３】上記本発明による張り合わせ構造の半導体
基板おける支持側ウエハ５とデバイス作製側ウエハ６と
の間の接着強度は2300±200Kg/cm2 であり, 従来の張り
合わせ構造の半導体基板における接着強度1800±300Kg/
cm2 に比べて顕著な向上が達成された。
基板おける支持側ウエハ５とデバイス作製側ウエハ６と
の間の接着強度は2300±200Kg/cm2 であり, 従来の張り
合わせ構造の半導体基板における接着強度1800±300Kg/
cm2 に比べて顕著な向上が達成された。
【００３４】現在のところ, 表面準位密度が小さい面指
数(100) の表面を有するシリコンウエハが主に用いられ
ている。しかし, 表面処理方法の開発が進み, より表面
準位密度が低減された場合には, 面指数(111) の表面を
有するシリコンウエハが用いられる可能性がある。した
がって, 上記第２の実施例において, デバイス作製側ウ
エハ６としても, 面指数(111) の主表面を有するシリコ
ンウエハを用いれば,前記熱水浸漬処理による平坦化の
効果が顕著となり, より接着強度を向上可能である。
数(100) の表面を有するシリコンウエハが主に用いられ
ている。しかし, 表面処理方法の開発が進み, より表面
準位密度が低減された場合には, 面指数(111) の表面を
有するシリコンウエハが用いられる可能性がある。した
がって, 上記第２の実施例において, デバイス作製側ウ
エハ６としても, 面指数(111) の主表面を有するシリコ
ンウエハを用いれば,前記熱水浸漬処理による平坦化の
効果が顕著となり, より接着強度を向上可能である。
【００３５】図７は本発明の第３の実施例の工程説明図
である。支持側ウエハとなる面指数(111) の主表面を有
するシリコンウエハの表面を下記の手順で洗浄する。
である。支持側ウエハとなる面指数(111) の主表面を有
するシリコンウエハの表面を下記の手順で洗浄する。
【００３６】（ｉ）NH4OH 4.0 ％とH2O2 4.2％とを含有
する80℃の混合水溶液に10分間浸漬する。この処理によ
り, 表面に付着している微粒子状の汚染物質が除去され
る。（ii）HF 50 ％の室温の水溶液に30秒間浸漬する。
この処理により表面の自然酸化膜が除去される。
する80℃の混合水溶液に10分間浸漬する。この処理によ
り, 表面に付着している微粒子状の汚染物質が除去され
る。（ii）HF 50 ％の室温の水溶液に30秒間浸漬する。
この処理により表面の自然酸化膜が除去される。
【００３７】（iii)熱水, 例えば100 ℃の純水中に10分
間浸漬する。この処理により, 前記のように表面が原子
層オーダで平坦化する。なお, 純水の温度が低い場合に
は,浸漬時間を延長する。例えば, 50℃であれば, 浸漬
時間を60分間とする。
間浸漬する。この処理により, 前記のように表面が原子
層オーダで平坦化する。なお, 純水の温度が低い場合に
は,浸漬時間を延長する。例えば, 50℃であれば, 浸漬
時間を60分間とする。
【００３８】（iv）水素イオン濃度pHが７ないし８の範
囲の室温の水溶液に浸漬する。この処理により, 上記(i
ii) の処理によって平坦化された表面のシリコン原子に
結合している水素原子がOH基に置換される。
囲の室温の水溶液に浸漬する。この処理により, 上記(i
ii) の処理によって平坦化された表面のシリコン原子に
結合している水素原子がOH基に置換される。
【００３９】上記pHが７ないし８の範囲の水溶液として
は, アルカリ金属から成る塩基以外の塩基を用いるのが
望ましく, NH4OH水溶液は推奨例の一つである。一方,
デバイス作製側ウエハとしては, 通常通り面指数(100)
を有するシリコンウエハを用い, これをNH4OH 4.0 ％と
H2O2 4.2％とを含有する80℃の混合水溶液に10分間浸漬
して洗浄を行ったのち, 例えば水蒸気を含む雰囲気中,
1100℃で約２時間熱処理して, 厚さ約１μm の酸化膜を
形成する。
は, アルカリ金属から成る塩基以外の塩基を用いるのが
望ましく, NH4OH水溶液は推奨例の一つである。一方,
デバイス作製側ウエハとしては, 通常通り面指数(100)
を有するシリコンウエハを用い, これをNH4OH 4.0 ％と
H2O2 4.2％とを含有する80℃の混合水溶液に10分間浸漬
して洗浄を行ったのち, 例えば水蒸気を含む雰囲気中,
1100℃で約２時間熱処理して, 厚さ約１μm の酸化膜を
形成する。
【００４０】この酸化膜を介して, 上記デバイス作製側
ウエハを支持側ウエハ上に重ね合わせた状態で, 窒素(N
2)または酸素(O2)雰囲気中, 1000℃で30分間熱処理す
る。その結果, 両ウエハが強固に接合される。
ウエハを支持側ウエハ上に重ね合わせた状態で, 窒素(N
2)または酸素(O2)雰囲気中, 1000℃で30分間熱処理す
る。その結果, 両ウエハが強固に接合される。
【００４１】次いで, デバイス作製側ウエハに対して,
例えば平面研削および化学的・機械的研磨を施して, 厚
さ２μm 程度に薄層化する。そののち, NH4OH 4.0 ％と
H2O24.2％とを含有する80℃の混合水溶液に10分間浸漬
する洗浄を行って本発明に係るSOI 構造の半導体基板が
完成する。
例えば平面研削および化学的・機械的研磨を施して, 厚
さ２μm 程度に薄層化する。そののち, NH4OH 4.0 ％と
H2O24.2％とを含有する80℃の混合水溶液に10分間浸漬
する洗浄を行って本発明に係るSOI 構造の半導体基板が
完成する。
【００４２】上記本発明によるSOI 構造の基板における
支持側ウエハとデバイス作製側ウエハとの間の接着強度
は2400±200Kg/cm2 であり, 従来の張り合わせ構造のSO
I 基板における接着強度1800±300Kg/cm2 に比べて顕著
な向上が達成される。
支持側ウエハとデバイス作製側ウエハとの間の接着強度
は2400±200Kg/cm2 であり, 従来の張り合わせ構造のSO
I 基板における接着強度1800±300Kg/cm2 に比べて顕著
な向上が達成される。
【００４３】図８は本発明の第４の実施例の工程説明図
である。支持側ウエハとしては, 面指数(111) の表面を
有し, 比抵抗が0.01Ω・cm程度の低抵抗のシリコンウエ
ハを用いる。このシリコンウエハに対して, 前記実施例
３と同様に, NH4OH とH2O2との混合水溶液浸漬, HF水溶
液浸漬, 熱水浸漬およびpH ７〜８の範囲の水溶液浸漬
から成る洗浄処理を施す。
である。支持側ウエハとしては, 面指数(111) の表面を
有し, 比抵抗が0.01Ω・cm程度の低抵抗のシリコンウエ
ハを用いる。このシリコンウエハに対して, 前記実施例
３と同様に, NH4OH とH2O2との混合水溶液浸漬, HF水溶
液浸漬, 熱水浸漬およびpH ７〜８の範囲の水溶液浸漬
から成る洗浄処理を施す。
【００４４】一方, デバイス作製側ウエハとしては, 通
常通り, 面指数(100) の主表面を有し, 比抵抗が10Ω・
cm程度のシリコンウエハを用い, これに対しても, 上記
支持側ウエハと同様に, NH4OH とH2O2との混合水溶液浸
漬, HF水溶液浸漬, 熱水浸漬のおよびpH７〜８の範囲の
水溶液浸漬から成る洗浄処理を施す。
常通り, 面指数(100) の主表面を有し, 比抵抗が10Ω・
cm程度のシリコンウエハを用い, これに対しても, 上記
支持側ウエハと同様に, NH4OH とH2O2との混合水溶液浸
漬, HF水溶液浸漬, 熱水浸漬のおよびpH７〜８の範囲の
水溶液浸漬から成る洗浄処理を施す。
【００４５】上記ののち, 上記支持側ウエハとデバイス
作製側ウエハとを重ね合わせた状態で, 窒素(N2)または
酸素(O2)雰囲気中, 1000℃で30分間熱処理する。その結
果,両ウエハが強固に接着される。
作製側ウエハとを重ね合わせた状態で, 窒素(N2)または
酸素(O2)雰囲気中, 1000℃で30分間熱処理する。その結
果,両ウエハが強固に接着される。
【００４６】次いで, デバイス作製側ウエハに対して,
例えば平面研削および化学的・機械的研磨を施して, 厚
さ２μm 程度に薄層化する。そののち, NH4OH 4.0 ％と
H2O24.2％とを含有する80℃の混合水溶液に10分間浸漬
する洗浄を行って本発明に係る張り合わせ構造の半導体
基板が完成する。
例えば平面研削および化学的・機械的研磨を施して, 厚
さ２μm 程度に薄層化する。そののち, NH4OH 4.0 ％と
H2O24.2％とを含有する80℃の混合水溶液に10分間浸漬
する洗浄を行って本発明に係る張り合わせ構造の半導体
基板が完成する。
【００４７】上記本発明による張り合わせ構造の半導体
基板おける支持側ウエハとデバイス作製側ウエハとの間
の接着強度は2400±300Kg/cm2 であり, 従来の張り合わ
せ構造の半導体基板における接着強度1800±300Kg/cm2
に比べて顕著な向上が達成される。
基板おける支持側ウエハとデバイス作製側ウエハとの間
の接着強度は2400±300Kg/cm2 であり, 従来の張り合わ
せ構造の半導体基板における接着強度1800±300Kg/cm2
に比べて顕著な向上が達成される。
【００４８】上記第４の実施例において, 支持側ウエハ
およびデバイス作製側ウエハの一方または双方として,
面指数(111) を有するシリコンウエハを用いれば, 前記
熱水中に浸漬する処理による平坦化の効果が顕著とな
り, より接着強度を向上可能である。
およびデバイス作製側ウエハの一方または双方として,
面指数(111) を有するシリコンウエハを用いれば, 前記
熱水中に浸漬する処理による平坦化の効果が顕著とな
り, より接着強度を向上可能である。
【００４９】
【発明の効果】本発明によれば, 二つのシリコンウエハ
を張り合わせて作製されるSOI 構造の半導体基板および
デバイス作製側ウエハが低抵抗のウエハによって支持さ
れた構造の半導体基板における両ウエハの接着強度が向
上され, 将来の高密度集積回路の製造における要求に対
応できる張り合わせ構造の半導体基板を提供可能とする
効果がある。
を張り合わせて作製されるSOI 構造の半導体基板および
デバイス作製側ウエハが低抵抗のウエハによって支持さ
れた構造の半導体基板における両ウエハの接着強度が向
上され, 将来の高密度集積回路の製造における要求に対
応できる張り合わせ構造の半導体基板を提供可能とする
効果がある。
【図１】 シリコン基板表面のATR 分光スペクトル
【図２】 熱水浸漬によるシリコン基板表面の平坦化機
構のモデル
構のモデル
【図３】 本発明の第１の実施例説明図
【図４】 第１の実施例における要部工程断面図
【図５】 本発明の第２の実施例説明図
【図６】 第２の実施例における要部工程断面図
【図７】 本発明の第３の実施例説明図
【図８】 本発明の第４の実施例説明図
【図９】 従来の張り合わせ構造の半導体基板作製工程
説明図
説明図
１，５ 支持側ウエハ
２，６ デバイス作製側ウエハ
３ 酸化膜
Claims (8)
- 【請求項１】 面指数(111) の主表面を有する少なくと
も第１のシリコン基板の一表面に対して弗酸水溶液に浸
漬する処理を施す工程と, 前記弗酸水溶液処理を施された該第１のシリコン基板に
対して熱水に浸漬する処理を施す工程と, 前記熱水処理が施された該第１のシリコン基板を第２の
シリコン基板と重ね合わせた状態で熱処理して互いに接
着する工程とを含むことを特徴とする半導体基板の製造
方法。 - 【請求項２】 前記熱水の温度は50℃以上であることを
特徴とする請求項１記載の半導体基板の製造方法。 - 【請求項３】 前記第１のシリコン基板との接着に先立
って第２のシリコン基板表面に酸化膜を形成する工程を
さらに含むことを特徴とする請求項１記載の半導体基板
の製造方法。 - 【請求項４】 前記第１のシリコン基板と接合された前
記第２のシリコン基板を薄層化する工程をさらに含むこ
とを特徴とする請求項１記載の半導体基板の製造方法。 - 【請求項５】 前記第２のシリコン基板表面は面指数(1
11) を有し，前記第１のシリコン基板との接着に先立っ
て， 面指数(111) の主表面を有する前記第２のシリコン基板
に対して弗酸水溶液に浸漬する処理を施す工程と, 前記弗酸水溶液処理を施された該第２のシリコン基板に
対して熱水に浸漬する処理を施す工程とをさらに含むこ
とを特徴とする請求項１記載の半導体基板の製造方法。 - 【請求項６】 前記第２のシリコン基板に比べて低い比
抵抗を有する前記第１のシリコン基板を選択することを
特徴とする請求項１記載の半導体基板の製造方法。 - 【請求項７】 前記熱水処理後且つ前記第２のシリコン
基板との接着に先立って該第１のシリコン基板表面に対
してPHが７以上の溶液に浸漬する処理を施す工程をさら
に含むことを特徴とする請求項１記載の半導体基板の製
造方法。 - 【請求項８】 前記熱水処理後且つ前記第１のシリコン
基板との接着に先立って該第２のシリコン基板表面に対
してPHが７以上の溶液に浸漬する処理を施す工程をさら
に含むことを特徴とする請求項６記載の半導体基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3170299A JPH0521765A (ja) | 1991-07-11 | 1991-07-11 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3170299A JPH0521765A (ja) | 1991-07-11 | 1991-07-11 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0521765A true JPH0521765A (ja) | 1993-01-29 |
Family
ID=15902394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3170299A Withdrawn JPH0521765A (ja) | 1991-07-11 | 1991-07-11 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521765A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766094A (ja) * | 1993-08-26 | 1995-03-10 | Toshiba Corp | 半導体装置の製造方法 |
| EP0801420A2 (en) * | 1996-04-08 | 1997-10-15 | Canon Kabushiki Kaisha | Method for production of a SOI substrate by hydrophobic washing and pasting and SOI substrate thereby produced |
| US6096433A (en) * | 1997-02-20 | 2000-08-01 | Nec Corporation | Laminated substrate fabricated from semiconductor wafers bonded to each other without contact between insulating layer and semiconductor layer and process of fabrication thereof |
| US8343851B2 (en) | 2008-09-18 | 2013-01-01 | Samsung Electronics Co., Ltd. | Wafer temporary bonding method using silicon direct bonding |
-
1991
- 1991-07-11 JP JP3170299A patent/JPH0521765A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766094A (ja) * | 1993-08-26 | 1995-03-10 | Toshiba Corp | 半導体装置の製造方法 |
| EP0801420A2 (en) * | 1996-04-08 | 1997-10-15 | Canon Kabushiki Kaisha | Method for production of a SOI substrate by hydrophobic washing and pasting and SOI substrate thereby produced |
| EP0801420A3 (en) * | 1996-04-08 | 1998-05-20 | Canon Kabushiki Kaisha | Method for production of a SOI substrate by hydrophobic washing and pasting and SOI substrate thereby produced |
| US6156624A (en) * | 1996-04-08 | 2000-12-05 | Canon Kabushiki Kaisha | Method for production of SOI substrate by pasting and SOI substrate |
| US6096433A (en) * | 1997-02-20 | 2000-08-01 | Nec Corporation | Laminated substrate fabricated from semiconductor wafers bonded to each other without contact between insulating layer and semiconductor layer and process of fabrication thereof |
| US6346435B1 (en) | 1997-02-20 | 2002-02-12 | Nec Corporation | Laminated substrate fabricated from semiconductor wafers bonded to each other without contact between insulating layer and semiconductor layer and process of fabrication thereof |
| US8343851B2 (en) | 2008-09-18 | 2013-01-01 | Samsung Electronics Co., Ltd. | Wafer temporary bonding method using silicon direct bonding |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11760059B2 (en) | Method of room temperature covalent bonding | |
| TW492067B (en) | Thin film device and method of manufacturing the same | |
| JP2857802B2 (ja) | ２個の物体を一体に連結する方法 | |
| JP2856030B2 (ja) | 結合ウエーハの製造方法 | |
| JPH05251292A (ja) | 半導体装置の製造方法 | |
| US7919391B2 (en) | Methods for preparing a bonding surface of a semiconductor wafer | |
| JPH0521765A (ja) | 半導体基板の製造方法 | |
| JPH0922993A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3902321B2 (ja) | 張り合わせ基板の製造方法 | |
| JP3611142B2 (ja) | 張り合わせウェーハおよびその製造方法 | |
| JP2801672B2 (ja) | 半導体ウェハの製造方法 | |
| JPH09116125A (ja) | Ｓｏｉウェーハ及びその製造方法 | |
| KR100238217B1 (ko) | 절연막의 표면처리방법 및 이를 이용한 에스오아이 웨이퍼의 제조방법 | |
| JPS6218055Y2 (ja) | ||
| JPH10242015A (ja) | 張り合わせシリコン基板およびその製造方法 | |
| JP2796666B2 (ja) | Ｃｏｐを低減した張り合わせ半導体基板およびその製造方法 | |
| JP2006278893A (ja) | 貼り合わせウェーハの製造方法 | |
| JPH07161948A (ja) | 半導体基体及びその製造方法 | |
| WO1997041590A1 (fr) | Procede d'assemblage de substrat en semi-conducteur au silicium | |
| JP2000315635A (ja) | 張り合わせ用シリコンウェーハおよびこれを用いた張り合わせ基板の製造方法 | |
| JPH0669087A (ja) | シリコン基板の形成方法 | |
| JP2003045763A (ja) | 接合半導体ウエハの製造方法 | |
| JPS61183916A (ja) | 半導体基板の製造方法 | |
| JPH08316441A (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |