JPH08316441A - 半導体基板の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 ＳＯＩ基板などの半導体基板の平坦度を高め
て歩留り良く半導体装置を製造し得るようにする。 【構成】 両表面に絶縁膜１２が形成されたウエハ１１
のうち一方面の絶縁膜１２を除去し、半導体基板本体を
なすウエハ１３とウエハ１１とをウエハ１１に形成され
た絶縁膜１２を介して相互に接合し、ウエハ１１のうち
露出した表面を研磨する。これにより、ウエハ１３から
なる半導体基板本体に絶縁膜１２を介して半導体素子層
１１ａが形成され、この半導体素子層１１ａの表面が高
い平坦度となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はシリコンの半導体基板本
体とこれの上に絶縁膜を介して形成される半導体素子層
とを有するＳＯＩ基板などの半導体基板を製造する方法
に関する。

【０００２】

【従来の技術】半導体デバイスの高速動作を可能とし、
三次元に回路素子を形成してその集積度を向上させるた
めに、ＳＯＩ(silicon on insulator)の技術が研究開発
されている。この技術にあっては、シリコンの半導体基
板本体の上に絶縁膜を介して半導体素子層を形成するよ
うにして半導体基板を形成している。

【０００３】通常の半導体装置は、シリコン基板の上に
半導体素子層を直接形成するようにしているが、素子と
して利用されるのは基板表面近くの１〜５μｍ程度の厚
さの部分であり、それよりも下の部分は単に素子を支え
る基板としての役割を果しているに過ぎない。逆に、そ
の基板が電導性であるために、素子間の分離を工夫する
必要があり、また、浮遊容量の一因ともなって、回路遅
延をもたらすといったマイナス面もある。

【０００４】そこで、基板を絶縁物とする技術が研究さ
れており、その一例としてはＳＯＳ(silicon on sapphi
re) 技術がある。これは、基板としてサファイヤ単結晶
を用い、その上にエピタキシャル成長したシリコン薄膜
中に素子を作る技術である。しかしながら、この技術は
シリコン薄膜の結晶性が悪い、コスト高となるなどのた
めに実用化が困難である。

【０００５】これに対して、シリコン基板に形成された
酸化膜の上に単結晶、あるいはグレインの大きな多結晶
シリコンを成長させ、そこに素子を作る技術の開発がな
されている。このようなＳＯＩ構造の半導体基板を形成
する方法としては、日刊工業新聞社発行「ＣＭＯＳデバ
イスハンドブック」昭和６２年９月２９日発行、Ｐ３８
６に記載されているように、溶融再結晶化法や単結晶分
離法などがある。

【０００６】溶融再結晶化法は、絶縁膜であるＳｉＯ₂
の上にＣＶＤ法などにより堆積した多結晶Ｓｉ薄膜の一
部分をレーザビームや電子ビームなどのエネルギービー
ムで加熱溶融し、その溶融領域をウエハ上で横方向に移
動させて、再結晶化させ単結晶薄膜を得る方法である。
この方法では、大面積を一括して単結晶化することは難
しいという問題がある。

【０００７】一方、単結晶分離法は単結晶Ｓｉ基板中に
酸素イオン、または窒素イオンを注入し、表面層の単結
晶Ｓｉ層を残して、内部にＳｉＯ₂ 層あるいはＳｉ₃ Ｎ
₄ 層を埋め込み、ＳＯＩ構造の半導体基板を形成する方
法である。この構造のＭＯＳデバイスを形成した場合、
ソース・ドレインのｐｎ接合の一部が多結晶領域に形成
されると、ＭＯＳＦＥＴのリーク電流の原因となるため
に、多結晶層を制御していかに単結晶化するがか解決課
題となっている。

【０００８】

【発明が解決しようとする課題】ところで、本発明者
は、ＳＯＩ技術について検討した。以下は、本発明者に
よって検討された技術であり、その概要は次のとおりで
ある。

【０００９】すなわち、本発明者は半導体基板本体を形
成するためのシリコンウエハと、絶縁膜および半導体素
子層を形成するために表面を酸化したシリコンウエハと
を貼り合わせることにより、ＳＯＩ構造の半導体基板を
形成する技術を検討した。

【００１０】図１はこれまでに考慮したＳＯＩ構造の半
導体基板を形成するための製造技術を示し、図１（Ａ）
に示すように、まず、２枚のシリコンウエハ（以下、ウ
エハと言う）１，３を用意し、一方のウエハ１の表面を
酸化することにより絶縁膜２を形成した。次いで、図１
（Ｂ）に示すように、両方のウエハ１，３を絶縁膜２を
介して密着させた状態で、８００℃を超える温度の炉内
においてこれらを加熱することにより、これらを接着さ
せた。

【００１１】そして、ウエハ１のうち露出された絶縁膜
を除去するために、ウエハ１の一部の除去を行った。こ
のようにしてＳＯＩ構造の半導体基板を形成するための
ウエハを製造したところ、図１（Ｃ）に示すように、ウ
エハ１のうち絶縁膜２の部分が凹となるように、ウエハ
全体が数十μｍ程度湾曲ないし反ってしまうことが判明
した。

【００１２】この原因は、ウエハ１の表面に絶縁膜２を
形成するためにウエハ１を熱処理すると、加熱後に常温
まで冷却した後におけるウエハ１の内部と絶縁膜２との
間に熱収縮の差に起因して内部応力が発生するため、こ
の内部応力によって半導体基板が湾曲するのであると考
えられる。

【００１３】このように、ウエハ全体が湾曲してしまう
と、半導体素子を形成するためのホトリソグラフィやド
ライエッチング工程におけるプロセスマージンつまりプ
ロセスの処理歩留りの低下をきたすことになる。

【００１４】本発明の目的は、ＳＯＩ基板などの半導体
基板の平坦度を高めて歩留り良く半導体装置を製造し得
るようにすることにある。

【００１５】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１６】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００１７】すなわち、本発明の半導体基板の製造方法
は、両表面に絶縁膜が形成された第１の板材のうち一方
面の絶縁膜を除去し、半導体基板本体をなす第２の板材
と第１の板材とをこの第１の板材に形成された絶縁膜を
介して相互に接合し、第１の板材のうち露出した表面を
研磨することを特徴とする。第１の板材と第２の板材と
を絶縁膜を介して接合する際にこれらに圧力を加えるよ
うにしても良い。また、それぞれの板材をそれぞれシリ
コンウエハとし、絶縁膜をＳｉＯ₂ 膜により形成するよ
うにしても良い。

【００１８】

【作用】半導体素子層を形成するための第１の板材の両
表面に形成された絶縁膜の一方面の絶縁膜をまず除去
し、その後に、除去しなかった絶縁膜を介して第１の板
材を、半導体基板本体を構成する第２の板材に接合し、
さらに半導体素子層の表面を研磨するようにしたことか
ら、その表面の平坦度を高めることができ、ホトリソグ
ラフィやドライエッチング工程におけるプロセスマージ
ンを向上させることができる。

【００１９】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。

【００２０】図２は本発明の一実施例である半導体基板
の製造方法を示す図であり、まず、図２（Ａ）に示すよ
うに、シリコンの単結晶インゴットから所定の厚みに切
り出されて形成されたウエハ１１の両表面を酸化させて
ＳｉＯ₂ の絶縁膜１２を形成する。

【００２１】絶縁膜１２を形成するための方法として
は、熱酸化膜形成法が使用される。この形成法としては
酸化雰囲気として、Ｏ₂ を用いる方法、Ｏ₂ −Ｈ₂ Ｏに
よる方法、Ｈ₂ Ｏの中での方法、Ｈ₂ −Ｏ₂ の燃焼によ
って生成されるＨ₂ Ｏを用いた方法などが採用される。
この酸化を常圧のもとで行っても良く、あるいは高圧を
加えるようにしても良く、さらにはハロゲンを添加した
雰囲気での酸化を行っても良い。

【００２２】次いで、図２（Ｂ）に示すように、ウエハ
１１の両表面のうち一方の表面の絶縁膜１２を除去す
る。除去する方法としては、エッチングの技術が使用さ
れる。エッチングの方法としては、除去する面のみを露
出させて他の部分をレジスト材料によってマスクし、薬
液内に浸して一方の表面を除去するウエットエッチング
を採用しても良く、あるいは真空容器内を排気した後に
エッチング用の反応性ガスを導入し、それに高周波電力
などを印加してガスプラズマを生成させるようにしたド
ライエッチング技術を採用しても良い。

【００２３】図２（Ｃ）に示すように、ウエハ１１と同
様にシリコンの単結晶インゴットから所定の厚みに切り
出されて半導体基板本体を構成するウエハ１３とウエハ
１１とを絶縁膜１２の部分を介して接合する。つまり、
一方面の絶縁膜１２をまず除去した後に、他方面の除去
しなかった絶縁膜１２を介してウエハ１１，１３相互を
接合する。接合するには、まず、これらのウエハ１１，
１３を密着させた状態で８００℃以上、好ましくは１１
００℃以上の温度に所定の時間保持する。

【００２４】両方の接着面は活性化し得る鏡面に仕上げ
られ、接着面にはＯＨ基が形成されており、これらを室
温で接触させると、ＯＨ基同士が水素結合を起こして密
着する。熱処理を行うことにより、まず、脱水縮合反応
が起こり、水素結合がＳｉ−Ｏ−Ｓｉ結合に変化し、接
着する。この反応の進行で接着密度が増す。

【００２５】脱水縮合反応で発生した水分は、一部が熱
処理中に界面を拡散して外部に抜ける。熱処理温度が低
いと未接着部分が発生するので、８００℃以上、好まし
くは１０００℃以上に保持する。加熱時間は２時間程度
に設定した。

【００２６】図２（Ｂ）に示すように、一方面の絶縁膜
１２を除去することにより、ウエハ１１に反りが発生す
る場合には、図２（Ｃ）に示す接着工程において、両方
のウエハ１１，１３に圧力を加えるようにして、接着面
相互が確実に密着するようにする。

【００２７】図２（Ｄ）は前記したようにして２枚のウ
エハを積層して半導体基板を形成した後に、これを室温
に戻した状態を示す。室温に戻すと、図２（Ｄ）に示す
ように積層された各部位における熱収縮の差によって、
ウエハ１３側が凸となるようにして、反りないし湾曲が
半導体基板に発生する。

【００２８】そこで、図２（Ｅ）に示すように、ウエハ
１１のうち、露出された側の面を研磨して、ウエハ１１
の露出面を研磨する。研磨量を調整して内部応力による
反りをバランスさせることにより、ウエハ１１の表面は
平坦となる。研磨の方法は、平面度の良くでたラップ定
盤に積層部材を押し付けて研磨剤を加えながら両者を相
対運動させることにより、ウエハ１１の表面から僅かず
つシリコンの破片を取り去る。このようにして研磨する
ことにより、残ったウエハ１１の部分により半導体素子
層１１ａが形成され、この部分の内部応力と絶縁膜１２
の部分の内部応力とがバランスする。これにより、この
半導体素子層１１ａの表面は、寸法精度の優れ平坦度が
高くなる。

【００２９】さらに、積層状態の半導体基板の半導体素
子層１１ａに素子を形成した後にウエハをスライシング
することにより、半導体装置が形成される。

【００３０】このようにして製造したＳＯＩ構造の半導
体基板を用いて、半導体素子層１１ａに素子を形成すべ
く、ホトリソグラフィやドライエッチング工程の処理を
行うと、半導体素子層１１ａが高い平坦度となっている
ので、これらの工程におけるプロセス処理の歩留りを向
上させることが可能となる。

【００３１】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。

【００３２】たとえば、図示実施例ではＳＯＩ構造の半
導体基板を製造しているが、２枚のディスク状の部材を
相互に接合して半導体基板を製造する場合には、ＳＯＩ
構造の半導体基板に限られず、他のタイプの半導体基板
の製造にも本発明を適用することができる。

【００３３】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【００３４】(1).半導体基板本体に絶縁膜を介して形成
される半導体素子層の表面が平坦となったＳＯＩ基板な
どの半導体基板が得られる。

【００３５】(2).半導体素子層の表面が平坦となった半
導体基板を用いて、これにホトリソグラフィやドライエ
ッチング処理を行うと、高い歩留りで半導体素子層に素
子を形成することができ、プロセスマージンを向上する
ことができる。

【図面の簡単な説明】

【図１】発明者が開発対象とした半導体基板の製造方法
を示す工程図である。

【図２】本発明の一実施例である半導体基板の製造方法
を示す工程図である。

【符号の説明】

１１ シリコンウエハ １１ａ 半導体素子層 １２ 絶縁膜 １３ シリコンウエハ（半導体基板本体）

Claims (3)

【特許請求の範囲】
1. 【請求項１】 半導体基板本体とこれに絶縁膜を介して
   形成される半導体素子層とを有する半導体基板を製造す
   る半導体基板の製造方法であって、両表面に絶縁膜が形
   成された第１の板材のうち一方面の絶縁膜を除去し、前
   記半導体基板本体をなす第２の板材と前記第１の板材と
   をこの第１の板材に形成された絶縁膜を介して相互に接
   合し、前記第１の板材のうち露出した表面を研磨するこ
   とを特徴とする半導体基板の製造方法。
2. 【請求項２】 請求項１記載の半導体基板の製造方法で
   あって、前記第１の板材と前記第２の板材とを前記絶縁
   膜を介して接合する際にこれらに圧力を加えるようにし
   たことを特徴とする半導体基板の製造方法。
3. 【請求項３】 請求項１または２記載の半導体基板の製
   造方法であって、前記それぞれの板材はそれぞれシリコ
   ンウエハであり、前記絶縁膜はＳｉＯ₂ 膜であることを
   特徴とする半導体基板の製造方法。