JPS61174661A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPS61174661A JPS61174661A JP1350285A JP1350285A JPS61174661A JP S61174661 A JPS61174661 A JP S61174661A JP 1350285 A JP1350285 A JP 1350285A JP 1350285 A JP1350285 A JP 1350285A JP S61174661 A JPS61174661 A JP S61174661A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- integrated circuit
- insulating layer
- semiconductor integrated
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は、半導体集積回路の高密度化と高速化に有効な
積層構造の半導体集積回路装置の構造とその製造方法に
関するものである。
積層構造の半導体集積回路装置の構造とその製造方法に
関するものである。
（従来技術とその問題点）
積層構造の半導体集積回路装置は、従来主に２次元的に
形成されていた半導体集積回路装置の高密度化、高速化
限界を打破するものとして近年検 。
形成されていた半導体集積回路装置の高密度化、高速化
限界を打破するものとして近年検 。
討が進められている。積層構造の基本となるのは絶縁物
上に単結晶半導体基板を形成する技術であり、これはシ
リコンを用いた場合Ｓｏｌ （ＳｉｌｉｃＯｎ Ｉ
ｎ５ｕｌａｔｏｒ）技術と総称されている。
上に単結晶半導体基板を形成する技術であり、これはシ
リコンを用いた場合Ｓｏｌ （ＳｉｌｉｃＯｎ Ｉ
ｎ５ｕｌａｔｏｒ）技術と総称されている。
従来、ＳＯＩ構造を得る技術としては、Ｆ Ｉ ＰＯ５
法。
法。
ＳＩＭＯＸ 法、 レーザアニール法、ゾーンメルト
法等が検討されているが、いずれも積層化に対しては欠
点を有している。ＦＩＰＯ５法、 ＳＩＭＯＸ法は単層
のＳＯＩを得るには遺した技術であり、すでにＬＳＩへ
の適用が報告されているが、多層化する場合上部構造は
他の方法で得る必要がある。レーザアニール法、ゾーン
メルト法は多層化が可能であるが、これらの方法ではシ
リコン膜が完全な単結晶とならないため、そこに形成す
る素子特性を劣化させる欠点がある。また、ゾーンメル
ト法では基板を１１００℃以上に加熱する必要があり、
多層化した場合下部に形成されている素子の特性を変化
させる可能性がある。さらに、また、上記以外にＥＰＩ
Ｃ法と呼ばれるＳｏｌ技術があるが、この方法は、ポリ
シリコンを厚く堆積しこれを支持体として使用するため
、ポリシリコン堆積による基板の変形が生じ、しかも多
層化が出来ないという問題点があった。
法等が検討されているが、いずれも積層化に対しては欠
点を有している。ＦＩＰＯ５法、 ＳＩＭＯＸ法は単層
のＳＯＩを得るには遺した技術であり、すでにＬＳＩへ
の適用が報告されているが、多層化する場合上部構造は
他の方法で得る必要がある。レーザアニール法、ゾーン
メルト法は多層化が可能であるが、これらの方法ではシ
リコン膜が完全な単結晶とならないため、そこに形成す
る素子特性を劣化させる欠点がある。また、ゾーンメル
ト法では基板を１１００℃以上に加熱する必要があり、
多層化した場合下部に形成されている素子の特性を変化
させる可能性がある。さらに、また、上記以外にＥＰＩ
Ｃ法と呼ばれるＳｏｌ技術があるが、この方法は、ポリ
シリコンを厚く堆積しこれを支持体として使用するため
、ポリシリコン堆積による基板の変形が生じ、しかも多
層化が出来ないという問題点があった。
（発明の目的）
本発明は、これらの欠点を除去し、１０００℃以下の低
温で単結晶半導体基板を絶縁物を介して他の基板に接着
させることにより多層化を可能とする半導体集積回路装
置とその製造方法を提供する。
温で単結晶半導体基板を絶縁物を介して他の基板に接着
させることにより多層化を可能とする半導体集積回路装
置とその製造方法を提供する。
ものである。
（発明の構成と作用）
以下図面により本発明の詳細な説明する。
図１（８）〜（Ｃ）は本発明の実施例を示したものであ
り、熱接着に使用した基板１０１．１０２にはいずれも
シリコンＭＯ５型集積回路が形成されている。ここで、
１０１．１０２は集積回路形成用基板、１０３．１０４
は素子間分離用絶縁物、１０５．１０６はＭＯ５型集積
回路のソース・ドレイン領域、１０７．１０８はゲート
電極、１０９、１１０は配線用絶縁物層、１１１．１１
２は配線、１１３、１１４は接着用絶縁物層、１１５は
上下チップ間の接続配線、１１６は接続配線１１５の接
続穴である。
り、熱接着に使用した基板１０１．１０２にはいずれも
シリコンＭＯ５型集積回路が形成されている。ここで、
１０１．１０２は集積回路形成用基板、１０３．１０４
は素子間分離用絶縁物、１０５．１０６はＭＯ５型集積
回路のソース・ドレイン領域、１０７．１０８はゲート
電極、１０９、１１０は配線用絶縁物層、１１１．１１
２は配線、１１３、１１４は接着用絶縁物層、１１５は
上下チップ間の接続配線、１１６は接続配線１１５の接
続穴である。
図１において、（ａｌは集積回路形成面を互いに接着さ
せたものであり、伽）は集積回路形成面が同一方向にな
るようにした場合であり、（Ｃ１は、伽）において上部
の基板１０２を薄層化した場合である０図１の構造は、
このままの形で３層以上に積層可能であるため、微細な
パターンを使用することなく集積度を高くすることがで
きる０例えば、（Ｃ）の構造では、上層の基板の厚さは
５〜１０μｍ程度であるため、１００層の積層を行った
場合でも増加する厚さは０．５〜１．０ｆｉであり、積
層しない場合の厚さ０．４ Ｍに対して２〜３倍の厚さ
の増加により集積度は１００倍となる。また、（ｅ）に
示すように各層間の配線を行うことにより、従来の２次
元上では５０〜１００μｍの配線長により接続していた
部分が５〜１０μ−と短くなるため、信号の伝達時間が
短くなり、高速化が可能となる。図１に示した構造はＭ
ＯＳ型のみならず、バイポーラ型あるいはショットキ型
集積回路等に適用可能であることは勿論であり、基板と
してはシリコン以外にゲルマニウムあるいはＧａＡｓ半
導体基板等に適用可能である。また、（Ｃ）の下部基板
１０１を絶縁物とすることにより、容易に単層のＳＯＩ
構造が得られる。
せたものであり、伽）は集積回路形成面が同一方向にな
るようにした場合であり、（Ｃ１は、伽）において上部
の基板１０２を薄層化した場合である０図１の構造は、
このままの形で３層以上に積層可能であるため、微細な
パターンを使用することなく集積度を高くすることがで
きる０例えば、（Ｃ）の構造では、上層の基板の厚さは
５〜１０μｍ程度であるため、１００層の積層を行った
場合でも増加する厚さは０．５〜１．０ｆｉであり、積
層しない場合の厚さ０．４ Ｍに対して２〜３倍の厚さ
の増加により集積度は１００倍となる。また、（ｅ）に
示すように各層間の配線を行うことにより、従来の２次
元上では５０〜１００μｍの配線長により接続していた
部分が５〜１０μ−と短くなるため、信号の伝達時間が
短くなり、高速化が可能となる。図１に示した構造はＭ
ＯＳ型のみならず、バイポーラ型あるいはショットキ型
集積回路等に適用可能であることは勿論であり、基板と
してはシリコン以外にゲルマニウムあるいはＧａＡｓ半
導体基板等に適用可能である。また、（Ｃ）の下部基板
１０１を絶縁物とすることにより、容易に単層のＳＯＩ
構造が得られる。
図２に図１（ａ）の構造の製造方法の一例を示す。
この場合には、まず、従来法によりＭＯＳ型集積回路を
形成した基板１０１．１０２を用意する〔図２（ａ）。
形成した基板１０１．１０２を用意する〔図２（ａ）。
（１〕。次に、接着剤として使用する絶縁物層１１３゜
１１４を堆積する〔図２（ｂ）、（社）〕、この絶縁物
としてはリンを添加したシリカガラス（ＰＳＧ）あるい
はボロンを添加したシリカガラス（ＢＳＧ）その他１０
００℃以下の熱処理で軟化する各種樹脂、例えば、ポリ
ミイシド、低融点の鉛ガラス等の絶縁物が使用可能であ
る。ＰＳＧの場合、ＰＨ３と５ｉＨｎと０８の化学的気
相成長法で３００〜５００℃の温度で容易に形成可能で
あり、膜厚３０００〜１００００人を堆積する０次に、
絶縁物層１１３．１１４を堆積した面を相互に接触させ
〔図２ （Ｃ１，（１’）） 、これを９００〜１００
０℃で熱処理する〔図２（ｄ））。これにより軟化する
絶縁物は相互拡散を行い両基板は互いに接着される。こ
の時雨基板上に形成されている集積回路には、１０００
℃の熱処理で変化しない材料を使用する必要があるが、
従来法で問題となるのは金属配線に使用するＡｌのみと
考えられる。このため、Ａｌを使用しないで他の高融点
金属（Ｍｏ又はＷ）あるいはポリシリコンで配線するこ
とが必要である。ただし、ＡｌｌとＳｉの反応やＡｌの
マイグレーションが発生しない程度の温度で熱接着が可
能な前記の各種樹脂、例えば、ポリイミド又は低融点の
鉛ガラス等の絶縁膜を用いることにより、Ａｌｔも使用
可能である。
１１４を堆積する〔図２（ｂ）、（社）〕、この絶縁物
としてはリンを添加したシリカガラス（ＰＳＧ）あるい
はボロンを添加したシリカガラス（ＢＳＧ）その他１０
００℃以下の熱処理で軟化する各種樹脂、例えば、ポリ
ミイシド、低融点の鉛ガラス等の絶縁物が使用可能であ
る。ＰＳＧの場合、ＰＨ３と５ｉＨｎと０８の化学的気
相成長法で３００〜５００℃の温度で容易に形成可能で
あり、膜厚３０００〜１００００人を堆積する０次に、
絶縁物層１１３．１１４を堆積した面を相互に接触させ
〔図２ （Ｃ１，（１’）） 、これを９００〜１００
０℃で熱処理する〔図２（ｄ））。これにより軟化する
絶縁物は相互拡散を行い両基板は互いに接着される。こ
の時雨基板上に形成されている集積回路には、１０００
℃の熱処理で変化しない材料を使用する必要があるが、
従来法で問題となるのは金属配線に使用するＡｌのみと
考えられる。このため、Ａｌを使用しないで他の高融点
金属（Ｍｏ又はＷ）あるいはポリシリコンで配線するこ
とが必要である。ただし、ＡｌｌとＳｉの反応やＡｌの
マイグレーションが発生しない程度の温度で熱接着が可
能な前記の各種樹脂、例えば、ポリイミド又は低融点の
鉛ガラス等の絶縁膜を用いることにより、Ａｌｔも使用
可能である。
図１（ｂ）の装置の製造は、図２に示した上部基板１０
２への絶縁物層１１４の形成を裏面に行うことにより同
様に可能となる。
２への絶縁物層１１４の形成を裏面に行うことにより同
様に可能となる。
図３に図１（Ｃ）の装置の製造方法の一例を示す。
まず、従来法で形成したＭＯ５型集積回路基板２０１と
集積回路が形成されているない単結晶基板２０２を用意
する。両基板２０１．２０２を図２と同様に絶縁物層２
１３．２１４を介して相互に接着するＣ図３（ａ））。
集積回路が形成されているない単結晶基板２０２を用意
する。両基板２０１．２０２を図２と同様に絶縁物層２
１３．２１４を介して相互に接着するＣ図３（ａ））。
次に、単結晶基板２０２を、接着面の反対側から機械的
あるいは化学的に研磨を行い、薄層化する６図３山）〕
。さらに、薄層化した単結晶基板上に従来法により集積
回路を形成することにより、図３（Ｃ）の構造が得られ
る。この集積回路の製造工程において、さらに必要な工
程は、上下間の配線を接続するための接続穴１１６の形
成と、チップ接続配［１１５の形成である。この工程を
追加することにより、容易に図１ （Ｃ）の構造を得る
ことができる。
あるいは化学的に研磨を行い、薄層化する６図３山）〕
。さらに、薄層化した単結晶基板上に従来法により集積
回路を形成することにより、図３（Ｃ）の構造が得られ
る。この集積回路の製造工程において、さらに必要な工
程は、上下間の配線を接続するための接続穴１１６の形
成と、チップ接続配［１１５の形成である。この工程を
追加することにより、容易に図１ （Ｃ）の構造を得る
ことができる。
薄層化単結晶膜３０１．４０１を容易に得る方法を図４
．５に示す。図４は単結晶基板の代わりにＳＩＭＯＸ法
により形成したＳＯＩ基板３２２を使用した場合であり
〔図４（ａ））、薄層化工程によって埋め込まれた酸化
膜３２１が化学研磨の障壁となるため均一な研磨が可能
である〔図４（ｂ））。
．５に示す。図４は単結晶基板の代わりにＳＩＭＯＸ法
により形成したＳＯＩ基板３２２を使用した場合であり
〔図４（ａ））、薄層化工程によって埋め込まれた酸化
膜３２１が化学研磨の障壁となるため均一な研磨が可能
である〔図４（ｂ））。
また、図５は単結晶基板の代わりにＦＩＰＯＳ法によっ
て得られるＳＯＩ基板４０３を使用した場合であり〔図
５＋８））、ＳＩＭＯＸ基板と同様に単結晶シリコン膜
下の厚い酸化膜４０２が研磨に対する適当な障壁となる
ため均一な）ｌｊｌＷＩ４０１を得ることが可能となる
〔図５（ｂ））。
て得られるＳＯＩ基板４０３を使用した場合であり〔図
５＋８））、ＳＩＭＯＸ基板と同様に単結晶シリコン膜
下の厚い酸化膜４０２が研磨に対する適当な障壁となる
ため均一な）ｌｊｌＷＩ４０１を得ることが可能となる
〔図５（ｂ））。
図６は熱軟化性の絶縁物による接着をさらに確実なもの
とするための方法を示したものである。
とするための方法を示したものである。
熱接着を確実に行うためには熱処理前に両基板５０１、
５０２の密着を確実に行う必要がある。半導体基板は通
常の４インチ径ウェハではウェハのそり量は１０μ■以
下であるが２枚合わせた場合の密着性は完全ではない、
そのため、図６に示すように、減圧室５２０内に収容し
た１０−”ｔｏｒｒ以下の減圧下において量基板５０１
．５０２を合わせ、まず周辺部を加圧加熱用治具５０３
．５０４により９００℃〜１０００℃に加熱しさらに加
圧して、周辺部の接着を行う。次に、大気圧中にとりだ
した後再度９００℃〜１０００℃で加熱する。これによ
り、中央部に空間があった場合でも大気圧より加圧され
ることになり、密着性の良好な状態で加熱接着すること
ができる。
５０２の密着を確実に行う必要がある。半導体基板は通
常の４インチ径ウェハではウェハのそり量は１０μ■以
下であるが２枚合わせた場合の密着性は完全ではない、
そのため、図６に示すように、減圧室５２０内に収容し
た１０−”ｔｏｒｒ以下の減圧下において量基板５０１
．５０２を合わせ、まず周辺部を加圧加熱用治具５０３
．５０４により９００℃〜１０００℃に加熱しさらに加
圧して、周辺部の接着を行う。次に、大気圧中にとりだ
した後再度９００℃〜１０００℃で加熱する。これによ
り、中央部に空間があった場合でも大気圧より加圧され
ることになり、密着性の良好な状態で加熱接着すること
ができる。
図７は図６の方法をさらに改良した方法であり、基板６
０１．６０２の少なくとも片方の絶縁層の周辺部以外で
あってスクライプライン等密着させる必要のない部分に
溝６１０を形成した後に図６の工程を行う、この場合は
、溝６１０の内部は減圧状態が保持されるので、溝部以
外密着させる必要のある部分は大気圧の作用により完全
に密着し接着が行える。熱軟化性絶縁物を密着あるいは
減圧中で熱処理すると、小さな気泡が発生し白濁し密着
性が低下する場合がある。これは絶縁物中のボンドの結
合状態が不完全なためであり、酸素中あるいは水蒸気中
で予め９００〜１０００℃の熱処理をすることにより改
善することができる。また、半導体基板に直接ＰＳＧ等
を形成後、熱処理すると、ＰＳＧ中のリンが半導体基板
中に拡散するが、これを防止するには熱酸化膜あるいは
不純物を含まない５ｉ０１あるいは５ｉＪａ膜をＰＳＧ
形成前に形成しておけばよい。
０１．６０２の少なくとも片方の絶縁層の周辺部以外で
あってスクライプライン等密着させる必要のない部分に
溝６１０を形成した後に図６の工程を行う、この場合は
、溝６１０の内部は減圧状態が保持されるので、溝部以
外密着させる必要のある部分は大気圧の作用により完全
に密着し接着が行える。熱軟化性絶縁物を密着あるいは
減圧中で熱処理すると、小さな気泡が発生し白濁し密着
性が低下する場合がある。これは絶縁物中のボンドの結
合状態が不完全なためであり、酸素中あるいは水蒸気中
で予め９００〜１０００℃の熱処理をすることにより改
善することができる。また、半導体基板に直接ＰＳＧ等
を形成後、熱処理すると、ＰＳＧ中のリンが半導体基板
中に拡散するが、これを防止するには熱酸化膜あるいは
不純物を含まない５ｉ０１あるいは５ｉＪａ膜をＰＳＧ
形成前に形成しておけばよい。
さらにまた、半導体基板は素子を形成することにより、
表面に凹凸が生じ平面性が劣化する。このため、平坦化
技術等を使用することにより平面性を良好にすることが
、接着性の改善に有効である。
表面に凹凸が生じ平面性が劣化する。このため、平坦化
技術等を使用することにより平面性を良好にすることが
、接着性の改善に有効である。
（発明の効果）
以上説明したように、本発明によれば、以下の利点があ
る。
る。
■ 集積回路を形成した基板を多層に接着した構造を得
られるため、高密度の集積回路装置が得られ、配線距離
が短くなるため高速動作が可能となる。
られるため、高密度の集積回路装置が得られ、配線距離
が短くなるため高速動作が可能となる。
■ 熱軟化性絶縁物を接着剤として使用するため、１０
００℃以下の低温で接着が可能であり、形成した集積回
路に与える影響がない。
００℃以下の低温で接着が可能であり、形成した集積回
路に与える影響がない。
■ 接着後に半導体基板を薄層化することにより、容易
にＳＯＩ構造をえることができる。
にＳＯＩ構造をえることができる。
■ 減圧中で周辺部を熱圧着接着後、大気中で熱処理す
ることにより、確実な接着が可能である。
ることにより、確実な接着が可能である。
■ さらに、周辺部以外に溝を形感することにより、そ
りのあるウェハも完全に接Ｓ、することができる。
りのあるウェハも完全に接Ｓ、することができる。
図１ （ａ） （ｂ） （０）は本発明による半導体集
積回路装置例を示す断面図、図２ （ａ） （Ｊｉ’）
（ｂ） ０ｆ）（Ｃ） （（’）（ｄ）は図１（Ｊｌ）
ニ示す本発明装置の製造方法を説明するための断面図、
図３ （ａ） （ｂ） （Ｃ）は図１（Ｃ）に示す本発
明装置の製造方法を説明するための断面図、図４ （ａ
） （ｂ）は図１（Ｃ）に示す本発明装置においてＳＩ
ＭＯＸ基板を使用した場合の製造方法を説明するための
断面図、図５（ａ）（ｂ）は図１ （Ｃ）に示す本発明
装置においてＦＩＰＯ５基板を使用した場合の製造方法
を説明するための断面図、図６は本発明の製造方法にお
いて熱接着を確実に行うため方法を説明するための断面
図、図７（ａ） （ｂ）は図６の方法をさらに改良する
方法を説明するための断面図と平面略図である。 １０１．１０２，２０１．２０２・・・集積回路形成用
基板、１０３、１０４．２０３．２０４・・・素子間分
離用の絶縁物層、１０５．１０６，２０５．２０６・・
・ＭＯ５型集積回路のソース・ドレイン領域、 １０７
．１０８．２０７．２０８・・・ゲート電極、 １０９
．１１０．２０９．２１０・・・配線用の絶縁物層、１
１１．１１２，２１１．２１２・・・配線、 １１３．
１１４，２１３，２１４・・・接着用の第１．第２絶縁
物層、 １１５・・・上下チップ間の接続配線、１１６
・・・接続配線１１５の接続穴、 ３０１・・・ＳＩＭ
ＯＸ法により得られるシリコン薄膜、 ３２１・・・Ｓ
ＩＭＯＸ法により形成される埋め込み酸化膜、 ３２２
・・・シリコン基板、４０１・・・ｐｔｐｏｓ法により
得られるシリコン薄膜、４０２・・・多孔質シリコン酸
化膜、 ４０３・・・シリコン基板、５０１．５０２・
・・接着される基板、 ５０３．５０４−・・加圧加熱
用治具、５２０・・・減圧室、 ６０１．６０２・・・
接着される基板、６１０・・・基板の周辺部以外に形成
された溝。
積回路装置例を示す断面図、図２ （ａ） （Ｊｉ’）
（ｂ） ０ｆ）（Ｃ） （（’）（ｄ）は図１（Ｊｌ）
ニ示す本発明装置の製造方法を説明するための断面図、
図３ （ａ） （ｂ） （Ｃ）は図１（Ｃ）に示す本発
明装置の製造方法を説明するための断面図、図４ （ａ
） （ｂ）は図１（Ｃ）に示す本発明装置においてＳＩ
ＭＯＸ基板を使用した場合の製造方法を説明するための
断面図、図５（ａ）（ｂ）は図１ （Ｃ）に示す本発明
装置においてＦＩＰＯ５基板を使用した場合の製造方法
を説明するための断面図、図６は本発明の製造方法にお
いて熱接着を確実に行うため方法を説明するための断面
図、図７（ａ） （ｂ）は図６の方法をさらに改良する
方法を説明するための断面図と平面略図である。 １０１．１０２，２０１．２０２・・・集積回路形成用
基板、１０３、１０４．２０３．２０４・・・素子間分
離用の絶縁物層、１０５．１０６，２０５．２０６・・
・ＭＯ５型集積回路のソース・ドレイン領域、 １０７
．１０８．２０７．２０８・・・ゲート電極、 １０９
．１１０．２０９．２１０・・・配線用の絶縁物層、１
１１．１１２，２１１．２１２・・・配線、 １１３．
１１４，２１３，２１４・・・接着用の第１．第２絶縁
物層、 １１５・・・上下チップ間の接続配線、１１６
・・・接続配線１１５の接続穴、 ３０１・・・ＳＩＭ
ＯＸ法により得られるシリコン薄膜、 ３２１・・・Ｓ
ＩＭＯＸ法により形成される埋め込み酸化膜、 ３２２
・・・シリコン基板、４０１・・・ｐｔｐｏｓ法により
得られるシリコン薄膜、４０２・・・多孔質シリコン酸
化膜、 ４０３・・・シリコン基板、５０１．５０２・
・・接着される基板、 ５０３．５０４−・・加圧加熱
用治具、５２０・・・減圧室、 ６０１．６０２・・・
接着される基板、６１０・・・基板の周辺部以外に形成
された溝。
Claims (7)
- （１）半導体集積回路が形成されてなる基板が、絶縁物
を介して他の半導体基板もしくは絶縁物基板又は半導体
集積回路が形成されてなる基板と熱接着されていること
を特徴とする半導体集積回路装置。 - （２）半導体集積回路が形成されてなる第１の基板上に
熱処理によって軟化現象を生ずる第１の絶縁物層を形成
する第１の工程と、他の半導体基板もしくは絶縁物基板
又は半導体集積回路が形成されてなる基板のいずれかよ
りなる第２の基板上に第２の絶縁物層を形成する第２の
工程と、前記第１の絶縁物層と前記第２の絶縁物層とを
互いに密着させた後熱処理し前記第１の基板と前記第２
の基板を相互に接着する第３の工程とを少なくとも含む
ことを特徴とする半導体集積回路装置の製造方法。 - （３）前記第２の工程には、前記第１の絶縁物層と前記
第２の絶縁物層を減圧下において相互に密着させ減圧下
において両基板の周辺部を加熱圧着する工程と、その後
大気圧下において加熱する工程とを少なくとも含むこと
を特徴とする特許請求の範囲第２項記載の半導体集積回
路装置の製造方法。 - （４）前記第１の絶縁物層と前記第２の絶縁物層との相
互密着前に前記両基板の絶縁物層の基板周辺部以外の部
分に溝を形成する工程を含むことを特徴とする特許請求
の範囲第３項記載の半導体集積回路装置の製造方法。 - （５）半導体集積回路が形成されてなる第１の基板上に
熱処理によって軟化現象を生ずる第１の絶縁物層を形成
する第１の工程と、他の半導体基板よりなる第２の基板
上に第２の絶縁物層を形成する第２の工程と、前記第１
の絶縁物層と前記第２の絶縁物層とを互いに密着させた
後熱処理し前記第１の基板と前記第２の基板を相互に接
着する第３の工程と、前記第２の基板を薄層化する第４
の工程と、該薄層化した前記第２の基板に集積回路を形
成する第５の工程を少なくとも含むことを特徴とする半
導体集積回路装置の製造方法。 - （６）前記第２の工程には、前記第１の絶縁物層と前記
第２の絶縁物層を減圧下において相互に密着させ減圧下
において両基板の周辺部を加熱圧着する工程と、その後
大気圧下において加熱する工程とを少なくとも含むこと
を特徴とする特許請求の範囲第５項記載の半導体集積回
路装置の製造方法。 - （７）前記第１の絶縁物層と前記第２の絶縁物層との相
互密着前に前記両基板の絶縁物層の基板周辺部以外の部
分に溝を形成する工程を含むことを特徴とする特許請求
の範囲第６項記載の半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60013502A JPH0680794B2 (ja) | 1985-01-29 | 1985-01-29 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60013502A JPH0680794B2 (ja) | 1985-01-29 | 1985-01-29 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61174661A true JPS61174661A (ja) | 1986-08-06 |
| JPH0680794B2 JPH0680794B2 (ja) | 1994-10-12 |
Family
ID=11834897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60013502A Expired - Lifetime JPH0680794B2 (ja) | 1985-01-29 | 1985-01-29 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680794B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0371861A2 (en) * | 1988-11-29 | 1990-06-06 | Mcnc | High density semiconductor structure and method of making the same |
| US5168078A (en) * | 1988-11-29 | 1992-12-01 | Mcnc | Method of making high density semiconductor structure |
| WO1996009648A1 (de) * | 1994-09-19 | 1996-03-28 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Halbleiterstrukturen mit vorteilhaften hochfrequenzeigenschaften sowie verfahren zur herstellung derartiger halbleiterstrukturen |
| JP2012156514A (ja) * | 1999-10-01 | 2012-08-16 | Ziptronix Inc | ３次元デバイスの集積化方法および集積デバイス |
| JP2012238729A (ja) * | 2011-05-12 | 2012-12-06 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
| US11760059B2 (en) | 2003-05-19 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Method of room temperature covalent bonding |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53128285A (en) * | 1977-04-14 | 1978-11-09 | Nec Corp | Semiconductor device and production of the same |
| JPS58103149A (ja) * | 1981-12-15 | 1983-06-20 | Matsushita Electric Works Ltd | 半導体装置 |
-
1985
- 1985-01-29 JP JP60013502A patent/JPH0680794B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53128285A (en) * | 1977-04-14 | 1978-11-09 | Nec Corp | Semiconductor device and production of the same |
| JPS58103149A (ja) * | 1981-12-15 | 1983-06-20 | Matsushita Electric Works Ltd | 半導体装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0371861A2 (en) * | 1988-11-29 | 1990-06-06 | Mcnc | High density semiconductor structure and method of making the same |
| EP0371861A3 (en) * | 1988-11-29 | 1991-04-10 | Mcnc | High density semiconductor structure and method of making the same |
| US5168078A (en) * | 1988-11-29 | 1992-12-01 | Mcnc | Method of making high density semiconductor structure |
| WO1996009648A1 (de) * | 1994-09-19 | 1996-03-28 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Halbleiterstrukturen mit vorteilhaften hochfrequenzeigenschaften sowie verfahren zur herstellung derartiger halbleiterstrukturen |
| US5985739A (en) * | 1994-09-19 | 1999-11-16 | Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | Semiconductor structures having advantageous high-frequency characteristics and processes for producing such semiconductor structures |
| JP2012156514A (ja) * | 1999-10-01 | 2012-08-16 | Ziptronix Inc | ３次元デバイスの集積化方法および集積デバイス |
| US10366962B2 (en) | 1999-10-01 | 2019-07-30 | Invensas Bonding Technologies, Inc. | Three dimensional device integration method and integrated device |
| US11760059B2 (en) | 2003-05-19 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Method of room temperature covalent bonding |
| JP2012238729A (ja) * | 2011-05-12 | 2012-12-06 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0680794B2 (ja) | 1994-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2856030B2 (ja) | 結合ウエーハの製造方法 | |
| US6879029B2 (en) | Semiconductor device having element isolation structure | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPS61174661A (ja) | 半導体集積回路装置の製造方法 | |
| JPH11330438A (ja) | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ | |
| KR930011909B1 (ko) | 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2583764B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH02237121A (ja) | 半導体装置の製造方法 | |
| JP3474926B2 (ja) | 半導体集積回路及びその製造方法 | |
| JPH01120850A (ja) | 半導体基板の製造方法 | |
| JPS6218055Y2 (ja) | ||
| JPH03180070A (ja) | 半導体装置及びその製造方法 | |
| JPH05160089A (ja) | 半導体基板の製造方法 | |
| JPH0194640A (ja) | 半導体装置およびその製造方法 | |
| JPH05160087A (ja) | 半導体基板の製造方法 | |
| JPH08316441A (ja) | 半導体基板の製造方法 | |
| JPH0194651A (ja) | 半導体装置およびその製造方法 | |
| JPH0515453U (ja) | Ｓｏｉ基板 | |
| JPH0810672B2 (ja) | 平板の接着方法 | |
| JPH049384B2 (ja) | ||
| JP2740675B2 (ja) | 半導体装置 | |
| JP2535577B2 (ja) | ウェ―ハの接着方法 | |
| JPH0194652A (ja) | 半導体装置およびその製造方法 | |
| JPH0448618A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |