JPS61183916A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPS61183916A JPS61183916A JP2293385A JP2293385A JPS61183916A JP S61183916 A JPS61183916 A JP S61183916A JP 2293385 A JP2293385 A JP 2293385A JP 2293385 A JP2293385 A JP 2293385A JP S61183916 A JPS61183916 A JP S61183916A
- Authority
- JP
- Japan
- Prior art keywords
- polished
- substrates
- mirror
- treated
- atmosphere
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 22
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000012298 atmosphere Substances 0.000 claims abstract description 18
- 239000001257 hydrogen Substances 0.000 claims abstract description 15
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 4
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 abstract description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 abstract 1
- 230000010354 integration Effects 0.000 abstract 1
- 235000011149 sulphuric acid Nutrition 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 208000005156 Dehydration Diseases 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000018044 dehydration Effects 0.000 description 2
- 238000006297 dehydration reaction Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は二枚の半導体基板を一体化して一枚の半導体基
板を製造する方法に関する。
板を製造する方法に関する。
（発明の技術的背景とその問題点）
本発明者等は二枚の半導体基板を直接接着して一枚の半
導体基板とする技術を開発し、先に提案している（特願
昭５８−１５９２７６号）。これは、鏡面研磨された二
枚の半導体基板を充分清浄な雰囲気下でゴミなどの異物
を介在させることなく研磨面同士を密着させることによ
り、強固な接着半導体基板を得、ざらに肱これを２００
℃以上の温度で熱処理することにより接着強度がより大
になり、事実上一体化した一枚の半導体基板を得るもの
である。同じ導電型半導体基板を直接接着すれば、界面
を通して電流を流すことができ、異なる導電型の半導体
基板同士を直接接着すれば、界面は整流特性を示す。
導体基板とする技術を開発し、先に提案している（特願
昭５８−１５９２７６号）。これは、鏡面研磨された二
枚の半導体基板を充分清浄な雰囲気下でゴミなどの異物
を介在させることなく研磨面同士を密着させることによ
り、強固な接着半導体基板を得、ざらに肱これを２００
℃以上の温度で熱処理することにより接着強度がより大
になり、事実上一体化した一枚の半導体基板を得るもの
である。同じ導電型半導体基板を直接接着すれば、界面
を通して電流を流すことができ、異なる導電型の半導体
基板同士を直接接着すれば、界面は整流特性を示す。
このような半導体基板の直接接着法は、種々の半導体素
子への応用が可能であるが、上記した最低限の条件で直
接接着した半導体基板は、ときに界面の電気的特性が所
望のものと異なる場合がある。このためこの直接接着基
板を用いて素子を形成すると、素子特性の不良が発生す
ることがあるという問題があった。
子への応用が可能であるが、上記した最低限の条件で直
接接着した半導体基板は、ときに界面の電気的特性が所
望のものと異なる場合がある。このためこの直接接着基
板を用いて素子を形成すると、素子特性の不良が発生す
ることがあるという問題があった。
本発明は上記した点に鑑みなされたもので、直接接着法
により浸れた電気的特性を示す半導体基板を製造する方
法を提供することを目的とする。
により浸れた電気的特性を示す半導体基板を製造する方
法を提供することを目的とする。
本発明は、鏡面研磨された二枚の半導体基板の研摩面同
士を清浄な雰囲気下で直接密着させ２００℃以上に加熱
して一体化する工程、およびこの加熱工程と同時または
その後に一体化した半導体基板を水素雰囲気下で２００
℃以上の温度で熱処理する工程を備える。
士を清浄な雰囲気下で直接密着させ２００℃以上に加熱
して一体化する工程、およびこの加熱工程と同時または
その後に一体化した半導体基板を水素雰囲気下で２００
℃以上の温度で熱処理する工程を備える。
水素雰囲気下の熱処理は例えば、電気炉内の炉芯管、に
水素ガス若しくは水素プラズマまたはこれらの両方を含
むガスを流し、この中に半導体基板をおいて加熱する。
水素ガス若しくは水素プラズマまたはこれらの両方を含
むガスを流し、この中に半導体基板をおいて加熱する。
この熱処理は温度が高い方が処理時間が短くて済むが、
処理をする半導体基板に損傷を与えない温度でなくては
ならない。実験によれば、熱処理温度が２００℃未満で
は所望の効果が得られない。また３５０℃以下では処理
時間が長くなりすぎ実用的でない。熱処理の時間は温度
以外に半導体基板の大きさにも依存する。大きい半導体
基板ではそれだけ長い熱処理時間が必要である。またこ
の水素雰囲気下での熱処理は、接着後に行なう場合、素
子形成工程前は勿論、酸化、拡散、電極形成等の素子形
成工程の任意の工、 程の後に行なうことができる。
処理をする半導体基板に損傷を与えない温度でなくては
ならない。実験によれば、熱処理温度が２００℃未満で
は所望の効果が得られない。また３５０℃以下では処理
時間が長くなりすぎ実用的でない。熱処理の時間は温度
以外に半導体基板の大きさにも依存する。大きい半導体
基板ではそれだけ長い熱処理時間が必要である。またこ
の水素雰囲気下での熱処理は、接着後に行なう場合、素
子形成工程前は勿論、酸化、拡散、電極形成等の素子形
成工程の任意の工、 程の後に行なうことができる。
本発明によれば、直接接着法により接着界面の電気的特
性の優れた半導体基板を得ることができる。
性の優れた半導体基板を得ることができる。
本発明が直接接着基板の電気的特性に影響を与える機構
、更には直接接着自体の詳細な機構は未だ明らかでない
が、次のように考えられる。
、更には直接接着自体の詳細な機構は未だ明らかでない
が、次のように考えられる。
半導体基板の鏡面研磨面同士を接触させると、表面のＯ
Ｈ基や吸着水の水素結合で密着する。更に２００℃以上
に加熱することにより、ＯＨ基の脱水縮合や水分の蒸発
が起こり、半導体基板を構成する原子同士が結合する。
Ｈ基や吸着水の水素結合で密着する。更に２００℃以上
に加熱することにより、ＯＨ基の脱水縮合や水分の蒸発
が起こり、半導体基板を構成する原子同士が結合する。
この際全ての原子が結合するわけではなく、未結合のい
わゆるダングリングボンドが存在し、これが直接接着基
板の電気的特性に悪影響を与える。これに対して水素雰
囲気下での熱処理を加えると、ダングリングボンドは水
素で埋められ、その結果直接接着した基板の界面の電気
的特性が改善される。
わゆるダングリングボンドが存在し、これが直接接着基
板の電気的特性に悪影響を与える。これに対して水素雰
囲気下での熱処理を加えると、ダングリングボンドは水
素で埋められ、その結果直接接着した基板の界面の電気
的特性が改善される。
以下本発明の詳細な説明する。
比抵抗１／１０００Ω’ ｃｔｘ、厚さ４００ｕｒｒｔ
のｐ型Ｓ１基板を二枚用意し、それぞれの被接合面を鏡
面研磨して表面粗さ５００Å以下に形成する。
のｐ型Ｓ１基板を二枚用意し、それぞれの被接合面を鏡
面研磨して表面粗さ５００Å以下に形成する。
この基板に、Ｈ２０２＋Ｈ２８０４→王水ボイル→稀Ｈ
Ｆによる前処理工程を引き続き行なって、脱脂および表
面に被着したスティンフィルムの除去を行なう。次にこ
れらの基板を清浄な水で数分程度水洗し、室温でスピン
ナー処理のような脱水処理を実施する。この処理工程は
、基板表面に吸着していると想定される水分はそのまま
残し、過剰な水分を除去するもので、この吸着水分が殆
ど揮散する１００℃以上の加熱乾燥は避ける。これらの
処理を経た基板を、例えばクラス１以下の清）子な雰囲
気に設置して、その鏡面研磨面に実質的に異物が介在し
ない状態で研摩面同士を密着させて接合する。こうして
直接接着した基板に、水素ガスを流した電気炉中で１０
００℃、２時間の熱処理をした。
Ｆによる前処理工程を引き続き行なって、脱脂および表
面に被着したスティンフィルムの除去を行なう。次にこ
れらの基板を清浄な水で数分程度水洗し、室温でスピン
ナー処理のような脱水処理を実施する。この処理工程は
、基板表面に吸着していると想定される水分はそのまま
残し、過剰な水分を除去するもので、この吸着水分が殆
ど揮散する１００℃以上の加熱乾燥は避ける。これらの
処理を経た基板を、例えばクラス１以下の清）子な雰囲
気に設置して、その鏡面研磨面に実質的に異物が介在し
ない状態で研摩面同士を密着させて接合する。こうして
直接接着した基板に、水素ガスを流した電気炉中で１０
００℃、２時間の熱処理をした。
次にこれらの接着基板両面に／１２電極を形成し、ブレ
ードで５ｍ口にダイシングし、破砕層をエツチングして
第１図に示す構造のチップを得た。図において、１１．
１２はＳｉ基板、１３は接着界面、１４．１５はＡ℃電
極を示す。このようにして得られた本実施例による試料
群を第１群と□する。
ードで５ｍ口にダイシングし、破砕層をエツチングして
第１図に示す構造のチップを得た。図において、１１．
１２はＳｉ基板、１３は接着界面、１４．１５はＡ℃電
極を示す。このようにして得られた本実施例による試料
群を第１群と□する。
なお比較のため、基板接着後の熱処理条件の異なる次の
ような第２群および第３群の試料を作った。第２群の試
料は、上記実施例と同様に直接接着した基板に、窒素を
流した電気炉中で１０００℃、２時間の熱処理をし、更
に水素を流した電気炉中で５００℃、３時間の熱処理を
したもの、第３群の試料は上記実施例と同様に接着した
基板に窒素を流した電気炉中で１０００’Ｃ，２時間の
熱処理をしたものである。
ような第２群および第３群の試料を作った。第２群の試
料は、上記実施例と同様に直接接着した基板に、窒素を
流した電気炉中で１０００℃、２時間の熱処理をし、更
に水素を流した電気炉中で５００℃、３時間の熱処理を
したもの、第３群の試料は上記実施例と同様に接着した
基板に窒素を流した電気炉中で１０００’Ｃ，２時間の
熱処理をしたものである。
このようにして得られた各群のチップをそれぞれ５０個
無作為に抽出し、電極間抵抗を測定した。
無作為に抽出し、電極間抵抗を測定した。
電極間抵抗は計算によれば、３Ｘ１０−４０になる。比
抵抗のばらつきや厚さのばらつきを見込んで６Ｘ １０
− ’Ω以上のものを高抵抗量として評価した。本発明
に含まれる第１群および第２群の試料には高抵抗量はな
かった。これに対して第３群には７個の高抵抗量が含ま
れ、また第２群の水素雰囲気中での熱処理をする前の状
態のものには８個の高抵抗量が含まれていた。
抵抗のばらつきや厚さのばらつきを見込んで６Ｘ １０
− ’Ω以上のものを高抵抗量として評価した。本発明
に含まれる第１群および第２群の試料には高抵抗量はな
かった。これに対して第３群には７個の高抵抗量が含ま
れ、また第２群の水素雰囲気中での熱処理をする前の状
態のものには８個の高抵抗量が含まれていた。
以上の実施例から、水素雰囲気中での熱処理を加えるこ
とにより接着界面の電気的特性が改善されることが明ら
かである。
とにより接着界面の電気的特性が改善されることが明ら
かである。
次に本発明を具体的な素子製造に適用した実施例を説明
する。
する。
一面を上記実施例と同様に鏡面研磨した比抵抗８０Ω・
ＣｔＸのｎ型Ｓｉ基板と、やはり一面を上記実施例と同
様に鏡面研磨した比抵抗１Ω・αのｐ型３ｉ基板を、そ
れぞれ上記実施例と同様に充分に洗浄、乾燥し、ゴミな
どの異物の介在しない清浄な雰囲気下で研磨面同士を密
着させ、更に窒素ガスを流した電気炉中で１０００℃、
２時間の熱処理をした。次に接着基板のｐ型基板側を研
磨してｐ型層が厚さ５０μｍになるようにした。Ｍ２図
（ａ）がこの状態であり、２１がｎ型基板、２２がｐ型
層、２３が接着界面である。
ＣｔＸのｎ型Ｓｉ基板と、やはり一面を上記実施例と同
様に鏡面研磨した比抵抗１Ω・αのｐ型３ｉ基板を、そ
れぞれ上記実施例と同様に充分に洗浄、乾燥し、ゴミな
どの異物の介在しない清浄な雰囲気下で研磨面同士を密
着させ、更に窒素ガスを流した電気炉中で１０００℃、
２時間の熱処理をした。次に接着基板のｐ型基板側を研
磨してｐ型層が厚さ５０μｍになるようにした。Ｍ２図
（ａ）がこの状態であり、２１がｎ型基板、２２がｐ型
層、２３が接着界面である。
この接着基板のｎ型基板２１をコレクタ、ｐ型！！２２
をベースとして、酸化とｎ１拡散、Ａｆｆｉｆｆ形成を
行なって第２図（ｂ）のようなトランジスタを形成した
。２４がｎ４″工ミツタ層、２５はコレクタ・コンタク
トをとるためのｎ＋型層、２６は酸化膜、２７．２８．
２９はＡり電極である。
をベースとして、酸化とｎ１拡散、Ａｆｆｉｆｆ形成を
行なって第２図（ｂ）のようなトランジスタを形成した
。２４がｎ４″工ミツタ層、２５はコレクタ・コンタク
トをとるためのｎ＋型層、２６は酸化膜、２７．２８．
２９はＡり電極である。
このようにして形成したトランジスタのエミッタ接地電
流増幅率を測定したところ、ｈ ｆｅ＝ ２〜３であっ
た。
流増幅率を測定したところ、ｈ ｆｅ＝ ２〜３であっ
た。
次にこのトランジスタを、電気炉の石英製炉芯管内に入
れ、水素ガスを流しながら５００℃で５時間の熱処理を
した。この結果トランジスタの電流増幅率はｈ ｆｅ＝
１０〜１２に増加した。
れ、水素ガスを流しながら５００℃で５時間の熱処理を
した。この結果トランジスタの電流増幅率はｈ ｆｅ＝
１０〜１２に増加した。
以上のようにこの実施例によれば、水素ガス雰囲気中で
の熱処理を加えることにより、直接接着基板を用いて優
れた電気的特性を持つトランジスタを得ることができる
。
の熱処理を加えることにより、直接接着基板を用いて優
れた電気的特性を持つトランジスタを得ることができる
。
第１図は本発明の一実施例を説明するための図、第２図
（ａ）（ｂ）は池の実施例を説明するための図である。 １１．１２・・・ｎ型Ｓ１基板、１３・・・接着界面、
１４．１５・・・電極、２１・・・ｎ型Ｓ１基板、２２
・・・ｐ型層、２３・・・接着界面、２４・・・ｎ＋型
エミッタ層、２５・・・ｎ＋型層、２６・・・酸化膜、
２７．２８゜２９・・・ＡＲ電極。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 Ｑ、）
（ａ）（ｂ）は池の実施例を説明するための図である。 １１．１２・・・ｎ型Ｓ１基板、１３・・・接着界面、
１４．１５・・・電極、２１・・・ｎ型Ｓ１基板、２２
・・・ｐ型層、２３・・・接着界面、２４・・・ｎ＋型
エミッタ層、２５・・・ｎ＋型層、２６・・・酸化膜、
２７．２８゜２９・・・ＡＲ電極。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 Ｑ、）
Claims (2)
- （１）鏡面研磨した二枚の半導体基板の研磨面同士を清
浄な雰囲気下で密着させて２００℃以上の温度で加熱し
て一体化する工程と、この加熱工程と同時にまたはその
後に一体化した半導体基板に水素雰囲気下で２００℃以
上の熱処理を行なう工程とを備えたことを特徴とする半
導体基板の製造方法。 - （２）前記水素雰囲気は、水素ガス若しくは水素プラズ
マまたはこれらの両方を含むガスである特許請求の範囲
第１項記載の半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60022933A JPH0770475B2 (ja) | 1985-02-08 | 1985-02-08 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60022933A JPH0770475B2 (ja) | 1985-02-08 | 1985-02-08 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61183916A true JPS61183916A (ja) | 1986-08-16 |
| JPH0770475B2 JPH0770475B2 (ja) | 1995-07-31 |
Family
ID=12096432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60022933A Expired - Lifetime JPH0770475B2 (ja) | 1985-02-08 | 1985-02-08 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770475B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0366208A2 (en) * | 1988-10-28 | 1990-05-02 | STMicroelectronics S.r.l. | Method for bonding silicon wafers together, for manufacturing semiconductor devices |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4926455A (ja) * | 1972-07-11 | 1974-03-08 | ||
| JPS51134071A (en) * | 1975-05-16 | 1976-11-20 | Nippon Denshi Kinzoku Kk | Method to eliminate crystal defects of silicon |
| JPS5613773A (en) * | 1979-07-03 | 1981-02-10 | Licentia Gmbh | Fet and method of manufacturing same |
| JPS5885534A (ja) * | 1981-11-18 | 1983-05-21 | Komatsu Denshi Kinzoku Kk | 半導体シリコン基板の製造法 |
| JPS594128A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS59202640A (ja) * | 1983-05-02 | 1984-11-16 | Toshiba Corp | 半導体ウエハの処理方法 |
| JPS6227040A (ja) * | 1985-07-26 | 1987-02-05 | Sapporo Breweries Ltd | 物質を澱粉に吸着あるいは包接させる方法 |
-
1985
- 1985-02-08 JP JP60022933A patent/JPH0770475B2/ja not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4926455A (ja) * | 1972-07-11 | 1974-03-08 | ||
| JPS51134071A (en) * | 1975-05-16 | 1976-11-20 | Nippon Denshi Kinzoku Kk | Method to eliminate crystal defects of silicon |
| JPS5613773A (en) * | 1979-07-03 | 1981-02-10 | Licentia Gmbh | Fet and method of manufacturing same |
| JPS5885534A (ja) * | 1981-11-18 | 1983-05-21 | Komatsu Denshi Kinzoku Kk | 半導体シリコン基板の製造法 |
| JPS594128A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS59202640A (ja) * | 1983-05-02 | 1984-11-16 | Toshiba Corp | 半導体ウエハの処理方法 |
| JPS6227040A (ja) * | 1985-07-26 | 1987-02-05 | Sapporo Breweries Ltd | 物質を澱粉に吸着あるいは包接させる方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0366208A2 (en) * | 1988-10-28 | 1990-05-02 | STMicroelectronics S.r.l. | Method for bonding silicon wafers together, for manufacturing semiconductor devices |
| EP0366208A3 (en) * | 1988-10-28 | 1991-03-06 | STMicroelectronics S.r.l. | Method for bonding silicon wafers together, for manufacturing semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0770475B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3134391B2 (ja) | シリコン基板の接合方法 | |
| JPH05251292A (ja) | 半導体装置の製造方法 | |
| JP3900741B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2002313689A (ja) | 貼り合せ基板の製造方法 | |
| JPH0391227A (ja) | 半導体基板の接着方法 | |
| JPH05198549A (ja) | 半導体基板の製造方法 | |
| JPH0246722A (ja) | 半導体装置の製造方法 | |
| JP2000036445A (ja) | 貼り合わせ半導体基板及びその製造方法 | |
| JPS60121715A (ja) | 半導体ウエハの接合方法 | |
| JPH07283382A (ja) | シリコン基板のはり合わせ方法 | |
| JPS61183916A (ja) | 半導体基板の製造方法 | |
| JPS61182215A (ja) | 半導体基板の製造方法 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2801672B2 (ja) | 半導体ウェハの製造方法 | |
| JPH0658934B2 (ja) | 半導体装置の製造方法 | |
| JP3902321B2 (ja) | 張り合わせ基板の製造方法 | |
| JPH02170514A (ja) | 半導体装置製造のためのシリコンウェーハ相互接着方法 | |
| JPH071791B2 (ja) | 半導体基板の製造方法 | |
| JPH0521765A (ja) | 半導体基板の製造方法 | |
| JPS61182216A (ja) | 半導体基板の接合方法 | |
| JPS6046036A (ja) | 半導体装置の製造方法 | |
| US3457475A (en) | Semiconductor device with integral electrodes,constituting a unitary vitreous structure | |
| JP2621851B2 (ja) | 半導体基板の接合方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH0963910A (ja) | 張り合わせウェーハおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |