JPS61182216A - 半導体基板の接合方法 - Google Patents
半導体基板の接合方法Info
- Publication number
- JPS61182216A JPS61182216A JP2188685A JP2188685A JPS61182216A JP S61182216 A JPS61182216 A JP S61182216A JP 2188685 A JP2188685 A JP 2188685A JP 2188685 A JP2188685 A JP 2188685A JP S61182216 A JPS61182216 A JP S61182216A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- atmosphere
- bonding
- wafers
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、シリコンなどの半導体基板の接合方法に関す
る。
る。
［発明の技術的背景とその問題点］
半導体基板の面上に、同種のまたは組成や不純物濃度の
異なる他の半導体１曽を形成する技術は、柿々知られて
いる。例えば、化学蒸着床や物理蒸着法を応用した気相
成長法、液相エビタギシャル成長法、合金接合法、半田
などの接Ｎ１−を利用した蒸涜法、などである。しかし
ながら、従来の各梱蒸層法では堆潰速間が遅く、例えば
数１００μｍといった半導体層を形成しようとすると極
めて長い時間を要するという問題がある。また異種材料
の接着層で半導体ウェハを接置する方法では、昇温する
と接着層材料が半導体中に拡散したし、化付物を生成し
たりして変質をおこすという不都合がある。更にまた、
半導体ウェハ同志を真空中で加熱加圧する、いわゆるホ
ットプレス法があるが、この方法では特殊装置を必要と
し、しかも融点に近い１３００℃程度の高温を要するた
めクリープなどの変形を生じる、という問題がある。
異なる他の半導体１曽を形成する技術は、柿々知られて
いる。例えば、化学蒸着床や物理蒸着法を応用した気相
成長法、液相エビタギシャル成長法、合金接合法、半田
などの接Ｎ１−を利用した蒸涜法、などである。しかし
ながら、従来の各梱蒸層法では堆潰速間が遅く、例えば
数１００μｍといった半導体層を形成しようとすると極
めて長い時間を要するという問題がある。また異種材料
の接着層で半導体ウェハを接置する方法では、昇温する
と接着層材料が半導体中に拡散したし、化付物を生成し
たりして変質をおこすという不都合がある。更にまた、
半導体ウェハ同志を真空中で加熱加圧する、いわゆるホ
ットプレス法があるが、この方法では特殊装置を必要と
し、しかも融点に近い１３００℃程度の高温を要するた
めクリープなどの変形を生じる、という問題がある。
一方本発明者らは、鏡面研磨した半導体ウェハの研磨面
同志を清浄な雰囲気下で圧接することにより極めて強固
に接置することを見出し、これを先に提案している（特
願昭５８−ＩＦ）９２７６号）。
同志を清浄な雰囲気下で圧接することにより極めて強固
に接置することを見出し、これを先に提案している（特
願昭５８−ＩＦ）９２７６号）。
この方法によれば、事実上異物の介在なしに間単に半導
体ウェハの接合体が得られる。
体ウェハの接合体が得られる。
ところが、数インチという大きい径の半導体ウェハの接
合にこの方法を用いた場合、ウェハの互いの影響で全面
接着が非常に難しいことがわかった。これは、接着面の
一部に雑留ガスが介在することが主な要因と考えられる
。
合にこの方法を用いた場合、ウェハの互いの影響で全面
接着が非常に難しいことがわかった。これは、接着面の
一部に雑留ガスが介在することが主な要因と考えられる
。
本発明は、大面積の半導体ウェハ同志であってもこれを
簡単かつ強固に接合することができる半導体ウェハの接
合方法を提供することを目的とする。
簡単かつ強固に接合することができる半導体ウェハの接
合方法を提供することを目的とする。
本発明はシリコン（８１）等の２枚の半導体ウェハの表
面を表面粗さが５００Ａ以下であるようす鏡面に研磨し
、その表面が汚染の可能性がある場合は脱脂及び洗浄を
行い、さらに厚い自然酸化膜層が形成されている場合ｌ
こはフッ酸などに浸漬して除去し、水洗した後スピンナ
処理などで過剰な水を除いた後に、酸素、ヘリウム、水
垢など、半導体に吸収又は透過し易い拌囲気を用い、し
かも実質的にゴミなどの異物が介在しない清浄性、し■
えばクラス１以下の条件下で鏡面同志を康触させる事に
より接着させる技術である。ウェハの反りなどのために
基板の界面にボイドなどが生成しても、次の接着強肚を
増大させるための熱処理の工程で基板中に吸収されたり
、拡散したりしてボイドが消滅する。
面を表面粗さが５００Ａ以下であるようす鏡面に研磨し
、その表面が汚染の可能性がある場合は脱脂及び洗浄を
行い、さらに厚い自然酸化膜層が形成されている場合ｌ
こはフッ酸などに浸漬して除去し、水洗した後スピンナ
処理などで過剰な水を除いた後に、酸素、ヘリウム、水
垢など、半導体に吸収又は透過し易い拌囲気を用い、し
かも実質的にゴミなどの異物が介在しない清浄性、し■
えばクラス１以下の条件下で鏡面同志を康触させる事に
より接着させる技術である。ウェハの反りなどのために
基板の界面にボイドなどが生成しても、次の接着強肚を
増大させるための熱処理の工程で基板中に吸収されたり
、拡散したりしてボイドが消滅する。
この効果をより確実にするためには焼成を１０００℃以
上で行うことが好ましい。しかし、１３００℃以上では
従来のホットプレス法と同様クリープなどのウェハの変
形をもたらす。接着界面ζこ生成したボイドが外気と貫
通している場合は互着時の雰囲気と同じ雰囲気内で焼成
する事が好ましいが、独立した気泡の場合は酸化性、＠
元性、不活性の雰囲気のいずれでも也い。
上で行うことが好ましい。しかし、１３００℃以上では
従来のホットプレス法と同様クリープなどのウェハの変
形をもたらす。接着界面ζこ生成したボイドが外気と貫
通している場合は互着時の雰囲気と同じ雰囲気内で焼成
する事が好ましいが、独立した気泡の場合は酸化性、＠
元性、不活性の雰囲気のいずれでも也い。
本発明ζこよれば、半導体に吸収又は拡散し易い雰囲気
中で接着させるため、広い面積の半導体ウェハであって
も焼成後は接着面に残留ガスがとり残されることがなく
、強固に接合することができる。
中で接着させるため、広い面積の半導体ウェハであって
も焼成後は接着面に残留ガスがとり残されることがなく
、強固に接合することができる。
本発明により得られる半導体ウェハ接合体は、各種半導
体デバイスに広く応用できる。例えば、高不純物濃度半
纏体ウェハと低不純物濃度半導体を接合させることによ
り、従来メサ型トランジスタで必要であった深い、かつ
高濃度のコレクタ形成用拡散工程を省略することができ
る。これによって、工程短縮や欠陥の導入防止などの大
きな効果が期待できる。またＩＣ基板として従来エピタ
キシャル成長により形成していた高抵抗活性層を本発明
の方法で実現すれば、やはり大幅ｑＩＣ製造工程短縮が
図れ、高耐圧素子などの素子特性の改善−こも寄与する
。
体デバイスに広く応用できる。例えば、高不純物濃度半
纏体ウェハと低不純物濃度半導体を接合させることによ
り、従来メサ型トランジスタで必要であった深い、かつ
高濃度のコレクタ形成用拡散工程を省略することができ
る。これによって、工程短縮や欠陥の導入防止などの大
きな効果が期待できる。またＩＣ基板として従来エピタ
キシャル成長により形成していた高抵抗活性層を本発明
の方法で実現すれば、やはり大幅ｑＩＣ製造工程短縮が
図れ、高耐圧素子などの素子特性の改善−こも寄与する
。
固有抵抗０．０５Ω−ｃｍの３インチｎ型シリコンウェ
ハを２枚用意し、その表面を鏡面研磨した。研磨面の表
面粗さは１００Ａ以下、平面度は１０．ＩＪｍ程度であ
った。これらのウニハラ、トリクレン中で煮沸した後、
メタノール置換してから水洗し、さらに）（！Ｏｔ ／
ＨＩ Ｓ ０４ ＝ １ ／ ３の液中で３０分煮沸し
た。水洗ｉＨ，０／Ｈ１ｌｉ”＝３／１の液に２分浸し
、水洗してからスピンナで処理し、脱水した。別にゴミ
浮遊量２０個／ ｍ ’以下のクリーンなグローブボッ
クスを用意し、雰囲気をＯ□Ｈ１，Ｈｅの各々ｌこ選ん
で、上記ウェハーの鏡面同志をグローブボックス内で原
線し、接着した。得られた各ウェハを取り出し、窒素雰
囲気中で１１５０℃で２時間熱処理した。
ハを２枚用意し、その表面を鏡面研磨した。研磨面の表
面粗さは１００Ａ以下、平面度は１０．ＩＪｍ程度であ
った。これらのウニハラ、トリクレン中で煮沸した後、
メタノール置換してから水洗し、さらに）（！Ｏｔ ／
ＨＩ Ｓ ０４ ＝ １ ／ ３の液中で３０分煮沸し
た。水洗ｉＨ，０／Ｈ１ｌｉ”＝３／１の液に２分浸し
、水洗してからスピンナで処理し、脱水した。別にゴミ
浮遊量２０個／ ｍ ’以下のクリーンなグローブボッ
クスを用意し、雰囲気をＯ□Ｈ１，Ｈｅの各々ｌこ選ん
で、上記ウェハーの鏡面同志をグローブボックス内で原
線し、接着した。得られた各ウェハを取り出し、窒素雰
囲気中で１１５０℃で２時間熱処理した。
得られたウェハ接合体を、フッ酸系エツチング液により
３ｍｍ口のメサ型ｌこエツチング成型して接合面の端面
を露出させた。そしてこのウェハ接合体に金−アンチモ
ン電極を形成し、接合端面を清浄に保ったまま接合部の
導通特性を検査した。そ° の結果ウェハ全域ｌこわた
って良好なオーミック特性を示し、抵抗値も誤差範囲内
でウェハそのものの値に一致した。
３ｍｍ口のメサ型ｌこエツチング成型して接合面の端面
を露出させた。そしてこのウェハ接合体に金−アンチモ
ン電極を形成し、接合端面を清浄に保ったまま接合部の
導通特性を検査した。そ° の結果ウェハ全域ｌこわた
って良好なオーミック特性を示し、抵抗値も誤差範囲内
でウェハそのものの値に一致した。
また赤外顕微鏡で観察した結果、接合面に気泡などの存
在が認められなかった。
在が認められなかった。
Claims (2)
- （１）鏡面研磨された半導体基板の鏡面同志を実質的に
異物を含まない清浄な雰囲気の下で接触させる半導体基
板の接着方法において、基板同志を接触させる際の雰囲
気がその半導体を透過又は半導体に吸収され易いガスを
使い、また接着後２００℃以上で焼成することを特徴と
する半導体基板の接合方法。 - （２）接着させるべき半導体がシリコンであり、接触時
の雰囲気が酸素、水素、ヘリウムのいずれかのガスを含
むことを特徴とする特許請求の範囲第１項記載の半導体
基板の接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2188685A JPS61182216A (ja) | 1985-02-08 | 1985-02-08 | 半導体基板の接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2188685A JPS61182216A (ja) | 1985-02-08 | 1985-02-08 | 半導体基板の接合方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61182216A true JPS61182216A (ja) | 1986-08-14 |
Family
ID=12067590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2188685A Pending JPS61182216A (ja) | 1985-02-08 | 1985-02-08 | 半導体基板の接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61182216A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01103826A (ja) * | 1987-07-24 | 1989-04-20 | Toshiba Corp | 接着半導体基板の製造方法 |
| EP0366208A2 (en) * | 1988-10-28 | 1990-05-02 | STMicroelectronics S.r.l. | Method for bonding silicon wafers together, for manufacturing semiconductor devices |
| EP0371861A2 (en) * | 1988-11-29 | 1990-06-06 | Mcnc | High density semiconductor structure and method of making the same |
| US5168078A (en) * | 1988-11-29 | 1992-12-01 | Mcnc | Method of making high density semiconductor structure |
| US5327007A (en) * | 1991-11-18 | 1994-07-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor substrate having a gettering layer |
| US5451547A (en) * | 1991-08-26 | 1995-09-19 | Nippondenso Co., Ltd. | Method of manufacturing semiconductor substrate |
-
1985
- 1985-02-08 JP JP2188685A patent/JPS61182216A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01103826A (ja) * | 1987-07-24 | 1989-04-20 | Toshiba Corp | 接着半導体基板の製造方法 |
| EP0366208A2 (en) * | 1988-10-28 | 1990-05-02 | STMicroelectronics S.r.l. | Method for bonding silicon wafers together, for manufacturing semiconductor devices |
| EP0366208A3 (en) * | 1988-10-28 | 1991-03-06 | STMicroelectronics S.r.l. | Method for bonding silicon wafers together, for manufacturing semiconductor devices |
| EP0371861A2 (en) * | 1988-11-29 | 1990-06-06 | Mcnc | High density semiconductor structure and method of making the same |
| EP0371861A3 (en) * | 1988-11-29 | 1991-04-10 | Mcnc | High density semiconductor structure and method of making the same |
| US5168078A (en) * | 1988-11-29 | 1992-12-01 | Mcnc | Method of making high density semiconductor structure |
| US5451547A (en) * | 1991-08-26 | 1995-09-19 | Nippondenso Co., Ltd. | Method of manufacturing semiconductor substrate |
| US5327007A (en) * | 1991-11-18 | 1994-07-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor substrate having a gettering layer |
| US5539245A (en) * | 1991-11-18 | 1996-07-23 | Mitsubishi Materials Silicon Corporation | Semiconductor substrate having a gettering layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Maszara | Silicon‐On‐Insulator by wafer bonding: A review | |
| EP0190508B1 (en) | Method of manufacturing compound semiconductor apparatus | |
| US5763288A (en) | Method for producing semiconductor substrate by wafer bonding | |
| KR20000022995A (ko) | 반도체기판 및 그 형성방법 | |
| JPS60121715A (ja) | 半導体ウエハの接合方法 | |
| JPS61182216A (ja) | 半導体基板の接合方法 | |
| JPS62122148A (ja) | 半導体基板 | |
| US4007297A (en) | Method of treating semiconductor device to improve its electrical characteristics | |
| JPS60236210A (ja) | 半導体ウエハの接合方法 | |
| JPS61182215A (ja) | 半導体基板の製造方法 | |
| JPS6271214A (ja) | 半導体基板の接合方法 | |
| JPH02170514A (ja) | 半導体装置製造のためのシリコンウェーハ相互接着方法 | |
| JPS60236243A (ja) | 半導体基板の製造方法 | |
| JP2621851B2 (ja) | 半導体基板の接合方法 | |
| JPH01302740A (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JP3611142B2 (ja) | 張り合わせウェーハおよびその製造方法 | |
| JP2015126052A (ja) | 複合基板の製造方法 | |
| JPH0479209A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0397215A (ja) | 半導体ウェハの製造方法 | |
| JPH01289109A (ja) | 半導体装置の製造方法 | |
| JPS5935421A (ja) | 半導体装置の製造方法 | |
| JPH07335513A (ja) | 半導体基板の製造方法 | |
| US2900702A (en) | Method of treating silicon surfaces | |
| JPS6362219A (ja) | 半導体基板の接合方法 | |
| JPH0521765A (ja) | 半導体基板の製造方法 |