JPH01289109A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01289109A JPH01289109A JP11895388A JP11895388A JPH01289109A JP H01289109 A JPH01289109 A JP H01289109A JP 11895388 A JP11895388 A JP 11895388A JP 11895388 A JP11895388 A JP 11895388A JP H01289109 A JPH01289109 A JP H01289109A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- mirror
- amorphous
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 78
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000007790 solid phase Substances 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 2
- 239000013078 crystal Substances 0.000 abstract description 11
- 230000007547 defect Effects 0.000 abstract description 9
- 238000010438 heat treatment Methods 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 238000004140 cleaning Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 230000008021 deposition Effects 0.000 abstract 1
- 239000007787 solid Substances 0.000 abstract 1
- 230000007704 transition Effects 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 241000894007 species Species 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関するものであり、特
に、高耐圧半導体装置を製作するために用いられる急峻
な濃度分布を有するウェハを供給する製造方法に関する
ものである。
に、高耐圧半導体装置を製作するために用いられる急峻
な濃度分布を有するウェハを供給する製造方法に関する
ものである。
高耐圧用半導体装置を形成するためには、シリコン基板
の一方の面を低濃度層、もう一方に高濃度層を形成し、
低濃度層上に活性動作領域を形成し、高濃度層を電極と
して利用することが多い。
の一方の面を低濃度層、もう一方に高濃度層を形成し、
低濃度層上に活性動作領域を形成し、高濃度層を電極と
して利用することが多い。
このような基板を作製する方法として、従来よりさまざ
まな製法が試みられてきた。
まな製法が試みられてきた。
その1つとして、ウェハ直接接合法がある。この製造方
法は、低不純物濃度基板と高不純物濃度基板をHz O
zとNH,との混合液、H,O□とHCIとの混合液お
よびHF液にそれぞれ順番に浸漬することにより、基板
表面の汚染の除去等の前処理を行った後、清浄な水で洗
浄後乾燥を行う。その後、研摩面同士を1000℃〜1
200℃の温度で接着させ低濃度層と高濃度層からなる
シリコン基板を得る。
法は、低不純物濃度基板と高不純物濃度基板をHz O
zとNH,との混合液、H,O□とHCIとの混合液お
よびHF液にそれぞれ順番に浸漬することにより、基板
表面の汚染の除去等の前処理を行った後、清浄な水で洗
浄後乾燥を行う。その後、研摩面同士を1000℃〜1
200℃の温度で接着させ低濃度層と高濃度層からなる
シリコン基板を得る。
この製造方法によって、接合過程では、1000℃以上
、2時間程度という短時間の熱処理により形成可能であ
る。
、2時間程度という短時間の熱処理により形成可能であ
る。
しかし、この製造方法では、結晶同士を接着させるため
互いの基板同士の軸方位のずれはそのまま接合界面に欠
陥、転位として残存してしまうことになる。さらに、2
枚のシリコン基板を正確に結晶方位を合わせて接着する
ことは現実の問題として不可能である。従って欠陥、転
位は接合界面、数原子層に集中することになるため、こ
のような状態では界面抵抗の増加が発生する。しかも接
合界面近傍の非常に薄い領域に欠陥および転位が集中す
るため、密度の高い電流が流れたときには発熱が接合界
面に集中し、極端な場合には結晶破壊に至らしめ、更に
界面抵抗を増加させるという問題があった。
互いの基板同士の軸方位のずれはそのまま接合界面に欠
陥、転位として残存してしまうことになる。さらに、2
枚のシリコン基板を正確に結晶方位を合わせて接着する
ことは現実の問題として不可能である。従って欠陥、転
位は接合界面、数原子層に集中することになるため、こ
のような状態では界面抵抗の増加が発生する。しかも接
合界面近傍の非常に薄い領域に欠陥および転位が集中す
るため、密度の高い電流が流れたときには発熱が接合界
面に集中し、極端な場合には結晶破壊に至らしめ、更に
界面抵抗を増加させるという問題があった。
そこで本発明は、転位、欠陥が接合界面に集中せず良好
な界面特性を有する接合基板を持つ半導体装置の製造方
法を提供することを目的とする。
な界面特性を有する接合基板を持つ半導体装置の製造方
法を提供することを目的とする。
〔課題を解決するための手段〕
本発明は、2つの半導体基板の少なくとも一方の鏡面の
表面部に非晶質層を形成した後、2つの半導体基板を非
晶質層を介して接着し、600℃以上の熱処理を施し、
非晶質層を固相成長させることにより境界層が形成され
た半導体装置を得る。
表面部に非晶質層を形成した後、2つの半導体基板を非
晶質層を介して接着し、600℃以上の熱処理を施し、
非晶質層を固相成長させることにより境界層が形成され
た半導体装置を得る。
上記の技術的手段を採用することによって、2つの半導
体基板の接合面には、固相成長による双方の半導体基板
の結晶構造を継承した境界層が形成されるので、転位、
欠陥の少ない接合界面となる。
体基板の接合面には、固相成長による双方の半導体基板
の結晶構造を継承した境界層が形成されるので、転位、
欠陥の少ない接合界面となる。
第1図は、本発明の一実施例を示す説明図である。
はじめに、非晶質層形成工程として、鏡面研磨された低
濃度N−基板20(例えば1×101s/ctA以下の
濃度)の研磨面にSiイオンを注入し、結晶面を非晶質
化する。この時、最表層を非晶質化するため注入角は5
°以上、加速電圧は60〜100kVに設定する。ドー
ズ量はlXl0”/c+J以上とする。これにより、低
濃度N−基板20には非晶質1!21が形成される。ま
た、本実施例では、厚さをほぼ1000人とする。この
Stイオン注入時に同時にAs”、Sb”又はP9イオ
ン等の型不純物の注入を行ってもよい。
濃度N−基板20(例えば1×101s/ctA以下の
濃度)の研磨面にSiイオンを注入し、結晶面を非晶質
化する。この時、最表層を非晶質化するため注入角は5
°以上、加速電圧は60〜100kVに設定する。ドー
ズ量はlXl0”/c+J以上とする。これにより、低
濃度N−基板20には非晶質1!21が形成される。ま
た、本実施例では、厚さをほぼ1000人とする。この
Stイオン注入時に同時にAs”、Sb”又はP9イオ
ン等の型不純物の注入を行ってもよい。
次に、鏡面表面に非晶質1ii21が形成された低濃度
N−基板20と、少なくとも一方の面を鏡面研磨した高
濃度N″基板2を脱脂、および汚染の除去のため基板洗
浄工程を行う。この基板洗浄工程は例えば、Ht Ot
とNH,とH,Oとの混合液、H,O□とHClとH,
0との混合液およびHF液の順に浸漬させる工程とする
。次に、親水工程として低濃度N−基板20と高濃度N
゛基板2の接着性向上のためHt OtとH,SO,と
の混合液の略90℃の液温の液中に10分以下の時間、
浸漬し表面活性化の後、水洗を数分程度行い、スピンナ
乾燥を行う、乾燥時間は長時間行うと基板表面の水分が
完全に除去され接着不能となるので20分以内とする。
N−基板20と、少なくとも一方の面を鏡面研磨した高
濃度N″基板2を脱脂、および汚染の除去のため基板洗
浄工程を行う。この基板洗浄工程は例えば、Ht Ot
とNH,とH,Oとの混合液、H,O□とHClとH,
0との混合液およびHF液の順に浸漬させる工程とする
。次に、親水工程として低濃度N−基板20と高濃度N
゛基板2の接着性向上のためHt OtとH,SO,と
の混合液の略90℃の液温の液中に10分以下の時間、
浸漬し表面活性化の後、水洗を数分程度行い、スピンナ
乾燥を行う、乾燥時間は長時間行うと基板表面の水分が
完全に除去され接着不能となるので20分以内とする。
この後、低濃度N−基板20の非晶質1121の形成面
と高濃度N゛基板2の鏡面研摩面を接触させ、接着基板
を形成する。これにより2つの基板は水素結合による親
和力で接着する。
と高濃度N゛基板2の鏡面研摩面を接触させ、接着基板
を形成する。これにより2つの基板は水素結合による親
和力で接着する。
この接着した基板を略140℃の清浄な雰囲気中により
乾燥する。
乾燥する。
この後、600℃以上の清浄な雰囲気中で1時間以上の
熱処理を行う。これにより、非晶質N21は低濃度N−
層20及び高濃度N″Jg22の結晶構造を継承した面
相エピタキシャル成長を行い、境界層30を形成する。
熱処理を行う。これにより、非晶質N21は低濃度N−
層20及び高濃度N″Jg22の結晶構造を継承した面
相エピタキシャル成長を行い、境界層30を形成する。
そして、耐圧或いは素子形成の熱処理工程に応じて低濃
度N−層20をラップ或いは鏡面研磨で適当な厚さにし
て接合基板23を形成する。上記熱処理は、600℃以
上で行われるが、ここで600℃より低い時には固相エ
ピタキシャル成長は行われない。また、この熱処理は1
300℃以上であるとシリコンの融点に近くなり、やは
り固相エピタキシャル成長はおこりにくくなる。
度N−層20をラップ或いは鏡面研磨で適当な厚さにし
て接合基板23を形成する。上記熱処理は、600℃以
上で行われるが、ここで600℃より低い時には固相エ
ピタキシャル成長は行われない。また、この熱処理は1
300℃以上であるとシリコンの融点に近くなり、やは
り固相エピタキシャル成長はおこりにくくなる。
この後、従来の拡散工程により高濃度P゛層27を形成
し、さらにスパッタ、蒸着或いはメツキにより電極28
.29を形成することにより高耐圧のダイオード23を
形成する。
し、さらにスパッタ、蒸着或いはメツキにより電極28
.29を形成することにより高耐圧のダイオード23を
形成する。
第2図は、得られた高耐圧のダイオードの断面TEM
(電子顕微鏡)写真である(倍率270万倍)。第2図
より明らかなように、低濃度N−層20と高濃度N゛2
2との接合が良好に行われていることがわかる。
(電子顕微鏡)写真である(倍率270万倍)。第2図
より明らかなように、低濃度N−層20と高濃度N゛2
2との接合が良好に行われていることがわかる。
このようにして形成された基板23は、任意の濃度の高
濃度N“基板22と任意の濃度の低濃度N−基板20の
接着が可能なため、前述のごとく、エピタキシャル成長
で問題となるN゛層からのオートドーピングの問題はな
い。また、高耐圧素子に必要な厚い低濃度層もウェハラ
ップ量を制御することが容易に得ることが可能である。
濃度N“基板22と任意の濃度の低濃度N−基板20の
接着が可能なため、前述のごとく、エピタキシャル成長
で問題となるN゛層からのオートドーピングの問題はな
い。また、高耐圧素子に必要な厚い低濃度層もウェハラ
ップ量を制御することが容易に得ることが可能である。
また、拡散ウニへのごとく高濃度層において深さ方向の
濃度分布がゆるやかな変化をすることはなく、急峻な分
布を形成する。実際に1200℃で100時間の熱処理
を行っても接合基板23の高濃度N−層22の抵抗値は
高濃度N°基板22の濃度がlXl0”/c−の場合に
おいて、IC−当たり約10mΩと従来の拡散ウェハの
半分であり、素子形成の際、オン抵抗の低減に大きく寄
与することがわかる。また、接着工程において固相エピ
タキシャル成長を施しているので、前述のごとく非晶質
層は約1000人程度存在するので、2つの基板の接合
状態が良好となる。すなわち、2つの基板の結晶性を非
晶質層22で継承するためスムーズな結合が可能となる
。しかも、低濃度N−基板20と高濃度N0基板22の
接合時の結晶のずれによる欠陥は固相成長中に非晶質層
21である1000人程度0層の中に分布され、前述の
ごとく単に接着を行った接合基板23のように接合界面
の2〜3原子層に集中することはない。従って、大電流
動作時にも局所的な発熱或いは結晶破壊がなくなり、ダ
イオードのみならずバイポーラトランジスタ、パワーM
O3,サイリスタ等のパワー素子形成用基板として有効
であることがわかる。
濃度分布がゆるやかな変化をすることはなく、急峻な分
布を形成する。実際に1200℃で100時間の熱処理
を行っても接合基板23の高濃度N−層22の抵抗値は
高濃度N°基板22の濃度がlXl0”/c−の場合に
おいて、IC−当たり約10mΩと従来の拡散ウェハの
半分であり、素子形成の際、オン抵抗の低減に大きく寄
与することがわかる。また、接着工程において固相エピ
タキシャル成長を施しているので、前述のごとく非晶質
層は約1000人程度存在するので、2つの基板の接合
状態が良好となる。すなわち、2つの基板の結晶性を非
晶質層22で継承するためスムーズな結合が可能となる
。しかも、低濃度N−基板20と高濃度N0基板22の
接合時の結晶のずれによる欠陥は固相成長中に非晶質層
21である1000人程度0層の中に分布され、前述の
ごとく単に接着を行った接合基板23のように接合界面
の2〜3原子層に集中することはない。従って、大電流
動作時にも局所的な発熱或いは結晶破壊がなくなり、ダ
イオードのみならずバイポーラトランジスタ、パワーM
O3,サイリスタ等のパワー素子形成用基板として有効
であることがわかる。
前記実施例においては低濃度N−基板20と高濃度N″
基板2の接合について述べたが、第1表に示すように高
濃度基板としてN゛を用いた場合、低濃度基板としてN
−基板あるいはP−基板を用いてもよい。このとき、注
入イオン種はSt”に限らず、P”、Sb”、As+等
を用いてもよい。さらに高濃度基板としてP゛を用いた
場合、低濃度基板としてN−基板あるいはP−を用いて
もよい。このとき注入イオン種はStに限らずBP”B
F zo等を用いても良い。
基板2の接合について述べたが、第1表に示すように高
濃度基板としてN゛を用いた場合、低濃度基板としてN
−基板あるいはP−基板を用いてもよい。このとき、注
入イオン種はSt”に限らず、P”、Sb”、As+等
を用いてもよい。さらに高濃度基板としてP゛を用いた
場合、低濃度基板としてN−基板あるいはP−を用いて
もよい。このとき注入イオン種はStに限らずBP”B
F zo等を用いても良い。
第1の実施例においては、低濃度基板の鏡面側にのみイ
オンを注入したが、高濃度基板の鏡面側に注入して固相
成長させても同様な効果が得られる。
オンを注入したが、高濃度基板の鏡面側に注入して固相
成長させても同様な効果が得られる。
また、低濃度基板、高濃度基板両者の鏡面にイオン注入
して固相成長させても良い。
して固相成長させても良い。
さらに第1の実施例においては、低濃度基板と高濃度基
板の接合を考えたが、低濃度基板同士、高濃度基板同士
の接合にも適用できる。
板の接合を考えたが、低濃度基板同士、高濃度基板同士
の接合にも適用できる。
本発明を採用することによって、転位および欠陥が接合
界面に集中しない良好な界面特性を有する接合基板を持
つ半導体装置を得ることができる。
界面に集中しない良好な界面特性を有する接合基板を持
つ半導体装置を得ることができる。
第1図は本発明の一実施例を示す説明図、第2図は接合
ウェハの接合界面の断面結晶構造を示す電子顕微鏡写真
である。 20・・・低濃度N−基板、21・・・非晶質層、22
・・・高濃度N゛基板23・・・接合基板。 第1図 第2図
ウェハの接合界面の断面結晶構造を示す電子顕微鏡写真
である。 20・・・低濃度N−基板、21・・・非晶質層、22
・・・高濃度N゛基板23・・・接合基板。 第1図 第2図
Claims (1)
- 【特許請求の範囲】 第1の半導体基板と第2の半導体基板との少なくとも
どちらか一方を鏡面研磨し、かつその表面に、非晶質層
を形成する非晶質層形成工程と、前記第1の半導体基板
と前記第2の半導体基板とを前記非晶質層を介して密着
させ接着基板を形成する接着工程と、 前記接着基板に600℃以上の熱処理を行うことにより
、前記非晶質層を固相成長させ境界層とし、接合基板を
形成する接合工程とからなることを特徴とする半導体装
置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63118953A JP2752371B2 (ja) | 1988-05-16 | 1988-05-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63118953A JP2752371B2 (ja) | 1988-05-16 | 1988-05-16 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01289109A true JPH01289109A (ja) | 1989-11-21 |
JP2752371B2 JP2752371B2 (ja) | 1998-05-18 |
Family
ID=14749348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63118953A Expired - Lifetime JP2752371B2 (ja) | 1988-05-16 | 1988-05-16 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2752371B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0633606A1 (en) * | 1993-07-01 | 1995-01-11 | Gi Corporation | Method of manufacturing a power diode |
US5451547A (en) * | 1991-08-26 | 1995-09-19 | Nippondenso Co., Ltd. | Method of manufacturing semiconductor substrate |
JP2011054704A (ja) * | 2009-09-01 | 2011-03-17 | Sumco Corp | 貼り合わせウェーハの製造方法 |
JP2019091923A (ja) * | 2019-02-07 | 2019-06-13 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板を表面処理するための方法及び装置 |
US10796944B2 (en) | 2014-06-24 | 2020-10-06 | Ev Group E. Thallner Gmbh | Method and device for surface treatment of substrates |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63116469A (ja) * | 1986-11-05 | 1988-05-20 | Toshiba Corp | 接合型半導体基板の製造方法 |
JPS63127572A (ja) * | 1986-11-17 | 1988-05-31 | Nissan Motor Co Ltd | 電導度変調形mosfet |
JPS63314825A (ja) * | 1987-06-18 | 1988-12-22 | Toshiba Corp | 半導体基板の製造方法 |
JPS64768A (en) * | 1987-02-26 | 1989-01-05 | Toshiba Corp | Manufacture of semiconductor element |
-
1988
- 1988-05-16 JP JP63118953A patent/JP2752371B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63116469A (ja) * | 1986-11-05 | 1988-05-20 | Toshiba Corp | 接合型半導体基板の製造方法 |
JPS63127572A (ja) * | 1986-11-17 | 1988-05-31 | Nissan Motor Co Ltd | 電導度変調形mosfet |
JPS64768A (en) * | 1987-02-26 | 1989-01-05 | Toshiba Corp | Manufacture of semiconductor element |
JPS63314825A (ja) * | 1987-06-18 | 1988-12-22 | Toshiba Corp | 半導体基板の製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5451547A (en) * | 1991-08-26 | 1995-09-19 | Nippondenso Co., Ltd. | Method of manufacturing semiconductor substrate |
EP0633606A1 (en) * | 1993-07-01 | 1995-01-11 | Gi Corporation | Method of manufacturing a power diode |
JP2011054704A (ja) * | 2009-09-01 | 2011-03-17 | Sumco Corp | 貼り合わせウェーハの製造方法 |
US10796944B2 (en) | 2014-06-24 | 2020-10-06 | Ev Group E. Thallner Gmbh | Method and device for surface treatment of substrates |
US11348825B2 (en) | 2014-06-24 | 2022-05-31 | Ev Group E. Thallner Gmbh | Method and device for surface treatment of substrates |
US11776842B2 (en) | 2014-06-24 | 2023-10-03 | Ev Group E. Thallner Gmbh | Method and device for surface treatment of substrates |
JP2019091923A (ja) * | 2019-02-07 | 2019-06-13 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板を表面処理するための方法及び装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2752371B2 (ja) | 1998-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2680083B2 (ja) | 半導体基板及びその製造方法 | |
JPH05251292A (ja) | 半導体装置の製造方法 | |
JP2009513009A (ja) | 基板に貼り合わされたゲルマニウム層の処理 | |
JP2010517286A (ja) | 複合材料ウェハの製造方法および対応する複合材料ウェハ | |
TW201133615A (en) | Wafer adhesion method | |
JPH07297377A (ja) | 半導体装置およびその製造方法 | |
JPH01289109A (ja) | 半導体装置の製造方法 | |
JPH0246722A (ja) | 半導体装置の製造方法 | |
US5683946A (en) | Method for manufacturing fluorinated gate oxide layer | |
CN116613058A (zh) | 一种复合基底、复合薄膜及其制备方法 | |
JPH09162088A (ja) | 半導体基板とその製造方法 | |
JPH03181115A (ja) | 半導体基板の製造方法 | |
RU2498450C1 (ru) | Способ изготовления структуры полупроводник-на-изоляторе | |
CN108666259A (zh) | 贴合晶圆的制造方法以及贴合晶圆 | |
JPH0555100A (ja) | 半導体基板の製造方法 | |
JPH05217822A (ja) | シリコンオンインシュレータ基板の製造方法 | |
RU2497231C1 (ru) | Способ изготовления структуры кремний-на-изоляторе | |
JPS60236243A (ja) | 半導体基板の製造方法 | |
JP4554898B2 (ja) | 半導体装置の製造方法 | |
JP2004014748A (ja) | 半導体装置の製造方法 | |
JPS63314825A (ja) | 半導体基板の製造方法 | |
JP2621851B2 (ja) | 半導体基板の接合方法 | |
JPH0533527B2 (ja) | ||
JP2841780B2 (ja) | 半導体装置の製造方法 | |
JP2703231B2 (ja) | シリコン半導体基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |