JPS63314825A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPS63314825A JPS63314825A JP15028287A JP15028287A JPS63314825A JP S63314825 A JPS63314825 A JP S63314825A JP 15028287 A JP15028287 A JP 15028287A JP 15028287 A JP15028287 A JP 15028287A JP S63314825 A JPS63314825 A JP S63314825A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- type
- semiconductor substrate
- heat treatment
- conductivity modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 67
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000010438 heat treatment Methods 0.000 claims abstract description 18
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 8
- 230000000694 effects Effects 0.000 abstract description 21
- 230000015556 catabolic process Effects 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 9
- 230000001070 adhesive effect Effects 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は半導体基板の製造方法に関するもので、特に接
着半導体基板の製造において、接着界面近傍の不純物の
濃度プロファイルを制御するために用いられるものであ
る。
着半導体基板の製造において、接着界面近傍の不純物の
濃度プロファイルを制御するために用いられるものであ
る。
（従来の技術）
比抵抗の高い（概略１０Ω・ｃｒｔｒ以上）Ｎ型基板３
に同型の不純物であるリンをイオン注入してイオン注入
層２を形成し、該イオン注入面に比抵抗の低い（概略０
．０２Ω・α以下）Ｐ型基［１を直接接着してなる第１
図の如き接着半導体基板は第２図に示す■Ｇ３ Ｔ（ｌ
ｎ５ｕｌａｔｅｄ Ｇａｔｅ３ｉｐｏｌａｒ Ｔ
ｒａｎｓｉｓｔｏｒ ）基板として利用されている。即
ち、イオン注入層５を形成したＮ型基板６にＰ型基板４
を直接接着して接着半導体基板を構成し、前記Ｎ型基板
６にＰ層７及びＮ層８を形成してゲート９及びソースＣ
エミッタ）１０を設け、かつ前記Ｐ型基板４にドレイン
（コレクタ）１１を設けてＩＧ８Ｔ素子を構成する。前
記接着半導体基板は従来高抵抗Ｎ型基板３．６にイオン
注入層２，５を形成し、次に清浄化洗浄を加え、低抵抗
Ｐ型基板１，４を物理的に接着させ、その後１１００℃
×２ｈｒの熱処理を行ない、結合を化学的に強固なもの
にしていた。その後、高抵抗Ｎ型基板３，６の接着面と
は反対側の面を荒研磨。
に同型の不純物であるリンをイオン注入してイオン注入
層２を形成し、該イオン注入面に比抵抗の低い（概略０
．０２Ω・α以下）Ｐ型基［１を直接接着してなる第１
図の如き接着半導体基板は第２図に示す■Ｇ３ Ｔ（ｌ
ｎ５ｕｌａｔｅｄ Ｇａｔｅ３ｉｐｏｌａｒ Ｔ
ｒａｎｓｉｓｔｏｒ ）基板として利用されている。即
ち、イオン注入層５を形成したＮ型基板６にＰ型基板４
を直接接着して接着半導体基板を構成し、前記Ｎ型基板
６にＰ層７及びＮ層８を形成してゲート９及びソースＣ
エミッタ）１０を設け、かつ前記Ｐ型基板４にドレイン
（コレクタ）１１を設けてＩＧ８Ｔ素子を構成する。前
記接着半導体基板は従来高抵抗Ｎ型基板３．６にイオン
注入層２，５を形成し、次に清浄化洗浄を加え、低抵抗
Ｐ型基板１，４を物理的に接着させ、その後１１００℃
×２ｈｒの熱処理を行ない、結合を化学的に強固なもの
にしていた。その後、高抵抗Ｎ型基板３，６の接着面と
は反対側の面を荒研磨。
仕上研磨を施す事により作られていた。
しかしながら、従来技術の様に物理的な接着後に結合力
を化学的に強固なものにするために行なう熱処理（通常
１１００℃ｘ’）ｈｒ）だけでは第５図に示すが如く伝
導度変調効果Ｂは小さく、理想型のＩ ＧＢＴ特性Ａは
接着半導体基板を用いたＩ ＧＢＴ素子においては得ら
れないことが判明した。
を化学的に強固なものにするために行なう熱処理（通常
１１００℃ｘ’）ｈｒ）だけでは第５図に示すが如く伝
導度変調効果Ｂは小さく、理想型のＩ ＧＢＴ特性Ａは
接着半導体基板を用いたＩ ＧＢＴ素子においては得ら
れないことが判明した。
（発明が解決しようとする問題点）
本発明は、従来技術では接着半導体基板の伝導度変調効
果が小さく、接着半導体基板を用いたＩＧＢＴ素子の製
造が不可能であった点に鑑みてなされたもので、接着半
導体基板の伝導度変調効果を増大し得、以って接着半導
体基板を用いた高耐圧のＩＧＢＴ素子を実現し得る半導
体基板の製造方法を提供することを目的とする。
果が小さく、接着半導体基板を用いたＩＧＢＴ素子の製
造が不可能であった点に鑑みてなされたもので、接着半
導体基板の伝導度変調効果を増大し得、以って接着半導
体基板を用いた高耐圧のＩＧＢＴ素子を実現し得る半導
体基板の製造方法を提供することを目的とする。
［発明の構成］
（問題点を解決するための手段と作用）本発明は上記目
的を達成するために、少なくとも、比抵抗が１００・１
以上のＮ型基板にドナー不純物を１．ｓＸ １０” ’
／ｄ以上イオン注入する第１の工程と、この工程の後
前記Ｎ型基板のイオン注入面に比抵抗が０．０２Ω・Ｇ
以下のＰ型基板を接着する第２の工程とを含む半導体基
板の製造方法において、第２の工程後に熱処理により前
記Ｐ型基板から前記Ｎ型基板へしみ出すアクセプター不
純物Ｓ度ブＯファイルを制御する第３の工程を加えたこ
とを特徴とするもので、製造工程内において化学的に結
合を強固なものにする熱処理だけでは伝導度変調効果を
起こさないため、アクセプター不純物の濃度プロファイ
ルを制御する熱処理を加える事にある。
的を達成するために、少なくとも、比抵抗が１００・１
以上のＮ型基板にドナー不純物を１．ｓＸ １０” ’
／ｄ以上イオン注入する第１の工程と、この工程の後
前記Ｎ型基板のイオン注入面に比抵抗が０．０２Ω・Ｇ
以下のＰ型基板を接着する第２の工程とを含む半導体基
板の製造方法において、第２の工程後に熱処理により前
記Ｐ型基板から前記Ｎ型基板へしみ出すアクセプター不
純物Ｓ度ブＯファイルを制御する第３の工程を加えたこ
とを特徴とするもので、製造工程内において化学的に結
合を強固なものにする熱処理だけでは伝導度変調効果を
起こさないため、アクセプター不純物の濃度プロファイ
ルを制御する熱処理を加える事にある。
この様な熱処理を加えることにより伝導度変調効果を誘
起させ、ＩＧＢＴ特性が得られることが判った。
起させ、ＩＧＢＴ特性が得られることが判った。
（実施例）
以下図面を参照して本発明の実施例を詳細に説明する。
〈実施例１〉
第１聞における半導体基板１として直径１００ｍ、比抵
抗０．０１５Ω・σの低抵抗Ｐ型シリコンウェーへを使
用し、基板３には直径１００ＩＩＩＲ，比抵抗６２．５
Ω・国の高抵抗Ｎ型シリコンウェーへを使用した（以後
便宜上高抵抗基板はｐ＋ 、Ｎ＋、低抵抗基板はＰ−、
Ｎ−″と表す）。基板３にはリンを加速電圧４０ｋｅＶ
で２ Ｘ １０ ” ３ａｔｍ ／ にｉイオン注入し
てイオン注入層（Ｎ＋層）２を形成した。
抗０．０１５Ω・σの低抵抗Ｐ型シリコンウェーへを使
用し、基板３には直径１００ＩＩＩＲ，比抵抗６２．５
Ω・国の高抵抗Ｎ型シリコンウェーへを使用した（以後
便宜上高抵抗基板はｐ＋ 、Ｎ＋、低抵抗基板はＰ−、
Ｎ−″と表す）。基板３にはリンを加速電圧４０ｋｅＶ
で２ Ｘ １０ ” ３ａｔｍ ／ にｉイオン注入し
てイオン注入層（Ｎ＋層）２を形成した。
その後イオン注入したＮ−型ウニ−への表面を清浄化洗
浄して、Ｐ÷型ウェーハと接着した後、１１００℃Ｘ２
ｈｒ、Ｎ２中で接着熱処理を行なった後に９００℃、１
０００℃、１１００℃、１２００℃にてプロファイル制
御熱処理をＮ２中にて行なった。
浄して、Ｐ÷型ウェーハと接着した後、１１００℃Ｘ２
ｈｒ、Ｎ２中で接着熱処理を行なった後に９００℃、１
０００℃、１１００℃、１２００℃にてプロファイル制
御熱処理をＮ２中にて行なった。
第３図は伝導度変調効果の有無に対する熱処理温度及び
時間依存性を示しているが、１０００℃以下の熱処理温
度では１００ｈｒ以上行なっても伝導度変調効果は認め
られず、１１００℃において１６ｈｒ以上、１２００℃
において１ｈｒ以上において伝導度変調効果が認められ
ることが判る。
時間依存性を示しているが、１０００℃以下の熱処理温
度では１００ｈｒ以上行なっても伝導度変調効果は認め
られず、１１００℃において１６ｈｒ以上、１２００℃
において１ｈｒ以上において伝導度変調効果が認められ
ることが判る。
〈実施例２〉
実施例１において接着熱処理を行なわずに同条件のプロ
ファイル制御熱処理を行なった場合においても１２００
℃においては１ｈｒ以上、１１００℃においては１８ｈ
ｒ以上において伝導度変調効果が認められることが判っ
た。
ファイル制御熱処理を行なった場合においても１２００
℃においては１ｈｒ以上、１１００℃においては１８ｈ
ｒ以上において伝導度変調効果が認められることが判っ
た。
〈実施例３〉
第１図における基板１及び３には実施例１と同様なウェ
ーハを使用し、基板３にリンを加速電圧４０ｋｅＶで１
ｘ１０１ Ｓ 、１．５ｘ１０１ ’ 、２Ｘ１０”
ａｔａ＋ ／にｉの３条件イオン注入した。その後Ｎ−
型ウニ−への表面を清浄化洗浄し、Ｐ中型ウェーハト接
着シタ後、１１００℃、 ２ｈｒ、 Ｎ２中で接着熱処
理を行なった後に１２００℃、１ｈｒ。
ーハを使用し、基板３にリンを加速電圧４０ｋｅＶで１
ｘ１０１ Ｓ 、１．５ｘ１０１ ’ 、２Ｘ１０”
ａｔａ＋ ／にｉの３条件イオン注入した。その後Ｎ−
型ウニ−への表面を清浄化洗浄し、Ｐ中型ウェーハト接
着シタ後、１１００℃、 ２ｈｒ、 Ｎ２中で接着熱処
理を行なった後に１２００℃、１ｈｒ。
Ｎ２中でプロファイル制御熱処理を行なった。
第１表は伝導度変調効果の有無を示した表である。１Ｘ
１０１３ ａｔｍ ／ ｃｉでは伝導度変調効果は認め
られず、１．５ｘ １１０１５ａｔ ／ ｃｔＡ以上で
なければならないことが判る。
１０１３ ａｔｍ ／ ｃｉでは伝導度変調効果は認め
られず、１．５ｘ １１０１５ａｔ ／ ｃｔＡ以上で
なければならないことが判る。
第１表
次に本発明の実施例による効果について述べる。
既述の如く本発明により従来伝導度変調効果の認められ
なかった接着半導体基板を用いたＩＧＢ丁素子は接着後
のアクセプター不純物プロファイルを制御することによ
り伝導度変調効果を増大し、これまで不可能であった接
着半導体基板を用いたＩＧＢＴ素子の製造が実現出来た
。
なかった接着半導体基板を用いたＩＧＢ丁素子は接着後
のアクセプター不純物プロファイルを制御することによ
り伝導度変調効果を増大し、これまで不可能であった接
着半導体基板を用いたＩＧＢＴ素子の製造が実現出来た
。
第４図は本発明によって得られた接着型ＩＧＢ丁素子の
特性を示しており、その効果は第３図と比較すれば良く
判る。すなわち、本発明の接着型ＩＧＢＴ素子は伝導度
変調効果が著るしく増大している。又、第１図の如きＩ
ＧＢＴ用半導体基板は、従来技術である気相エピタキシ
ャル方法によって実現可能であるが、高耐圧品用基板で
は第１図３のＮ−基板厚が１００μｍを越える為、結晶
性が著しく劣化すると共に値段も本発明に比べ約２倍と
高価なものとなる。本発明は、こういった高耐圧のＩＧ
ＢＴ素子実現に大きな効果をもたらす。
特性を示しており、その効果は第３図と比較すれば良く
判る。すなわち、本発明の接着型ＩＧＢＴ素子は伝導度
変調効果が著るしく増大している。又、第１図の如きＩ
ＧＢＴ用半導体基板は、従来技術である気相エピタキシ
ャル方法によって実現可能であるが、高耐圧品用基板で
は第１図３のＮ−基板厚が１００μｍを越える為、結晶
性が著しく劣化すると共に値段も本発明に比べ約２倍と
高価なものとなる。本発明は、こういった高耐圧のＩＧ
ＢＴ素子実現に大きな効果をもたらす。
［発明の効果］
以上述べたように本発明によれば、接着半導体基板の製
造において、接着界面近傍の不純物の濃度プロファイル
を制御することにより、接着半導体基板の伝導度変調効
果を増大することができ、以って接着半導体基板を用い
た高耐圧のＩＧＢＴ素子を実現することができる半導体
基板の製造方法を提供することができる。
造において、接着界面近傍の不純物の濃度プロファイル
を制御することにより、接着半導体基板の伝導度変調効
果を増大することができ、以って接着半導体基板を用い
た高耐圧のＩＧＢＴ素子を実現することができる半導体
基板の製造方法を提供することができる。
第１図はイオン注入を施したＮ型基板とＰ型基板を接着
して得られた接着半導体基板の一例を示す断面図、第２
図は接着型ＩＧＢＴ素子の一例を示す構造図、第３図は
接着半導体基板の伝導度変調領域の温度２時間依存性の
一例を示す特性図、第４図は本発明によって得られたＩ
ＧＢＴ特性の一例を示す図、第５図は従来の製造方法に
よるＩ−■特性を示す図である。 １．４・・・Ｐ子基板、２，５・・・イオン注入層（Ｎ
層層）、３．６・・・Ｎ−基板、７・・・Ｐ層、８・・
・Ｎ層、９・・・ゲート、１０・・・ソース（エミッタ
）、１１・・・ドレイン（コレクタ）。 出願人代理人 弁理士 鈴 江 武 彦第１図 ＩＩ ２ 図 ｃ 第５図
して得られた接着半導体基板の一例を示す断面図、第２
図は接着型ＩＧＢＴ素子の一例を示す構造図、第３図は
接着半導体基板の伝導度変調領域の温度２時間依存性の
一例を示す特性図、第４図は本発明によって得られたＩ
ＧＢＴ特性の一例を示す図、第５図は従来の製造方法に
よるＩ−■特性を示す図である。 １．４・・・Ｐ子基板、２，５・・・イオン注入層（Ｎ
層層）、３．６・・・Ｎ−基板、７・・・Ｐ層、８・・
・Ｎ層、９・・・ゲート、１０・・・ソース（エミッタ
）、１１・・・ドレイン（コレクタ）。 出願人代理人 弁理士 鈴 江 武 彦第１図 ＩＩ ２ 図 ｃ 第５図
Claims (2)
- （１）少なくとも、比抵抗が１０Ω・ｃｍ以上のＮ型基
板にドナー不純物を１．５×１０＾１＾５／ｃｍ＾２以
上イオン注入する第１の工程と、この工程の後前記Ｎ型
基板のイオン注入面に比抵抗が０．０２Ω・ｃｍ以下の
Ｐ型基板を接着する第２の工程とを含む半導体基板の製
造方法において、第２の工程後に熱処理により前記Ｐ型
基板から前記Ｎ型基板へしみ出すアクセプター不純物濃
度プロファイルを制御する第３の工程を加えたことを特
徴とする半導体基板の製造方法。 - （２）第３の工程が１２００℃、１時間以上もしくはこ
れと等価な熱処理条件であることを特徴とする特許請求
の範囲第１項記載の半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15028287A JPS63314825A (ja) | 1987-06-18 | 1987-06-18 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15028287A JPS63314825A (ja) | 1987-06-18 | 1987-06-18 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63314825A true JPS63314825A (ja) | 1988-12-22 |
| JPH044746B2 JPH044746B2 (ja) | 1992-01-29 |
Family
ID=15493567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15028287A Granted JPS63314825A (ja) | 1987-06-18 | 1987-06-18 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63314825A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01289109A (ja) * | 1988-05-16 | 1989-11-21 | Nippon Soken Inc | 半導体装置の製造方法 |
| KR19980055025A (ko) * | 1996-12-27 | 1998-09-25 | 김광호 | 반도체 소자의 제조방법 |
-
1987
- 1987-06-18 JP JP15028287A patent/JPS63314825A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01289109A (ja) * | 1988-05-16 | 1989-11-21 | Nippon Soken Inc | 半導体装置の製造方法 |
| KR19980055025A (ko) * | 1996-12-27 | 1998-09-25 | 김광호 | 반도체 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH044746B2 (ja) | 1992-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO2003049189A1 (ja) | 貼り合わせウェーハおよび貼り合わせウェーハの製造方法 | |
| JPS61183917A (ja) | 半導体装置の製造方法 | |
| JPS61292934A (ja) | 半導体素子の製造方法 | |
| JP3081967B2 (ja) | シリコンオンインシュレータ基板の製造方法 | |
| JPH0544835B2 (ja) | ||
| JPH0246722A (ja) | 半導体装置の製造方法 | |
| JPS63314825A (ja) | 半導体基板の製造方法 | |
| TW201729339A (zh) | 絕緣體上半導體型基板 | |
| JP2752371B2 (ja) | 半導体装置の製造方法 | |
| TWI592987B (zh) | 絕緣層上覆矽基板及其製造方法 | |
| JPH0714000B2 (ja) | 複合半導体装置およびその製造方法 | |
| JPH05217822A (ja) | シリコンオンインシュレータ基板の製造方法 | |
| JPS5998533A (ja) | 半導体基板およびその製造方法 | |
| JPH03181115A (ja) | 半導体基板の製造方法 | |
| JP3465765B2 (ja) | Ｉｇｂｔ用半導体基板の作製方法 | |
| JPH0719837B2 (ja) | 半導体装置の製造方法 | |
| JP4554898B2 (ja) | 半導体装置の製造方法 | |
| JPH0555100A (ja) | 半導体基板の製造方法 | |
| JPH01289124A (ja) | 半導体装置の製造方法 | |
| JPH05129170A (ja) | 半導体装置の製造方法 | |
| JP2004014748A (ja) | 半導体装置の製造方法 | |
| JPS60236243A (ja) | 半導体基板の製造方法 | |
| JPH1187260A (ja) | 半導体装置の製造方法 | |
| JPS61224457A (ja) | 半導体装置及びその製造方法 | |
| JPS62221122A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |