JPS63314825A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPS63314825A JPS63314825A JP15028287A JP15028287A JPS63314825A JP S63314825 A JPS63314825 A JP S63314825A JP 15028287 A JP15028287 A JP 15028287A JP 15028287 A JP15028287 A JP 15028287A JP S63314825 A JPS63314825 A JP S63314825A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- type
- semiconductor substrate
- heat treatment
- conductivity modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 67
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000010438 heat treatment Methods 0.000 claims abstract description 18
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 8
- 230000000694 effects Effects 0.000 abstract description 21
- 230000015556 catabolic process Effects 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 9
- 230000001070 adhesive effect Effects 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は半導体基板の製造方法に関するもので、特に接
着半導体基板の製造において、接着界面近傍の不純物の
濃度プロファイルを制御するために用いられるものであ
る。
着半導体基板の製造において、接着界面近傍の不純物の
濃度プロファイルを制御するために用いられるものであ
る。
(従来の技術)
比抵抗の高い(概略10Ω・crtr以上)N型基板3
に同型の不純物であるリンをイオン注入してイオン注入
層2を形成し、該イオン注入面に比抵抗の低い(概略0
.02Ω・α以下)P型基[1を直接接着してなる第1
図の如き接着半導体基板は第2図に示す■G3 T(l
n5ulated Gate3ipolar T
ransistor )基板として利用されている。即
ち、イオン注入層5を形成したN型基板6にP型基板4
を直接接着して接着半導体基板を構成し、前記N型基板
6にP層7及びN層8を形成してゲート9及びソースC
エミッタ)10を設け、かつ前記P型基板4にドレイン
(コレクタ)11を設けてIG8T素子を構成する。前
記接着半導体基板は従来高抵抗N型基板3.6にイオン
注入層2,5を形成し、次に清浄化洗浄を加え、低抵抗
P型基板1,4を物理的に接着させ、その後1100℃
×2hrの熱処理を行ない、結合を化学的に強固なもの
にしていた。その後、高抵抗N型基板3,6の接着面と
は反対側の面を荒研磨。
に同型の不純物であるリンをイオン注入してイオン注入
層2を形成し、該イオン注入面に比抵抗の低い(概略0
.02Ω・α以下)P型基[1を直接接着してなる第1
図の如き接着半導体基板は第2図に示す■G3 T(l
n5ulated Gate3ipolar T
ransistor )基板として利用されている。即
ち、イオン注入層5を形成したN型基板6にP型基板4
を直接接着して接着半導体基板を構成し、前記N型基板
6にP層7及びN層8を形成してゲート9及びソースC
エミッタ)10を設け、かつ前記P型基板4にドレイン
(コレクタ)11を設けてIG8T素子を構成する。前
記接着半導体基板は従来高抵抗N型基板3.6にイオン
注入層2,5を形成し、次に清浄化洗浄を加え、低抵抗
P型基板1,4を物理的に接着させ、その後1100℃
×2hrの熱処理を行ない、結合を化学的に強固なもの
にしていた。その後、高抵抗N型基板3,6の接着面と
は反対側の面を荒研磨。
仕上研磨を施す事により作られていた。
しかしながら、従来技術の様に物理的な接着後に結合力
を化学的に強固なものにするために行なう熱処理(通常
1100℃x’)hr)だけでは第5図に示すが如く伝
導度変調効果Bは小さく、理想型のI GBT特性Aは
接着半導体基板を用いたI GBT素子においては得ら
れないことが判明した。
を化学的に強固なものにするために行なう熱処理(通常
1100℃x’)hr)だけでは第5図に示すが如く伝
導度変調効果Bは小さく、理想型のI GBT特性Aは
接着半導体基板を用いたI GBT素子においては得ら
れないことが判明した。
(発明が解決しようとする問題点)
本発明は、従来技術では接着半導体基板の伝導度変調効
果が小さく、接着半導体基板を用いたIGBT素子の製
造が不可能であった点に鑑みてなされたもので、接着半
導体基板の伝導度変調効果を増大し得、以って接着半導
体基板を用いた高耐圧のIGBT素子を実現し得る半導
体基板の製造方法を提供することを目的とする。
果が小さく、接着半導体基板を用いたIGBT素子の製
造が不可能であった点に鑑みてなされたもので、接着半
導体基板の伝導度変調効果を増大し得、以って接着半導
体基板を用いた高耐圧のIGBT素子を実現し得る半導
体基板の製造方法を提供することを目的とする。
[発明の構成]
(問題点を解決するための手段と作用)本発明は上記目
的を達成するために、少なくとも、比抵抗が100・1
以上のN型基板にドナー不純物を1.sX 10” ’
/d以上イオン注入する第1の工程と、この工程の後
前記N型基板のイオン注入面に比抵抗が0.02Ω・G
以下のP型基板を接着する第2の工程とを含む半導体基
板の製造方法において、第2の工程後に熱処理により前
記P型基板から前記N型基板へしみ出すアクセプター不
純物S度ブOファイルを制御する第3の工程を加えたこ
とを特徴とするもので、製造工程内において化学的に結
合を強固なものにする熱処理だけでは伝導度変調効果を
起こさないため、アクセプター不純物の濃度プロファイ
ルを制御する熱処理を加える事にある。
的を達成するために、少なくとも、比抵抗が100・1
以上のN型基板にドナー不純物を1.sX 10” ’
/d以上イオン注入する第1の工程と、この工程の後
前記N型基板のイオン注入面に比抵抗が0.02Ω・G
以下のP型基板を接着する第2の工程とを含む半導体基
板の製造方法において、第2の工程後に熱処理により前
記P型基板から前記N型基板へしみ出すアクセプター不
純物S度ブOファイルを制御する第3の工程を加えたこ
とを特徴とするもので、製造工程内において化学的に結
合を強固なものにする熱処理だけでは伝導度変調効果を
起こさないため、アクセプター不純物の濃度プロファイ
ルを制御する熱処理を加える事にある。
この様な熱処理を加えることにより伝導度変調効果を誘
起させ、IGBT特性が得られることが判った。
起させ、IGBT特性が得られることが判った。
(実施例)
以下図面を参照して本発明の実施例を詳細に説明する。
〈実施例1〉
第1聞における半導体基板1として直径100m、比抵
抗0.015Ω・σの低抵抗P型シリコンウェーへを使
用し、基板3には直径100IIIR,比抵抗62.5
Ω・国の高抵抗N型シリコンウェーへを使用した(以後
便宜上高抵抗基板はp+ 、N+、低抵抗基板はP−、
N−″と表す)。基板3にはリンを加速電圧40keV
で2 X 10 ” 3atm / にiイオン注入し
てイオン注入層(N+層)2を形成した。
抗0.015Ω・σの低抵抗P型シリコンウェーへを使
用し、基板3には直径100IIIR,比抵抗62.5
Ω・国の高抵抗N型シリコンウェーへを使用した(以後
便宜上高抵抗基板はp+ 、N+、低抵抗基板はP−、
N−″と表す)。基板3にはリンを加速電圧40keV
で2 X 10 ” 3atm / にiイオン注入し
てイオン注入層(N+層)2を形成した。
その後イオン注入したN−型ウニ−への表面を清浄化洗
浄して、P÷型ウェーハと接着した後、1100℃X2
hr、N2中で接着熱処理を行なった後に900℃、1
000℃、1100℃、1200℃にてプロファイル制
御熱処理をN2中にて行なった。
浄して、P÷型ウェーハと接着した後、1100℃X2
hr、N2中で接着熱処理を行なった後に900℃、1
000℃、1100℃、1200℃にてプロファイル制
御熱処理をN2中にて行なった。
第3図は伝導度変調効果の有無に対する熱処理温度及び
時間依存性を示しているが、1000℃以下の熱処理温
度では100hr以上行なっても伝導度変調効果は認め
られず、1100℃において16hr以上、1200℃
において1hr以上において伝導度変調効果が認められ
ることが判る。
時間依存性を示しているが、1000℃以下の熱処理温
度では100hr以上行なっても伝導度変調効果は認め
られず、1100℃において16hr以上、1200℃
において1hr以上において伝導度変調効果が認められ
ることが判る。
〈実施例2〉
実施例1において接着熱処理を行なわずに同条件のプロ
ファイル制御熱処理を行なった場合においても1200
℃においては1hr以上、1100℃においては18h
r以上において伝導度変調効果が認められることが判っ
た。
ファイル制御熱処理を行なった場合においても1200
℃においては1hr以上、1100℃においては18h
r以上において伝導度変調効果が認められることが判っ
た。
〈実施例3〉
第1図における基板1及び3には実施例1と同様なウェ
ーハを使用し、基板3にリンを加速電圧40keVで1
x101 S 、1.5x101 ’ 、2X10”
ata+ /にiの3条件イオン注入した。その後N−
型ウニ−への表面を清浄化洗浄し、P中型ウェーハト接
着シタ後、1100℃、 2hr、 N2中で接着熱処
理を行なった後に1200℃、1hr。
ーハを使用し、基板3にリンを加速電圧40keVで1
x101 S 、1.5x101 ’ 、2X10”
ata+ /にiの3条件イオン注入した。その後N−
型ウニ−への表面を清浄化洗浄し、P中型ウェーハト接
着シタ後、1100℃、 2hr、 N2中で接着熱処
理を行なった後に1200℃、1hr。
N2中でプロファイル制御熱処理を行なった。
第1表は伝導度変調効果の有無を示した表である。1X
1013 atm / ciでは伝導度変調効果は認め
られず、1.5x 11015at / ctA以上で
なければならないことが判る。
1013 atm / ciでは伝導度変調効果は認め
られず、1.5x 11015at / ctA以上で
なければならないことが判る。
第1表
次に本発明の実施例による効果について述べる。
既述の如く本発明により従来伝導度変調効果の認められ
なかった接着半導体基板を用いたIGB丁素子は接着後
のアクセプター不純物プロファイルを制御することによ
り伝導度変調効果を増大し、これまで不可能であった接
着半導体基板を用いたIGBT素子の製造が実現出来た
。
なかった接着半導体基板を用いたIGB丁素子は接着後
のアクセプター不純物プロファイルを制御することによ
り伝導度変調効果を増大し、これまで不可能であった接
着半導体基板を用いたIGBT素子の製造が実現出来た
。
第4図は本発明によって得られた接着型IGB丁素子の
特性を示しており、その効果は第3図と比較すれば良く
判る。すなわち、本発明の接着型IGBT素子は伝導度
変調効果が著るしく増大している。又、第1図の如きI
GBT用半導体基板は、従来技術である気相エピタキシ
ャル方法によって実現可能であるが、高耐圧品用基板で
は第1図3のN−基板厚が100μmを越える為、結晶
性が著しく劣化すると共に値段も本発明に比べ約2倍と
高価なものとなる。本発明は、こういった高耐圧のIG
BT素子実現に大きな効果をもたらす。
特性を示しており、その効果は第3図と比較すれば良く
判る。すなわち、本発明の接着型IGBT素子は伝導度
変調効果が著るしく増大している。又、第1図の如きI
GBT用半導体基板は、従来技術である気相エピタキシ
ャル方法によって実現可能であるが、高耐圧品用基板で
は第1図3のN−基板厚が100μmを越える為、結晶
性が著しく劣化すると共に値段も本発明に比べ約2倍と
高価なものとなる。本発明は、こういった高耐圧のIG
BT素子実現に大きな効果をもたらす。
[発明の効果]
以上述べたように本発明によれば、接着半導体基板の製
造において、接着界面近傍の不純物の濃度プロファイル
を制御することにより、接着半導体基板の伝導度変調効
果を増大することができ、以って接着半導体基板を用い
た高耐圧のIGBT素子を実現することができる半導体
基板の製造方法を提供することができる。
造において、接着界面近傍の不純物の濃度プロファイル
を制御することにより、接着半導体基板の伝導度変調効
果を増大することができ、以って接着半導体基板を用い
た高耐圧のIGBT素子を実現することができる半導体
基板の製造方法を提供することができる。
第1図はイオン注入を施したN型基板とP型基板を接着
して得られた接着半導体基板の一例を示す断面図、第2
図は接着型IGBT素子の一例を示す構造図、第3図は
接着半導体基板の伝導度変調領域の温度2時間依存性の
一例を示す特性図、第4図は本発明によって得られたI
GBT特性の一例を示す図、第5図は従来の製造方法に
よるI−■特性を示す図である。 1.4・・・P子基板、2,5・・・イオン注入層(N
層層)、3.6・・・N−基板、7・・・P層、8・・
・N層、9・・・ゲート、10・・・ソース(エミッタ
)、11・・・ドレイン(コレクタ)。 出願人代理人 弁理士 鈴 江 武 彦第1図 II 2 図 c 第5図
して得られた接着半導体基板の一例を示す断面図、第2
図は接着型IGBT素子の一例を示す構造図、第3図は
接着半導体基板の伝導度変調領域の温度2時間依存性の
一例を示す特性図、第4図は本発明によって得られたI
GBT特性の一例を示す図、第5図は従来の製造方法に
よるI−■特性を示す図である。 1.4・・・P子基板、2,5・・・イオン注入層(N
層層)、3.6・・・N−基板、7・・・P層、8・・
・N層、9・・・ゲート、10・・・ソース(エミッタ
)、11・・・ドレイン(コレクタ)。 出願人代理人 弁理士 鈴 江 武 彦第1図 II 2 図 c 第5図
Claims (2)
- (1)少なくとも、比抵抗が10Ω・cm以上のN型基
板にドナー不純物を1.5×10^1^5/cm^2以
上イオン注入する第1の工程と、この工程の後前記N型
基板のイオン注入面に比抵抗が0.02Ω・cm以下の
P型基板を接着する第2の工程とを含む半導体基板の製
造方法において、第2の工程後に熱処理により前記P型
基板から前記N型基板へしみ出すアクセプター不純物濃
度プロファイルを制御する第3の工程を加えたことを特
徴とする半導体基板の製造方法。 - (2)第3の工程が1200℃、1時間以上もしくはこ
れと等価な熱処理条件であることを特徴とする特許請求
の範囲第1項記載の半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15028287A JPS63314825A (ja) | 1987-06-18 | 1987-06-18 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15028287A JPS63314825A (ja) | 1987-06-18 | 1987-06-18 | 半導体基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63314825A true JPS63314825A (ja) | 1988-12-22 |
JPH044746B2 JPH044746B2 (ja) | 1992-01-29 |
Family
ID=15493567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15028287A Granted JPS63314825A (ja) | 1987-06-18 | 1987-06-18 | 半導体基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63314825A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01289109A (ja) * | 1988-05-16 | 1989-11-21 | Nippon Soken Inc | 半導体装置の製造方法 |
KR19980055025A (ko) * | 1996-12-27 | 1998-09-25 | 김광호 | 반도체 소자의 제조방법 |
-
1987
- 1987-06-18 JP JP15028287A patent/JPS63314825A/ja active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01289109A (ja) * | 1988-05-16 | 1989-11-21 | Nippon Soken Inc | 半導体装置の製造方法 |
KR19980055025A (ko) * | 1996-12-27 | 1998-09-25 | 김광호 | 반도체 소자의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
JPH044746B2 (ja) | 1992-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2003049189A1 (ja) | 貼り合わせウェーハおよび貼り合わせウェーハの製造方法 | |
JPH067594B2 (ja) | 半導体基板の製造方法 | |
JPS61183917A (ja) | 半導体装置の製造方法 | |
JPS61292934A (ja) | 半導体素子の製造方法 | |
JP3081967B2 (ja) | シリコンオンインシュレータ基板の製造方法 | |
JPH0246722A (ja) | 半導体装置の製造方法 | |
JPS63314825A (ja) | 半導体基板の製造方法 | |
TW201729339A (zh) | 絕緣體上半導體型基板 | |
JP2752371B2 (ja) | 半導体装置の製造方法 | |
TWI592987B (zh) | 絕緣層上覆矽基板及其製造方法 | |
JPH03181115A (ja) | 半導体基板の製造方法 | |
JPH01302740A (ja) | 誘電体分離半導体基板およびその製造方法 | |
JP3465765B2 (ja) | Igbt用半導体基板の作製方法 | |
JP4554898B2 (ja) | 半導体装置の製造方法 | |
JPH0555100A (ja) | 半導体基板の製造方法 | |
JPH01289124A (ja) | 半導体装置の製造方法 | |
JPH05129170A (ja) | 半導体装置の製造方法 | |
JPH01241168A (ja) | バイポーラトランジスタおよびその製造方法 | |
JP2004014748A (ja) | 半導体装置の製造方法 | |
JPS60236243A (ja) | 半導体基板の製造方法 | |
JPH1187260A (ja) | 半導体装置の製造方法 | |
JPS61224457A (ja) | 半導体装置及びその製造方法 | |
KR100361696B1 (ko) | 쇼트키베리어다이오드 및 그 제조방법 | |
JPS62221122A (ja) | 半導体装置の製造方法 | |
JPS61182241A (ja) | 誘電体分離形半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |