JP3081967B2 - シリコンオンインシュレータ基板の製造方法 - Google Patents
シリコンオンインシュレータ基板の製造方法Info
- Publication number
- JP3081967B2 JP3081967B2 JP02314433A JP31443390A JP3081967B2 JP 3081967 B2 JP3081967 B2 JP 3081967B2 JP 02314433 A JP02314433 A JP 02314433A JP 31443390 A JP31443390 A JP 31443390A JP 3081967 B2 JP3081967 B2 JP 3081967B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- silicon wafer
- manufacturing
- tantalum
- insulator substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/30—Hydrogen technology
- Y02E60/50—Fuel cells
Description
【発明の詳細な説明】 〔概要〕 シリコンオンインシュレータ基板（以下、SOI基板と
云う。）の製造方法、特に、金属シリサイドよりなる低
抵抗の埋め込み層を有するSOI基板の製造方法に関し、 抵抗の低い金属シリサイドを埋め込み層に使用し、し
かも、基板全面にわたって均一な接着強度が得られるよ
うにするSOI基板の製造方法を提供することを目的と
し、 絶縁基板上にタンタルの薄層を形成し、このタンタル
の薄層上に第１のシリコンウェーハを重ね合わせ、不活
性ガス中において400〜1,100℃の温度に加熱して接着す
るように構成する。
云う。）の製造方法、特に、金属シリサイドよりなる低
抵抗の埋め込み層を有するSOI基板の製造方法に関し、 抵抗の低い金属シリサイドを埋め込み層に使用し、し
かも、基板全面にわたって均一な接着強度が得られるよ
うにするSOI基板の製造方法を提供することを目的と
し、 絶縁基板上にタンタルの薄層を形成し、このタンタル
の薄層上に第１のシリコンウェーハを重ね合わせ、不活
性ガス中において400〜1,100℃の温度に加熱して接着す
るように構成する。
本発明は、SOI基板の製造方法、特に、金属シリサイ
ドよりなる低抵抗の埋め込み層を有するSOI基板の製造
方法に関する。
ドよりなる低抵抗の埋め込み層を有するSOI基板の製造
方法に関する。
近年のコンピュータの高速化、高密度化にともない、
SOI基板による半導体装置間の電気的分離、および、埋
め込み層の低抵抗化が必要になってきている。
SOI基板による半導体装置間の電気的分離、および、埋
め込み層の低抵抗化が必要になってきている。
埋め込み層を有するSOI基板の製造方法にはいくつか
の方法が知られている。
の方法が知られている。
第１の方法は、第３図に示すように、第１のシリコン
ウェーハ４の表層にヒ素、ホウ素、リン等をイオン注入
し、このイオン注入された面が、表面に絶縁膜２の形成
された第２のシリコンウェーハ１に接触するように第１
のシリコンウェーハ４と第２のシリコンウェーハ１とを
重ね合わせ、加熱して相互に接着した後、第１のシリコ
ンウェーハ４を薄膜化する方法である。
ウェーハ４の表層にヒ素、ホウ素、リン等をイオン注入
し、このイオン注入された面が、表面に絶縁膜２の形成
された第２のシリコンウェーハ１に接触するように第１
のシリコンウェーハ４と第２のシリコンウェーハ１とを
重ね合わせ、加熱して相互に接着した後、第１のシリコ
ンウェーハ４を薄膜化する方法である。
第２の方法は、第４図に示すように、埋め込み層を低
抵抗化するために、絶縁膜２の形成された第２のシリコ
ンウェーハ１の表面にチタン等の金属とシリコンとを同
時にスパッタして金属シリサイド膜５を形成した後、第
１のシリコンウェーハ４を重ね合わせて加熱し接着する
方法である。
抵抗化するために、絶縁膜２の形成された第２のシリコ
ンウェーハ１の表面にチタン等の金属とシリコンとを同
時にスパッタして金属シリサイド膜５を形成した後、第
１のシリコンウェーハ４を重ね合わせて加熱し接着する
方法である。
第３の方法は、第５図に示すように、絶縁膜２の形成
された第２のシリコンウェーハ１上にチタン、ジルコニ
ウム、または、ハフニウムの金属薄膜６を形成した後、
第１のシリコンウェーハ４を重ね合わせて加熱し、金属
薄膜６と第１のシリコンウェーハ４とのシリサイド化反
応によって相互に接着する方法である。
された第２のシリコンウェーハ１上にチタン、ジルコニ
ウム、または、ハフニウムの金属薄膜６を形成した後、
第１のシリコンウェーハ４を重ね合わせて加熱し、金属
薄膜６と第１のシリコンウェーハ４とのシリサイド化反
応によって相互に接着する方法である。
第１の方法においては、第１のシリコンウェーハ４の
イオン注入された領域が埋め込み層となるが、埋め込み
層を低抵抗化するためには埋め込み層の厚さを厚く形成
する必要がある。埋め込み層が厚くなると、溝分離法、
LOCOS法等による素子分離構造の形成が困難になると云
う欠点がある。
イオン注入された領域が埋め込み層となるが、埋め込み
層を低抵抗化するためには埋め込み層の厚さを厚く形成
する必要がある。埋め込み層が厚くなると、溝分離法、
LOCOS法等による素子分離構造の形成が困難になると云
う欠点がある。
第２の方法においては、高温度中において金属シリサ
イド膜５の表面が平坦でなくなってしまうため、張り合
わせ面の接着強度が低下すると云う欠点がある。
イド膜５の表面が平坦でなくなってしまうため、張り合
わせ面の接着強度が低下すると云う欠点がある。
第３の方法においては、チタン、ジルコニウム、また
は、ハフニウムのシリサイドは絶縁膜２との密着性が悪
く、絶縁膜２と金属シリサイドとの界面において剥離が
発生することがあり、基板全面にわたって均一な接着が
得られないと云う欠点がある。
は、ハフニウムのシリサイドは絶縁膜２との密着性が悪
く、絶縁膜２と金属シリサイドとの界面において剥離が
発生することがあり、基板全面にわたって均一な接着が
得られないと云う欠点がある。
本発明の目的は、これらの欠点を解消することにあ
り、抵抗の低い金属シリサイドを埋め込み層に使用し、
しかも、基板全面にわたって均一な接着強度が得られる
ようにするSOI基板の製造方法を提供することにある。
り、抵抗の低い金属シリサイドを埋め込み層に使用し、
しかも、基板全面にわたって均一な接着強度が得られる
ようにするSOI基板の製造方法を提供することにある。
上記の目的は、絶縁基板上にタンタルの薄層（３）を
形成し、このタンタルの薄層（３）上に第１のシリコン
ウェーハ（４）を重ね合わせ、不活性ガス中において40
0〜1,100℃の温度に加熱して接着する工程を有するSOI
基板の製造方法によって達成される。なお、前記の接着
工程は減圧中において実行され、また、前記の加熱温度
は600〜800℃であることが効果的である。また、前記の
絶縁基板は、第２のシリコンウェーハ（１）の表面に二
酸化シリコンまたは窒化シリコンよりなる絶縁膜（２）
が形成されていることでもよく、また、前記の接着工程
において、前記の絶縁基板と前記の第１のシリコンウェ
ーハ（４）との間に3MV/cmの交番電界を印加することが
効果的である。さらに、前記の第１のシリコンウェーハ
（４）の前記タンタルの薄層（３）との接着面にヒ素、
ホウ素またはリンを100KeV以下の注入エネルギーと１×
1014cm-2以上のドーズ量とをもってイオン注入すること
が効果的であり、また、前記の接着工程に引き続き800
〜1,000℃の温度において熱処理をなすことが好まし
い。
形成し、このタンタルの薄層（３）上に第１のシリコン
ウェーハ（４）を重ね合わせ、不活性ガス中において40
0〜1,100℃の温度に加熱して接着する工程を有するSOI
基板の製造方法によって達成される。なお、前記の接着
工程は減圧中において実行され、また、前記の加熱温度
は600〜800℃であることが効果的である。また、前記の
絶縁基板は、第２のシリコンウェーハ（１）の表面に二
酸化シリコンまたは窒化シリコンよりなる絶縁膜（２）
が形成されていることでもよく、また、前記の接着工程
において、前記の絶縁基板と前記の第１のシリコンウェ
ーハ（４）との間に3MV/cmの交番電界を印加することが
効果的である。さらに、前記の第１のシリコンウェーハ
（４）の前記タンタルの薄層（３）との接着面にヒ素、
ホウ素またはリンを100KeV以下の注入エネルギーと１×
1014cm-2以上のドーズ量とをもってイオン注入すること
が効果的であり、また、前記の接着工程に引き続き800
〜1,000℃の温度において熱処理をなすことが好まし
い。
本発明に係るSOI基板の製造方法においては、第２図
（ａ）に示すように、絶縁膜２の形成された第２のシリ
コンウェーハ１上にタンタルの薄層３を形成し、その上
に第１のシリコンウェーハ４重ね合わせて加熱すると、
タンタルの薄層３中に第１のシリコンウェーハ４のシリ
コンが拡散し、反応して金属シリサイド31が形成され、
タンタルの薄層３と第１のシリコンウェーハ４とは良好
に接着する。さらに熱処理を施すと、第２図（ｂ）に示
すようにシリサイド化が進行してタンタル薄槽３はすべ
てシリサイド化する。この状態においては、もはやタン
タルの薄層３と第１のシリコンウェーハ４との接着面は
存在しなくなり、むしろ、タンタルシリサイド31と絶縁
膜２との密着力の方が問題となるが、タンタルシリサイ
ド31と絶縁膜２との密着性は良好で、剥離が発生しない
ことが実験により確認されている。
（ａ）に示すように、絶縁膜２の形成された第２のシリ
コンウェーハ１上にタンタルの薄層３を形成し、その上
に第１のシリコンウェーハ４重ね合わせて加熱すると、
タンタルの薄層３中に第１のシリコンウェーハ４のシリ
コンが拡散し、反応して金属シリサイド31が形成され、
タンタルの薄層３と第１のシリコンウェーハ４とは良好
に接着する。さらに熱処理を施すと、第２図（ｂ）に示
すようにシリサイド化が進行してタンタル薄槽３はすべ
てシリサイド化する。この状態においては、もはやタン
タルの薄層３と第１のシリコンウェーハ４との接着面は
存在しなくなり、むしろ、タンタルシリサイド31と絶縁
膜２との密着力の方が問題となるが、タンタルシリサイ
ド31と絶縁膜２との密着性は良好で、剥離が発生しない
ことが実験により確認されている。
〔実施例〕 以下、図面を参照つゝ、本発明の一実施例に係るSOI
基板の製造方法について説明する。
基板の製造方法について説明する。
第１図（ａ）参照 第２のシリコンウェーハ１の表面を熱酸化して0.2μ
ｍ厚以上の二酸化シリコン絶縁膜２を形成する。
ｍ厚以上の二酸化シリコン絶縁膜２を形成する。
第１図（ｂ）参照 スパッタ法、蒸着法等を使用して、0.04〜0.08μｍ厚
のタンタル薄層３を形成する。
のタンタル薄層３を形成する。
第１図（ｃ）参照 第１図（ｃ）は接着装置の構成図である。図におい
て、11は真空層であり、12は不活性ガス供給口であり、
13はガス排気口であり、14はヒータであり、15はヒータ
用電源であり、16はパルス電圧発生装置である。
て、11は真空層であり、12は不活性ガス供給口であり、
13はガス排気口であり、14はヒータであり、15はヒータ
用電源であり、16はパルス電圧発生装置である。
第２のシリコンウェーハ１上に形成されたタンタル薄
層３上に第１のシリコンウェーハ４を重ねてヒータ14上
に載置し、真空槽11をガス排気口13から排気して真空に
した後、不活性ガス供給口12から窒素ガス等の不活性ガ
スを供給し、ヒータ電源15を使用してヒータ14を600〜8
00℃の温度に加熱する。第１のシリコンウェーハ４と第
２のシリコンウェーハ１との間に1M〜3.5MV/cmの電界が
加わるようにパルス電圧発生装置16の発生する100〜350
Vのパルス電圧を毎秒１〜２回の周期をもって３分間程
度電極17とヒータ14との間に印加し接着する。
層３上に第１のシリコンウェーハ４を重ねてヒータ14上
に載置し、真空槽11をガス排気口13から排気して真空に
した後、不活性ガス供給口12から窒素ガス等の不活性ガ
スを供給し、ヒータ電源15を使用してヒータ14を600〜8
00℃の温度に加熱する。第１のシリコンウェーハ４と第
２のシリコンウェーハ１との間に1M〜3.5MV/cmの電界が
加わるようにパルス電圧発生装置16の発生する100〜350
Vのパルス電圧を毎秒１〜２回の周期をもって３分間程
度電極17とヒータ14との間に印加し接着する。
すべてのタンタル薄層３をシリサイド化するために、
引き続き800〜1,000℃の温度で30分間以上の熱処理を施
す。
引き続き800〜1,000℃の温度で30分間以上の熱処理を施
す。
なお、第１のシリコンウェーハ４と第２のシリコンウ
ェーハ１とを重ね合わせて、ヒータ14上に載置するとき
に、第１のシリコンウェーハ４を下側にしてもよい。
ェーハ１とを重ね合わせて、ヒータ14上に載置するとき
に、第１のシリコンウェーハ４を下側にしてもよい。
また、第１のシリコンウェーハ４の表面にヒ素、ホウ
素、リン等の不純物を100KeV以下の注入エネルギーと１
×1014cm-2以上のドーズ量とをもってイオン注入してお
けば、シリコンとシリサイド層との間の電位バリアを低
くすることができ、オーミックな特性を得ることができ
る。
素、リン等の不純物を100KeV以下の注入エネルギーと１
×1014cm-2以上のドーズ量とをもってイオン注入してお
けば、シリコンとシリサイド層との間の電位バリアを低
くすることができ、オーミックな特性を得ることができ
る。
以上説明するとおり、本発明に係るSOI基板の製造方
法においては、絶縁基板上に形成されたタンタル薄層と
第１のシリコンウェーハとの間にシリサイド化反応が発
生して相互に良好に接着し、また、タンタルシリサイド
と絶縁基板との間の密着性が優れているので、全面にわ
たって良好に接着したSOI基板が形成される。また、埋
め込み層は金属シリサイド層よりなるため、抵抗が低く
且つ薄く形成されるので、このSOI基板を使用すること
によって半導体装置の高速化、高密度化が可能になり、
しかも、素子分離等の製造工程を簡略化することができ
る。
法においては、絶縁基板上に形成されたタンタル薄層と
第１のシリコンウェーハとの間にシリサイド化反応が発
生して相互に良好に接着し、また、タンタルシリサイド
と絶縁基板との間の密着性が優れているので、全面にわ
たって良好に接着したSOI基板が形成される。また、埋
め込み層は金属シリサイド層よりなるため、抵抗が低く
且つ薄く形成されるので、このSOI基板を使用すること
によって半導体装置の高速化、高密度化が可能になり、
しかも、素子分離等の製造工程を簡略化することができ
る。
第１図は、本発明の一実施例に係るSOI基板の製造方法
を説明する工程図である。 第２図は、本発明の原理説明図である。 第３図〜第５図は、従来技術に係るSOI基板の製造方法
の説明図である。 １……第２のシリコンウェーハ、 ２……絶縁膜、 ３……タンタル薄層、 ４……第１のシリコンウェーハ、 ５……金属シリサイド膜、 ６……金属薄膜、 11……真空槽、 12……不活性ガス供給口、 13……ガス排気口、 14……ヒータ、 15……ヒータ用電源、 16……パルス電圧発生装置、 17……電極。
を説明する工程図である。 第２図は、本発明の原理説明図である。 第３図〜第５図は、従来技術に係るSOI基板の製造方法
の説明図である。 １……第２のシリコンウェーハ、 ２……絶縁膜、 ３……タンタル薄層、 ４……第１のシリコンウェーハ、 ５……金属シリサイド膜、 ６……金属薄膜、 11……真空槽、 12……不活性ガス供給口、 13……ガス排気口、 14……ヒータ、 15……ヒータ用電源、 16……パルス電圧発生装置、 17……電極。
Claims (6)
- 【請求項１】絶縁基板上にタンタルの薄層（３）を形成
し、 該タンタルの薄層（３）上に第１のシリコンウェーハ
（４）を重ね合わせ、不活性ガス中において400〜1,100
℃の温度に加熱して接着する工程を有する ことを特徴とするシリコンオンインシュレータ基板の製
造方法。 - 【請求項２】前記の加熱温度は600〜800℃であることを
特徴とする請求項［１］記載のシリコンオンインシュレ
ータ基板の製造方法。 - 【請求項３】前記絶縁基板は、第２のシリコンウェーハ
（１）の表面に二酸化シリコンまたは窒化シリコンより
なる絶縁膜（２）が形成されてなることを特徴とする請
求項［１］または［２］記載のシリコンオンインシュレ
ータ基板の製造方法。 - 【請求項４】前記接着工程において、前記絶縁基板と前
記第１のシリコンウェーハ（４）との間に1M〜3.5MV/cm
のパルス電界を印加することを特徴とする請求項
［１］、［２］、または、［３］記載のシリコンオンイ
ンシュレータ基板の製造方法。 - 【請求項５】前記第１のシリコンウェーハ（４）の前記
タンタルの薄層（３）との接着面にヒ素、ホウ素または
リンを100KeV以下の注入エネルギーと１×1014cm-2以上
のドーズ量とをもってイオン注入することを特徴とする
請求項［１］、［２］、［３］、または、［４］記載の
シリコンオンインシュレータ基板の製造方法。 - 【請求項６】前記接着工程に引き続き800〜1,000℃の温
度において熱処理をなす工程を有することを特徴とする
請求項［１］、［２］、［３］、［４］、または、
［５］記載のシリコンオンインシュレータ基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02314433A JP3081967B2 (ja) | 1990-11-21 | 1990-11-21 | シリコンオンインシュレータ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02314433A JP3081967B2 (ja) | 1990-11-21 | 1990-11-21 | シリコンオンインシュレータ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04186815A JPH04186815A (ja) | 1992-07-03 |
| JP3081967B2 true JP3081967B2 (ja) | 2000-08-28 |
Family
ID=18053301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02314433A Expired - Fee Related JP3081967B2 (ja) | 1990-11-21 | 1990-11-21 | シリコンオンインシュレータ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3081967B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255731B1 (en) | 1997-07-30 | 2001-07-03 | Canon Kabushiki Kaisha | SOI bonding structure |
| TW465179B (en) * | 1999-05-27 | 2001-11-21 | Murata Manufacturing Co | Surface acoustic wave device and method of producing the same |
| JP3376969B2 (ja) * | 1999-09-02 | 2003-02-17 | 株式会社村田製作所 | 弾性表面波装置及びその製造方法 |
| FR2798224B1 (fr) * | 1999-09-08 | 2003-08-29 | Commissariat Energie Atomique | Realisation d'un collage electriquement conducteur entre deux elements semi-conducteurs. |
| US9646869B2 (en) | 2010-03-02 | 2017-05-09 | Micron Technology, Inc. | Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices |
| US9608119B2 (en) | 2010-03-02 | 2017-03-28 | Micron Technology, Inc. | Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures |
| US8507966B2 (en) | 2010-03-02 | 2013-08-13 | Micron Technology, Inc. | Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same |
| US8288795B2 (en) | 2010-03-02 | 2012-10-16 | Micron Technology, Inc. | Thyristor based memory cells, devices and systems including the same and methods for forming the same |
| US8513722B2 (en) | 2010-03-02 | 2013-08-20 | Micron Technology, Inc. | Floating body cell structures, devices including same, and methods for forming same |
| US8598621B2 (en) | 2011-02-11 | 2013-12-03 | Micron Technology, Inc. | Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor |
| US8952418B2 (en) | 2011-03-01 | 2015-02-10 | Micron Technology, Inc. | Gated bipolar junction transistors |
| US8519431B2 (en) | 2011-03-08 | 2013-08-27 | Micron Technology, Inc. | Thyristors |
| US8772848B2 (en) | 2011-07-26 | 2014-07-08 | Micron Technology, Inc. | Circuit structures, memory circuitry, and methods |
-
1990
- 1990-11-21 JP JP02314433A patent/JP3081967B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04186815A (ja) | 1992-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3081967B2 (ja) | シリコンオンインシュレータ基板の製造方法 | |
| US5102821A (en) | SOI/semiconductor heterostructure fabrication by wafer bonding of polysilicon to titanium | |
| JP3439968B2 (ja) | お互いに接触している１つの構造体を構成する少なくとも２つの構成材料をイオン注入により分離するためのプロセス | |
| JPH04116816A (ja) | 接合ウェーハ及びその製造方法 | |
| CN101009220A (zh) | 具有改进电特性的复合基片的制造方法 | |
| US5290715A (en) | Method of making dielectrically isolated metal base transistors and permeable base transistors | |
| JP3582566B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3484961B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPS62145774A (ja) | 半導体装置 | |
| US5342793A (en) | Process for obtaining multi-layer metallization of the back of a semiconductor substrate | |
| JPH0464249A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0714000B2 (ja) | 複合半導体装置およびその製造方法 | |
| JPH05217822A (ja) | シリコンオンインシュレータ基板の製造方法 | |
| JP2989914B2 (ja) | 半導体サブストレート裏面金属化方法 | |
| JPH01241168A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2864624B2 (ja) | コンタクト埋め込み金属構造体およびその製造方法 | |
| JPH02148821A (ja) | 接着半導体基板 | |
| JPS63314825A (ja) | 半導体基板の製造方法 | |
| JPH03163832A (ja) | 半導体装置 | |
| JPH08340045A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH01238144A (ja) | 半導体装置の製造方法 | |
| JPH01136352A (ja) | 半導体装置の配線形成方法 | |
| JPS63232415A (ja) | 半導体装置の製造方法 | |
| JPH01202812A (ja) | 半導体基板の製造方法 | |
| JPH0395965A (ja) | 相補型薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |