JP2989914B2 - 半導体サブストレート裏面金属化方法 - Google Patents
半導体サブストレート裏面金属化方法Info
- Publication number
- JP2989914B2 JP2989914B2 JP3045549A JP4554991A JP2989914B2 JP 2989914 B2 JP2989914 B2 JP 2989914B2 JP 3045549 A JP3045549 A JP 3045549A JP 4554991 A JP4554991 A JP 4554991A JP 2989914 B2 JP2989914 B2 JP 2989914B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor substrate
- dopant
- temperature
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 40
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 title claims description 22
- 238000001465 metallisation Methods 0.000 title claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 40
- 238000000137 annealing Methods 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 16
- 239000002019 doping agent Substances 0.000 claims description 16
- 230000008021 deposition Effects 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims 1
- 239000011261 inert gas Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 42
- 238000010438 heat treatment Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000005280 amorphization Methods 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体サブストレート
の裏面を金属化するため、堆積させる第１金属層とのイ
ンターフェースとして作用するサブストレート表面にド
ーパントをイオン注入した後、一連の金属層を堆積させ
る方法に関するものである。
の裏面を金属化するため、堆積させる第１金属層とのイ
ンターフェースとして作用するサブストレート表面にド
ーパントをイオン注入した後、一連の金属層を堆積させ
る方法に関するものである。
【０００２】
【従来の技術】多くの半導体電子装置は、半導体を構成
するサブストレートの裏面を電気端子として使用する。
従って、この領域は、電気接続を可能にするため金属化
しなければならず、Ｍ−Ｓ（金属−半導体）接触が十分
低い固有接触抵抗を有し、電流が流れるとき大きな電圧
低下を生ずることがないようにしなければならない（オ
ーミック接触）。
するサブストレートの裏面を電気端子として使用する。
従って、この領域は、電気接続を可能にするため金属化
しなければならず、Ｍ−Ｓ（金属−半導体）接触が十分
低い固有接触抵抗を有し、電流が流れるとき大きな電圧
低下を生ずることがないようにしなければならない（オ
ーミック接触）。
【０００３】
【発明が解決しようとする課題】多くの場合、裏面の金
属は、仕上げ装置のパッケージの一部をなしてヒートシ
ンクとして作用する金属支持体に金属層を溶接すること
ができるようにしなければならない。
属は、仕上げ装置のパッケージの一部をなしてヒートシ
ンクとして作用する金属支持体に金属層を溶接すること
ができるようにしなければならない。
【０００４】これらの特性を同時に保証するためには、
第１の金属層の下層の半導体に対するバリア高さを低く
して数個の金属層を裏面に堆積させることがよく行われ
る。更に、M-S 結合の固有接触抵抗が依存する主要な要
因の一つがM-S インターフェースに存在する電気的活性
ドーパントの濃度であるため、半導体の表面のドーパン
トの量を増やしてから金属層を堆積させることがよく行
われる。
第１の金属層の下層の半導体に対するバリア高さを低く
して数個の金属層を裏面に堆積させることがよく行われ
る。更に、M-S 結合の固有接触抵抗が依存する主要な要
因の一つがM-S インターフェースに存在する電気的活性
ドーパントの濃度であるため、半導体の表面のドーパン
トの量を増やしてから金属層を堆積させることがよく行
われる。
【０００５】増量に最も広く使用される方法は、ドーパ
ントの予備堆積及びイオン注入により構成される。第１
の方法としては、超高温（900 ℃）加熱方法がある。
ントの予備堆積及びイオン注入により構成される。第１
の方法としては、超高温（900 ℃）加熱方法がある。
【０００６】イオン照射により非晶質材料の表面層を形
成する場合、第２の方法としては、シリコンでは後で50
0-550 ℃より高い温度の下に焼きなましを行って、損傷
した固体相（"SPE")のエピタキシャル再成長及びイオン
注入した核種の活性化を行うことが必要になる。一方、
イオン照射が非晶質化を生じない場合、より高温の焼き
なまし温度を使用して注入した核種の活性化を行う必要
がある。
成する場合、第２の方法としては、シリコンでは後で50
0-550 ℃より高い温度の下に焼きなましを行って、損傷
した固体相（"SPE")のエピタキシャル再成長及びイオン
注入した核種の活性化を行うことが必要になる。一方、
イオン照射が非晶質化を生じない場合、より高温の焼き
なまし温度を使用して注入した核種の活性化を行う必要
がある。
【０００７】第１及び第２の双方の方法では、加熱処理
を施す温度がウェハの前面の装置に有害であることがわ
かっている。
を施す温度がウェハの前面の装置に有害であることがわ
かっている。
【０００８】他方、ウェハの前面の完成の際に、適切な
仕上げ処理によりサブストレートの厚さを減少すること
が必要であるため、裏面は前面に設ける装置を完成させ
た後にのみ増量を行わなければならない。従って、ドー
パント半導体表面増量のための既知の技術ではこの問題
を解決することはできない。
仕上げ処理によりサブストレートの厚さを減少すること
が必要であるため、裏面は前面に設ける装置を完成させ
た後にのみ増量を行わなければならない。従って、ドー
パント半導体表面増量のための既知の技術ではこの問題
を解決することはできない。
【０００９】従って、本発明の目的は、良好なM-S オー
ミック接触をもたらす半導体サブストレートの裏面の多
層金属化方法を得るにあり、特に、半導体の表面に存在
するドーパントの濃度を増加させ、同時に焼きなまし処
理の温度及び持続時間を、半導体装置の他の構造的機能
及び機能的特性を変更する必要のない値に維持すること
ができる方法を得るにある。
ミック接触をもたらす半導体サブストレートの裏面の多
層金属化方法を得るにあり、特に、半導体の表面に存在
するドーパントの濃度を増加させ、同時に焼きなまし処
理の温度及び持続時間を、半導体装置の他の構造的機能
及び機能的特性を変更する必要のない値に維持すること
ができる方法を得るにある。
【００１０】
【課題を解決するための手段】上述の目的を達成するた
め、半導体サブストレートの裏面を金属化するため、堆
積させる第１金属層とのインターフェースとして作用す
るサブストレート表面にドーパントをイオン注入した
後、一連の金属層を堆積させる方法であって、半導体サ
ブストレートの表面を非晶質化するようドーパントをイ
オン注入する半導体サブストレート裏面金属化方法にお
いて、前記ドーパントのイオン注入ステップの後に、前
記一連の金属層のうちの一層又はそれ以上の層の金属層
堆積を行い、第１番目の金属層をチタン層とし、次に、
前記非晶質層の成長及びイオン注入したドーパントの活
性化のため真空又は不活性雰囲気の下に 400℃以下の低
い温度で30分以下の短い時間にわたり加熱焼きなましを
行い、最後に前記一連の金属層のうちの残りの層の金属
層堆積を行うことを特徴とする。
め、半導体サブストレートの裏面を金属化するため、堆
積させる第１金属層とのインターフェースとして作用す
るサブストレート表面にドーパントをイオン注入した
後、一連の金属層を堆積させる方法であって、半導体サ
ブストレートの表面を非晶質化するようドーパントをイ
オン注入する半導体サブストレート裏面金属化方法にお
いて、前記ドーパントのイオン注入ステップの後に、前
記一連の金属層のうちの一層又はそれ以上の層の金属層
堆積を行い、第１番目の金属層をチタン層とし、次に、
前記非晶質層の成長及びイオン注入したドーパントの活
性化のため真空又は不活性雰囲気の下に 400℃以下の低
い温度で30分以下の短い時間にわたり加熱焼きなましを
行い、最後に前記一連の金属層のうちの残りの層の金属
層堆積を行うことを特徴とする。
【００１１】
【実施例】次に、図面につき本発明の好適な実施例を説
明し、図１、図２及び図３はそれぞれ本発明方法の第
１、第２及び第３の実施例を示す。
明し、図１、図２及び図３はそれぞれ本発明方法の第
１、第２及び第３の実施例を示す。
【００１２】本発明方法の全工程を要約すると、以下の
とおりである。 (1) 半導体の表面を非晶質化するため、ウェハの裏面に
イオン注入を行う。このプロセスは、順次の金属層堆積
の前に行う。注入した核種が活性化されるとき、予め存
在するドーパントと同一の電気的挙動を示さなければな
らない。このイオン注入は、金属化プロセスの終了時に
良好なM-S オーミック接触が確実に得られるものでなけ
ればならない。Ｎ型シリコンの場合、10KeV 以下のエネ
ルギＥで砒素をイオン注入することによって良好な結果
が得られ、イオン注入された核種はできる限りM-S イン
ターフェースに近接する（Ｅ＝５KeV 、及びドーズ量が
２×1014原子／cm2 に等しいとき、イオン注入核種の最
大濃度は、表面から約0.5×10-2μm の距離の部分で得
られる）。これにより、非晶質化された層の厚さ及び焼
きなまし（アニーリング）時間を減少することができ
る。
とおりである。 (1) 半導体の表面を非晶質化するため、ウェハの裏面に
イオン注入を行う。このプロセスは、順次の金属層堆積
の前に行う。注入した核種が活性化されるとき、予め存
在するドーパントと同一の電気的挙動を示さなければな
らない。このイオン注入は、金属化プロセスの終了時に
良好なM-S オーミック接触が確実に得られるものでなけ
ればならない。Ｎ型シリコンの場合、10KeV 以下のエネ
ルギＥで砒素をイオン注入することによって良好な結果
が得られ、イオン注入された核種はできる限りM-S イン
ターフェースに近接する（Ｅ＝５KeV 、及びドーズ量が
２×1014原子／cm2 に等しいとき、イオン注入核種の最
大濃度は、表面から約0.5×10-2μm の距離の部分で得
られる）。これにより、非晶質化された層の厚さ及び焼
きなまし（アニーリング）時間を減少することができ
る。
【００１３】(2) 数個の金属層を順次堆積するのに好適
でありかつ真空又は不活性雰囲気中でサブストレートを
加熱することができる装置において、サブストレートの
裏面に１個又はそれ以上の金属層を堆積させる。金属化
プロセス全体の終了時には、半導体の表面はドーパント
の適切な核種が豊富に添加されているため、最初の金属
層は必ずしも電気的である必要はない基準に基づいて選
択することができる。これら基準としては、第１層と半
導体との間の良好な結合性又は良好な熱膨張係数又は誘
導応力が少ないこと、又は生産性がよいことがある。
でありかつ真空又は不活性雰囲気中でサブストレートを
加熱することができる装置において、サブストレートの
裏面に１個又はそれ以上の金属層を堆積させる。金属化
プロセス全体の終了時には、半導体の表面はドーパント
の適切な核種が豊富に添加されているため、最初の金属
層は必ずしも電気的である必要はない基準に基づいて選
択することができる。これら基準としては、第１層と半
導体との間の良好な結合性又は良好な熱膨張係数又は誘
導応力が少ないこと、又は生産性がよいことがある。
【００１４】(3) 同一の堆積装置において、500 ℃より
相当低い温度で、60分より相当短い期間（例えば、≦40
0 ℃及び30分）真空又は不活性雰囲気の下で焼きなまし
を行う。特に、シリコンの場合、上述の装置のエネルギ
が約５KeV のとき、非晶質層の再成長及びイオン注入核
種の活性化に関して、約375 ℃の温度で約30分間の焼き
なましで十分である。加熱は、例えば、サーモスタット
で制御される装置により動作する特別なランプにより行
うことができる。
相当低い温度で、60分より相当短い期間（例えば、≦40
0 ℃及び30分）真空又は不活性雰囲気の下で焼きなまし
を行う。特に、シリコンの場合、上述の装置のエネルギ
が約５KeV のとき、非晶質層の再成長及びイオン注入核
種の活性化に関して、約375 ℃の温度で約30分間の焼き
なましで十分である。加熱は、例えば、サーモスタット
で制御される装置により動作する特別なランプにより行
うことができる。
【００１５】(4) 残りの金属フィルムの順次の堆積。最
後の層は、金属支持体に適当な低温溶融金属合金により
仕上げた装置を溶接することが確実にできるようにする
ため必要とされることがよくある。この支持体は、装置
の最終パッケージの一部をなすものとするか、又はハイ
ブリッド回路の電極とすることができる。残りの金属フ
ィルムは第１金属層上に順次堆積することができ、従っ
て、焼きなましの前に行うことができ、従って、焼きな
ましをプロセスの最終ステップとすることができる。金
属のいくつかのシーケンスに対して、数個の金属層をシ
リーズに堆積させ、又はシリーズ全体であっても、焼き
なまし前に行うことによって種々のフィルム間の結合性
を改善する。
後の層は、金属支持体に適当な低温溶融金属合金により
仕上げた装置を溶接することが確実にできるようにする
ため必要とされることがよくある。この支持体は、装置
の最終パッケージの一部をなすものとするか、又はハイ
ブリッド回路の電極とすることができる。残りの金属フ
ィルムは第１金属層上に順次堆積することができ、従っ
て、焼きなましの前に行うことができ、従って、焼きな
ましをプロセスの最終ステップとすることができる。金
属のいくつかのシーケンスに対して、数個の金属層をシ
リーズに堆積させ、又はシリーズ全体であっても、焼き
なまし前に行うことによって種々のフィルム間の結合性
を改善する。
【００１６】これに限定はしないが、一つの実施例とし
て、以下に、約２×1018原子／cm3 のドーズ量でイオン
注入した<100> Ｎ型シリコンサブストレート４（図１参
照）を金属化するプロセスについて説明する。
て、以下に、約２×1018原子／cm3 のドーズ量でイオン
注入した<100> Ｎ型シリコンサブストレート４（図１参
照）を金属化するプロセスについて説明する。
【００１７】先ず、約1014原子／cm3 のドーズ量及び約
５KeV のエネルギを使用して砒素イオン注入を行い（図
１の(a) 参照）、表面に非晶質化した層（図面にハッチ
ングで示した層）を形成する。次に、サブストレートを
電子銃（e-gun)タイプの蒸発器（エバポレータ）に配置
し、この蒸発器には、少なくとも３個の相互交換可能な
るつぼを装備し、温度調整したランプ加熱装置を設け
る。ポンピングにより真空（≦10-6Torrの圧力）を生ぜ
しめた後、約100nm のチタニウムの第１層１を堆積する
（図１の(b) 参照）。この後、375 ℃で約30分間（依然
として高真空状態で）加熱サイクルを行う（図１の(c)
参照）。温度が僅かに低下したとき、ニッケルの約350n
m の他の層２と、金の約30nmのフィルム３を堆積する
（図１の(d) 参照）。このプロセス全体により良好な金
属学的特性及び約10-4オーム・cm2 以下の固有接触抵抗
値が確実に得られる（本発明方法を使用しないとする
と、約２×10-2オーム・cm2 以下に低下する固有接触抵
抗はほとんどうることができない）。図１の実施例のプ
ロセスでは、焼きなましステップは、第１金属層の堆積
後に行ったが、図２の実施例のように、第２層を堆積し
た後に行うこともでき、また図３に示すように、すべて
の層を堆積した後でさえも行うことができる。
５KeV のエネルギを使用して砒素イオン注入を行い（図
１の(a) 参照）、表面に非晶質化した層（図面にハッチ
ングで示した層）を形成する。次に、サブストレートを
電子銃（e-gun)タイプの蒸発器（エバポレータ）に配置
し、この蒸発器には、少なくとも３個の相互交換可能な
るつぼを装備し、温度調整したランプ加熱装置を設け
る。ポンピングにより真空（≦10-6Torrの圧力）を生ぜ
しめた後、約100nm のチタニウムの第１層１を堆積する
（図１の(b) 参照）。この後、375 ℃で約30分間（依然
として高真空状態で）加熱サイクルを行う（図１の(c)
参照）。温度が僅かに低下したとき、ニッケルの約350n
m の他の層２と、金の約30nmのフィルム３を堆積する
（図１の(d) 参照）。このプロセス全体により良好な金
属学的特性及び約10-4オーム・cm2 以下の固有接触抵抗
値が確実に得られる（本発明方法を使用しないとする
と、約２×10-2オーム・cm2 以下に低下する固有接触抵
抗はほとんどうることができない）。図１の実施例のプ
ロセスでは、焼きなましステップは、第１金属層の堆積
後に行ったが、図２の実施例のように、第２層を堆積し
た後に行うこともでき、また図３に示すように、すべて
の層を堆積した後でさえも行うことができる。
【００１８】
【発明の効果】本発明方法の主な利点は、M-S 接触の金
属電極を形成することができることの他に、イオン注入
後かつ焼きなまし前に行う第１金属フィルムの堆積が、
焼きなまし中に装置を加熱するとき、予め非晶質化した
結晶の再成長促進及び大幅な容易化の重要な役割を果た
す点であり、従って、焼きなましは、相当低い温度でま
た制限された限定時間で行うことができる。
属電極を形成することができることの他に、イオン注入
後かつ焼きなまし前に行う第１金属フィルムの堆積が、
焼きなまし中に装置を加熱するとき、予め非晶質化した
結晶の再成長促進及び大幅な容易化の重要な役割を果た
す点であり、従って、焼きなましは、相当低い温度でま
た制限された限定時間で行うことができる。
【００１９】更に、本発明方法による他の利点として、
以下のものがある。即ち、- 金属層を堆積するのと同一
の装置内で焼きなましを行うことができ、時間を短縮
し、必要設備のコストを低減し、サブストレートの裏面
の金属の物理的特性及び信頼性を向上する点、- 高真空
又は不活性雰囲気中で焼きなましを行うことによって、
既に堆積している上層金属層の酸化又は汚染を防止し、
従って、焼きなまし後に堆積した金属層とのインターフ
ェースが良好になる点、- 固有M-S 接触抵抗を大幅に減
少することができることにより、半導体装置の電気的特
性を向上させるのみならず、再現性も向上させることが
できる。更に、第１の金属層の選択は、固有接触抵抗の
問題によってそれほど制限されず、他の必要条件（例え
ば、第１層とサブストレートとの間の良好な結合性、誘
導応力の減少、プロセスの経済性等）を満足させること
ができるようになる点である。
以下のものがある。即ち、- 金属層を堆積するのと同一
の装置内で焼きなましを行うことができ、時間を短縮
し、必要設備のコストを低減し、サブストレートの裏面
の金属の物理的特性及び信頼性を向上する点、- 高真空
又は不活性雰囲気中で焼きなましを行うことによって、
既に堆積している上層金属層の酸化又は汚染を防止し、
従って、焼きなまし後に堆積した金属層とのインターフ
ェースが良好になる点、- 固有M-S 接触抵抗を大幅に減
少することができることにより、半導体装置の電気的特
性を向上させるのみならず、再現性も向上させることが
できる。更に、第１の金属層の選択は、固有接触抵抗の
問題によってそれほど制限されず、他の必要条件（例え
ば、第１層とサブストレートとの間の良好な結合性、誘
導応力の減少、プロセスの経済性等）を満足させること
ができるようになる点である。
【図１】本発明方法の第１の実施例の各段階を示す線図
的説明図である。
的説明図である。
【図２】本発明方法の第２の実施例の各段階を示す線図
的説明図である。
的説明図である。
【図３】本発明方法の第３の実施例の各段階を示す線図
的説明図である。
的説明図である。
１ 第１層 ２ 第２層 ３ 第３層 ４ サブストレート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 パオロ ランツァ イタリア国 シラキューサ 96010 カ ッサーロヴィア ランツァ５ (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 H01L 21/3213 H01L 21/44 - 21/445 H01L 21/768 H01L 29/40 - 29/51 H01L 29/872
Claims (6)
- 【請求項１】 半導体サブストレートの裏面を金属化す
るため、堆積させる第１金属層とのインターフェースと
して作用するサブストレート表面にドーパントをイオン
注入した後、一連の金属層を堆積させる方法であって、
半導体サブストレートの表面を非晶質化するようドーパ
ントをイオン注入する半導体サブストレート裏面金属化
方法において、 前記ドーパントのイオン注入ステップの後に、 前記一連の金属層のうちの一層又はそれ以上の層の金属
層堆積を行い、第１番目の金属層をチタン層とし、 次に、前記非晶質層の成長及びイオン注入したドーパン
トの活性化のため真空又は不活性雰囲気の下に 400℃以
下の低い温度で30分以下の短い時間にわたり加熱焼きな
ましを行い、 最後に前記一連の金属層のうちの残りの層の金属層堆積
を行うことを特徴とする半導体サブストレート裏面金属
化方法。 - 【請求項２】 金属層の堆積及び加熱焼きなましは、同
一の装置により行う請求項１記載の半導体サブストレー
ト裏面金属化方法。 - 【請求項３】 前記加熱焼きなましは、≦10-6トルの圧
力の高真空雰囲気の下に、≦400 ℃の温度で、≦30分の
期間にわたって行う請求項１記載の半導体サブストレー
ト裏面金属化方法。 - 【請求項４】 前記加熱焼きなましは、≦30×10-3トル
の圧力の不活性ガスで構成した雰囲気の下に、≦400 ℃
の温度で、≦30分の期間にわたって行う請求項１記載の
半導体サブストレート裏面金属化方法。 - 【請求項５】 前記サブストレートをＮ型シリコンによ
り構成し、前記イオン注入ドーパントを砒素とし、イオ
ン注入エネルギを10KeV とした請求項１記載の半導体サ
ブストレート裏面金属化方法。 - 【請求項６】 イオン注入する砒素のドーズ量を約２×
1014原子／cm2 とし、イオン注入エネルギを５KeV と
し、また加熱焼きなましを約375 ℃の温度で約30分の期
間にわたって行う請求項５記載の半導体サブストレート
裏面金属化方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP90830062A EP0443296B1 (en) | 1990-02-20 | 1990-02-20 | Process for obtaining multilayer metallization of the back of a semiconductor substrate |
| IT90830062.7 | 1990-02-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04214671A JPH04214671A (ja) | 1992-08-05 |
| JP2989914B2 true JP2989914B2 (ja) | 1999-12-13 |
Family
ID=8205990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3045549A Expired - Fee Related JP2989914B2 (ja) | 1990-02-20 | 1991-02-20 | 半導体サブストレート裏面金属化方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0443296B1 (ja) |
| JP (1) | JP2989914B2 (ja) |
| DE (1) | DE69033234T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960002061B1 (ko) * | 1992-10-05 | 1996-02-10 | 삼성전자주식회사 | 반도체 장치의 배선층 형성방법 |
| JP2011029423A (ja) * | 2009-07-27 | 2011-02-10 | Renesas Electronics Corp | 半導体装置の製造方法 |
| CN103748689B (zh) | 2011-09-08 | 2017-02-15 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4135292A (en) * | 1976-07-06 | 1979-01-23 | Intersil, Inc. | Integrated circuit contact and method for fabricating the same |
| JPS5580219A (en) * | 1978-12-06 | 1980-06-17 | Ibm | Method of forming metallic contact |
| IT1217278B (it) * | 1982-07-29 | 1990-03-22 | Ates Componenti Elettron | Processo di metallizzazione del retro di una fetta di silicio |
-
1990
- 1990-02-20 EP EP90830062A patent/EP0443296B1/en not_active Expired - Lifetime
- 1990-02-20 DE DE1990633234 patent/DE69033234T2/de not_active Expired - Fee Related
-
1991
- 1991-02-20 JP JP3045549A patent/JP2989914B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69033234D1 (de) | 1999-09-09 |
| EP0443296A1 (en) | 1991-08-28 |
| JPH04214671A (ja) | 1992-08-05 |
| DE69033234T2 (de) | 2000-02-03 |
| EP0443296B1 (en) | 1999-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4478881A (en) | Tungsten barrier contact | |
| US5700333A (en) | Thin-film photoelectric conversion device and a method of manufacturing the same | |
| KR910000019B1 (ko) | 다결정 실리콘 저항기 제조방법 | |
| JPS60102732A (ja) | シリコンのデンドライトウエブ光電池製造方法 | |
| WO1985002714A1 (en) | Method of making a bipolar junction transistor | |
| US4764478A (en) | Method of manufacturing MOS transistor by dual species implantation and rapid annealing | |
| US4609565A (en) | Method of fabricating solar cells | |
| JPH05102072A (ja) | ケイ化物層からなる半導体デバイスおよびそのデバイスの製造方法 | |
| JPH03110837A (ja) | 半導体装置の製造方法 | |
| US7075002B1 (en) | Thin-film photoelectric conversion device and a method of manufacturing the same | |
| JP3081967B2 (ja) | シリコンオンインシュレータ基板の製造方法 | |
| US5302549A (en) | Metal-semiconductor ohmic contact forming process | |
| JP2989914B2 (ja) | 半導体サブストレート裏面金属化方法 | |
| US5342793A (en) | Process for obtaining multi-layer metallization of the back of a semiconductor substrate | |
| JP2724264B2 (ja) | 集積回路の接触抵抗低減方法と半導体へのオーミック金属コンタクト形成方法 | |
| JP2002525870A (ja) | オーミック接点の形成方法 | |
| JPH01179415A (ja) | 金属シリサイド層の形成方法 | |
| JPH05291543A (ja) | 半導体装置の製造方法 | |
| JP2008004704A (ja) | 半導体素子の製造方法 | |
| JPH01241168A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2943369B2 (ja) | 半導体基板の製造方法 | |
| JP3216559B2 (ja) | 半導体装置の製造方法 | |
| JPH0547987B2 (ja) | ||
| JPS63124520A (ja) | 半導体装置の製造方法 | |
| JPH03205820A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |