JPH03205820A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03205820A JPH03205820A JP184790A JP184790A JPH03205820A JP H03205820 A JPH03205820 A JP H03205820A JP 184790 A JP184790 A JP 184790A JP 184790 A JP184790 A JP 184790A JP H03205820 A JPH03205820 A JP H03205820A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- film
- forming
- substrate
- type diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000009792 diffusion process Methods 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 150000002500 ions Chemical class 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 abstract description 7
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 3
- 239000007789 gas Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にＳｉ基板に
形成されたＰ型拡敗層上のコンタクト孔への選択ＣＶＤ
法によるＷ膜の形成方法に関する。
形成されたＰ型拡敗層上のコンタクト孔への選択ＣＶＤ
法によるＷ膜の形成方法に関する。
従来、Ｐ型拡散層上の絶縁膜に形成されたコンタクト孔
内に選択ＣＶＤ法によりＷ膜を成長させる工程では、特
にコンタクト孔でのリーク電流を減少させるために、コ
ンタクト孔底部にＢ１またはＢＦ２＋のイオン注入を行
い、８００〜１０００℃で熱処理を行った後、Ｗ膜を或
長させている。
内に選択ＣＶＤ法によりＷ膜を成長させる工程では、特
にコンタクト孔でのリーク電流を減少させるために、コ
ンタクト孔底部にＢ１またはＢＦ２＋のイオン注入を行
い、８００〜１０００℃で熱処理を行った後、Ｗ膜を或
長させている。
イオン注入後に行う熱処理は、Ｂ原子の活性化とイオン
注入により発生したＳｉ基板表面の非晶質層を再結晶化
させるために行なうものであり、Ｗ膜は再結晶化したＳ
ｉ基板表面に成長する。
注入により発生したＳｉ基板表面の非晶質層を再結晶化
させるために行なうものであり、Ｗ膜は再結晶化したＳ
ｉ基板表面に成長する。
上述した、Ｐ型拡散層上に形威されたコンタクト孔への
従来の選択ＣＶＤ法によるＷ膜の戒長では、Ｗ膜のＳｉ
基板への接着性がＮ型拡散層上に比べて悪く、コンタク
ト孔を埋めた場合にコンタクト抵抗が高くなったり、ま
たＰ型拡散層が形成されたスクライブ線など大面積上で
はＷＷＪ．の剥がれが生じる等の問題がある。
従来の選択ＣＶＤ法によるＷ膜の戒長では、Ｗ膜のＳｉ
基板への接着性がＮ型拡散層上に比べて悪く、コンタク
ト孔を埋めた場合にコンタクト抵抗が高くなったり、ま
たＰ型拡散層が形成されたスクライブ線など大面積上で
はＷＷＪ．の剥がれが生じる等の問題がある。
Ｐ型拡散層上に形成されたコンタクト孔への、従来の選
択ＣＶＤ法によるＷ膜の成長に対し、本発明ではＷ膜成
長前にイオン注入を行い、コンタクト孔底部のＳｉ基板
表面を非晶質化する。次でこの非晶質化したＳｉ基板表
面にＷ膜を成長させる。非晶質層へのＷの侵入が促進さ
れるので、Ｓｉ基板へのＷ膜の接着性は良好となる。
択ＣＶＤ法によるＷ膜の成長に対し、本発明ではＷ膜成
長前にイオン注入を行い、コンタクト孔底部のＳｉ基板
表面を非晶質化する。次でこの非晶質化したＳｉ基板表
面にＷ膜を成長させる。非晶質層へのＷの侵入が促進さ
れるので、Ｓｉ基板へのＷ膜の接着性は良好となる。
本発明の半導体装置の製造方法は、Ｓｉ基板にＰ型拡散
層を形成する工程と、全面に絶縁膜を形成したのち前記
Ｐ型拡散層上にコンタクト孔を形成する工程と、不純物
のイオン注入により前記コンタクト孔の底面部のＳｉ基
板表面に非晶質層を形戒する工程と、非晶質層が形成さ
れた底面部を有する前記コンタクト孔内にＷ膜を選択的
に成長させる工程とを含んで構成される。
層を形成する工程と、全面に絶縁膜を形成したのち前記
Ｐ型拡散層上にコンタクト孔を形成する工程と、不純物
のイオン注入により前記コンタクト孔の底面部のＳｉ基
板表面に非晶質層を形戒する工程と、非晶質層が形成さ
れた底面部を有する前記コンタクト孔内にＷ膜を選択的
に成長させる工程とを含んで構成される。
次に、本発明を図面を用いて説明する。
第１図（ａ）〜（Ｃ）は本発明の第１の実施例を説明す
るための半導体チップの断面図である。
るための半導体チップの断面図である。
ます、第１図（ａ）に示すように、Ｓｉ基板１の表面に
Ｂ＋をエネルギー３０ｋｅＶ，ドーズ量５ Ｘ １ ０
１５ｃｍ−２またはＢＦ２＋をエネルギー７０ｋｅＶ
，ドーズ量５×１０１５ｃｍ″′２で注入し、窒素雰囲
気中において９００℃で１０分以上熱処理することによ
りＰ型拡散層２を形成した後、Ｓｉ基板上に厚さ１〜１
．５μｍの絶縁膜３を堆積する。次で絶縁膜３をドライ
エッチングすることによりＰ型拡散層２上にコンタクト
孔４を形成する。
Ｂ＋をエネルギー３０ｋｅＶ，ドーズ量５ Ｘ １ ０
１５ｃｍ−２またはＢＦ２＋をエネルギー７０ｋｅＶ
，ドーズ量５×１０１５ｃｍ″′２で注入し、窒素雰囲
気中において９００℃で１０分以上熱処理することによ
りＰ型拡散層２を形成した後、Ｓｉ基板上に厚さ１〜１
．５μｍの絶縁膜３を堆積する。次で絶縁膜３をドライ
エッチングすることによりＰ型拡散層２上にコンタクト
孔４を形成する。
次に第１図（ｂ）に示すように、ＢＦ２ ５あるいはＡ
ｒ＋をエネルギー３０ｋｅＶ， ドーズ量５ Ｘ １
０ ””− ３ Ｘ １ ０ １５ｃｍ−２で注入する
。
ｒ＋をエネルギー３０ｋｅＶ， ドーズ量５ Ｘ １
０ ””− ３ Ｘ １ ０ １５ｃｍ−２で注入する
。
ＢＦ２“またはＡｒ＋の注入により、コンタクト孔４底
部のＰ型拡散層２の表面に薄い非晶質層７が形成される
． 次に第１図（ｃ）に示すように、ＷＦ６ガスを？１１０
〜２０ｓｃｃｍ，ＳｉＨ４ガスを流量６〜１２ＳＣＣ
ｍ、基板温度２５０〜３００℃の条件で、非晶質層７上
に選択ＣＶＤ法によりＷ膜８の成長をおこなう。
部のＰ型拡散層２の表面に薄い非晶質層７が形成される
． 次に第１図（ｃ）に示すように、ＷＦ６ガスを？１１０
〜２０ｓｃｃｍ，ＳｉＨ４ガスを流量６〜１２ＳＣＣ
ｍ、基板温度２５０〜３００℃の条件で、非晶質層７上
に選択ＣＶＤ法によりＷ膜８の成長をおこなう。
このように第１の実施例によれば、Ｗ膜８或長の初期過
程において、Ｗ膜８がＳｉ基板１表面の非晶質層７に侵
入するため、Ｗ膜８のＳｉ基板１への接着性は良好なも
のとなる。
程において、Ｗ膜８がＳｉ基板１表面の非晶質層７に侵
入するため、Ｗ膜８のＳｉ基板１への接着性は良好なも
のとなる。
第２図（ａ）〜（ｄ）は本発明の第２の実施例を説明す
るための半導体チップの断面図である。
るための半導体チップの断面図である。
まず第２図（ａ）に示すように、第１の実施例と同様の
操作により、Ｓｉ基板１の表面にＢ＋をエネルギー３０
ｋｅＶ，ドーズ量５ Ｘ Ｉ Ｑ １ ５ ■ − ２
またはＢＦ２＋をエネルギー７０ｋｅＶ，ドーズ量５
Ｘ １ ０ １５ｃｍ−２で注入し、窒素雰囲気中にお
いて９００℃で１０分以上熱処理することによりＰ型拡
散Ｎ２を形成した後、Ｓｉ基板上に厚さ１〜１．５μｍ
の絶縁１１Ｉ３を堆積する。次で絶縁膜３をドライエッ
チングすることばより、Ｐ型拡散層２上にコンタクト孔
４を形成する。
操作により、Ｓｉ基板１の表面にＢ＋をエネルギー３０
ｋｅＶ，ドーズ量５ Ｘ Ｉ Ｑ １ ５ ■ − ２
またはＢＦ２＋をエネルギー７０ｋｅＶ，ドーズ量５
Ｘ １ ０ １５ｃｍ−２で注入し、窒素雰囲気中にお
いて９００℃で１０分以上熱処理することによりＰ型拡
散Ｎ２を形成した後、Ｓｉ基板上に厚さ１〜１．５μｍ
の絶縁１１Ｉ３を堆積する。次で絶縁膜３をドライエッ
チングすることばより、Ｐ型拡散層２上にコンタクト孔
４を形成する。
次に第２図（ｂ）に示すように、コンタクト孔４の底部
での接合リーク電流を減少するためＢＦ２ ５をエネ
ルギー７０ｋぐＶ，ドーズ量５ Ｘ Ｉ Ｑ １５ｃｍ
−２で注入する。次で窒素雰囲気中９００℃で１０分間
の熱処理によりＢ原子の活性化とＢＦ２＋注入により発
生したＰ型拡散層表面の非晶質層を再結晶化する。
での接合リーク電流を減少するためＢＦ２ ５をエネ
ルギー７０ｋぐＶ，ドーズ量５ Ｘ Ｉ Ｑ １５ｃｍ
−２で注入する。次で窒素雰囲気中９００℃で１０分間
の熱処理によりＢ原子の活性化とＢＦ２＋注入により発
生したＰ型拡散層表面の非晶質層を再結晶化する。
次に第２図（ｃ）に示すように、Ｂ Ｆ ２”５Ａある
いはＡｒ＋をエネルギー３０ｋｅＶ， ドーズ量５Ｘ１
０１４〜３ Ｘ １ ０ ”ｃｍ−２で注入する，ＢＦ
２５ＡまたはＡｒ＋の注入により、コンタクト孔４底部
のＰ型拡散層２の表面に薄い非晶質層７Ａが形成される
。
いはＡｒ＋をエネルギー３０ｋｅＶ， ドーズ量５Ｘ１
０１４〜３ Ｘ １ ０ ”ｃｍ−２で注入する，ＢＦ
２５ＡまたはＡｒ＋の注入により、コンタクト孔４底部
のＰ型拡散層２の表面に薄い非晶質層７Ａが形成される
。
次に第２図（ｄ）に示すように、この非晶質層７Ａ上に
、ＷＦ６ガス流量ｌＯ〜２０ＳＣＣｍ，ＳｉＨ４ガス流
量６〜１２ＳＣＣｍ、基板温度２５０〜３００℃の条件
で、選択ＣＶＤ法によりＷ膜８の成長をおこなう。Ｗ膜
８成長の初期過程においてＷ膜８がＳｉ基板１の表面の
の非晶質層７Ａに侵入するため、Ｗ膜８のＳｉ基板１へ
の接着性は良好なものとなる。
、ＷＦ６ガス流量ｌＯ〜２０ＳＣＣｍ，ＳｉＨ４ガス流
量６〜１２ＳＣＣｍ、基板温度２５０〜３００℃の条件
で、選択ＣＶＤ法によりＷ膜８の成長をおこなう。Ｗ膜
８成長の初期過程においてＷ膜８がＳｉ基板１の表面の
の非晶質層７Ａに侵入するため、Ｗ膜８のＳｉ基板１へ
の接着性は良好なものとなる。
尚、非晶＠層を形成するイオンとしてＢＦ２とＡｒ＋の
他にＢＦ” ，Ｆ＋等を用いることかできる。
他にＢＦ” ，Ｆ＋等を用いることかできる。
以上説明したように本発明は、Ｐ型拡敗層上に形成され
たコンタクト孔の底部にイオン注入により非晶質層を形
成した後、選択ＣＶＤ法によりＷ膜をコンタクト孔の底
面に成長させることにより、Ｗ膜のＳｉ基板への侵入が
非晶質層により促進される。その結果Ｗ膜のＳｉ基板へ
の接着性が良好となりコンタクト抵抗が低下し、更にス
クライブ線等の大面積上でのＷ膜の剥かれが避けられる
という効果がある。
たコンタクト孔の底部にイオン注入により非晶質層を形
成した後、選択ＣＶＤ法によりＷ膜をコンタクト孔の底
面に成長させることにより、Ｗ膜のＳｉ基板への侵入が
非晶質層により促進される。その結果Ｗ膜のＳｉ基板へ
の接着性が良好となりコンタクト抵抗が低下し、更にス
クライブ線等の大面積上でのＷ膜の剥かれが避けられる
という効果がある。
第１図及び第２図は本発明の第１及び第２の実施例を説
明するための半導体チップの断面図である。 １・・・Ｓｉ基板、２・・・Ｐ型拡散層、３・・・絶縁
膜、４・・・コンタク ト孔、 ５， ５Ａ・・・ＢＦ２ ７， ７Ａ ・・・非晶質層、 ８・・・Ｗ膜。
明するための半導体チップの断面図である。 １・・・Ｓｉ基板、２・・・Ｐ型拡散層、３・・・絶縁
膜、４・・・コンタク ト孔、 ５， ５Ａ・・・ＢＦ２ ７， ７Ａ ・・・非晶質層、 ８・・・Ｗ膜。
Claims (1)
- 【特許請求の範囲】 １、Ｓｉ基板にＰ型拡散層を形成する工程と、全面に絶
縁膜を形成したのち前記Ｐ型拡散層上にコンタクト孔を
形成する工程と、不純物のイオン注入により前記コンタ
クト孔の底面部のＳｉ基板表面に非晶質層を形成する工
程と、非晶質層が形成された底面部を有する前記コンタ
クト孔内にＷ膜を選択的に成長させる工程とを含むこと
を特徴とする半導体装置の製造方法。 ２、イオン注入する不純物イオンはＰ型不純物または不
活性ガスである請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP184790A JPH03205820A (ja) | 1990-01-08 | 1990-01-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP184790A JPH03205820A (ja) | 1990-01-08 | 1990-01-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03205820A true JPH03205820A (ja) | 1991-09-09 |
Family
ID=11512943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP184790A Pending JPH03205820A (ja) | 1990-01-08 | 1990-01-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03205820A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129230A (ja) * | 1991-10-31 | 1993-05-25 | Fujitsu Ltd | タングステン膜の形成方法 |
| KR20000066124A (ko) * | 1999-04-13 | 2000-11-15 | 김영환 | 반도체 장치의 층간배선 형성방법 |
-
1990
- 1990-01-08 JP JP184790A patent/JPH03205820A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129230A (ja) * | 1991-10-31 | 1993-05-25 | Fujitsu Ltd | タングステン膜の形成方法 |
| KR20000066124A (ko) * | 1999-04-13 | 2000-11-15 | 김영환 | 반도체 장치의 층간배선 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0090940B1 (en) | Method of forming emitter and intrinsic base regions of a bipolar transistor | |
| US4764478A (en) | Method of manufacturing MOS transistor by dual species implantation and rapid annealing | |
| JP2002025931A (ja) | 半導体素子の製造方法 | |
| US5801086A (en) | Process for formation of contact conductive layer in a semiconductor device | |
| JPH06342914A (ja) | 半導体装置の製造方法 | |
| JPS5917243A (ja) | 半導体装置の製造方法 | |
| KR100280809B1 (ko) | 반도체 소자의 접합부 형성 방법 | |
| JPH03205820A (ja) | 半導体装置の製造方法 | |
| JPH10125919A (ja) | 半導体素子の電極形成方法 | |
| JPS62200723A (ja) | 半導体装置の製造方法 | |
| KR100333727B1 (ko) | 엘리베이티드소오스/드레인구조의모스트랜지스터제조방법 | |
| JPH01243582A (ja) | 半導体装置およびその製造方法 | |
| KR0167667B1 (ko) | 반도체 제조방법 | |
| KR0123236B1 (ko) | 반도체 소자의 폴리실리콘막 형성 방법 | |
| JPS60213019A (ja) | 半導体装置の製造方法 | |
| JPS5954222A (ja) | 半導体装置の製造方法 | |
| JPH03265131A (ja) | 半導体装置の製造方法 | |
| KR100272609B1 (ko) | 반도체 소자의 금속배선 방법 | |
| JPH0533527B2 (ja) | ||
| JPH06244203A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63119270A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6386426A (ja) | 化合物半導体装置の製造方法 | |
| KR20010064122A (ko) | 엘리베이티드 소오스/드레인 구조의 모스 트랜지스터제조방법 | |
| JPS6295822A (ja) | 半導体装置の製造方法 | |
| JPH04137619A (ja) | 半導体装置の製造方法 |