JPS5954222A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5954222A JPS5954222A JP16325582A JP16325582A JPS5954222A JP S5954222 A JPS5954222 A JP S5954222A JP 16325582 A JP16325582 A JP 16325582A JP 16325582 A JP16325582 A JP 16325582A JP S5954222 A JPS5954222 A JP S5954222A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- atoms
- diffusion
- layers
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明し１、ＰＮ接合を有する″′１″導体装置の製
造方法に関し、さらにｉＪ’ ＋ｇｆｔｌ ｐこは半導
体素子の素子間分離のためのＰＮ接合のように深いＰＮ
接合を形成する場合に好適な半導体装置の製造方法に関
する。
造方法に関し、さらにｉＪ’ ＋ｇｆｔｌ ｐこは半導
体素子の素子間分離のためのＰＮ接合のように深いＰＮ
接合を形成する場合に好適な半導体装置の製造方法に関
する。
従来、バイポーラＩＣ宿の素子分離に（よ、一般にＰＮ
接合を利用する方法が採用さハ、ている。この方法にお
いては、ボロシＩノケートカラス膜（以下ＢＳＧ膜と記
ｔ）’ｆｆ１Ｐ型不純物ホロン（Ｊ３）の拡散源とし、
て形成し、Ｊ３ＳＧ膜中の■３ヲ半導体基板ｏｘ−ｅｉ
＊シャル層に深く熱拡散させて、エピタキシャル層を貫
通するＰ型導電領域を形成し、素子分離用のＰＮ接合と
していた。
接合を利用する方法が採用さハ、ている。この方法にお
いては、ボロシＩノケートカラス膜（以下ＢＳＧ膜と記
ｔ）’ｆｆ１Ｐ型不純物ホロン（Ｊ３）の拡散源とし、
て形成し、Ｊ３ＳＧ膜中の■３ヲ半導体基板ｏｘ−ｅｉ
＊シャル層に深く熱拡散させて、エピタキシャル層を貫
通するＰ型導電領域を形成し、素子分離用のＰＮ接合と
していた。
第１図は」二記公知の素子分離方法によって作らｙｔだ
バイポーラ１．Ｃの一部の断面図であり、同図において
１はＰ型半導体基板、２ＩｒＪ、埋込層、３はエピタキ
シャル層、４は５Ｌ０２などの絶縁膜、５は拡散源ＢＳ
Ｇ膜である。素子分離用の深いＢ拡散層６は、図示され
るように、絶縁膜４街ポトエッチングによって選択開孔
した後に絶縁膜４１−に被陪さぜたＢ Ｓ Ｇ膜５’に
拡散源として半導体基板１を熱処理することによって形
成される。
バイポーラ１．Ｃの一部の断面図であり、同図において
１はＰ型半導体基板、２ＩｒＪ、埋込層、３はエピタキ
シャル層、４は５Ｌ０２などの絶縁膜、５は拡散源ＢＳ
Ｇ膜である。素子分離用の深いＢ拡散層６は、図示され
るように、絶縁膜４街ポトエッチングによって選択開孔
した後に絶縁膜４１−に被陪さぜたＢ Ｓ Ｇ膜５’に
拡散源として半導体基板１を熱処理することによって形
成される。
このような従来の素子分離方法は、以下に記載する問題
点があるために、高密朋高耐圧のＩＣの製造ＶＣは不適
であることが明ら力・になっている。
点があるために、高密朋高耐圧のＩＣの製造ＶＣは不適
であることが明ら力・になっている。
ボロン（Ｉ３）は実用的々アクセブク不純物として栄導
体の製造が始まったとき以来広く使用されているが、そ
の拡散係数が比較的小さいので拡散速度も比較的遅く、
従って素子分逓［のように深い拡散を必要とする場合に
は、かなり長時間半導体基板を高温に曝さなければなら
ない。例えば前記のごとき従来の素子分離方法によると
、１１μ７＋１の拡散深さを得るには１２００℃で４５
時間もの間熱拡散処理が必要である。
体の製造が始まったとき以来広く使用されているが、そ
の拡散係数が比較的小さいので拡散速度も比較的遅く、
従って素子分逓［のように深い拡散を必要とする場合に
は、かなり長時間半導体基板を高温に曝さなければなら
ない。例えば前記のごとき従来の素子分離方法によると
、１１μ７＋１の拡散深さを得るには１２００℃で４５
時間もの間熱拡散処理が必要である。
しかるに、半導体にこのような長時間熱処理を加えるど
結晶内にすべりやその他の結晶欠陥が生じ、こｉ％ら欠
陥が製造後の素子ｑ７１−性の劣化やノイズ増加を招く
こと（〕てなるので、この点から見てＢは深い拡散を必
要とする場合の拡散元素としては適していないことがわ
かってきた。特に最近ではＩＣの高耐圧化Ｖこ伴って素
１分肉１１のために１５〜２ｏ１１７ｎ程度の深いＰＮ
接合が必要になってきているが、１３ヲ拡散元素とする
従来方法によって前記のように深い拡散を行わせようと
すると、熱処理条件はさらに高温かつ長時間にする必要
が生じ、その結果半導体基板の結晶欠陥は一層増大し、
ｑｌ／、導体素子の特性劣化と歩留り低下が特に著しく
なるおそれがあった。
結晶内にすべりやその他の結晶欠陥が生じ、こｉ％ら欠
陥が製造後の素子ｑ７１−性の劣化やノイズ増加を招く
こと（〕てなるので、この点から見てＢは深い拡散を必
要とする場合の拡散元素としては適していないことがわ
かってきた。特に最近ではＩＣの高耐圧化Ｖこ伴って素
１分肉１１のために１５〜２ｏ１１７ｎ程度の深いＰＮ
接合が必要になってきているが、１３ヲ拡散元素とする
従来方法によって前記のように深い拡散を行わせようと
すると、熱処理条件はさらに高温かつ長時間にする必要
が生じ、その結果半導体基板の結晶欠陥は一層増大し、
ｑｌ／、導体素子の特性劣化と歩留り低下が特に著しく
なるおそれがあった。
そこで前記のごとき深い拡散な−なるべくケ（）直間の
うちに形成さぜるには、Ｂよりも拡散速度の大きなアル
ミニウム（Ａｌ）ｅアクセプク不純物として用いること
が考えられるが、Ａ１は非常に酸化しや１く、またシリ
コン（Ｓｉ）に対して析出或は合金化しゃ寸いＩＩＡＥ
、質がある点に回層がある。すなわち従来Ａｌ１Ｓｉ中
に拡散させる方法として、半導体基板とＡ１とをカプセ
ル中に密封して外部から加熱することによすＡ１ケ半導
体基板中に拡散する封管法が知られているが、この封管
法ではカプセル内のＡｔの蒸気圧を制御することが回能
であり、蒸気圧が高すぎるときには析出したＡ１や、Ａ
ｌとＳｉとの合金が半導体基板の表面に生成し、ＰＮ接
合の形成が不安定になるという欠点があっ１ヒ。また、
ＡＩと半導体基板と４カプセル中に封入する際には酸素
の混入を完全に防止することが必要であるが実際の生産
ラインでは完全な無酸素封入は実現できぬため酸化アル
ミニウムの生成は避けることができなかった。以上のよ
うに、封管法によってＡｌ拡散を行った場合には、酸化
アルミニウムの生成がＡ１の析出合金化とともに避けら
れず、そのため、得られた拡散層のシート抵抗は、目標
値に対するロット毎の歩留りが５０〜７０係であり、極
めて不満足な結果となっていたＯ 〔発明の目的〕 この発明の目的は、不純物原子を熱拡散させてＰＮ接合
を形成する場合に、半導体基板の表面に不純物原子の析
出や不純物原子とシリコンとの合金化の現象を牛じ女い
半導体装置の製造方法を提供することにある。またこの
発明の別の目的は、半導体基板に著しい結晶欠陥を生じ
さぜることなく、深い拡散が短時間の拡散熱射３！ｌ！
にょって得られる新規な半導体装置の製造方法全４に供
することである。特ＶｃＡＬによる好適な素子分離１）
Ｎ接合形成法を提案する。
うちに形成さぜるには、Ｂよりも拡散速度の大きなアル
ミニウム（Ａｌ）ｅアクセプク不純物として用いること
が考えられるが、Ａ１は非常に酸化しや１く、またシリ
コン（Ｓｉ）に対して析出或は合金化しゃ寸いＩＩＡＥ
、質がある点に回層がある。すなわち従来Ａｌ１Ｓｉ中
に拡散させる方法として、半導体基板とＡ１とをカプセ
ル中に密封して外部から加熱することによすＡ１ケ半導
体基板中に拡散する封管法が知られているが、この封管
法ではカプセル内のＡｔの蒸気圧を制御することが回能
であり、蒸気圧が高すぎるときには析出したＡ１や、Ａ
ｌとＳｉとの合金が半導体基板の表面に生成し、ＰＮ接
合の形成が不安定になるという欠点があっ１ヒ。また、
ＡＩと半導体基板と４カプセル中に封入する際には酸素
の混入を完全に防止することが必要であるが実際の生産
ラインでは完全な無酸素封入は実現できぬため酸化アル
ミニウムの生成は避けることができなかった。以上のよ
うに、封管法によってＡｌ拡散を行った場合には、酸化
アルミニウムの生成がＡ１の析出合金化とともに避けら
れず、そのため、得られた拡散層のシート抵抗は、目標
値に対するロット毎の歩留りが５０〜７０係であり、極
めて不満足な結果となっていたＯ 〔発明の目的〕 この発明の目的は、不純物原子を熱拡散させてＰＮ接合
を形成する場合に、半導体基板の表面に不純物原子の析
出や不純物原子とシリコンとの合金化の現象を牛じ女い
半導体装置の製造方法を提供することにある。またこの
発明の別の目的は、半導体基板に著しい結晶欠陥を生じ
さぜることなく、深い拡散が短時間の拡散熱射３！ｌ！
にょって得られる新規な半導体装置の製造方法全４に供
することである。特ＶｃＡＬによる好適な素子分離１）
Ｎ接合形成法を提案する。
この発明は、ＰＮ接合形り兄のための拡散源の形成と拡
散熱処理前の拡散領域の予備処理とに特徴がある。第一
に、拡散源の形成と１−では、多結晶Ｓ１層に８１原子
のイオン注入を行って過剰Ｓ１原子舎存在せしめ、その
後Ａｌ原原子ど不純物原子をイオン注入をしてドープ多
結晶８１層を形ＪＪ又１７、しかもこの場合１Ｃ８ｉ原
子と不純物原子の両イオン注入プロファイルの注入ピー
ク位置がほぼ一致するようにしたものである。第二に、
拡散領域の予備処理は、Ｓｌ半導体基板の表面［Ｓｉ原
子全イオン注入をして基板中に過剰Ｓｌ原子を含有せし
めるように１−たものである。
散熱処理前の拡散領域の予備処理とに特徴がある。第一
に、拡散源の形成と１−では、多結晶Ｓ１層に８１原子
のイオン注入を行って過剰Ｓ１原子舎存在せしめ、その
後Ａｌ原原子ど不純物原子をイオン注入をしてドープ多
結晶８１層を形ＪＪ又１７、しかもこの場合１Ｃ８ｉ原
子と不純物原子の両イオン注入プロファイルの注入ピー
ク位置がほぼ一致するようにしたものである。第二に、
拡散領域の予備処理は、Ｓｌ半導体基板の表面［Ｓｉ原
子全イオン注入をして基板中に過剰Ｓｌ原子を含有せし
めるように１−たものである。
拡１１り源の多結晶８１層においても拡散領域の８１基
板においても、イオン注入によって過剰Ｓｉ原子を含イ
コせしめると、単位容積当りのｓｉ原子数が増加し、そ
のためイオン注入をしたＳｉに対する不純物原子の溶解
度はイオン注入をしないｓｌに対する溶解ｎン（以下固
溶限という）よりも犬となり、不純物原子の析出や合金
化が抑制される。
板においても、イオン注入によって過剰Ｓｉ原子を含イ
コせしめると、単位容積当りのｓｉ原子数が増加し、そ
のためイオン注入をしたＳｉに対する不純物原子の溶解
度はイオン注入をしないｓｌに対する溶解ｎン（以下固
溶限という）よりも犬となり、不純物原子の析出や合金
化が抑制される。
また拡散速度が早いがｓｉに対する固溶限が低いために
利用するのが困難であった不純物例えばＡ１、ガリウム
（Ｇａ）などによって、深いＰＮ接合を形成することが
可能となる。従って本発明はバイポーラＩＣ等の深い素
子分離用ＰＮ接合を形成するのＶＣも−に好適なのであ
る。また５ｉＶｃ対する固溶限の低いＡｕなどの不純物
拡散にも利用することができる。
利用するのが困難であった不純物例えばＡ１、ガリウム
（Ｇａ）などによって、深いＰＮ接合を形成することが
可能となる。従って本発明はバイポーラＩＣ等の深い素
子分離用ＰＮ接合を形成するのＶＣも−に好適なのであ
る。また５ｉＶｃ対する固溶限の低いＡｕなどの不純物
拡散にも利用することができる。
以下に本発明の一実施例について第２図及び第６図を参
照しで説明する。
照しで説明する。
ます、Ｐ型の半導体基板１上に埋込層２を形成（−た後
その上にエピタキシャル層３を成長させる。
その上にエピタキシャル層３を成長させる。
次いでエピタキシャル層６の表面全体に厚さ７０００人
の５ＩＯ２膜４を形成した後、さらにその上ＶこＡｌの
拡散を阻止するために厚さ１０００ ＡのｓＩ ３Ｎ４
Ｊ摸７を形成した。
の５ＩＯ２膜４を形成した後、さらにその上ＶこＡｌの
拡散を阻止するために厚さ１０００ ＡのｓＩ ３Ｎ４
Ｊ摸７を形成した。
次に、５ＩＯ２膜４と５１３Ｎ４膜７とをホトエツチン
グによって選択的［開孔した後、全面にＣ’ＶＤ法等に
より厚さ３０００ Ａの多結晶Ｓｉ層８を堆積させた。
グによって選択的［開孔した後、全面にＣ’ＶＤ法等に
より厚さ３０００ Ａの多結晶Ｓｉ層８を堆積させた。
第２図は以」−の工程終了後の半導体素子の断面図であ
る、 次に第２図矢印ａ、ｂのように、Ｓｉ原子をドーズ量ｌ
×１０１５Ｃ〃ｌ−２．加速７に圧１００ ｋｅＶ及ヒ
トース量Ｉ Ｘ １０”’Ｃｍ−２．加速電圧２５０
ｋｅ’Ｖ テ、２回イオン注入した。第１回目のイオン
注入は多結晶８１層８に対して行わノｔ、これは後に行
わノするＡｌイオン注入の注入プロファイルと同じ注入
プロファイルとなるように、すなわち同じ注入ピーク位
置となるように、設定されている。この多結晶Ｓ】層８
へのＳｉイオン注入は、後に行われる多結晶Ｓｉ層中へ
のＡｌイオン注入に伴って生ずるＡ１の析出を抑制する
ための準備工程である。
る、 次に第２図矢印ａ、ｂのように、Ｓｉ原子をドーズ量ｌ
×１０１５Ｃ〃ｌ−２．加速７に圧１００ ｋｅＶ及ヒ
トース量Ｉ Ｘ １０”’Ｃｍ−２．加速電圧２５０
ｋｅ’Ｖ テ、２回イオン注入した。第１回目のイオン
注入は多結晶８１層８に対して行わノｔ、これは後に行
わノするＡｌイオン注入の注入プロファイルと同じ注入
プロファイルとなるように、すなわち同じ注入ピーク位
置となるように、設定されている。この多結晶Ｓ】層８
へのＳｉイオン注入は、後に行われる多結晶Ｓｉ層中へ
のＡｌイオン注入に伴って生ずるＡ１の析出を抑制する
ための準備工程である。
第２回目のＳｉイオンＬＬ人は絶縁膜開孔部内の半導体
基板、具体的にはエピタキシャル層３の表面近傍に対し
て行わスｔ、このＳｉイオン注入は後の熱拡散工程にお
いて多結晶Ｓ１層８から拡散するＡ１がエピタキシャル
層乙の表面近傍で析出したり、ＡＩ −Ｓｊの合金化と
いう現象街抑制するための前処理である。
基板、具体的にはエピタキシャル層３の表面近傍に対し
て行わスｔ、このＳｉイオン注入は後の熱拡散工程にお
いて多結晶Ｓ１層８から拡散するＡ１がエピタキシャル
層乙の表面近傍で析出したり、ＡＩ −Ｓｊの合金化と
いう現象街抑制するための前処理である。
Ｓｌをイオン注入した後は、Ａ１をドーズ量１×１０１
５ａｎ ’、加速電圧８０１＜ｅ’Ｖで多結晶Ｓ１層８
にイオン注入をした。前述１−たよう［Ａｌのピーク位
置は多結晶Ｓｉ層へのＳｌ原子のビー４位置と一致する
ことが最適であるが、Ａ１のピーク位置がＳｉ原子のピ
ーク位置よりも拡散領域に対してより遠い位ｔｙ３にあ
る方がより近い位置にある方よりも好ましい。なぜなら
ばＡｌの拡散経路にＳｉ原子のビーク位１１つ′が宥在
することＩｃなり、Ａｌの析出防止の点てより有効であ
るからである。
５ａｎ ’、加速電圧８０１＜ｅ’Ｖで多結晶Ｓ１層８
にイオン注入をした。前述１−たよう［Ａｌのピーク位
置は多結晶Ｓｉ層へのＳｌ原子のビー４位置と一致する
ことが最適であるが、Ａ１のピーク位置がＳｉ原子のピ
ーク位置よりも拡散領域に対してより遠い位ｔｙ３にあ
る方がより近い位置にある方よりも好ましい。なぜなら
ばＡｌの拡散経路にＳｉ原子のビーク位１１つ′が宥在
することＩｃなり、Ａｌの析出防止の点てより有効であ
るからである。
次に、ＳｉＯ□膜４と５１３Ｎ４膜７との開孔部以外の
多結晶Ｓ１層８街ホトエツチングによって取り除いた後
、第６図に示すよう（（全面に約１．ｏｏｏ人の厚さで
５１３Ｎ４膜９ｋＣＶＤ法により堆積させた。
多結晶Ｓ１層８街ホトエツチングによって取り除いた後
、第６図に示すよう（（全面に約１．ｏｏｏ人の厚さで
５１３Ｎ４膜９ｋＣＶＤ法により堆積させた。
この５ｉ３Ｎ４１１廃９は、次の熱拡散工程においてＡ
Ｉが外方向に拡散するのを防止するために形成したもの
である。
Ｉが外方向に拡散するのを防止するために形成したもの
である。
以上の前処理工程を経た後、半導体基板は１１００℃の
Ｎ２ガス雰囲気中で２４時間加熱して、Ａ１原子をエピ
タキシャル層に拡散さぜ、シート抵抗３０ ｆ１／／ｉ
−１、拡散深さ１２１１７ｎの拡散層（素子分離用Ｐ層
）１０が得られた。
Ｎ２ガス雰囲気中で２４時間加熱して、Ａ１原子をエピ
タキシャル層に拡散さぜ、シート抵抗３０ ｆ１／／ｉ
−１、拡散深さ１２１１７ｎの拡散層（素子分離用Ｐ層
）１０が得られた。
また同じ前処理を施した半導体基板を１２００’ＣのＮ
２ガス雰囲気中で約２０分間加熱１．でもシート抵抗３
０．０／［Ｉ］ 、拡散深さ１２μ７１１の拡散層が得
られた。
２ガス雰囲気中で約２０分間加熱１．でもシート抵抗３
０．０／［Ｉ］ 、拡散深さ１２μ７１１の拡散層が得
られた。
そしてこのようにして製造さｉｚた多数の拭清Ｉに対し
て結晶構造の評価及び素子特性の解析を行ったところ、
Ａｌ−８ｉの合金化、エピタキシャル層６を含む半導体
基板内における結晶欠陥の発生、酸化Ａｌの発生、及び
Ａｌの析出などの欠陥は全くなく、また素子特性も良好
でノイズも少ないことがわかった。なお、多結晶８１層
８内にはわずかのＡ１２０７．が生ずることがあるが、
こ力、は素子特性に悪影響を力えないように本発明が構
成されている結果である。Ｊ：だ実施例の拡散層１０の
シーＩ・抵抗値在試木１の製造口、ト毎に目標値と比較
したところ、全ロットが１」標範囲内にあった。因みに
従来のＪ？ｊ管法によって得らｎだ試料は目標範囲内（
ＩＣあるものは５０〜７０％しか々かった。
て結晶構造の評価及び素子特性の解析を行ったところ、
Ａｌ−８ｉの合金化、エピタキシャル層６を含む半導体
基板内における結晶欠陥の発生、酸化Ａｌの発生、及び
Ａｌの析出などの欠陥は全くなく、また素子特性も良好
でノイズも少ないことがわかった。なお、多結晶８１層
８内にはわずかのＡ１２０７．が生ずることがあるが、
こ力、は素子特性に悪影響を力えないように本発明が構
成されている結果である。Ｊ：だ実施例の拡散層１０の
シーＩ・抵抗値在試木１の製造口、ト毎に目標値と比較
したところ、全ロットが１」標範囲内にあった。因みに
従来のＪ？ｊ管法によって得らｎだ試料は目標範囲内（
ＩＣあるものは５０〜７０％しか々かった。
以上の如き本発明の製造方法（Ｃおける特徴と効果を列
記す力、は次のｊ［すりである。
記す力、は次のｊ［すりである。
（１）不純物原子の拡散に先立って半導体基板の表面に
は予め過剰のＳｉ原子が注入されているので基板の固溶
源を超える多量の不純物原−’ｆｋ拡散さぜることかで
き、１だ半導体基板との界面近傍に発生しやすい不純物
原子の析出を抑制できると同ｉ１肖ｔ Ｍこ不純物原子
とＳｌとの合金化を阻止することができ、その結果高濃
度の拡散層を肯ることができる。
は予め過剰のＳｉ原子が注入されているので基板の固溶
源を超える多量の不純物原−’ｆｋ拡散さぜることかで
き、１だ半導体基板との界面近傍に発生しやすい不純物
原子の析出を抑制できると同ｉ１肖ｔ Ｍこ不純物原子
とＳｌとの合金化を阻止することができ、その結果高濃
度の拡散層を肯ることができる。
（２）不純物原子のイオン注入は多結晶Ｓ１層に対して
のみ行わノするのでイオン注入による結晶欠陥や酸化物
などの発生は多結晶Ｓ１層のみに牛し、半導体基板には
結晶欠陥の少ない拡散層が形成できる。
のみ行わノするのでイオン注入による結晶欠陥や酸化物
などの発生は多結晶Ｓ１層のみに牛し、半導体基板には
結晶欠陥の少ない拡散層が形成できる。
（３）従来の封管法に比較して拡散深さや濃度の制御が
容易である。
容易である。
（４）従来のＢＳＧ拡散法では長時間の熱処理によって
結晶欠陥を生じてしまう深い拡散層も本発明によってＡ
１を不純物とす１ｔｌ−Ｊｌ、短時間の熱処理ですみ、
その結果高面１圧の半導体装置を高い歩留りで生産でき
る」：うに斤った。
結晶欠陥を生じてしまう深い拡散層も本発明によってＡ
１を不純物とす１ｔｌ−Ｊｌ、短時間の熱処理ですみ、
その結果高面１圧の半導体装置を高い歩留りで生産でき
る」：うに斤った。
（５）本発明方法の実施に必要な設備や技術は、いずれ
も従来半導体装置製造に使用さｉｌ、ているものはかり
であるから、量産に適するとともに管理上の難点が少な
く実用的である。
も従来半導体装置製造に使用さｉｌ、ているものはかり
であるから、量産に適するとともに管理上の難点が少な
く実用的である。
第１図は従来のＢ Ｓ Ｇ Ｉ摸拡散法による素子分断
１用ＰＮ接合形ＪＪｙ、を説明するための半導体装置の
断面図、第２図及び第６図は本発明の製造方法を説明す
るための半導体装置の断面図である。 １・・・半導体基板、２・・・埋込層、６・・エビクギ
シャル層、４・・・Ｓ ｉ ０２膜、５・・ＢＳＧ膜、
６・・１３拡散層、８ 多結晶Ｓｔ層、７ 、９−＝
Ｓｉ３Ｎ４＃ １０ ・−Ｕｌ”ｆ’ｉ’１層。 判 第１図 第３図 ８７−
１用ＰＮ接合形ＪＪｙ、を説明するための半導体装置の
断面図、第２図及び第６図は本発明の製造方法を説明す
るための半導体装置の断面図である。 １・・・半導体基板、２・・・埋込層、６・・エビクギ
シャル層、４・・・Ｓ ｉ ０２膜、５・・ＢＳＧ膜、
６・・１３拡散層、８ 多結晶Ｓｔ層、７ 、９−＝
Ｓｉ３Ｎ４＃ １０ ・−Ｕｌ”ｆ’ｉ’１層。 判 第１図 第３図 ８７−
Claims (1)
- 【特許請求の範囲】 １ 不純物原子を熱拡散させてＰＮ接合を形成する半導
体装置の製造方法であっ′で、半導体基板の所定拡散領
域の上に多結晶Ｓ１層を形成する工程と、該多結晶Ｓｉ
層に上記不純物原子な−イオン注入する工程と、該不純
物原子イオン注入工８に先立って該不純物原子イオン注
入プロファイルの注入ピーク位置とほぼ一致する注入ピ
ーク位置に８１原−７−’ｙ該多結晶Ｓｉ層にイオン注
入する工程と、下記熱拡散工程に先立って該所定拡散領
域にＳｉ原子をイオン注入する工程と、該不純物原子イ
オン注入工程の後に該所定拡散領域に上記不純物原子を
熱拡散さぜる工程とを含む半導体装置の製造方法 ２ 熱拡散させる不純物原子がＡｌ原子である肪、ｉ′
ｒ請求の範囲第１項記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16325582A JPS5954222A (ja) | 1982-09-21 | 1982-09-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16325582A JPS5954222A (ja) | 1982-09-21 | 1982-09-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5954222A true JPS5954222A (ja) | 1984-03-29 |
Family
ID=15770314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16325582A Pending JPS5954222A (ja) | 1982-09-21 | 1982-09-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5954222A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0234937A (ja) * | 1988-07-25 | 1990-02-05 | Matsushita Electron Corp | 半導体装置の製造方法 |
| KR100789606B1 (ko) | 2005-09-27 | 2007-12-27 | 산요덴키가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
-
1982
- 1982-09-21 JP JP16325582A patent/JPS5954222A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0234937A (ja) * | 1988-07-25 | 1990-02-05 | Matsushita Electron Corp | 半導体装置の製造方法 |
| KR100789606B1 (ko) | 2005-09-27 | 2007-12-27 | 산요덴키가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6361777B2 (ja) | ||
| US3541676A (en) | Method of forming field-effect transistors utilizing doped insulators as activator source | |
| JPS6269666A (ja) | イオン注入法 | |
| JPS6227727B2 (ja) | ||
| JPS5954222A (ja) | 半導体装置の製造方法 | |
| US4001050A (en) | Method of fabricating an isolated p-n junction | |
| CA1131797A (en) | Fabrication of a semiconductor device in a simulated epitaxial layer | |
| JPH08274111A (ja) | バイポーラシリコントランジスタとその製造方法 | |
| JPS63124520A (ja) | 半導体装置の製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| RU766423C (ru) | Способ изготовлени ВЧ транзисторных структур | |
| JPH01151232A (ja) | 半導体装置の製造方法 | |
| JPH03205820A (ja) | 半導体装置の製造方法 | |
| JPS6370531A (ja) | 半導体集積回路装置の製造方法 | |
| RU845678C (ru) | Способ изготовлени ВЧ р- @ -р транзисторов | |
| JPS6129537B2 (ja) | ||
| JPS63273317A (ja) | 半導体装置の製造方法 | |
| JPS60245131A (ja) | 半導体装置の製造方法 | |
| JPS57162460A (en) | Manufacture of semiconductor device | |
| JPS5870526A (ja) | 半導体装置の製造法 | |
| JPS59152665A (ja) | 半導体装置とその製造方法 | |
| JP2002324807A (ja) | 半導体装置の製造方法 | |
| JPS6211504B2 (ja) | ||
| JPS62194617A (ja) | 半導体装置の製造方法 | |
| JPH04354328A (ja) | 半導体装置の製造方法 |