JPH06244203A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH06244203A JPH06244203A JP5309693A JP5309693A JPH06244203A JP H06244203 A JPH06244203 A JP H06244203A JP 5309693 A JP5309693 A JP 5309693A JP 5309693 A JP5309693 A JP 5309693A JP H06244203 A JPH06244203 A JP H06244203A
- Authority
- JP
- Japan
- Prior art keywords
- film
- grain size
- region
- semiconductor film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 イオン注入に際してキャップ膜を用いずに、
しかも２種類のドーズ量の層を堆積することなくＬＤＤ
構造を得ることができる薄膜トランジスタの製造方法を
提供することを目的とする。 【構成】 チャンネル部となる領域を含めこの領域より
少し大きな領域には大粒径の多結晶シリコン膜２ａを形
成し、その両側のコンタクト部となる領域には小粒径の
多結晶半導体若しくはこれと非晶質半導体が混在するシ
リコン膜２ｂを形成する工程と、前記チャンネル部とな
る領域を除いて前記半導体膜に不純物をドーピングする
工程と、を含む。
しかも２種類のドーズ量の層を堆積することなくＬＤＤ
構造を得ることができる薄膜トランジスタの製造方法を
提供することを目的とする。 【構成】 チャンネル部となる領域を含めこの領域より
少し大きな領域には大粒径の多結晶シリコン膜２ａを形
成し、その両側のコンタクト部となる領域には小粒径の
多結晶半導体若しくはこれと非晶質半導体が混在するシ
リコン膜２ｂを形成する工程と、前記チャンネル部とな
る領域を除いて前記半導体膜に不純物をドーピングする
工程と、を含む。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタの製
造方法に係り、詳しくは、薄膜トランジスタにＬＤＤ
（Ｌｉｇｈｔｌｙ Ｄｏｐａｄ Ｄｒａｉｎ）構造を与
えることができる製造方法に関する。
造方法に係り、詳しくは、薄膜トランジスタにＬＤＤ
（Ｌｉｇｈｔｌｙ Ｄｏｐａｄ Ｄｒａｉｎ）構造を与
えることができる製造方法に関する。
【０００２】
【従来の技術】従来より、薄膜トランジスタの短チャネ
ル化に伴う弊害、即ち、ホットキャリア現象や電流リー
クといった弊害を除去するために、ドレイン端での電界
を弱めるＬＤＤ構造が考え出されている。
ル化に伴う弊害、即ち、ホットキャリア現象や電流リー
クといった弊害を除去するために、ドレイン端での電界
を弱めるＬＤＤ構造が考え出されている。
【０００３】ＬＤＤ構造を有する薄膜トランジスタの製
造方法としては、例えば、ｎ- 層とする領域上にキャッ
プ膜を形成した状態でイオン注入を行い、キャップ膜部
分のドーズ量を小さくして低濃度不純物層を得る方法、
或いは、２種類のドーズ量の不純物層を堆積する方法な
どが知られている。
造方法としては、例えば、ｎ- 層とする領域上にキャッ
プ膜を形成した状態でイオン注入を行い、キャップ膜部
分のドーズ量を小さくして低濃度不純物層を得る方法、
或いは、２種類のドーズ量の不純物層を堆積する方法な
どが知られている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の方法では、イオン注入の際にキャップ膜を形成しな
ければならず、工程数が増加する。また、２種類のドー
ズ量のｎ層を堆積する方法では、工程数の増加及びドー
ズ量管理の複雑化という問題を招来する。
来の方法では、イオン注入の際にキャップ膜を形成しな
ければならず、工程数が増加する。また、２種類のドー
ズ量のｎ層を堆積する方法では、工程数の増加及びドー
ズ量管理の複雑化という問題を招来する。
【０００５】本発明は、上記の事情に鑑み、イオン注入
に際してキャップ膜を用いずに、しかも２種類のドーズ
量の層を堆積することなくＬＤＤ構造を得ることができ
る薄膜トランジスタの製造方法を提供することを目的と
する。
に際してキャップ膜を用いずに、しかも２種類のドーズ
量の層を堆積することなくＬＤＤ構造を得ることができ
る薄膜トランジスタの製造方法を提供することを目的と
する。
【０００６】
【課題を解決するための手段】本発明に係る薄膜トラン
ジスタの製造方法は、上記の課題を解決するために、チ
ャネル部となる領域を含めこの領域より少し大きな領域
には大粒径の多結晶の半導体膜を形成し、その両側のコ
ンタクト部となる領域には小粒径の多結晶半導体若しく
はこれと非晶質半導体が混在する半導体膜を形成する第
１の工程と、前記チャネル部となる領域を除いて前記半
導体膜に不純物をドーピングする第２の工程と、を含む
ことを特徴としている。
ジスタの製造方法は、上記の課題を解決するために、チ
ャネル部となる領域を含めこの領域より少し大きな領域
には大粒径の多結晶の半導体膜を形成し、その両側のコ
ンタクト部となる領域には小粒径の多結晶半導体若しく
はこれと非晶質半導体が混在する半導体膜を形成する第
１の工程と、前記チャネル部となる領域を除いて前記半
導体膜に不純物をドーピングする第２の工程と、を含む
ことを特徴としている。
【０００７】また、前記第１の工程は、非晶質の半導体
膜を形成する工程と、小粒径の多結晶の半導体膜を得よ
うとする部分には少ない熱エネルギーを与える一方、大
粒径の多結晶の半導体膜を得ようとする部分には多くの
熱エネルギーを与えて再結晶化する工程とからなる。
膜を形成する工程と、小粒径の多結晶の半導体膜を得よ
うとする部分には少ない熱エネルギーを与える一方、大
粒径の多結晶の半導体膜を得ようとする部分には多くの
熱エネルギーを与えて再結晶化する工程とからなる。
【０００８】或いは、前記第１の工程は、大粒径とした
い部分に結晶核を形成した後に多結晶の半導体膜を形成
する工程からなる。
い部分に結晶核を形成した後に多結晶の半導体膜を形成
する工程からなる。
【０００９】或いは、前記第１の工程は、大粒径とした
い部分に結晶核を形成した後、非晶質半導体膜を堆積
し、再結晶化する工程からなる。
い部分に結晶核を形成した後、非晶質半導体膜を堆積
し、再結晶化する工程からなる。
【００１０】
【作用】上記の構成によれば、チャネル部となる領域に
は不純物ドーピングは行われないので、この領域は多結
晶の活性層となる。そして、チャネル部となる領域以外
の領域（即ち、不純物ドーピングが行われる領域）のう
ち、大粒径の多結晶の半導体膜部分、即ち、前記のチャ
ネル部より少し大きな領域（チャネル部は含まず）は、
その大粒径ゆえに、不純物の拡散（注入）の度合が低
く、もしくは活性化時の活性化率が低いので、低濃度不
純物領域となる。一方、小粒径の多結晶半導体若しくは
これと非晶質半導体が混在する半導体膜部分は、不純物
の拡散（注入）の度合が高いため、もしくは活性化時の
活性化率が高いので、高濃度不純物領域となる。従っ
て、高濃度不純物領域で構成されるドレインの端部に低
濃度不純物領域が形成されたＬＤＤ構造が得られること
になる。
は不純物ドーピングは行われないので、この領域は多結
晶の活性層となる。そして、チャネル部となる領域以外
の領域（即ち、不純物ドーピングが行われる領域）のう
ち、大粒径の多結晶の半導体膜部分、即ち、前記のチャ
ネル部より少し大きな領域（チャネル部は含まず）は、
その大粒径ゆえに、不純物の拡散（注入）の度合が低
く、もしくは活性化時の活性化率が低いので、低濃度不
純物領域となる。一方、小粒径の多結晶半導体若しくは
これと非晶質半導体が混在する半導体膜部分は、不純物
の拡散（注入）の度合が高いため、もしくは活性化時の
活性化率が高いので、高濃度不純物領域となる。従っ
て、高濃度不純物領域で構成されるドレインの端部に低
濃度不純物領域が形成されたＬＤＤ構造が得られること
になる。
【００１１】
【実施例】（実施例１）以下、本発明をその実施例を示
す図に基づいて説明する。図１は薄膜トランジスタの製
造工程を順に示す断面図である。まず、同図（ａ）に示
すように、絶縁性透明基板１上に非晶質シリコン（以
下、ａ−Ｓｉと略記する）膜２をプラズマＣＶＤ法によ
り膜厚５００Åで形成する。このときの基板温度は２０
０〜４００℃、シランガス流量を２０ＳＣＣＭとしてい
る。
す図に基づいて説明する。図１は薄膜トランジスタの製
造工程を順に示す断面図である。まず、同図（ａ）に示
すように、絶縁性透明基板１上に非晶質シリコン（以
下、ａ−Ｓｉと略記する）膜２をプラズマＣＶＤ法によ
り膜厚５００Åで形成する。このときの基板温度は２０
０〜４００℃、シランガス流量を２０ＳＣＣＭとしてい
る。
【００１２】次に、同図（ｂ）に示すように、ａ−Ｓｉ
膜２上にＳｉＯ2 膜３を形成し、エッチングによって上
記ＳｉＯ2 膜３の一部を除去する。この除去領域は、ａ
−Ｓｉ膜２におけるチャネル部となる領域より少し大き
くする。そして、真空雰囲気中において基板表面側から
レーザーを照射する。レーザーとしては、ＡｒＦエキシ
マレーザーを用い、また、このときの基板温度を４００
℃とした。
膜２上にＳｉＯ2 膜３を形成し、エッチングによって上
記ＳｉＯ2 膜３の一部を除去する。この除去領域は、ａ
−Ｓｉ膜２におけるチャネル部となる領域より少し大き
くする。そして、真空雰囲気中において基板表面側から
レーザーを照射する。レーザーとしては、ＡｒＦエキシ
マレーザーを用い、また、このときの基板温度を４００
℃とした。
【００１３】上記のレーザー照射により、同図（ｃ）に
示すように、前記ＳｉＯ2 膜３が除去された部分、即
ち、チャネル部となる領域を含めこの領域より少し大き
な領域には大粒径の多結晶シリコン（以下、ｐ−Ｓｉと
略記する）膜２ａが形成され、前記ＳｉＯ2 膜３が残さ
れている部分には、上記ＳｉＯ2 膜３によってレーザー
エネルギーが弱められ、小粒径のｐ−Ｓｉ膜（若しく
は、これとａ−Ｓｉの混合状態の膜）２ｂが形成され
る。
示すように、前記ＳｉＯ2 膜３が除去された部分、即
ち、チャネル部となる領域を含めこの領域より少し大き
な領域には大粒径の多結晶シリコン（以下、ｐ−Ｓｉと
略記する）膜２ａが形成され、前記ＳｉＯ2 膜３が残さ
れている部分には、上記ＳｉＯ2 膜３によってレーザー
エネルギーが弱められ、小粒径のｐ−Ｓｉ膜（若しく
は、これとａ−Ｓｉの混合状態の膜）２ｂが形成され
る。
【００１４】次に、同図（ｄ）に示すように、チャネル
部となる領域を除き、ａ−Ｓｉ膜２上に不純物供給体と
してのｎ+ 型ａ−Ｓｉ膜４を成膜する。このｎ+ 型ａ−
Ｓｉ膜４の形成においては、プラズマＣＶＤ装置を用
い、基板温度は８０〜２００℃とし、ドーピングガス流
量比を、ＳｉＨ4 （１００％シランガス）：ＰＨ
3 （０．１％ホスフィン）＝５（ＳＣＣＭ）：６０（Ｓ
ＣＣＭ），ドープ比１．２％とした。その後、基板温度
は室温とし、雰囲気温度も室温とし、基板表面側から比
較的弱いエネルギーでエキシマレーザーを照射する。
部となる領域を除き、ａ−Ｓｉ膜２上に不純物供給体と
してのｎ+ 型ａ−Ｓｉ膜４を成膜する。このｎ+ 型ａ−
Ｓｉ膜４の形成においては、プラズマＣＶＤ装置を用
い、基板温度は８０〜２００℃とし、ドーピングガス流
量比を、ＳｉＨ4 （１００％シランガス）：ＰＨ
3 （０．１％ホスフィン）＝５（ＳＣＣＭ）：６０（Ｓ
ＣＣＭ），ドープ比１．２％とした。その後、基板温度
は室温とし、雰囲気温度も室温とし、基板表面側から比
較的弱いエネルギーでエキシマレーザーを照射する。
【００１５】上記のエキシマレーザー活性化により、同
図（ｅ）に示すように、小粒径部分のｐ−Ｓｉ膜２ｂ
は、ｎ+ 層（以後、このｎ+ 層にも符号２ｂを付す）と
なる。また、大粒径部分のｐ−Ｓｉ膜２ａのうち、チャ
ネル部となる領域は、ドーピングが行われず、ｉ層２ａ
1 となる。一方、大粒径部分のｐ−Ｓｉ膜２ａのうち、
チャネル部外の領域は、ｎ- 層２ａ2 となる。これは、
小粒径領域においては、前記ｎ+ 型ａ−Ｓｉ膜４からの
不純物（リン）の拡散が行われ易く、また活性化時の活
性化率が高いので、高濃度不純物領域（ｎ+ 領域）とな
るためであり、大粒径領域においては、ｎ+ 型ａ−Ｓｉ
膜４からの不純物（リン）の拡散が行われ難く、また活
性化時の活性化率が低いので、低濃度不純物領域（ｎ-
領域）となるためである。なお、上記のレーザー活性化
において、エキシマレーザーのエネルギーを弱くしてい
る理由は後に説明する。
図（ｅ）に示すように、小粒径部分のｐ−Ｓｉ膜２ｂ
は、ｎ+ 層（以後、このｎ+ 層にも符号２ｂを付す）と
なる。また、大粒径部分のｐ−Ｓｉ膜２ａのうち、チャ
ネル部となる領域は、ドーピングが行われず、ｉ層２ａ
1 となる。一方、大粒径部分のｐ−Ｓｉ膜２ａのうち、
チャネル部外の領域は、ｎ- 層２ａ2 となる。これは、
小粒径領域においては、前記ｎ+ 型ａ−Ｓｉ膜４からの
不純物（リン）の拡散が行われ易く、また活性化時の活
性化率が高いので、高濃度不純物領域（ｎ+ 領域）とな
るためであり、大粒径領域においては、ｎ+ 型ａ−Ｓｉ
膜４からの不純物（リン）の拡散が行われ難く、また活
性化時の活性化率が低いので、低濃度不純物領域（ｎ-
領域）となるためである。なお、上記のレーザー活性化
において、エキシマレーザーのエネルギーを弱くしてい
る理由は後に説明する。
【００１６】次に、同図（ｆ）に示すように、ゲート絶
縁膜５を１０００〜１５００Åの膜厚で形成する。この
ゲート絶縁膜５の形成においては、ＡＰＣＶＤ装置を用
い、基板温度は４００〜４５０℃とし、ガス流量比は、
ＳｉＨ4 ：Ｏ2 ＝１：１７に設定した。その後、前記の
ｎ+ 層２ｂに対応するゲート絶縁膜５の所定位置にコン
タクトホールを形成した後、ゲート電極６、ソース電極
７、及びドレイン電極８を形成する。ゲート電極６は、
Ａｌ、Ｍｏ、Ｃｒなどの金属から成り、蒸着法により５
０００〜１００００Åの膜厚で形成される。また、ソー
ス電極７及びドレイン電極８は、Ａｌ金属から成り、蒸
着法により１００００Åの膜厚で形成される。
縁膜５を１０００〜１５００Åの膜厚で形成する。この
ゲート絶縁膜５の形成においては、ＡＰＣＶＤ装置を用
い、基板温度は４００〜４５０℃とし、ガス流量比は、
ＳｉＨ4 ：Ｏ2 ＝１：１７に設定した。その後、前記の
ｎ+ 層２ｂに対応するゲート絶縁膜５の所定位置にコン
タクトホールを形成した後、ゲート電極６、ソース電極
７、及びドレイン電極８を形成する。ゲート電極６は、
Ａｌ、Ｍｏ、Ｃｒなどの金属から成り、蒸着法により５
０００〜１００００Åの膜厚で形成される。また、ソー
ス電極７及びドレイン電極８は、Ａｌ金属から成り、蒸
着法により１００００Åの膜厚で形成される。
【００１７】以上の工程により薄膜トランジスタが製造
される。
される。
【００１８】図２及び図３は、ｎ層活性化のレーザーエ
ネルギー（ｍＪ／ｃｍ2 ×８ｓｈｏｔｓ）と、シート抵
抗（Ω／□）との関係を、ｉ層再結晶化エネルギー密度
が２００，２５０，３００（ｍＪ／ｃｍ2 ×８ｓｈｏｔ
ｓ）の３つの場合について各々示したものであり、図２
は不純物供給体としてのｎ+ 型ａ−Ｓｉ膜の形成におい
てＳｉＨ4 ：ＰＨ3 ＝５：６０とした場合を、図３はＳ
ｉＨ4 ：ＰＨ3 ＝５：１００とした場合を各々示してい
る。なお、シート抵抗（Ω／□）は、低濃度不純物層
（ｎ- 層）では高くなり、高濃度不純物層（ｎ+ 層）で
は低くなる。また、ｉ層再結晶化エネルギー密度が２０
０（ｍＪ／ｃｍ2 ×８ｓｈｏｔｓ）のときの多結晶膜の
最大粒径は１００Å、同２５０のときは２０００Å、同
３００以上のときは５０００Åとなる。なお、このとき
の条件は、膜厚５００Å，基板温度４００℃としてい
る。
ネルギー（ｍＪ／ｃｍ2 ×８ｓｈｏｔｓ）と、シート抵
抗（Ω／□）との関係を、ｉ層再結晶化エネルギー密度
が２００，２５０，３００（ｍＪ／ｃｍ2 ×８ｓｈｏｔ
ｓ）の３つの場合について各々示したものであり、図２
は不純物供給体としてのｎ+ 型ａ−Ｓｉ膜の形成におい
てＳｉＨ4 ：ＰＨ3 ＝５：６０とした場合を、図３はＳ
ｉＨ4 ：ＰＨ3 ＝５：１００とした場合を各々示してい
る。なお、シート抵抗（Ω／□）は、低濃度不純物層
（ｎ- 層）では高くなり、高濃度不純物層（ｎ+ 層）で
は低くなる。また、ｉ層再結晶化エネルギー密度が２０
０（ｍＪ／ｃｍ2 ×８ｓｈｏｔｓ）のときの多結晶膜の
最大粒径は１００Å、同２５０のときは２０００Å、同
３００以上のときは５０００Åとなる。なお、このとき
の条件は、膜厚５００Å，基板温度４００℃としてい
る。
【００１９】これらの図から明らかなように、ｉ層再結
晶化エネルギー密度が高いほど、即ち、膜の結晶粒径が
大きいほど、ｎ+ 型ａ−Ｓｉ膜４からの不純物の拡散が
行われ難くなり、シート抵抗は大きくなる（ｎ- にな
る）。そして、この結晶粒径の相違によるシート抵抗の
相違（ｎ- になるかｎ+ になるか）は、前記ｎ層活性化
のレーザーエネルギーが低いほど顕著になる。
晶化エネルギー密度が高いほど、即ち、膜の結晶粒径が
大きいほど、ｎ+ 型ａ−Ｓｉ膜４からの不純物の拡散が
行われ難くなり、シート抵抗は大きくなる（ｎ- にな
る）。そして、この結晶粒径の相違によるシート抵抗の
相違（ｎ- になるかｎ+ になるか）は、前記ｎ層活性化
のレーザーエネルギーが低いほど顕著になる。
【００２０】従って、図１（ｄ）の工程において低エネ
ルギーでのレーザー活性化を行うことにより、大粒径の
ｐ−Ｓｉ膜２ａ（チャネル部は除く）はｎ- 層となり、
小粒径のｐ−Ｓｉ膜２ｂはｎ+ 層となり、前述の図１
（ｅ）に示したように、チャネル部となるｉ層２ａ
1 と、コンタクト部となるｎ+ 層２ｂとの間に、ｎ- 層
２ａが形成されたＬＤＤ構造が得られる。
ルギーでのレーザー活性化を行うことにより、大粒径の
ｐ−Ｓｉ膜２ａ（チャネル部は除く）はｎ- 層となり、
小粒径のｐ−Ｓｉ膜２ｂはｎ+ 層となり、前述の図１
（ｅ）に示したように、チャネル部となるｉ層２ａ
1 と、コンタクト部となるｎ+ 層２ｂとの間に、ｎ- 層
２ａが形成されたＬＤＤ構造が得られる。
【００２１】このように、本実施例の製造方法によれ
ば、比較的高額なイオン注入装置を用いずに、しかも、
ドーズ量が一定なｎ+ 型ａ−Ｓｉ膜を一回成膜するだけ
でよく、製造工程の簡素化および製造コストの低減が図
れる。
ば、比較的高額なイオン注入装置を用いずに、しかも、
ドーズ量が一定なｎ+ 型ａ−Ｓｉ膜を一回成膜するだけ
でよく、製造工程の簡素化および製造コストの低減が図
れる。
【００２２】（実施例２）本発明の他の実施例を図４に
基づき説明する。本実施例の薄膜トランジスタの製造方
法は、実施例１における図１の（ｃ）までの工程は同一
であり、この図１（ｃ）の工程の後、図４（ａ）に示す
ように、大粒径のｐ−Ｓｉ膜２ａ上であってチャネルと
なる領域上にゲート絶縁膜９およびゲート電極１０を形
成する。その後、ゲート電極１０をマスク代わりに、イ
オン注入を行う。
基づき説明する。本実施例の薄膜トランジスタの製造方
法は、実施例１における図１の（ｃ）までの工程は同一
であり、この図１（ｃ）の工程の後、図４（ａ）に示す
ように、大粒径のｐ−Ｓｉ膜２ａ上であってチャネルと
なる領域上にゲート絶縁膜９およびゲート電極１０を形
成する。その後、ゲート電極１０をマスク代わりに、イ
オン注入を行う。
【００２３】上記のイオン注入においては、ドーピング
イオンをＰ+ （リン）イオンとし、ドーピング量は２×
１０15〜１×１０16ｃｍ-2とし、注入深さは１００〜５
００Åに設定している。このイオン注入の後、６５０℃
の窒素雰囲気中に２０時間放置することにより熱アニー
ルする。
イオンをＰ+ （リン）イオンとし、ドーピング量は２×
１０15〜１×１０16ｃｍ-2とし、注入深さは１００〜５
００Åに設定している。このイオン注入の後、６５０℃
の窒素雰囲気中に２０時間放置することにより熱アニー
ルする。
【００２４】このイオン注入およびその後の熱アニール
により、同図（ｂ）に示すように、大粒径のｐ−Ｓｉ膜
２ａ（チャネル部は除く）はｎ- 層２ａ2 となり、小粒
径のｐ−Ｓｉ膜２ｂはｎ+ 層２ｂとなる。即ち、チャネ
ル部となるｉ層２ａ1 と、コンタクト部となるｎ+ 層２
ｂとの間に、ｎ- 層２ａ2 が形成されたＬＤＤ構造が得
られる。
により、同図（ｂ）に示すように、大粒径のｐ−Ｓｉ膜
２ａ（チャネル部は除く）はｎ- 層２ａ2 となり、小粒
径のｐ−Ｓｉ膜２ｂはｎ+ 層２ｂとなる。即ち、チャネ
ル部となるｉ層２ａ1 と、コンタクト部となるｎ+ 層２
ｂとの間に、ｎ- 層２ａ2 が形成されたＬＤＤ構造が得
られる。
【００２５】本実施例の方法によれば、イオン注入に際
し、ｎ- 層としたい領域上にキャップ膜を形成する必要
がなくなり、製造工程の簡素化が図れる。
し、ｎ- 層としたい領域上にキャップ膜を形成する必要
がなくなり、製造工程の簡素化が図れる。
【００２６】なお、以上の実施例では、ｐ−Ｓｉ膜への
ドーピングは、イオン注入や、不純物供給体を使用する
方法を用いたが、これらに限らず、反応ガス雰囲気中で
のレーザー照射によるドーピング方法を用いてもよい。
この方法は、例えば、反応ガスとしては、ＰＨ3 やＢ2
Ｈ6 を用い、圧力１００Ｐａ、レーザーエネルギー密度
１５０〜３５０ｍＪ／ｃｍ2 、基板温度１５０〜３５０
℃の条件下でドーピングを行う方法である（１９９２年
３月春季 第３９回応用物理学関係連合講演会予稿集
ａ−２９−ＺＭ−３）。
ドーピングは、イオン注入や、不純物供給体を使用する
方法を用いたが、これらに限らず、反応ガス雰囲気中で
のレーザー照射によるドーピング方法を用いてもよい。
この方法は、例えば、反応ガスとしては、ＰＨ3 やＢ2
Ｈ6 を用い、圧力１００Ｐａ、レーザーエネルギー密度
１５０〜３５０ｍＪ／ｃｍ2 、基板温度１５０〜３５０
℃の条件下でドーピングを行う方法である（１９９２年
３月春季 第３９回応用物理学関係連合講演会予稿集
ａ−２９−ＺＭ−３）。
【００２７】また、以上の実施例では、大粒径のｐ−Ｓ
ｉ膜と小粒径のｐ−Ｓｉ膜の選択的形成を、ＳｉＯ2 膜
で部分的にキャップした状態でレーザーを照射すること
により行ったが、このような方法の他、例えば、レーザ
ーのプロファイルを利用して選択的に粒径を制御する方
法、或いは、レーザーを照射するときに、粒径を大きく
したい部分にヒーターや熱線ランプ等での加熱を併用す
ることにより選択的に粒径を制御する方法がある。
ｉ膜と小粒径のｐ−Ｓｉ膜の選択的形成を、ＳｉＯ2 膜
で部分的にキャップした状態でレーザーを照射すること
により行ったが、このような方法の他、例えば、レーザ
ーのプロファイルを利用して選択的に粒径を制御する方
法、或いは、レーザーを照射するときに、粒径を大きく
したい部分にヒーターや熱線ランプ等での加熱を併用す
ることにより選択的に粒径を制御する方法がある。
【００２８】また、大粒径としたい部分に結晶核を設け
ておいてｐ−Ｓｉ膜を堆積し、上記結晶核上の膜の粒径
を大きくする方法、若しくは、結晶核上にａ−Ｓｉ膜を
堆積し、固相成長又はレーザー再結晶化することによ
り、結晶核上の膜の粒径を大きくする方法などがある。
上記の核形成は、Ｓｉ+ イオンの注入量を制御すること
で行うことができる。即ち、注入量の少ないところに核
が発生し、多いところは核は発生しない。固相成長によ
る方法は、出発膜としてのａ−Ｓｉ膜の成膜はＬＰＣＶ
Ｄ装置を用い、成膜温度は５５０℃、膜厚は１０００Å
とする。また、核発生部のＳｉ+ イオン注入条件は、７
０ｋｅＶ（基板界面付近）、４×１０14／ｃｍ2 、その
他の部分のＳｉ+ イオン注入条件は、７０ｋｅＶ（基板
界面付近）、２×１０15／ｃｍ2 とする。このドーズ量
の調整は、レジストによるマスクにて行うのが一般的で
ある。そして、固相成長の条件は、温度６００℃の雰囲
気中に１０時間放置するものとする。これにより得られ
る多結晶膜の粒径は１．５μｍであった（参考文献：１
９９２年９月 第２９回ＶＬＳＩ ＦＯＲＵＭ 〜最新
ｐｏｌｙ−Ｓｉ ＴＦＴ プロセス技術〜）。
ておいてｐ−Ｓｉ膜を堆積し、上記結晶核上の膜の粒径
を大きくする方法、若しくは、結晶核上にａ−Ｓｉ膜を
堆積し、固相成長又はレーザー再結晶化することによ
り、結晶核上の膜の粒径を大きくする方法などがある。
上記の核形成は、Ｓｉ+ イオンの注入量を制御すること
で行うことができる。即ち、注入量の少ないところに核
が発生し、多いところは核は発生しない。固相成長によ
る方法は、出発膜としてのａ−Ｓｉ膜の成膜はＬＰＣＶ
Ｄ装置を用い、成膜温度は５５０℃、膜厚は１０００Å
とする。また、核発生部のＳｉ+ イオン注入条件は、７
０ｋｅＶ（基板界面付近）、４×１０14／ｃｍ2 、その
他の部分のＳｉ+ イオン注入条件は、７０ｋｅＶ（基板
界面付近）、２×１０15／ｃｍ2 とする。このドーズ量
の調整は、レジストによるマスクにて行うのが一般的で
ある。そして、固相成長の条件は、温度６００℃の雰囲
気中に１０時間放置するものとする。これにより得られ
る多結晶膜の粒径は１．５μｍであった（参考文献：１
９９２年９月 第２９回ＶＬＳＩ ＦＯＲＵＭ 〜最新
ｐｏｌｙ−Ｓｉ ＴＦＴ プロセス技術〜）。
【００２９】
【発明の効果】以上のように、本発明によれば、イオン
注入に際してキャップ膜を用いずに、しかも２種類のド
ーズ量の層を堆積することなく、ＬＤＤ構造を得ること
ができるという効果を奏する。
注入に際してキャップ膜を用いずに、しかも２種類のド
ーズ量の層を堆積することなく、ＬＤＤ構造を得ること
ができるという効果を奏する。
【図１】本発明の薄膜トランジスタの製造方法を工程順
に示す断面図である。
に示す断面図である。
【図２】ｎ層活性化のレーザーエネルギーが低レベルの
場合に、結晶粒径の相違によるシート抵抗の相違が顕著
になることを説明するためのグラフであり、不純物供給
体としてのｎ+ 型ａ−Ｓｉ膜の形成において流量比をＳ
ｉＨ4 ：ＰＨ3 ＝５：６０とした場合について示したグ
ラフである。
場合に、結晶粒径の相違によるシート抵抗の相違が顕著
になることを説明するためのグラフであり、不純物供給
体としてのｎ+ 型ａ−Ｓｉ膜の形成において流量比をＳ
ｉＨ4 ：ＰＨ3 ＝５：６０とした場合について示したグ
ラフである。
【図３】ｎ層活性化のレーザーエネルギーが低レベルの
場合に、結晶粒径の相違によるシート抵抗の相違が顕著
になることを説明するためのグラフであり、不純物供給
体としてのｎ+ 型ａ−Ｓｉ膜の形成において流量比をＳ
ｉＨ4 ：ＰＨ3 ＝５：１００とした場合について示した
グラフである。
場合に、結晶粒径の相違によるシート抵抗の相違が顕著
になることを説明するためのグラフであり、不純物供給
体としてのｎ+ 型ａ−Ｓｉ膜の形成において流量比をＳ
ｉＨ4 ：ＰＨ3 ＝５：１００とした場合について示した
グラフである。
【図４】本発明の他の実施例を示すものであって、薄膜
トランジスタの製造方法を工程順に示す断面図である。
トランジスタの製造方法を工程順に示す断面図である。
１ 絶縁性透明基板 ２ 非晶質シリコン膜 ２ａ 大粒径の多結晶シリコン膜 ２ａ1 ｉ層 ２ａ2 ｎ- 層 ２ｂ 小粒径の多結晶シリコン膜（ｎ+ 層） ３ ＳｉＯ2 膜 ４ ｎ+ ａ−Ｓｉ膜 ５ ゲート絶縁膜 ６ ゲート電極
Claims (4)
- 【請求項１】 チャネル部となる領域を含めこの領域よ
り少し大きな領域には大粒径の多結晶の半導体膜を形成
し、その両側のコンタクト部となる領域には小粒径の多
結晶半導体若しくはこれと非晶質半導体が混在する半導
体膜を形成する第１の工程と、前記チャネル部となる領
域を除いて前記半導体膜に不純物をドーピングする第２
の工程と、を含むことを特徴とする薄膜トランジスタの
製造方法。 - 【請求項２】 前記第１の工程は、非晶質の半導体膜を
形成する工程と、小粒径の多結晶の半導体膜を得ようと
する部分には少ない熱エネルギーを与える一方、大粒径
の多結晶の半導体膜を得ようとする部分には多くの熱エ
ネルギーを与えて再結晶化する工程と、からなることを
特徴とする請求項１に記載の薄膜トランジスタの製造方
法。 - 【請求項３】 前記第１の工程は、大粒径としたい部分
に結晶核を形成した後に多結晶の半導体膜を形成する工
程からなることを特徴とする請求項１に記載の薄膜トラ
ンジスタの製造方法。 - 【請求項４】 前記第１の工程は、大粒径としたい部分
に結晶核を形成した後、非晶質半導体膜を堆積し、再結
晶化する工程からなることを特徴とする請求項１に記載
の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5309693A JPH06244203A (ja) | 1993-02-17 | 1993-02-17 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5309693A JPH06244203A (ja) | 1993-02-17 | 1993-02-17 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06244203A true JPH06244203A (ja) | 1994-09-02 |
Family
ID=12933256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5309693A Pending JPH06244203A (ja) | 1993-02-17 | 1993-02-17 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06244203A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274405A (ja) * | 2000-03-27 | 2001-10-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2006114805A (ja) * | 2004-10-18 | 2006-04-27 | Sharp Corp | 半導体装置およびその製造方法 |
| CN104795315A (zh) * | 2015-04-15 | 2015-07-22 | 上海华力微电子有限公司 | 一种非晶硅薄膜及一种半导体器件的制造方法 |
-
1993
- 1993-02-17 JP JP5309693A patent/JPH06244203A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274405A (ja) * | 2000-03-27 | 2001-10-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4618842B2 (ja) * | 2000-03-27 | 2011-01-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2006114805A (ja) * | 2004-10-18 | 2006-04-27 | Sharp Corp | 半導体装置およびその製造方法 |
| JP4633434B2 (ja) * | 2004-10-18 | 2011-02-16 | シャープ株式会社 | 半導体装置およびその製造方法 |
| CN104795315A (zh) * | 2015-04-15 | 2015-07-22 | 上海华力微电子有限公司 | 一种非晶硅薄膜及一种半导体器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4597824A (en) | Method of producing semiconductor device | |
| JPWO2005119788A1 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH03194937A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06244203A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0766415A (ja) | 半導体装置の製造方法及び薄膜トランジスタ | |
| JP3338182B2 (ja) | 半導体装置の作製方法 | |
| TW200405431A (en) | Method for manufacturing thin film transistor | |
| JP3338434B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH05190481A (ja) | 基板中のドープ領域製造方法 | |
| EP0762490A2 (en) | Method of manufacturing a LDD-MOSFET | |
| JP2882844B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3211340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4222966B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH11238871A (ja) | 半導体装置 | |
| US6140159A (en) | Method for activating an ohmic layer for a thin film transistor | |
| JP4387477B2 (ja) | 半導体素子の製造方法 | |
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| JPS63250178A (ja) | 薄膜半導体装置の製造方法 | |
| JP3173126B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH07321336A (ja) | 薄膜トランジスタの製造方法 | |
| JP3297781B2 (ja) | 半導体装置の製造方法 | |
| JP3357038B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 | |
| JP3075498B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3346060B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH04206837A (ja) | 半導体装置の製造方法 |