CN104795315A - 一种非晶硅薄膜及一种半导体器件的制造方法 - Google Patents
一种非晶硅薄膜及一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN104795315A CN104795315A CN201510179485.XA CN201510179485A CN104795315A CN 104795315 A CN104795315 A CN 104795315A CN 201510179485 A CN201510179485 A CN 201510179485A CN 104795315 A CN104795315 A CN 104795315A
- Authority
- CN
- China
- Prior art keywords
- amorphous silicon
- layer
- metal
- manufacturing
- gate structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 156
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 239000012528 membrane Substances 0.000 title abstract 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 82
- 239000002184 metal Substances 0.000 claims abstract description 82
- 238000000151 deposition Methods 0.000 claims abstract description 23
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 17
- 125000004433 nitrogen atom Chemical group N* 0.000 claims abstract description 11
- 125000004432 carbon atom Chemical group C* 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 169
- 238000000034 method Methods 0.000 claims description 66
- 230000008569 process Effects 0.000 claims description 44
- 239000010409 thin film Substances 0.000 claims description 35
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 30
- 239000010408 film Substances 0.000 claims description 24
- 239000007789 gas Substances 0.000 claims description 22
- 229910052759 nickel Inorganic materials 0.000 claims description 17
- 229910021332 silicide Inorganic materials 0.000 claims description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 17
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 11
- 229910021529 ammonia Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910007264 Si2H6 Inorganic materials 0.000 claims description 4
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 claims description 3
- 239000005977 Ethylene Substances 0.000 claims description 3
- 229910005883 NiSi Inorganic materials 0.000 claims description 3
- 229910003828 SiH3 Inorganic materials 0.000 claims description 3
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 claims description 3
- 229910017709 Ni Co Inorganic materials 0.000 claims 1
- 229910003267 Ni-Co Inorganic materials 0.000 claims 1
- 229910003262 Ni‐Co Inorganic materials 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 24
- 229910052710 silicon Inorganic materials 0.000 abstract description 20
- 239000010703 silicon Substances 0.000 abstract description 20
- 239000013078 crystal Substances 0.000 abstract description 11
- 230000008021 deposition Effects 0.000 abstract description 9
- 125000004429 atom Chemical group 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910008045 Si-Si Inorganic materials 0.000 description 2
- 229910006411 Si—Si Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005040 ion trap Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- 229910001260 Pt alloy Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- QXZUUHYBWMWJHK-UHFFFAOYSA-N [Co].[Ni] Chemical compound [Co].[Ni] QXZUUHYBWMWJHK-UHFFFAOYSA-N 0.000 description 1
- LMHKOBXLQXJSOU-UHFFFAOYSA-N [Co].[Ni].[Pt] Chemical compound [Co].[Ni].[Pt] LMHKOBXLQXJSOU-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- PCLURTMBFDTLSK-UHFFFAOYSA-N nickel platinum Chemical compound [Ni].[Pt] PCLURTMBFDTLSK-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种非晶硅薄膜及一种半导体器件的制造方法，所述非晶硅薄膜的制造方法采用两步成膜工艺，第一步成膜阶段使用原子层沉积方式沉积晶粒较小和均匀性良好的第一非晶硅层，第二步成膜阶段在第一非晶硅层上沉积掺杂碳原子或氮原子的第二非晶硅层，在第二非晶硅层的晶格中掺杂碳原子或氮原子，可避免硅原子在第一非晶硅层的硅晶粒上连续沉积，进而得到晶粒尺寸较小的非晶硅薄膜。同时，所述半导体器件的制造方法，采用非晶硅薄膜的制造方法获得较小晶粒尺寸的非晶硅，以满足器件性能要求，尤其是较小晶粒尺寸的非晶硅用作虚拟非晶硅栅极后，可以在其去除后形成侧壁较为平整的沟槽，以改善后续金属栅的沉积形貌，进而改善漏电性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种非晶硅薄膜及一种半导体器件的制造方法。
背景技术
随着超大规模集成电路(VLSI)和特大规模集成电路(ULSI)的飞速发展，MOS器件的尺寸不断地减小。为增加器件的反应速度、提高驱动电流与存储电容的容量，器件中栅介质层的厚度不断地降低。然而，随之而来的击穿和漏电两个问题成为了阻碍集成电路进一步发展的重要因素。当技术节点到45纳米以下，传统的多晶硅(Poly)/栅介质层(例如SiON)的栅极(Gate)堆叠结构导致MOS器件漏电过大而无法工作，已经不能满足器件的性能要求。随着技术的发展，晶体管的“高K栅介质层+金属栅极”堆叠所构成的高K金属栅(HighK Metal Gate)能够解决上述问题，从而改善器件的性能。所述的金属栅常用后栅工艺(Gate-Last)形成，所述后栅工艺的基本流程是：首先在器件中形成High-K(高介电常数)/SiO2栅介质层，然后在High-K/SiO2栅介质层上覆盖一层虚拟非晶硅栅极(Dummy Poly Gate)，接着沉积层间介质层(ILD)，使用化学机械抛光工艺(CMP)对层间介质层进行平坦化至露出虚拟非晶硅栅极；去除虚拟非晶硅栅极，形成沟槽，然后在所述沟槽内部形成高K栅介质层，再沉积金属层填充所述沟槽形成金属栅。
后栅工艺中，虚拟非晶硅栅极的晶粒尺寸(Grain Size)具有关键的作用，直接影响用于沉积高K金属栅的沟槽的侧壁的平整度，而良好的沟槽侧壁的平整度能够提高器件的漏电等性能。其中，虚拟非晶硅栅极晶粒尺寸越小，越容易形成具有良好平整度的沟槽表面。虚拟非晶硅栅极一般通过低压化学气相沉积(LPCVD)设备，使用硅烷(SiH4)作为工艺气体并在温度530℃～550℃、压力0.1Torr～0.5Torr的条件下成膜而形成，该工艺条件下的膜为非晶硅(Amorphous Poly)，晶粒尺寸较大，器件的漏电等性能较差。
因此，需要一种新的非晶硅薄膜的形成方法，能够获得较小的晶粒尺寸的非晶硅，以用于虚拟非晶硅栅极，最终提高具有高K金属栅的半导体器件的性能。
发明内容
本发明的一目的在于提供一种非晶硅薄膜的制造方法，能够获得较小的晶粒尺寸的非晶硅。
本发明的另一目的在于提供一种半导体器件的制造方法，获得较小的晶粒尺寸的非晶硅，以用于虚拟非晶硅栅极，进而形成高K金属栅，提高器件性能。
为解决上述问题，本发明提出一种非晶硅薄膜的制造方法，包括：
提供一半导体衬底，采用原子层沉积工艺(ALD)形成第一非晶硅层；
然后在所述第一非晶硅层上继续沉积掺杂碳原子或氮原子的第二非晶硅层，以获得非晶硅薄膜。
进一步的，所述原子层沉积工艺的工艺温度为530℃～550℃，工艺气体包括硅烷SiH4、乙硅烷Si2H6或二氯二氢硅DCS，循环次数(Cycle Times)为10～30。
进一步的，所述原子层沉积工艺的工艺气体还包括氮气。
进一步的，采用乙烯C2H4或甲基硅烷CH3SiH3气体形成掺杂碳原子的第二非晶硅层。
进一步的，采用氨气NH3或重氨ND3形成掺杂氮原子的第二非晶硅层。
进一步的，所述半导体衬底包括具有隔离结构、P阱和N阱结构的基底，以及依次形成在所述基底上的垫氧化层和高K介质层。
本发明还提出一种半导体器件的制造方法，包括：
在一半导体衬底上依次形成垫氧化层和高K介质层；
采用上述非晶硅薄膜的制造方法在所述高K介质层上形成非晶硅薄膜层；
依次刻蚀所述非晶硅薄膜层、高K介质层和垫氧化层，以形成非晶硅栅极结构；
在所述非晶硅栅极结构侧壁形成侧墙。
进一步的，所述半导体器件的制造方法，还包括：
以所述侧墙和非晶硅栅极结构为掩膜，对所述非晶硅栅极结构两侧的半导体衬底进行源/漏区离子注入，形成源/漏区；
采用金属硅化物工艺在所述源/漏区形成源/漏区金属硅化物。
进一步的，所述源/漏区金属硅化物的金属为镍基金属，所述镍基金属包括Ni、Ni-Co、Ni-Pt、Ni-Pt-Co，所述镍基金属硅化物为NiSi、NiPtSi、NiCoSi或NiPtCoSi。
进一步的，所述半导体衬底包括一预形成金属栅极的器件区，所述非晶硅栅极结构为虚拟栅极结构，所述半导体器件的制造方法还包括：
在所述半导体衬底表面形成暴露出所述非晶硅栅极结构顶部的层间介质层；
所述非晶硅栅极结构为虚拟栅极结构，去除非晶硅栅极结构的非晶硅薄膜层以形成沟槽；
依次在所述沟槽中沉积功函数金属层、金属阻挡层和金属层，以形成金属栅极结构。
进一步的，所述半导体衬底包括第一器件区和第二器件区，所述非晶硅栅极结构为虚拟栅极结构，所述制造方法还包括：
在所述半导体衬底表面形成暴露出所述非晶硅栅极结构顶部的层间介质层；
在形成所述层间介质层的器件表面上形成仅暴露出第一器件区的非晶硅栅极结构的第一掩膜层；
以所述第一掩膜层为掩膜，去除第一器件区的非晶硅栅极结构的非晶硅薄膜层以形成第一沟槽；
依次在所述第一沟槽中沉积功函数金属层、金属阻挡层和金属层，以形成第一器件区的金属栅极结构；
去除所述第一掩膜层，并在去除所述第一掩膜层的器件表面上形成仅暴露出第二器件区的非晶硅栅极结构的第二掩膜层；
以所述第二掩膜层为掩膜，去除第二器件区的非晶硅栅极结构的非晶硅薄膜层以形成第二沟槽；
依次在所述第二沟槽中沉积功函数金属层、金属阻挡层和金属层，以形成第二器件区的金属栅极结构。
与现有技术相比，本发明提供的非晶硅薄膜的制造方法，采用两步成膜工艺，第一步成膜阶段使用原子层沉积方式(ALD)沉积晶粒较小和均匀性良好的第一非晶硅层，第二步成膜阶段在第一非晶硅层上沉积掺杂碳原子或氮原子的第二非晶硅层，由于在第二非晶硅层的晶格中掺杂碳原子或氮原子，因此避免了硅原子在第一非晶硅层的硅晶粒上连续沉积，进而最终得到了晶粒尺寸较小的非晶硅薄膜。本发明提供的半导体器件的制造方法，采用非晶硅薄膜的制造方法获得具有较小晶粒尺寸的非晶硅，以满足器件性能要求，尤其是改善了高K/金属栅半导体器件的漏电性能，因为较小晶粒尺寸的非晶硅用作虚拟非晶硅栅极后，可以在其去除后形成侧壁较为平整的沟槽，以改善后续金属栅的沉积形貌，避免填充缺陷导致器件漏电的问题。
附图说明
图1A至图1B是本发明非晶硅薄膜制造方法中的器件结构剖面示意图；
图2是本发明具体实施例的半导体器件的制造方法流程图；
图3A至3F是图2所示的制造方法中的器件结构剖面示意图。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。
请参考图1A和图1B，；本发明提出一种非晶硅薄膜的制造方法，使用两步成膜的工艺方法，具体包括：
第一步成膜阶段：使用原子层沉积方式(ALD，如图1A所示)，在一半导体衬底10表面沉积晶粒较小、均匀性良好的第一非晶硅层11。优选的，ALD工艺条件包括：工艺温度为530℃～550℃，工艺气体为硅基气体，例如硅烷SiH4、乙硅烷Si2H6或二氯二氢硅DCS，循环次数(Cycle Times)为10～30。其中在本步骤中，通入硅基气体的同时还通入氮气N2，由此，硅基气体吸附在半导体衬底10上，氮气N2的吹扫作用使得硅基气体高温分解成硅Si原子在半导体衬底10表面均匀沉积，最终获得晶粒尺寸较小的非晶硅层11。
第二步成膜阶段：可以引入乙烯C2H4、甲基硅烷CH3SiH3、氨气NH3或重氨ND3等气体，在第一非晶硅层11上继续沉积形成掺杂碳原子或氮原子的第二非晶硅层12，在第二非晶硅层12的晶格中掺杂碳C原子或氮原子后，可以破坏Si-Si键，从而避免第二非晶硅层12的沉积过程中的硅原子在第一非晶硅层11的硅晶粒上连续沉积，进一步减小非晶硅的晶粒尺寸，获得非晶硅薄膜。
由此可见，本发明的非晶硅薄膜的制造方法，可以获得具有较小晶粒尺寸的非晶硅，以满足某些器件性能要求，例如制造的非晶硅薄膜可以用作高K/金属栅半导体器件的虚拟非晶硅栅极，以获得形貌较佳的高K/金属栅，改善器件的漏电性能。
请参考图2，本发明还提出一种半导体器件的制造方法，包括：
S1，在一半导体衬底上依次形成垫氧化层和高K介质层；
S2，采用上述非晶硅薄膜的制造方法在所述高K介质层上形成非晶硅薄膜层；
S3，依次刻蚀所述非晶硅薄膜层、高K介质层和垫氧化层，以形成非晶硅栅极结构；
S4，在所述非晶硅栅极结构侧壁形成侧墙。
请参考图3A，在步骤S1中，首先，提供的半导体衬底具有第一器件区I和第二器件区II，第一器件区I和第二器件区II可以使NMOS或PMOS器件区，被隔离结构300c隔离开来，且分别具有离子阱结构300a、300b,离子阱结构300a、300b可以是P阱或N阱结构。接着，采用快速热氧化工艺或等离子氮化(DPN)工艺在半导体衬底表面形成氧化硅SiO2层或氧氮化硅SiON层作垫氧化层301，然后采用原子层沉积工艺沉积氧化铪、氧化钽等高K介质层302作栅介质层。其中垫氧化层位于半导体衬底和高K介质层302之间,形成一个底部接口层(BIL)，能够避免高K介质层带来的不利之处，例如阈值电压牵制和载流子迁移率降低。垫氧化层不仅让高K介质层进入栅极堆叠，还为工艺提供了又一个调整机制。由于栅极介电材料对晶体管沟道及电气性能的影响是各层单独影响的函数，故对于不同的晶体管应用，阈值电压可通过改变垫氧化层厚度来控制。
请继续参考图3A，在步骤S2中，采用使用两步成膜的工艺方法在高K介质层302表面形成非晶硅薄膜层303，具体包括：
第一步成膜阶段：使用原子层沉积方式(ALD)，在一高K介质层302表面沉积晶粒较小、均匀性良好的第一非晶硅层33a。优选的，ALD工艺条件包括：工艺温度为530℃～550℃，工艺气体为硅基气体，例如硅烷SiH4、乙硅烷Si2H6或二氯二氢硅DCS，循环次数(Cycle Times)为10～30。其中在本步骤中，通入硅基气体的同时还通入氮气N2，由此，硅基气体吸附在高K介质层302上，氮气N2的吹扫作用使得硅基气体高温分解成硅Si原子在高K介质层302表面均匀沉积，最终获得晶粒尺寸较小的非晶硅层。
第二步成膜阶段：引入含碳或含氮气体在第一非晶硅层33a上继续沉积形成第二非晶硅层33b。在第二非晶硅层33b的晶格中掺杂碳C原子或氮原子，可以破坏Si-Si键，从而避免第二非晶硅层33b沉积过程中的硅原子在第一非晶硅层33a的硅晶粒上连续沉积，由此既能保持非晶硅薄膜层303的沉积厚度满足器件制造需求，又能保证非晶硅薄膜层303的晶粒尺寸足够小。
请参考图3B，在步骤S3中，使用光刻胶作为掩模，依次刻蚀非晶硅薄膜层、高K介质层以及垫氧化层，从而形成第一器件区I和第二器件区II的非晶硅栅极结构，第一器件区I的非晶硅栅极结构包括非晶硅薄膜层303a、高K介质层302a和垫氧化层301a，第二器件区II的非晶硅栅极结构包括非晶硅薄膜层303b、高K介质层302b和垫氧化层301b。
请继续参考图3B，在步骤S4中，采用化学气相沉积工艺，在形成非晶硅栅极结构的器件表面沉积氮化物或氮氧化物等侧墙材料，刻蚀所述侧墙材料以形成第一器件区I和第二器件区II的非晶硅栅极结构的侧墙304a、304b。
请继续参考图3B，在本发明的其他实施例中，在侧墙沉积和刻蚀之后，所述半导体器件的制造方法，还包括：
以所述侧墙和非晶硅栅极结构为掩膜，对所述非晶硅栅极结构两侧的半导体衬底进行N+和P+等一系列的源/漏区离子注入，形成源/漏区；
采用金属硅化物工艺在所述源/漏区形成源/漏区金属硅化物305，从而形成如图3B所示的CMOS结构。例如，采用镍硅化物Nickel Salicide工艺，形成源/漏区的镍硅化物，具体地：在整个器件结构也即第一器件区I和第二器件区II暴露的半导体衬底、隔离结构300c、非晶硅栅极结构上沉积镍基金属薄层。镍基金属薄层的材质可以是镍(Ni)、镍铂合金(Ni-Pt)、镍钴合金(Ni-Co)或镍铂钴三元合金(Ni-Pt-Co)；接着，通过退火工艺形成源/漏区的镍基金属硅化物305，并剥除未反应的镍基金属薄层，镍基金属硅化物305依照镍基金属薄层材质不同而相应的可以是NiSi、NiPtSi、NiCoSi或NiPtCoSi。进一步的，可以对镍基金属硅化物305进行掺杂，即源/漏区掺杂注入，对于PMOS器件，掺杂的离子可以为B、Al、In等p型杂质；对于NMOS器件，掺杂的离子可以为P、As等n型杂质。这种通过金属硅化物工艺形成的肖特基势垒源/漏MOS器件结构，无需进行离子注入和激活来形成重掺杂源/漏，工艺较简单，接触电阻更小，电学性能更优越，且具有较低的硅消耗(镍与衬底硅反应形成镍基硅化物时消耗衬底硅较少)。金属硅化物源/漏MOS器件的驱动能力是由其源极和沟道之间的肖特基势垒高度(SBH)来控制的。随着SBH降低，驱动电流增大。器件模拟的结果显示，当SBH降低至约0.1eV时，金属硅化物源/漏MOS器件可达到与传统MOS器件相同的驱动能力。
请参考图2和图3C至3F，在本发明的其他实施例中，在侧墙沉积和刻蚀之后，所述半导体器件的制造方法，还包括：
S5，在所述半导体衬底表面形成暴露出所述非晶硅栅极结构顶部的层间介质层；
S6，所述非晶硅栅极结构为虚拟栅极结构，去除非晶硅栅极结构的非晶硅薄膜层以形成沟槽；
S7，依次在所述沟槽中沉积功函数金属层、金属阻挡层和金属层，以形成金属栅极结构。
请参考图3C，在步骤S5中，在形成侧墙的整个器件表面沉积层间介质层(ILD)306，再通过CMP研磨至第一器件区I和第二器件区II的非晶硅顶部露出，即层间介质层306覆盖第一器件区I和第二器件区II表面，并暴露出非晶硅304的非晶硅薄膜层303a、303b的顶部表面。
请参考图3C和3D，在步骤S6中，首先，在形成所述层间介质层306的器件表面上形成仅暴露出第一器件区I的非晶硅薄膜层303a的第一掩膜层307，第一掩膜层307可以是光刻胶，其完全覆盖第二器件区II表面以及第一器件区I的源/漏区表面；随后，以所述第一掩膜层307为掩膜，采用湿法刻蚀工艺去除第一器件区I的非晶硅薄膜层303a，以形成第一沟槽308a。由于在步骤S2中，第一器件区I的非晶硅薄膜层是采用图1A至图1B所示的两步成膜的工艺方法形成的，其晶粒尺寸较小，在去除时能够获得良好的沟槽侧壁平整度，进而提高器件的漏电等性能。
请参考图3E，在步骤S7中，依次在所述第一沟槽中沉积功函数金属层(未图示)、金属阻挡层(未图示)和金属层(未图示)，并使用CMP研磨至第二器件区II的非晶硅栅极结构的顶部露出，以形成第一器件区I的金属栅极结构309a，由于沟槽侧壁的平整度良好，因此可以保证形成的金属栅极结构309a的形貌，从而改善第一器件区形成的器件的漏电等性能。
请继续参考图3E和3F，在本发明的其他实施例中，可以继续将第二器件区II的非晶硅栅极结构也作为虚拟栅极结构，进行后栅极工艺而替换成高K金属栅极结构。具体地：首先，去除所述第一掩膜层，并在去除所述第一掩膜层的器件表面上形成仅暴露出第二器件区II的非晶硅栅极结构的第二掩膜层310,第二掩膜层310可以是光刻胶，其完全覆盖第一器件区I表面以及第二器件区II的源/漏区表面；随后，以所述第二掩膜层310为掩膜，采用湿法刻蚀工艺去除第二器件区II的非晶硅栅极结构的非晶硅薄膜层，以形成第二沟槽308b,由于在步骤S2中，第二器件区II的非晶硅是采用图1A至图1B所示的两步成膜的工艺方法形成的，其晶粒尺寸较小，在去除时能够获得良好的沟槽侧壁平整度，进而提高器件的漏电等性能；然后，依次在所述第二沟槽308b中沉积功函数金属层(未图示)、金属阻挡层(未图示)和金属层(未图示)，并使用CMP研磨至层间介质层306，以形成第二器件区I的金属栅极结构309b，由于沟槽侧壁的平整度良好，因此可以保证形成的金属栅极结构309b的形貌，从而改善第二器件区II形成的器件的漏电等性能。
由上所述，本发明提供的半导体器件的制造方法，采用两步成膜方式的非晶硅薄膜制造方法，获得具了有较小晶粒尺寸的非晶硅作为栅极，以满足一些器件性能要求。尤其是当形成的非晶硅用作虚拟栅极时，在后续的后高K/金属栅极工艺中，可以在非晶硅去除后形成侧壁较为平整的沟槽，大大改善后续金属栅的沉积形貌，避免填充缺陷，从而改善了高K/金属栅半导体器件的漏电性能。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种非晶硅薄膜的制造方法，其特征在于，包括：
提供一半导体衬底，采用原子层沉积工艺形成第一非晶硅层；
然后在所述第一非晶硅层上继续沉积掺杂碳原子或氮原子的第二非晶硅层，以获得非晶硅薄膜。
2.如权利要求1所述的非晶硅薄膜的制造方法，其特征在于，所述原子层沉积工艺的工艺温度为530℃～550℃，工艺气体包括硅烷SiH4、乙硅烷Si2H6或二氯二氢硅DCS，循环次数为10～30。
3.如权利要求1所述的非晶硅薄膜的制造方法，其特征在于，所述原子层沉积工艺的工艺气体还包括氮气。
4.如权利要求1所述的非晶硅薄膜的制造方法，其特征在于，采用乙烯C2H4或甲基硅烷CH3SiH3气体形成掺杂碳原子的第二非晶硅层。
5.如权利要求1所述的非晶硅薄膜的制造方法，其特征在于，采用氨气NH3或重氨ND3气体形成掺杂氮原子的第二非晶硅层。
6.如权利要求1所述的非晶硅薄膜的制造方法，其特征在于，所述半导体衬底包括具有隔离结构、P阱和N阱结构的基底，以及依次形成在所述基底上的垫氧化层和高K介质层。
7.一种半导体器件的制造方法，其特征在于，包括：
在一半导体衬底上依次形成垫氧化层和高K介质层；
采用权利要求1至6中任一项所述的非晶硅薄膜的制造方法，在所述高K介质层上形成非晶硅薄膜层；
依次刻蚀所述非晶硅薄膜层、高K介质层和垫氧化层，以形成非晶硅栅极结构；
在所述非晶硅栅极结构侧壁形成侧墙。
8.如权利要求7所述的半导体器件的制造方法，其特征在于，所述制造方法，还包括：
以所述侧墙和非晶硅栅极结构为掩膜，对所述非晶硅栅极结构两侧的半导体衬底进行源/漏区离子注入，形成源/漏区；
采用金属硅化物工艺在所述源/漏区形成源/漏区金属硅化物。
9.如权利要求8所述的半导体器件的制造方法，其特征在于，所述源/漏区金属硅化物的金属为镍基金属，所述镍基金属包括Ni、Ni-Co、Ni-Pt、Ni-Pt-Co，所述镍基金属硅化物为NiSi、NiPtSi、NiCoSi或NiPtCoSi。
10.如权利要求7或8所述的半导体器件的制造方法，其特征在于，
所述半导体衬底包括一预形成金属栅极的器件区，所述非晶硅栅极结构为虚拟栅极结构，所述制造方法还包括：
在所述半导体衬底表面形成暴露出所述非晶硅栅极结构顶部的层间介质层；
所述非晶硅栅极结构为虚拟栅极结构，去除非晶硅栅极结构的非晶硅薄膜层以形成沟槽；
依次在所述沟槽中沉积功函数金属层、金属阻挡层和金属层，以形成金属栅极结构；
或者，
所述半导体衬底包括第一器件区和第二器件区，所述非晶硅栅极结构为虚拟栅极结构，所述制造方法还包括：
在所述半导体衬底表面形成暴露出所述非晶硅栅极结构顶部的层间介质层；
在形成所述层间介质层的器件表面上形成仅暴露出第一器件区的非晶硅栅极结构的第一掩膜层；
以所述第一掩膜层为掩膜，去除第一器件区的非晶硅栅极结构的非晶硅薄膜层以形成第一沟槽；
依次在所述第一沟槽中沉积功函数金属层、金属阻挡层和金属层，以形成第一器件区的金属栅极结构；
去除所述第一掩膜层，并在去除所述第一掩膜层的器件表面上形成仅暴露出第二器件区的非晶硅栅极结构的第二掩膜层；
以所述第二掩膜层为掩膜，去除第二器件区的非晶硅栅极结构的非晶硅薄膜层以形成第二沟槽；
依次在所述第二沟槽中沉积功函数金属层、金属阻挡层和金属层，以形成第二器件区的金属栅极结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510179485.XA CN104795315A (zh) | 2015-04-15 | 2015-04-15 | 一种非晶硅薄膜及一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510179485.XA CN104795315A (zh) | 2015-04-15 | 2015-04-15 | 一种非晶硅薄膜及一种半导体器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104795315A true CN104795315A (zh) | 2015-07-22 |
Family
ID=53560038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510179485.XA Pending CN104795315A (zh) | 2015-04-15 | 2015-04-15 | 一种非晶硅薄膜及一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104795315A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105047552A (zh) * | 2015-08-26 | 2015-11-11 | 上海华力微电子有限公司 | 一种制备金属栅极的方法 |
| CN111816735A (zh) * | 2020-07-10 | 2020-10-23 | 普乐新能源科技(徐州)有限公司 | 一种ald制作非晶硅的方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04275437A (ja) * | 1991-03-04 | 1992-10-01 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
| JPH06244203A (ja) * | 1993-02-17 | 1994-09-02 | Sanyo Electric Co Ltd | 薄膜トランジスタの製造方法 |
| US5557122A (en) * | 1995-05-12 | 1996-09-17 | Alliance Semiconductors Corporation | Semiconductor electrode having improved grain structure and oxide growth properties |
| US5589233A (en) * | 1993-12-28 | 1996-12-31 | Applied Materials, Inc. | Single chamber CVD process for thin film transistors |
| JPH09180981A (ja) * | 1995-12-21 | 1997-07-11 | Mitsubishi Electric Corp | 反射防止膜及びその形成方法、並びに半導体装置の製造方法 |
| US20060046364A1 (en) * | 2004-08-26 | 2006-03-02 | Mosel Vitelic, Inc. | Method for forming a gate structure through an amorphous silicon layer and applications thereof |
| CN103531539A (zh) * | 2012-07-02 | 2014-01-22 | 中芯国际集成电路制造(上海)有限公司 | Cmos管的形成方法 |
| CN103854982A (zh) * | 2012-11-30 | 2014-06-11 | 中国科学院微电子研究所 | 半导体器件的制造方法 |
-
2015
- 2015-04-15 CN CN201510179485.XA patent/CN104795315A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04275437A (ja) * | 1991-03-04 | 1992-10-01 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
| JPH06244203A (ja) * | 1993-02-17 | 1994-09-02 | Sanyo Electric Co Ltd | 薄膜トランジスタの製造方法 |
| US5589233A (en) * | 1993-12-28 | 1996-12-31 | Applied Materials, Inc. | Single chamber CVD process for thin film transistors |
| US5557122A (en) * | 1995-05-12 | 1996-09-17 | Alliance Semiconductors Corporation | Semiconductor electrode having improved grain structure and oxide growth properties |
| JPH09180981A (ja) * | 1995-12-21 | 1997-07-11 | Mitsubishi Electric Corp | 反射防止膜及びその形成方法、並びに半導体装置の製造方法 |
| US20060046364A1 (en) * | 2004-08-26 | 2006-03-02 | Mosel Vitelic, Inc. | Method for forming a gate structure through an amorphous silicon layer and applications thereof |
| CN103531539A (zh) * | 2012-07-02 | 2014-01-22 | 中芯国际集成电路制造(上海)有限公司 | Cmos管的形成方法 |
| CN103854982A (zh) * | 2012-11-30 | 2014-06-11 | 中国科学院微电子研究所 | 半导体器件的制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105047552A (zh) * | 2015-08-26 | 2015-11-11 | 上海华力微电子有限公司 | 一种制备金属栅极的方法 |
| CN111816735A (zh) * | 2020-07-10 | 2020-10-23 | 普乐新能源科技(徐州)有限公司 | 一种ald制作非晶硅的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9608061B2 (en) | Fin field-effct transistors | |
| TWI555201B (zh) | 半導體結構及形成閘極堆疊之方法 | |
| US10199228B2 (en) | Manufacturing method of metal gate structure | |
| US8883585B1 (en) | Fin field-effect transistors and fabrication method thereof | |
| US9871137B2 (en) | Method for forming semiconductor device structure | |
| US20130299876A1 (en) | Method For Improving Selectivity Of EPI Process | |
| TWI388003B (zh) | 半導體元件及其製造方法 | |
| JP2011171706A (ja) | トランジスタ及びその製造方法 | |
| US20200058756A1 (en) | Semiconductor device structure and method for forming the same | |
| CN108735671B (zh) | 半导体器件的制造方法 | |
| CN108122742A (zh) | 半导体装置结构的制造方法 | |
| US8471341B2 (en) | Semiconductor device and method for fabricating the same | |
| TWI476838B (zh) | 具金屬閘極之半導體結構與形成方法 | |
| US12068386B2 (en) | Semiconductor devices and methods of forming the same | |
| CN114520184A (zh) | 半导体器件和方法 | |
| KR100821089B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN104795315A (zh) | 一种非晶硅薄膜及一种半导体器件的制造方法 | |
| TWI831182B (zh) | 製造半導體裝置的方法 | |
| CN103578953B (zh) | 半导体集成电路制造的方法 | |
| CN113594093A (zh) | 半导体装置的形成方法 | |
| CN113851425A (zh) | 形成半导体元件的方法 | |
| TWI582839B (zh) | 金屬閘極結構及其製作方法 | |
| US11929401B2 (en) | Method of forming a source/drain | |
| TWI760052B (zh) | 形成閘電極的方法、半導體裝置及製造半導體裝置的方法 | |
| US12080597B2 (en) | Semiconductor devices and methods of manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150722 |
|
| RJ01 | Rejection of invention patent application after publication |