JP2011029423A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011029423A JP2011029423A JP2009173929A JP2009173929A JP2011029423A JP 2011029423 A JP2011029423 A JP 2011029423A JP 2009173929 A JP2009173929 A JP 2009173929A JP 2009173929 A JP2009173929 A JP 2009173929A JP 2011029423 A JP2011029423 A JP 2011029423A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- back surface
- type semiconductor
- diffusion layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】不純物を活性化又は拡散させる熱処理後の半導体基板の裏面への自然酸化膜の成長を抑制する。
【解決手段】第1導電型の低不純物濃度の半導体基板(例えば、n−型半導体基板1)に裏面側から第1導電型の不純物をドープした後で、半導体基板の裏面に裏面電極8を形成する。その後、ドープされた不純物を熱処理により活性化又は拡散させる。熱処理後の段階では既に裏面電極8が形成されているので、熱処理後において、半導体基板の裏面への自然酸化膜の成長を抑制することができる。
【選択図】図2
【解決手段】第1導電型の低不純物濃度の半導体基板(例えば、n−型半導体基板1)に裏面側から第1導電型の不純物をドープした後で、半導体基板の裏面に裏面電極8を形成する。その後、ドープされた不純物を熱処理により活性化又は拡散させる。熱処理後の段階では既に裏面電極8が形成されているので、熱処理後において、半導体基板の裏面への自然酸化膜の成長を抑制することができる。
【選択図】図2
Description
本発明は、半導体装置の製造方法に関する。
特許文献1には、半導体基板の裏面を研磨又はエッチング等の方法を用いて薄くし、その後裏面にイオン注入法を用いてオーミックコンタクト性を良くするための低抵抗率の層を形成することが記載されている。なお、特許文献1では、イオン注入法を用いて裏面に不純物を注入し、熱処理により低抵抗率の層を形成した後で、裏面電極を構成する金属膜を形成する。
特許文献2にも、半導体基板を裏面研削した後、その裏面に不純物をイオン注入し、その後、熱処理を行うことによりその裏面にp+コレクタ領域を形成した後、そのp+コレクタ領域上にコレクタ電極を形成することが記載されている。
特許文献1、2の技術では、イオン注入法により半導体基板の裏面に不純物を導入し、熱処理を行った後で、裏面電極を形成する。この場合、熱処理を行う熱処理装置から半導体基板を取り出した後は、大気暴露されることにより半導体基板の裏面に自然酸化膜が成長しやすい。このため、裏面電極を形成する前には、この自然酸化膜をエッチングにより除去する工程が必要となってしまう。
本発明は、第1導電型の低不純物濃度の半導体基板に裏面側から第1導電型の不純物をドープする第1工程と、前記半導体基板の裏面に裏面電極を形成する第2工程と、前記第1工程にてドープされた不純物を熱処理により活性化又は拡散させる第3工程と、をこの順に行うことを特徴とする半導体装置の製造方法を提供する。
この半導体装置の製造方法によれば、半導体基板に裏面側から不純物をドープする工程と、半導体基板の裏面に裏面電極を形成する工程とをこの順に行うので、半導体基板と裏面電極とのオーミックコンタクト性を良好にさせることができる。
更に、裏面電極を形成した後で熱処理を行うので、その熱処理後に半導体基板を熱処理装置から取り出した段階では、既に半導体基板の裏面が裏面電極によって覆われた状態となっている。このため、半導体基板を熱処理装置から取り出した後において、半導体基板の裏面に自然酸化膜が成長しにくいようにできる。よって、その自然酸化膜をエッチングにより除去する工程は不要となり、半導体装置の製造コストも低減することができる。
加えて、裏面電極を形成した後で熱処理を行うので、裏面電極がキャップ膜として機能し、半導体基板からの不純物の離脱を抑制しながら、その熱処理によって活性化又は拡散を行うことができる。
本発明によれば、半導体基板に裏面側から不純物をドープした後で裏面電極を形成し、更にその後で熱処理を行うので、その熱処理後に半導体基板を熱処理装置から取り出した後において、半導体基板の裏面に自然酸化膜が成長しにくくすることができる。よって、半導体基板を熱処理装置から取り出した後で半導体基板裏面に成長する自然酸化膜をエッチングにより除去する工程は不要となる。
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。
〔第1の実施形態〕
図1及び図2は第1の実施形態に係る半導体装置の製造方法における一連の工程を示す断面図である。
図1及び図2は第1の実施形態に係る半導体装置の製造方法における一連の工程を示す断面図である。
本実施形態に係る半導体装置の製造方法では、第1導電型(例えば、n型)の低不純物濃度の半導体基板(例えば、n−型半導体基板1)に裏面側から第1導電型の不純物(例えば、ヒ素(As)又はリン(P))をドープする第1工程と、半導体基板の裏面に裏面電極8を形成する第2工程と、第1工程にてドープされた不純物を熱処理により活性化又は拡散させる第3工程と、をこの順に行う。以下、詳細に説明する
本実施形態に係る半導体装置の製造方法では、低不純物濃度の半導体基板(サブストレート)を用いて、薄型半導体チップとして、例えばツェナーダイオードを製造する。
先ず、図1(A)に示すように、第1熱酸化を行うことによって、n−型半導体基板(サブストレート)1の表面及び裏面に酸化膜2、3を形成する。
次に、n−型半導体基板1の表面にガードリング形成用のフォトレジスト(図示略)をフォトリソグラフィーによりパターン形成する。次に、このフォトレジストを介して表面の酸化膜2をエッチングすることにより、p−型(第2導電型)拡散層(ガードリング)4を形成するためのマスクの形状となるように酸化膜2をパターン形成する。次に、そのフォトレジストを除去する。次に、n−型半導体基板1の表面にPBF(ポリボロンフィルム)を塗布した後、このPBFの拡散を行うことにより、酸化膜2のパターン開口を介してボロン(B)をn−型半導体基板1の表層にドープする。次に、ボロンがドープされたn−型半導体基板1の表面を酸化させることにより、該表面を酸化膜(図示略)によりキャップした後で、ドープされたボロンを熱処理によって押し込む(ボロンの深さ方向分布を広げる)。これにより、ガードリングとしてのp−型拡散層4をn−型半導体基板1の表層に形成することができる(図1(B))。
次に、酸化膜2を熱酸化により追加形成する。すなわち、この前段階で残留している酸化膜2上を含むn−型半導体基板1の表面に酸化膜を形成する。次に、n−型半導体基板1の表面にベース領域形成用のフォトレジスト(図示略)をフォトリソグラフィーによりパターン形成する。次に、このフォトレジストを介して表面の酸化膜2をエッチングすることにより、p+型(第2導電型)拡散層(ベース)5を形成するためのマスクの形状となるように酸化膜2をパターン形成する。次に、そのフォトレジストを除去する。この段階では、酸化膜2は図1(C)に示すようにガードリング4の周縁部及びその外側を覆う階段状の形状となっており、ガードリング4の周縁部よりも内側にp+型拡散層5を形成する準備ができている。次に、n−型半導体基板1の表面にPBF(ポリボロンフィルム)を塗布した後、このPBFの拡散を行うことにより、酸化膜2のパターン開口を介してボロン(B)をn−型半導体基板1の表層にドープする。次に、ボロンがドープされたn−型半導体基板1の表面を酸化させることにより、該表面を酸化膜(図示略)によりキャップした後で、ドープされたボロンを熱処理によって押し込む(ボロンの深さ方向分布を広げる)。これにより、ベースとしてのp+型拡散層5を、n−型半導体基板1の表層に、ガードリング4の周縁部よりも内側に形成することができる(図1(C))。
次に、図1(D)に示すように、第2熱酸化を行うことによって、n−型半導体基板1の表面上に酸化膜6を酸化膜2と一体的に形成する。
次に、図1(E)に示すように、n−型半導体基板1の表面(p+型拡散層5上)に表面電極7を形成する。すなわち、n−型半導体基板1の表面に酸化膜6の加工用のフォトレジスト(図示略)をフォトリソグラフィーによりパターン形成し、このフォトレジストを介して酸化膜6をエッチングすることにより、該酸化膜6に開口をパターン形成する。なお、このエッチングにより、例えば、裏面の酸化膜3の除去も併せて行う。次に、n−型半導体基板1の表面に金属薄膜(例えば、アルミ薄膜)を蒸着により形成する。この金属薄膜は、酸化膜6の開口を介してp+型拡散層5に接している。次に、この金属薄膜上に、表面電極形成用のフォトレジストをフォトリソグラフィーによりパターン形成する。次に、このフォトレジストを介して金属薄膜をエッチングによって加工することにより、表面電極7を形成し、そのフォトレジストを除去する。なお、この工程以降も残留する酸化膜2、6は、素子間を分離させるフィールド酸化膜を構成する。
次に、図2(A)に示すように、n−型半導体基板1の裏面を研削又は研磨することにより、該n−型半導体基板1を所望の厚さ(例えば100μm以下)に加工する。
次に、図2(B)に示すように、n−型半導体基板1に対し、その裏面側から、As(ヒ素)又はP(リン)を例えば100keV〜200keVの高エネルギー下でイオン注入することによって、ドーパント(不純物)を導入(ドープ)する。
次に、図2(C)に示すように、n−型半導体基板1の裏面をエッチング処理することによって、n−型半導体基板1の裏面の自然酸化膜を除去した後で、n−型半導体基板1の裏面に金属薄膜(例えば、Ag薄膜)を蒸着する。これにより、裏面電極8を形成する。なお、このエッチング処理から裏面電極8の形成までの一連の工程は、非酸化性雰囲気中(例えば、窒素雰囲気中など)で(大気暴露させずに)連続的に行うことが好ましい。
次に、図2(D)に示すように、n−型半導体基板1を熱処理装置内に配置し、このn−型半導体基板1に対し、500℃以下の低温で熱処理を行う。この熱処理により、先のイオン注入(図2(B))にてドーパントが注入された層を活性化させることにより、n+型の裏面高濃度拡散層9を形成する。これにより、n−型半導体基板1(の裏面高濃度拡散層9)と裏面電極8とのオーミックコンタクト性を良好にさせることができる。
次に、以上のような製造方法により製造される半導体装置としてのツェナーダイオードの構成を説明する。
図2(D)に示すように、このツェナーダイオードは、第1導電型の低不純物濃度の半導体基板(例えば、n−型半導体基板1)と、この半導体基板の表層に形成された第2導電型の拡散層(例えば、ベースとしてのp+型拡散層5)と、この第2導電型の拡散層上に形成された表面電極7と、半導体基板の裏面側に形成された第1導電型の高濃度拡散層(裏面高濃度拡散層9)と、半導体基板の裏面に形成された裏面電極8と、を有している。なお、第2導電型の高不純物濃度の拡散層(p+型拡散層5)の周囲には、第2導電型の低不純物濃度の拡散層(例えば、ガードリングとしてのp−型拡散層4)が形成されている。この第2導電型の低不純物濃度の拡散層の上には、素子間を分離させるフィールド酸化膜(酸化膜2、6)が形成されている。
以上のような第1の実施形態では、n−型半導体基板1に裏面側から不純物をドープする工程(図2(B))と、n−型半導体基板1の裏面に裏面電極8を形成する工程(図2(B))とをこの順に行うので、n−型半導体基板1と裏面電極8とのオーミックコンタクト性を良好にさせることができる。
本実施形態の場合、より具体的には、n−型半導体基板1に裏面側からイオン注入(図2(B))によって不純物が注入された層を、熱処理によって活性化させることにより、n+型の裏面高濃度拡散層9を形成し(図2(D))、n−型半導体基板1と裏面電極8とのオーミックコンタクト性を良好にさせることができる。
更に、裏面電極8を形成した後で熱処理を行うので、その熱処理後にn−型半導体基板1を熱処理装置から取り出した段階では、既にn−型半導体基板1の裏面が裏面電極8によって覆われた状態となっている。このため、n−型半導体基板1を熱処理装置から取り出した後において、n−型半導体基板1の裏面に自然酸化膜が成長しにくいようにできる。よって、その自然酸化膜をエッチングにより除去する工程は不要となり、半導体装置の製造コストも低減することができる。
加えて、裏面電極8を形成した後で熱処理を行うので、裏面電極8がキャップ膜として機能し、n−型半導体基板1からの不純物の離脱を抑制しながら、その熱処理によって活性化を行うことができる。
なお、n−型半導体基板1の表層にp+型拡散層(ベース)5を形成する工程(図1(C))と、p+型拡散層5上に表面電極7を形成する工程(図1(E))と、をこの順に行った後で、n−型半導体基板1に裏面側から不純物をドープする工程(図2(B))以降の工程を行うことにより、ツェナーダイオードなどを好適に製造することができる。
また、p+型拡散層5上に表面電極7を形成する工程(図1(E))と、n−型半導体基板1に裏面側から不純物をドープする工程(図2(B))との間に、n−型半導体基板1を薄くする加工(図2(A))を該n−型半導体基板1の裏面側から行う。このため、図1(A)の工程には厚めのn−型半導体基板1を供給しても、薄型の半導体装置(半導体チップ)を製造することができる。このように、図1(A)の工程に厚めのn−型半導体基板1を供給できることから、n−型半導体基板1を薄くする図2(A)の工程の前までの一連の工程でのn−型半導体基板1の割れや破損などによる量産性(歩留、品質)の低下を抑制することができる。更に、n−型半導体基板1の割れや破損を抑制できることから、n−型半導体基板1の大口径化も可能となる。
また、裏面高濃度拡散層9を形成するための熱処理を低温(500℃以下)で行うことにより、薄型半導体チップを製造する場合にも、そのチップの機械的な歪みや反りを抑制でき、n−型半導体基板1の割れや破損などによる量産性(歩留、品質)の低下を抑制できる。
また、本実施形態の場合、後述する第2の実施形態とは異なり、n−型半導体基板1の裏面に裏面高濃度拡散層21(図3(D))を形成しない。このため、本実施形態では、第2の実施形態において図3(D)を用いて後述するフォトレジスト塗布、ベーク、そのフォトレジストを用いた酸化膜3のエッチング、リン拡散、裏面酸化及び押し込みの工程が不要である。このため、本実施形態では、第2の実施形態と比べて製造工程を削減できるため、製造コストを図ることができる。
また、n−型半導体基板1に裏面側から不純物をドープする工程(図2(B))と、n−型半導体基板1の裏面に裏面電極8を形成する工程(図2(C))と、の間でn−型半導体基板1の裏面にエッチング処理を施し、このエッチング処理から裏面電極8の形成までの一連の工程は、非酸化性雰囲気中(例えば、窒素雰囲気中など)で連続的に行う。このため、n−型半導体基板1に裏面側から不純物をドープする工程(図2(B))の後で、n−型半導体基板1を大気暴露させて、該n−型半導体基板1の裏面に自然酸化膜が形成されたとしても、その自然酸化膜をエッチング処理により除去した後で、その裏面に裏面電極8を形成することができる。
<変形例1>
上記の第1の実施形態では、n−型半導体基板1に裏面側から不純物をドープする工程(図2(B))と、n−型半導体基板1の裏面に裏面電極8を形成する工程(図2(C))と、の間でn−型半導体基板1の裏面にエッチング処理を施す例を説明したが、この例に限らない。例えば、n−型半導体基板1を薄くする加工を該n−型半導体基板1の裏面側から行う工程(図2(A))からn−型半導体基板1の裏面に裏面電極8を形成する工程(図2(C))までを非酸化性雰囲気中(例えば、窒素雰囲気中など)で(大気暴露させずに)連続的に行うようにしても良い。このようにすれば、n−型半導体基板1の裏面への自然酸化膜の成長を抑制して、n−型半導体基板1の裏面に裏面電極8を形成することができるので、このエッチング処理を省略することが可能となる。
上記の第1の実施形態では、n−型半導体基板1に裏面側から不純物をドープする工程(図2(B))と、n−型半導体基板1の裏面に裏面電極8を形成する工程(図2(C))と、の間でn−型半導体基板1の裏面にエッチング処理を施す例を説明したが、この例に限らない。例えば、n−型半導体基板1を薄くする加工を該n−型半導体基板1の裏面側から行う工程(図2(A))からn−型半導体基板1の裏面に裏面電極8を形成する工程(図2(C))までを非酸化性雰囲気中(例えば、窒素雰囲気中など)で(大気暴露させずに)連続的に行うようにしても良い。このようにすれば、n−型半導体基板1の裏面への自然酸化膜の成長を抑制して、n−型半導体基板1の裏面に裏面電極8を形成することができるので、このエッチング処理を省略することが可能となる。
〔第2の実施形態〕
図3及び図4は第2の実施形態に係る半導体装置の製造方法における一連の工程を示す断面図である。
図3及び図4は第2の実施形態に係る半導体装置の製造方法における一連の工程を示す断面図である。
先ず、図3(A)に示すように、第1熱酸化によりn−型半導体基板(サブストレート)1の表面及び裏面に酸化膜2、3を形成する。
次に、図3(B)に示すように、ガードリングとしてのp−型拡散層4をn−型半導体基板1の表層に形成する。
次に、図3(C)に示すように、ベースとしてのp+型拡散層5をn−型半導体基板1の表層に形成する。
次に、図3(D)に示すように、第2熱酸化を行うことによって、n−型半導体基板1の表面上に酸化膜6を酸化膜2と一体的に形成する。ここまでの工程は、上記の第1の実施形態と同様である。
次に、同じく図3(D)に示すように、n−型半導体基板1の表面にフォトレジスト(図示略)を塗布した後でベークを行うことにより、該フォトレジストを硬化させて表面の酸化膜2、6を保護した後で、n−型半導体基板1の裏面の酸化膜3をエッチングにより除去する。次に、リン(P)をガス拡散によってn−型半導体基板1の裏面からドープする。次に、n−型半導体基板1の裏面を酸化させることにより、該表面を酸化膜(図示略)によりキャップした後で、ドープされたリンを熱処理によって押し込む(リンの深さ方向分布を広げる)。これにより、n−型半導体基板1の裏面に裏面高濃度拡散層21を形成することができる。
次に、図3(E)に示すように、上記の第1の実施形態と同様に、n−型半導体基板1の表面(p+型拡散層5上)に表面電極7を形成する。
次に、図4(A)に示すように、n−型半導体基板1の裏面を研削又は研磨することにより、該n−型半導体基板1を所望の厚さ(例えば100μm以下)に加工する。この加工により、裏面高濃度拡散層21の一部分は除去され、裏面高濃度拡散層21はその一部分のみが残留する。
次に、図4(B)に示すように、n−型半導体基板1に対し、その裏面側から、As(ヒ素)又はP(リン)を例えば100keV〜200keVの高エネルギー下でイオン注入することによって、ドーパント(不純物)を追加で導入(ドープ)する。
次に、図4(C)に示すように、n−型半導体基板1の裏面をエッチング処理することによって、n−型半導体基板1の裏面の自然酸化膜を除去した後で、n−型半導体基板1の裏面に金属薄膜(例えば、Ag薄膜)を蒸着することによって、裏面電極8を形成する。なお、このエッチング処理から裏面電極8の形成までの一連の工程は、非酸化性雰囲気中(例えば、窒素雰囲気中など)で(大気暴露させずに)連続的に行う。
次に、図4(D)に示すように、n−型半導体基板1を熱処理装置内に配置し、このn−型半導体基板1に対し、500℃以下の低温で熱処理を行う。この熱処理により、先のイオン注入(図4(B))にてドーパントが注入された層を活性化させることにより、既に形成されている裏面高濃度拡散層21を包含するn+型の裏面高濃度拡散層22を形成する。これにより、n−型半導体基板1(の裏面高濃度拡散層22)と裏面電極8とのオーミックコンタクト性を良好にさせることができる。
なお、この裏面高濃度拡散層22は、不純物の深さ方向分布が第1の実施形態における裏面高濃度拡散層9とは異なる分布となる。すなわち、イオン注入(図4(B))とガス拡散(図3(D))とを組み合わせることにより、イオン注入又はガス拡散だけでは制御しにくいような不純物の深さ方向分布を持つ裏面高濃度拡散層22を形成することができる。
以上のような第2の実施形態によれば、第1の実施形態と同様の効果が得られる他に以下の効果が得られる。
本実施形態の場合、イオン注入とガス拡散とを組み合わせて裏面高濃度拡散層22を形成するので、イオン注入又はガス拡散だけでは制御しにくいような不純物の深さ方向分布を持つ裏面高濃度拡散層22を形成することができる。
なお、本実施形態の場合、n−型半導体基板1の裏面に一旦形成した裏面高濃度拡散層21の一部分が、裏面の研磨又は研削によって除去されるが、その除去後、裏面からのイオン注入により裏面高濃度拡散層22を形成するので、n−型半導体基板1と裏面電極11とのオーミックコンタクト性を良好にさせることができる。
<変形例2>
上記の第2の実施形態の場合にも、上記の変形例1と同様に、n−型半導体基板1を薄くする加工を該n−型半導体基板1の裏面側から行う工程(図4(A))からn−型半導体基板1の裏面に裏面電極8を形成する工程(図4(C))までを非酸化性雰囲気中(例えば、窒素雰囲気中など)で(大気暴露させずに)連続的に行うようにしても良い。このようにすることにより、n−型半導体基板1の裏面への自然酸化膜の成長を抑制して、n−型半導体基板1の裏面に裏面電極8を形成できるので、裏面電極8の形成前の裏面のエッチング処理を省略することができる。
上記の第2の実施形態の場合にも、上記の変形例1と同様に、n−型半導体基板1を薄くする加工を該n−型半導体基板1の裏面側から行う工程(図4(A))からn−型半導体基板1の裏面に裏面電極8を形成する工程(図4(C))までを非酸化性雰囲気中(例えば、窒素雰囲気中など)で(大気暴露させずに)連続的に行うようにしても良い。このようにすることにより、n−型半導体基板1の裏面への自然酸化膜の成長を抑制して、n−型半導体基板1の裏面に裏面電極8を形成できるので、裏面電極8の形成前の裏面のエッチング処理を省略することができる。
〔第3の実施形態〕
図5は第3の実施形態に係る半導体装置の製造方法の工程を示す断面図である。
図5は第3の実施形態に係る半導体装置の製造方法の工程を示す断面図である。
本実施形態の場合、先ず、上記の第2の実施形態と同様に、図3(A)〜(E)の工程を行う。従って、図3(D)の工程では、ガス拡散により、n−型半導体基板1の裏面に裏面高濃度拡散層21が形成される。
次に、図5に示すように、n−型半導体基板1の裏面(裏面高濃度拡散層21の裏面)をエッチング処理することによって、n−型半導体基板1の裏面の自然酸化膜を除去した後で、n−型半導体基板1の裏面に金属薄膜(例えば、Ag薄膜)を蒸着する。これにより、裏面電極8を形成する。なお、このエッチング処理から裏面電極8の形成までの一連の工程は、非酸化性雰囲気中(例えば、窒素雰囲気中など)で(大気暴露させずに)連続的に行うことが好ましい。次に、n−型半導体基板1を熱処理装置内に配置し、このn−型半導体基板1に対し、500℃以下の低温で熱処理を行う。この熱処理により、図3(D)にてガス拡散により形成された裏面高濃度拡散層21の不純物の深さ方向分布を所望の分布となるように広げることができる。
このように、本実施形態では、図3(D)の工程では、n−型半導体基板1の裏面側から不純物を拡散によりドープすることによって、n+型の裏面高濃度拡散層21をn−型半導体基板1の裏面側に形成する。また、図5の工程では、n−型半導体基板1の裏面に裏面電極8を形成した後で熱処理を行うことにより、図3(D)の工程でドープされた不純物を拡散させ、裏面高濃度拡散層21の深さ方向分布を広げる。
以上のような第3の実施形態によっても、第1及び第2実施形態と同様の効果が得られる。
また、本実施形態の場合、n−型半導体基板1の裏面の研磨又は研削を行わないので、その分の工程短縮を図ることができる。
<変形例3>
上記の第3の実施形態では、n−型半導体基板1の裏面に裏面高濃度拡散層21を形成する工程(図3(D))からn−型半導体基板1の裏面に裏面電極8を形成する工程(図5)までを非酸化性雰囲気中(例えば、窒素雰囲気中など)で(大気暴露させずに)連続的に行うようにしても良い。このようにすることにより、n−型半導体基板1の裏面への自然酸化膜の成長を抑制して、n−型半導体基板1の裏面に裏面電極8を形成できるので、裏面電極8の形成前の裏面のエッチング処理を省略することができる。
上記の第3の実施形態では、n−型半導体基板1の裏面に裏面高濃度拡散層21を形成する工程(図3(D))からn−型半導体基板1の裏面に裏面電極8を形成する工程(図5)までを非酸化性雰囲気中(例えば、窒素雰囲気中など)で(大気暴露させずに)連続的に行うようにしても良い。このようにすることにより、n−型半導体基板1の裏面への自然酸化膜の成長を抑制して、n−型半導体基板1の裏面に裏面電極8を形成できるので、裏面電極8の形成前の裏面のエッチング処理を省略することができる。
なお、上記においては、非酸化性雰囲気として窒素雰囲気を例示したが、例えば、アルゴン雰囲気等の希ガス雰囲気であっても良い。また、そのような非酸化性雰囲気は、大気圧よりも減圧した雰囲気とすることも好ましい。更には、非酸化性雰囲気は、還元性雰囲気(例えば、水素含有雰囲気)としても良い。
1 n−型半導体基板
2 酸化膜
3 酸化膜
4 p−型拡散層(ガードリング)
5 p+型拡散層(ベース)
6 酸化膜
7 表面電極
8 裏面電極
9 裏面高濃度拡散層
21 裏面高濃度拡散層
22 裏面高濃度拡散層
2 酸化膜
3 酸化膜
4 p−型拡散層(ガードリング)
5 p+型拡散層(ベース)
6 酸化膜
7 表面電極
8 裏面電極
9 裏面高濃度拡散層
21 裏面高濃度拡散層
22 裏面高濃度拡散層
Claims (9)
- 第1導電型の低不純物濃度の半導体基板に裏面側から第1導電型の不純物をドープする第1工程と、
前記半導体基板の裏面に裏面電極を形成する第2工程と、
前記第1工程にてドープされた不純物を熱処理により活性化又は拡散させる第3工程と、
をこの順に行うことを特徴とする半導体装置の製造方法。 - 前記熱処理を500℃以下で行うことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第1工程では、前記不純物をイオン注入によりドープし、
前記第3工程では、前記第1工程にて前記不純物が注入された層を活性化させることにより、第1導電型の高濃度拡散層を前記半導体基板の裏面側に形成することを特徴とする請求項1又は2に記載の半導体装置の製造方法。 - 前記第1工程では、前記不純物を拡散によりドープすることによって、第1導電型の高濃度拡散層を前記半導体基板の裏面側に形成し、
前記第3工程では、前記第1工程にてドープされた不純物を拡散させ、前記高濃度拡散層の深さ方向分布を広げることを特徴とする請求項1又は2に記載の半導体装置の製造方法。 - 前記半導体基板の表層に第2導電型の拡散層を形成する工程と、
前記拡散層上に表面電極を形成する工程と、
をこの順に行った後で、前記第1工程以降の工程を行うことを特徴とする請求項1乃至4の何れか一項に記載の半導体装置の製造方法。 - 前記第1工程から前記第2工程までを非酸化性雰囲気中で連続的に行うことを特徴とする請求項1乃至5の何れか一項に記載の半導体装置の製造方法。
- 前記拡散層上に表面電極を形成する前記工程と、前記第1工程と、の間に、
前記半導体基板を薄くする加工を該半導体基板の裏面側から行う裏面加工工程を行うことを特徴とする請求項5に記載の半導体装置の製造方法。 - 前記裏面加工工程から前記第2工程までを非酸化性雰囲気中で連続的に行うことを特徴とする請求項7に記載の半導体装置の製造方法。
- 前記第1工程と前記第2工程との間で前記半導体基板の裏面にエッチング処理を施し、該エッチング処理から前記第2工程までを非酸化性雰囲気中で連続的に行うことを特徴とする請求項1乃至5、7の何れか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009173929A JP2011029423A (ja) | 2009-07-27 | 2009-07-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009173929A JP2011029423A (ja) | 2009-07-27 | 2009-07-27 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011029423A true JP2011029423A (ja) | 2011-02-10 |
JP2011029423A5 JP2011029423A5 (ja) | 2012-03-29 |
Family
ID=43637828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009173929A Pending JP2011029423A (ja) | 2009-07-27 | 2009-07-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011029423A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58106825A (ja) * | 1981-12-18 | 1983-06-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH01220439A (ja) * | 1988-02-29 | 1989-09-04 | Nec Corp | 半導体装置の製造方法 |
JPH04214671A (ja) * | 1990-02-20 | 1992-08-05 | Sgs Thomson Microelettronica Spa | 半導体サブストレート裏面金属化方法 |
-
2009
- 2009-07-27 JP JP2009173929A patent/JP2011029423A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58106825A (ja) * | 1981-12-18 | 1983-06-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH01220439A (ja) * | 1988-02-29 | 1989-09-04 | Nec Corp | 半導体装置の製造方法 |
JPH04214671A (ja) * | 1990-02-20 | 1992-08-05 | Sgs Thomson Microelettronica Spa | 半導体サブストレート裏面金属化方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5706391B2 (ja) | Soiウエーハの製造方法 | |
JP2006156770A (ja) | 直接接合ウェーハの製造方法及び直接接合ウェーハ | |
WO2010016457A1 (ja) | エピタキシャルシリコンウェーハ及びその製造方法 | |
JP5183958B2 (ja) | Soiウエーハの製造方法 | |
JP2001139399A (ja) | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ | |
JP2013251419A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2007208145A (ja) | 半導体装置の製造方法 | |
JP5292810B2 (ja) | Soi基板の製造方法 | |
CN101952934A (zh) | 半导体基板表面制备方法 | |
CN107146758B (zh) | 带有载流子俘获中心的衬底的制备方法 | |
TWI489647B (zh) | 製作具有織化表面之半導體層之方法、製作太陽能電池之方法 | |
JP2011029423A (ja) | 半導体装置の製造方法 | |
KR101766799B1 (ko) | Soi 웨이퍼의 제조방법 | |
JP5200412B2 (ja) | Soi基板の製造方法 | |
TW201725173A (zh) | 用於製造多層mems組件的方法及相應的多層mems組件 | |
JP2012160544A (ja) | 炭化珪素半導体装置の製造方法 | |
CN113555277A (zh) | 碳化硅器件及其制备方法 | |
JP5245180B2 (ja) | 半導体装置の製造方法 | |
JP5096780B2 (ja) | Soiウエーハの製造方法 | |
JP5565128B2 (ja) | 貼り合わせウエーハの製造方法 | |
JP6598438B2 (ja) | 半導体装置の製造方法 | |
JP5933198B2 (ja) | 結晶太陽電池の製造方法 | |
JP2010045345A (ja) | 貼り合わせウェーハの製造方法 | |
CN108140553A (zh) | 贴合式soi晶圆的制造方法 | |
CN106683980B (zh) | 带有载流子俘获中心的衬底的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Effective date: 20120215 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120215 |
|
A02 | Decision of refusal |
Effective date: 20140318 Free format text: JAPANESE INTERMEDIATE CODE: A02 |