CN101952934A - 半导体基板表面制备方法 - Google Patents

半导体基板表面制备方法 Download PDF

Info

Publication number
CN101952934A
CN101952934A CN2009801050541A CN200980105054A CN101952934A CN 101952934 A CN101952934 A CN 101952934A CN 2009801050541 A CN2009801050541 A CN 2009801050541A CN 200980105054 A CN200980105054 A CN 200980105054A CN 101952934 A CN101952934 A CN 101952934A
Authority
CN
China
Prior art keywords
substrate
semiconductor substrate
layer
oxide
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801050541A
Other languages
English (en)
Inventor
拉德万·哈里德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN101952934A publication Critical patent/CN101952934A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

本发明涉及一种用于制备半导体基板的表面的方法，该方法包括以下步骤：使半导体基板的表面氧化，由此将自然氧化物转变为人工氧化物；并且去除人工氧化物，特别地为获得无氧化物基板表面。

Description

半导体基板表面制备方法
技术领域
本发明涉及制备半导体基板的表面的方法，更特别是涉及一种提供无氧化物(oxide-free)的半导体基板表面的方法。
背景技术
对于某些应用而言，必须提供已去除了自然氧化物层的半导体基板。例如，一种这样的情况出现在所谓的直接硅键合(Direct Silicon Bonding，DSB)技术中，在这种技术中，通常将第一基板的(100)硅表面直接键合到第二基板的(110)硅表面上，而不会介入氧化物层。为了能够成功键合这两个基板，重要的是在键合界面处去除所有可能的氧或氧化物的源，以防止产生会限制所获得的DSB基板的质量的氧化物或氧沉淀物。例如，键合表面存在这样的氧沉淀物或氧化物将造成低键合能，导致两个键合基板之间的粘接力不足。
相同类型的问题也出现在形成应变硅层的工艺中。为了产生应变硅层，人们通常开始于单晶硅支撑基板，在该基板上经由缓冲层产生弛豫的硅锗(SiGe)层。该缓冲层是具有不同晶格参数的两种结晶结构之间的中间层，在一个界面的区域中具有与第一结构(硅基板)大致相同的晶格参数而在其他界面的区域中具有与第二结构(弛豫的SiGe层)大致相同的晶格参数。通常，缓冲层是SiGe层，在SiGe层中锗含量逐渐地或阶跃式地随着厚度而增加。然后，在弛豫的缓冲层上生长薄的第二层(通常厚度大约200
Figure BPA00001197651400011
)，这使其晶格常数适应于下面的弛豫SiGe层的晶格常数，并成为应变硅层(sSi)。与前面的情况一样，应变硅层的结晶质量受到在弛豫SiGe层的表面上存在氧或氧化物的消极影响。
在现有技术中，上述问题的解决方案在于HF处理，该HF处理导致疏水表面状态，这避免了自然氧化物层的生长。但是，可以看到，即使利用HF处理，在DSB应用中也仅获得了较低的键合能，并且应变硅层应用仍然存在缺陷，例如所谓的“水印”。
发明内容
因此，本发明的目的是提供一种改进的半导体基板表面制备方法，利用该方法可以在DSB应用中增加键合能，并且利用该方法可以按照提高的结晶质量来获得应变硅结晶层。
利用根据权利要求1的方法来实现该目的。根据该方法，在从半导体基板的表面上去除氧化物(步骤b)之前，预先执行将自然氧化物转变为人工氧化物的额外步骤(步骤a)。
令人惊讶地发现，通过将自然氧化物转变为人工氧化物随后去除人工氧化物，获得了超疏水表面，从而与使用直接应用于自然氧化物的HF处理的表面制备方法相比可以更好地抑制自然氧化物层的生长。
优选地，步骤b)可以是还原步骤，特别是为液体处理，更特别是为HF处理。因而，可以使用与现有技术相同的化学还原处理来去除氧化物，并且可以获得有关表面制备的上述改善。
另选或另外地，步骤b)可以包括气体处理，特别是为还原等离子体或还原气氛中的热处理，以除去人工氧化物。利用干式处理，基板表面上的氧量也可以被还原，与液体处理相比已观察到改善的键合结果。
有利地，还原等离子体可以包括还原气体等离子体和惰性气体等离子体。惰性气体的添加得到了与没有惰性气体相比改善了的表面粗糙度质量，由此处理基板的键合能力得到了进一步提高。因此，例如包括氢和氩的还原等离子体适合于实现本发明的方法。
根据优选实施方式，半导体基板可以是(110)硅或(100)硅基板或具有SiGe缓冲层以及SiGe弛豫层或应变硅层的硅基板。对于这种半导体基板，本发明的方法得到了改善的疏水表面。
有利地，可以执行步骤a)，从而将自然氧化物变成化学计量的(stoechiometric)二氧化硅。因而，不是对自然氧化物(其成分是不稳定的)进行处理，现在通过将自然氧化物变成化学成分已知的人工氧化物，即二氧化硅，可以应用最优化的氧化物去除处理，从而可以获得上述改善的疏水表面。
优选地，本发明的方法还包括：步骤c)，在无氧化物基板表面上提供应变硅(sSi)层。得益于改善的疏水表面，特别是应变硅层下面的上述弛豫SiGe层，可以改善应变硅层的表面质量。
根据又一有利的变体，本发明可以包括：步骤d)，将该半导体基板以其无氧化物基板表面侧，特别是通过键合而附接到第二半导体基板上。与上面已提到的一样，由于去除人工氧化物之后改善了疏水表面质量，所以可以优化键合能。
优选地，第二半导体基板也可以根据本发明方法来处理。因而，由于两个表面都被优化，键合能可进一步提高。
附图说明
图中示出了本发明的优选实施方式，下面将详细地解释。
图1a-1c例示了根据本发明的第一实施方式。
图2a和2b例示了应对直接硅键合的第二实施方式。
图3a-3i例示了在绝缘体基板上制备应变硅的本发明的第三实施方式。
具体实施方式
图1a-1c例示了根据本发明的第一实施方式，该实施方式针对的是制备半导体基板1的表面的方法。处理后的基板随后可以在后续制造方法中使用。
首先提供半导体基板1。该半导体基板1例如可以是具有(110)或(100)基板的硅晶片，其上还设置有或没有设置其他层，例如可以具有硅锗缓冲层和/或硅锗弛豫层(通常为用于生长应变硅层的初始基板)的硅基板。
半导体基板1具有半导体基部3，且其表面覆盖有自然氧化物层5。
图1b例示了改造的半导体基板1’，作为根据权利要求1的步骤a)的结果，半导体基板被放置在氧化环境8中，以将自然氧化物层5变为人工氧化物层7，从而半导体基部3被人工氧化物层7覆盖，而不是被自然氧化物覆盖。执行步骤a)，使得至少在晶片正面(在图1b中，基板1’的上面的主面)完全转变为人工氧化物。
该氧化步骤可以通过液体氧化(例如使用臭氧O3)或通过气体氧化(例如使用氧等离子体)或热氧化步骤而实现。执行氧化步骤，使得自然氧化物(其化学计量通常未知)变为化学计量已知的氧化物。在氧化硅的情况下，自然氧化物SiOx变成SiO2。经过氧化步骤之后，人工氧化物层7的厚度小于150 
Figure BPA00001197651400041
，特别是小于100
Figure BPA00001197651400042
。
从自然氧化物转变为人工氧化物可以使用标准的分析技术(例如XPS(X射线光谱测定法))来验证。
改造的半导体基板1’随后被放置到还原气氛9中(参见例示了下一工艺步骤的最终结果的图1c)。该还原步骤使得人工氧化物层7被化学去除，从而最终获得经过进一步改造的半导体基板1”，该半导体基板1”呈现出无氧化物的表面，因而基本不存在Si-O或Si-OH键。
去除人工氧化物的还原步骤可以使用以下处理中的一个或其组合来实现。
根据一个另选方案，执行液体处理特别是使用HF处理以去除人工氧化物层7。根据第二另选方案，应用气体处理，特别是化学还原等离子体或还原气氛中的热处理。当使用化学还原等离子体时，优选地将在等离子体中具有还原功能的气体和保护基板表面不受不必要材料去除的影响的惰性气体等离子体组合起来。结果，进一步改造的半导体基板1”的表面保持光滑。对于硅基板，氩/H2等离子体处理得到了最优化结果。
在等离子体处理的情况下从主表面上去除人工层。实际上，来自等离子体的离子轰击(ion bombardment)作用在晶片的正面上，如上面所限定的。背面通常被保护而不受到离子轰击。在液体处理的情况下，去除可以发生在两个面上，如图1c)所例示的。
与去除了自然氧化物的半导体基板相比，在半导体基板1”上获得的无氧化物表面具有优越的疏水特性，因而表面防止了氧化物的生长。结果，使用这种优越的基板1”可以获得改善的初始基板，以用于后续的制造工艺。
图2a和2b例示了使用改善的半导体基板1”的一个本发明的应用，即，具有(100)表面的硅基板21与具有(110)基板的硅基板23的直接键合。在该实施方式中，基板21和23都已按照针对图1a-1c描述的那样被处理过，因此呈现了疏水表面25和27(它们基本无氧化物)。
作为下一步骤，使两个基板21和23接触并施加轻微的压力，从而生成键合波，该波在这两个基板之间的整个界面上扩展，由此将两个基板21和23彼此附接，从而形成了直接键合的新基板29。
可以看到，键合能(进而表征两个基板21和23之间的附接强度的能量)与根据已去除自然氧化物层而没有人工氧化物层的基板所获得的直接键合基板的键合能相比大约高了至少10倍。
表1例示了这些结果：
Figure BPA00001197651400051
在该表中，针对不同还原等离子体处理给出了键合能。用于确定键合能的方法是所谓的裂纹张开法(crack-opening method)，在Q.-Y.Tong &U.
Figure BPA00001197651400052
的″Semiconductor wafer bonding：science and technology″，page：25，1999中详细地描述了这种方法。实际上针对各种等离子体处理执行这些测试达多个不同的时间段。但是，表1仅提供了获得最佳键合能结果的实验结果。
从示例1-4(未根据本发明进行处理)可以看到，观察到了4-18mJ/m2范围的键合能。对于根据本发明进行了处理的实施例5和6，首先执行氧处理10秒，以将自然氧化物转变为人工氧化物，接着应用氢氩等离子体来去除人工氧化物，而键合能在185-240mJ/m2之间。
总之，使用提供无氧化物半导体基板表面的本发明方法，可以获得具有较高键合能的优良的直接硅键合的键合基板(如同DSB基板29)。
图3a-3i例示了要在绝缘体半导体基板上制备应变硅(sSi)的本发明的第三实施方式，使用了在图1a-1c中例示的方法来获得无氧化物表面。
第一步骤是提供硅基板31(图3a)，该硅基板31上已去除了氧化物层，这可以利用根据本发明的将自然氧化物转变为人工氧化物接着去除它(参见图1a-1c)的方法来实现，或者利用简单去除自然氧化物的现有技术方法来实现。
接着，在半导体基板31上设置硅锗缓冲层33(图3b)。在缓冲层33中锗含量(线性或阶跃式)增加以越来越多地改变缓冲层33中的晶格常数。
随后，一旦达到了希望的、对应于缓冲层33表面处的预定晶格常数的锗含量，就生长弛豫硅锗层35，该弛豫硅锗层35具有在朝向弛豫层34的缓冲层界面36处的缓冲层33的锗含量(图3c)。
接着，在弛豫层35上沉积应变硅层37(图3d)。应变硅层37使其晶格常数适应于下面的弛豫层35中的晶格常数。因而，层37的晶格常数不同于自然硅中的晶格常数，这使其处于应变状态。应变硅层37通常生长到大约200
Figure BPA00001197651400061
的厚度。
如图3e中例示的，接着在弛豫硅锗层35内部建立预定的分离区域39。这是通过植入离子(如，氢和/或氦离子)进入应变硅层37而实现的。
随后，经由应变硅层37的表面38将获得的结构41附接、特别是键合到承载基板43上(见图3f)，由此形成施主处理基板45。承载基板可以是任何类型的基板，特别是硅晶片。这里，承载基板43包括位于其表面上的氧化物层47。
随后，使用例如热或化学处理或其组合来执行分开步骤(detachment step)，以获得在预定分离区域39处的分开。这导致应变硅层37连同弛豫硅锗层35的一部分49的位移(transfer)，以获得仍承载弛豫硅锗层35的该部分49的绝缘体基板51(图3g)上的应变硅。该部分49接着被去除(图3h)以获得绝缘体基板51上的应变硅。
对于某些应用，厚度大约200
Figure BPA00001197651400071
的应变硅层37是不够的，必须在应变硅层37上提供另外的应变硅层，以获得更大厚度的应变层。
为了获得具有足够结晶质量的更厚的应变硅层53，必须从应变硅层37的表面上去除任何氧化硅。为此，执行如参照图1a-1c描述的本发明方法，通过引证而并入该方法且不再重复描述。首先将存在于结构51上的自然氧化物变为人工氧化物，接着将其去除。通过这样，在层37上产生了改善的疏水表面，该层37接着可以用作使应变硅层变厚的初始层级，以获得具有更厚的应变硅层53的最终基板51’。

Claims (4)

1.一种用于制备半导体基板的表面的方法，该方法包括以下步骤：
a)对所述半导体基板(1)的所述表面进行氧化，由此将自然氧化物(5)转变为人工氧化物(7)，
b)去除所述人工氧化物(7)，特别是利用包括还原气体等离子体和惰性气体等离子体的还原性等离子体，来获得无氧化物基板表面(11)，以及
c)将所述半导体基板(21)以其无氧化物基板表面(25)侧附接到第二半导体基板(23)上，特别是通过键合来进行附接。
2.根据权利要求1至5中任意一项所述的方法，其中，所述半导体基板(1)是(110)硅或(100)硅基板或者具有SiGe缓冲层和/或具有SiGe弛豫层或应变硅层的硅基板。
3.根据权利要求6所述的方法，其中，执行步骤a)，以使得所述人工氧化物(7)是化学计量的SiO2。
4.根据权利要求9所述的方法，其中，第二半导体基板(23)同样按照步骤a)和步骤b)进行了处理。
CN2009801050541A 2008-02-13 2009-01-23 半导体基板表面制备方法 Pending CN101952934A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP08290138.0 2008-02-13
EP08290138A EP2091070A1 (en) 2008-02-13 2008-02-13 Semiconductor substrate surface preparation method
PCT/IB2009/000141 WO2009101494A1 (en) 2008-02-13 2009-01-23 Semiconductor substrate surface preparation method

Publications (1)

Publication Number Publication Date
CN101952934A true CN101952934A (zh) 2011-01-19

Family

ID=39638664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801050541A Pending CN101952934A (zh) 2008-02-13 2009-01-23 半导体基板表面制备方法

Country Status (6)

Country Link
US (1) US8062957B2 (zh)
EP (2) EP2091070A1 (zh)
JP (1) JP2011512040A (zh)
KR (1) KR20100114884A (zh)
CN (1) CN101952934A (zh)
WO (1) WO2009101494A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105612602A (zh) * 2013-09-25 2016-05-25 Ev集团E·索尔纳有限责任公司 用于结合基板的装置及方法
CN112020763A (zh) * 2018-04-20 2020-12-01 伊文萨思粘合技术公司 用于简化的手柄晶片的dbi到si的键合

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4894390B2 (ja) * 2006-07-25 2012-03-14 信越半導体株式会社 半導体基板の製造方法
JP6030455B2 (ja) * 2013-01-16 2016-11-24 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
JP2015233130A (ja) * 2014-05-16 2015-12-24 株式会社半導体エネルギー研究所 半導体基板および半導体装置の作製方法
JP2020057810A (ja) * 2019-12-23 2020-04-09 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板をボンディングする装置および方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5238865A (en) * 1990-09-21 1993-08-24 Nippon Steel Corporation Process for producing laminated semiconductor substrate
EP1179842A3 (en) * 1992-01-31 2002-09-04 Canon Kabushiki Kaisha Semiconductor substrate and method for preparing same
JP3116628B2 (ja) * 1993-01-21 2000-12-11 株式会社日本自動車部品総合研究所 吸着装置
JP2978748B2 (ja) * 1995-11-22 1999-11-15 日本電気株式会社 半導体装置の製造方法
US6007641A (en) * 1997-03-14 1999-12-28 Vlsi Technology, Inc. Integrated-circuit manufacture method with aqueous hydrogen-fluoride and nitric-acid oxide etch
TW460617B (en) * 1998-11-06 2001-10-21 United Microelectronics Corp Method for removing carbon contamination on surface of semiconductor substrate
US6709989B2 (en) * 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
JP2004266075A (ja) * 2003-02-28 2004-09-24 Tokyo Electron Ltd 基板処理方法
US6911375B2 (en) * 2003-06-02 2005-06-28 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature
EP1667214B1 (en) * 2003-09-10 2012-03-21 Shin-Etsu Handotai Co., Ltd. Method for cleaning a multilayer substrate and method for bonding substrates and method for producing bonded wafer

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105612602A (zh) * 2013-09-25 2016-05-25 Ev集团E·索尔纳有限责任公司 用于结合基板的装置及方法
CN105612602B (zh) * 2013-09-25 2019-04-16 Ev 集团 E·索尔纳有限责任公司 用于结合基板的装置及方法
CN110010450A (zh) * 2013-09-25 2019-07-12 Ev 集团 E·索尔纳有限责任公司 用于结合基板的装置及方法
US10438798B2 (en) 2013-09-25 2019-10-08 Ev Group E. Thallner Gmbh Apparatus and method for bonding substrates
US11139170B2 (en) 2013-09-25 2021-10-05 Ev Group E. Thallner Gmbh Apparatus and method for bonding substrates
CN112020763A (zh) * 2018-04-20 2020-12-01 伊文萨思粘合技术公司 用于简化的手柄晶片的dbi到si的键合
CN112020763B (zh) * 2018-04-20 2024-04-09 隔热半导体粘合技术公司 用于简化的手柄晶片的dbi到si的键合

Also Published As

Publication number Publication date
US8062957B2 (en) 2011-11-22
EP2091070A1 (en) 2009-08-19
KR20100114884A (ko) 2010-10-26
EP2091074A1 (en) 2009-08-19
WO2009101494A1 (en) 2009-08-20
US20110053342A1 (en) 2011-03-03
JP2011512040A (ja) 2011-04-14

Similar Documents

Publication Publication Date Title
CN107533953B (zh) 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法
JP4830290B2 (ja) 直接接合ウェーハの製造方法
EP3549162B1 (en) High resistivity silicon-on-insulator structure and method of manufacture thereof
US7229898B2 (en) Methods for fabricating a germanium on insulator wafer
TW409418B (en) SOI silicon wafer and its manufacturing method
US7279700B2 (en) Semiconductor substrate and process for producing it
CN105190835B (zh) 混合基板的制造方法和混合基板
US20040241975A1 (en) Method of fabricating heteroepitaxial microstructures
CN101952934A (zh) 半导体基板表面制备方法
KR20210144772A (ko) 강유전성 재료의 얇은 층을 제조하기 위한 방법
US7605055B2 (en) Wafer with diamond layer
KR101623968B1 (ko) 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
US7358147B2 (en) Process for producing SOI wafer
JP4853990B2 (ja) 絶縁体上に歪み結晶層を製造する方法、前記方法による半導体構造及び製造された半導体構造
EP2077576A1 (en) Process for preparing cleaned substrates suitable for epitaxial growth
EP3652780B1 (en) Method of manufacture of a semiconductor on insulator structure
JP4694372B2 (ja) ウェハの表面粗さを改善する方法
JP2008263010A (ja) Ｓｏｉ基板の製造方法
CN112951709B (zh) 一种半导体衬底、电子元器件以及半导体衬底的制备方法
TW201009950A (en) Method for producing bonded wafer
JP2006216661A (ja) 半導体ウェーハの製造方法
US7510949B2 (en) Methods for producing a multilayer semiconductor structure
CN111630653A (zh) 可分离结构及使用所述结构的分离方法
JP2004343046A (ja) ヘテロエピタキシのためのコンプライアント基板、ヘテロエピタキシャル構造、及びコンプライアント基板を製造する方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110119