KR20210144772A - 강유전성 재료의 얇은 층을 제조하기 위한 방법 - Google Patents
강유전성 재료의 얇은 층을 제조하기 위한 방법 Download PDFInfo
- Publication number
- KR20210144772A KR20210144772A KR1020217033728A KR20217033728A KR20210144772A KR 20210144772 A KR20210144772 A KR 20210144772A KR 1020217033728 A KR1020217033728 A KR 1020217033728A KR 20217033728 A KR20217033728 A KR 20217033728A KR 20210144772 A KR20210144772 A KR 20210144772A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- substrate
- ferroelectric
- hydrogen
- thin
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000000463 material Substances 0.000 title claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 125
- 239000001257 hydrogen Substances 0.000 claims abstract description 72
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 72
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 65
- 238000010438 heat treatment Methods 0.000 claims abstract description 34
- 238000009792 diffusion process Methods 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 230000004888 barrier function Effects 0.000 claims abstract description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052757 nitrogen Inorganic materials 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 239000013078 crystal Substances 0.000 claims description 16
- 239000007787 solid Substances 0.000 claims description 14
- 229940110728 nitrogen / oxygen Drugs 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000012546 transfer Methods 0.000 claims description 6
- 229910012463 LiTaO3 Inorganic materials 0.000 claims description 4
- 230000007935 neutral effect Effects 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 229910003327 LiNbO3 Inorganic materials 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 239000011343 solid material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 281
- 230000015572 biosynthetic process Effects 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 238000002513 implantation Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 8
- 238000000470 piezoresponse force microscopy Methods 0.000 description 7
- 238000002360 preparation method Methods 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 150000002431 hydrogen Chemical class 0.000 description 6
- 230000010287 polarization Effects 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000010897 surface acoustic wave method Methods 0.000 description 3
- 238000007669 thermal treatment Methods 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 238000000386 microscopy Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 1
- 229910001339 C alloy Inorganic materials 0.000 description 1
- 229910002971 CaTiO3 Inorganic materials 0.000 description 1
- 229910004140 HfO Inorganic materials 0.000 description 1
- 229910003334 KNbO3 Inorganic materials 0.000 description 1
- 229910010086 LiAlO3 Inorganic materials 0.000 description 1
- 229910003781 PbTiO3 Inorganic materials 0.000 description 1
- -1 PbZrTiO3 Inorganic materials 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 229910021523 barium zirconate Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000004992 fission Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 150000002829 nitrogen Chemical class 0.000 description 1
- 238000000678 plasma activation Methods 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000002336 repolarization Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
- H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
-
- H01L41/312—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H01L41/09—
-
- H01L41/1873—
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/02535—Details of surface acoustic wave devices
- H03H9/02543—Characteristics of substrate, e.g. cutting angles
- H03H9/02559—Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/02535—Details of surface acoustic wave devices
- H03H9/02543—Characteristics of substrate, e.g. cutting angles
- H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
- H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
- H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/85—Piezoelectric or electrostrictive active materials
- H10N30/853—Ceramic compositions
- H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Laminated Bodies (AREA)
Abstract
본 발명은 강유전성 재료의 얇은 모노도메인 층을 제조하기 위한 방법에 관한 것이다. 본 방법은, 취성(embrittlement) 평면을 형성하고 기판의 취성 평면과 제1 면 사이에 제1 층을 규정하기 위하여 강유전성 도너 기판의 제1 면에 가벼운 종들을 주입하는 단계; 유전성 어셈블리 층에 의해 도너 기판의 제1 면을 지지 기판에 조립하는 단계; 및 취성 평면에서 도너 기판을 파단하는 단계를 포함한다. 유전성 어셈블리 층(7b)은 제1 층(3)의 수소 농도보다 낮은 수소 농도를 갖거나 제1 층을 향한 수소의 확산을 방지하는 산화물을 포함하거나, 유전성 어셈블리 층(7b)은 제1 층을 향한 수소의 확산을 방지하는 장벽을 포함한다. 본 제조 방법은 또한 제1 층에 포함된 수소를 확산시키고 제1 층의 표면 부분의 멀티도메인 변형을 야기하기 위해 제1 층의 자유 면의 열 처리를 포함하며, 이에 후속하여 적어도 표면 부분을 제거하기 위한 제1 층의 박형화가 이어진다.
Description
본 발명은 강유전성 재료의 얇은 층을 제조하기 위한 방법에 관한 것이다. 보다 구체적으로, 본 발명은 최종 제품의 얇은 층에서 강유전성 재료의 모노도메인 특성을 유지할 수 있도록 하는 제조 방법에 관한 것이다. 이러한 제조 방법은 예를 들어, 마이크로일렉트로닉스, 마이크로 역학, 포토닉스 등의 분야에서 사용된다.
서문에서, 강유전성 재료는 자연 상태에서 전기 분극을 갖는 재료이며, 이러한 분극은 외부 전기장을 인가함으로써 반전될 수 있음에 유의한다. "강유전성 도메인"은 분극이 균일한 단일 단편의 재료의 각 영역을 지칭한다(모든 쌍극자 모멘트가 주어진 방향으로 서로 평행하게 정렬됨). 따라서, 강유전성 재료는 이러한 재료가 분극이 균일한 단일 영역에 의해 형성되는 경우 "모노도메인"으로, 또는 강유전성 재료가 상이할 수 있는 극성을 갖는 복수의 영역을 포함하는 경우 "멀티도메인"으로 특징화될 수 있다.
강유전성 재료의 얇은 층을 형성하기 위한 다양한 방법이 최신 기술로부터 알려져 있다. 이는 예를 들어, 분자 빔 에피택시, 플라즈마 스퍼터링, 레이저 펄스 증착 또는 심지어 Smart Cut™ 기술의 적용을 사용하는 기술일 수 있으며, 이에 의해 얇은 층이 가벼운 종의 주입에 의해 고체 기판에 형성된 약한 구역(또는 취성(embrittlement) 평면)에 대한 파단에 의해 강유전성 재료의 고체 기판으로부터 제거된다.
본 발명은 더욱 구체적으로 이러한 방법을 적용하여 얻어지는 얇은 강유전성 층의 제조에 관한 것이다. 문서 US20100088868호는 수소 주입을 구현하는 방법에 의해 전달된 리튬 탄탈레이트의 강유전성 층이 멀티도메인 층의 형성으로 이어지는 것을 언급한다. 이는 얇은 층, 예를 들어, 표면 음향파(SAW: surface acoustic wave) 디바이스 상에/내에 형성될 디바이스의 성능에 영향을 미치므로, 이러한 피처는 해당 층을 사용하기에 부적합하게 만든다.
문서 FR3068508호는 중간 층에 의해 그리고 Smart Cut 방법의 적용에 의해 지지체 상에 전달된 얇은 강유전성 층의 마무리를 개시한다. 일 예에서, 이러한 마무리는 얇은 층의 열 처리 및 후속하는 연마를 포함한다. 이 문서에 따르면, 이러한 시퀀스는 얇은 강유전성 층의 초기 모노도메인 특성이 복원되도록 한다. 그러나, 출원인에 의해 수행된 추가 분석은 이러한 마무리 시퀀스만으로는 전체 두께, 즉, 중간 층과의 계면으로부터 자유 표면까지에 걸쳐 층의 모노도메인 특성을 보장할 수 없음을 보여주었다. 보다 구체적으로, 일반적으로 측정 표면으로부터 대략 50 nm의 깊이에 걸쳐 연장되는 PFM("압전 감응 힘 현미경(Piezoresponse Force Microscopy)") 측정을 사용한 이러한 분석은 얇은 층의 표면 부분이 실제로 모노도메인이지만 중간 층과 병치된 매립된 부분은 멀티도메인으로 밝혀질 수 있음을 확인하였다. 이러한 "매립된" PFM 측정을 수행하기 위해, 이러한 중간 층의 측정 표면에 접근하기 위해 화학-기계적 연마에 의해 층이 점진적으로 박형화되었다.
문서 FR2914492호는 또한 Smart Cut 기술을 사용하여 강유전성 재료의 얇은 층을 제조하기 위한 방법을 개시한다. 이 문서에서, 상술한 문서 US20100088868호에서와 같이, 지지 기판 상에서 제거되어 전달되는 층이 모노도메인 강유전 특성을 개선 또는 복원시키기 위해 전기장을 가하여 제조된다. 이러한 처리는 예를 들어, 이러한 층과 전기적으로 접촉하여 처리될 강유전성 층의 어느 한 측면에 배치된 전극의 쌍의 존재를 필요로 한다. 특히 강유전성 층이 전기 절연성 기판 또는 전기 절연성 층으로 전달될 때 이러한 전극의 쌍을 갖는 것이 언제나 가능한 것은 아니다.
본 발명의 목적은 적어도 상술한 단점을 부분적으로 해결하는 강유전성 재료의 얇은 층을 제조하기 위한 방법을 제안하는 것이다. 보다 구체적으로, 이는 가벼운 종을 주입하는 강유전성 재료 주입 단계의 층을 전달하기 위한 방법에 관한 것으로, 본 방법은 전체 두께에 걸쳐 전달된 층의 모노도메인 품질을 보존하거나 복원할 수 있다. 따라서, 층 제조 방법에서 모노도메인 품질을 복원하기 위해 전달된 층에 전기장을 가하는 것이 불필요하며, 전기 절연 기판 상으로 전달될 수 있거나 유전성 층이 제공될 수 있다.
이러한 목적을 달성하기 위해, 본 발명의 주제는 강유전성 재료의 얇은 모노도메인 층(thin monodomain layer)을 제조하기 위한 방법을 제안하며, 본 방법은,
- 취성(embrittlement) 평면을 형성하고 도너 기판의 취성 평면과 제1 면 사이에 제1 층을 규정하기 위하여 강유전성 도너 기판의 제1 면에 가벼운 종들을 주입하는 단계;
- 유전성 어셈블리 층에 의해 도너 기판의 제1 면을 지지 기판에 조립하는 단계;
- 제1 층을 지지 기판 상으로 전달(transfer)하고 제1 층의 자유 면을 노출시키기 위해 취성 평면에서 도너 기판을 파단(fracturing)하는 단계;
- 제1 층을 마무리하는 단계로서, 마무리하는 단계는 제1 층의 자유 면의 열 처리에 후속하여 얇은 모노도메인 층을 형성하기 위해 제1 층을 박형화하는 단계를 포함하는, 마무리하는 단계를 포함한다.
본 발명에 따르면, 유전성 어셈블리 층은 제1 층의 수소 농도보다 낮은 수소 농도를 갖거나 제1 층을 향한 수소의 확산을 방지하는 산화물을 포함하거나, 유전성 어셈블리 층은 제1 층을 향한 수소의 확산을 방지하는 장벽을 포함한다.
놀랍게도, 이러한 정밀한 일련의 제조 단계는 어셈블리 층의 특정 특성과 결합되어 전체 두께에 걸쳐 모노도메인 분극과 만족스러운 결정 및 표면 품질을 갖는 최종 얇은 층의 형성으로 귀결된다.
단독으로 또는 기술적으로 가능한 조합으로 취해진 본 발명의 다른 유리하고 비제한적인 특징에 따르면,
- 박형화하는 단계는 제1 층의 자유 면에 적용되는 화학-기계적 연마를 포함하고;
- 열 처리는 30분과 10시간 사이의 기간 동안, 제1 층을 구성하는 강유전성 재료의 퀴리(Curie) 온도와 300 ℃ 사이의 온도에서 수행되고;
- 열 처리는 산화성 또는 중성 기체 분위기(oxidizing or neutral gaseous atmosphere) 하에서 수행되고;
- 도너 기판은 LiTaO3 또는 LiNbO3으로부터 선택된 강유전성 재료를 포함하고;
- 강유전성 재료는 30 ° 내지 60 °RY의 결정 방향을 갖고;
- 지지 기판의 재료는 실리콘이고;
- 도너 기판은 고체 재료의 블록(block)이고;
- 도너 기판은 매니퓰레이터(manipulator) 기판 상에 배치된 강유전성 재료의 두꺼운 층을 포함하고;
- 매니퓰레이터 기판은 지지체의 열 팽창 계수와 동일하거나 근접한 열 팽창 계수를 갖고;
- 제1 층의 재료와 지지 기판의 재료는 상이한 열 팽창 계수를 갖고;
- 지지 기판에는 전하 트래핑 층이 제공되고;
- 유전성 어셈블리 층은 0.01 또는 0.05 이상의 질소/산소 비율의 질소를 갖는 산화물을 포함하고;
- 유전성 어셈블리 층은 0.01 내지 0.25 또는 0.05 내지 0.01의 질소/산소 비율의 질소를 갖는 실리콘 산화물을 포함하고;
- 유전성 어셈블리 층은 지지 기판의 측면 상에 배치된 제1 산화물 층 및 제1 층의 측면 상에 배치된 실리콘 질화물의 층을 포함하는 스택에 의해 형성된다.
다른 양태에 따르면, 본 발명은 디바이스를 제안하고, 디바이스는,
- 강유전성 재료 층의 얇은 완전 모노도메인 층;
- 얇은 층과 접촉하고 얇은 층을 향한 수소의 확산을 방지하는 산화물을 포함하거나 제1 층을 향한 수소의 확산을 방지하는 장벽을 포함하는 유전성 어셈블리 층;
- 유전성 층과 접촉하는 지지체를 포함한다.
단독으로 또는 임의의 기술적으로 가능한 조합으로 취해진 본 발명의 다른 유리하고 비제한적인 특징에 따르면,
- 지지 기판에는 지지체의 고체 부분과 유전성 어셈블리 층 사이에 위치된 전하 트래핑 층이 제공되고;
- 유전성 어셈블리 층은 0.01 또는 0.05 이상의 질소/산소 비율의 질소를 갖는 산화물을 포함하고;
- 유전성 어셈블리 층은 0.01 내지 0.25 또는 0.05 내지 0.01의 질소/산소 비율의 질소를 갖는 실리콘 산화물을 포함하고;
- 유전성 어셈블리 층은 지지 기판의 측면 상에 배치된 제1 산화물 층 및 제1 층의 측면 상에 배치된 실리콘 질화물의 층을 포함하는 스택에 의해 형성된다.
본 발명의 다른 피처 및 이점은 첨부된 도면을 참조하여 후속하는 본 발명의 상세한 설명으로부터 명백해질 것이며, 여기서,
도 1a 내지 도 1d는 본 발명에 따른 방법의 제1 실시예를 도시한다.
도 2a 내지 도 2d는 본 발명에 따른 방법의 제2 실시예를 도시한다.
도 3은 본 발명에 따른 층을 제조하기 위한 방법을 개략적으로 도시한다.
도 4는 본 발명에 따른 방법을 사용하여 생성될 수 있는 표면 음향 디바이스를 도시한다.
도 1a 내지 도 1d는 본 발명에 따른 방법의 제1 실시예를 도시한다.
도 2a 내지 도 2d는 본 발명에 따른 방법의 제2 실시예를 도시한다.
도 3은 본 발명에 따른 층을 제조하기 위한 방법을 개략적으로 도시한다.
도 4는 본 발명에 따른 방법을 사용하여 생성될 수 있는 표면 음향 디바이스를 도시한다.
이하의 설명의 단순화를 위해, 설명되는 방법의 상이한 실시예에서 동일한 요소 또는 동일한 기능을 수행하는 요소에 대해 동일한 참조 부호가 사용된다.
도면은 가독성을 위해 축척대로가 아닌 개략적인 표현이다. 특히, 층의 두께는 이러한 층의 측방향 치수에 대해 축척대로가 아니다.
층 또는 기판과 관련하여 이 설명의 나머지 부분에서 사용된 표현 "열 팽창 계수"는 이 층 또는 기판을 규정하는 주 평면에서 규정된 방향으로의 팽창 계수를 지칭한다. 재료가 이방성인 경우, 계수의 유지된 값은 최대 진폭을 갖는 값이 될 것이다. 계수의 값은 실온에서 측정된 값이다.
도 4는 본 발명에 따른 방법을 사용하여 생성될 수 있는 표면 음향 디바이스를 도시한다.
얇은 강유전성 층(10)은 유전성 층(7b)을 통해 지지체(7)와 직접 접촉하도록 배치된다. 금속 전극(11a, 11b)은 얇은 강유전성 층(10) 상에 배열된다. 그 자체로 공지된 바와 같이, 전극 중 하나에 인가된 고주파 전기 신호는 내부에서 프로세싱(예를 들어, 필터링)되고 다른 전극 상에서 복구될 표면파의 형태로 얇은 강유전성 층(10)에서 전파된다. 얇은 강유전성 층(10)의 피처 및 보다 일반적으로 얇은 강유전성 층(10)이 놓이는 스택을 형성하는 모든 층의 피처는 전기 신호, 특히 강유전성 층(10)의 두께 및 모노도메인 결정 품질의 원하는 프로세싱을 수행하는 데 결정적이다.
지지체(7)의 피처는 음향 커플링에 의해 얇은 층(10)에서의 파의 전파에 영향을 미칠 수 있다. 따라서, 이러한 층의 특성 및 두께는 또한 전기 신호의 원하는 프로세싱을 수행하는 데 결정적일 수 있거나, 적어도 이러한 프로세싱에 영향을 미친다. 도 4에 나타낸 예에서, 지지체(7)는 얇은 강유전성 층(10)과 직접 접촉하는 고체 실리콘 부분(7a), 및 바람직하게는 산화물을 포함하는 유전성 어셈블리 층(7b)을 포함한다. 예를 들어, 어셈블리 층(7b)은 실리콘 산화물 또는 실리콘 질화물로 이루어지거나, 이러한 재료로 구성된 층의 스택에 의해 형성될 수 있다. 바람직하게는, 지지체(7)는 전파에 영향을 미칠 수 있는 전극(11a, 11b)에 인가된 고주파 신호와의 전기적 커플링을 피하기 위해 전기 저항성이다. 따라서, 고체 부분(7a)은 고저항 실리콘 기판, 즉, 1000 옴-센티미터보다 크고, 더욱 바람직하게는 3000 옴-센티미터보다도 큰 저항을 갖는 고저항 실리콘 기판에 의해 형성될 수 있다.
지지체(7)의 저항 특성을 지원하기 위해, 도 4의 예에서, 고체 부분(7a)과 어셈블리 층(7b) 사이에, 예를 들어, 다결정 실리콘으로 이루어진 전하 트래핑 층(7c)을 삽입하기 위한 준비가 이루어졌다. 이러한 층의 형성 및 지지 기판(7)의 저항에 기여하는 역할은 그 자체로 공지되어 있으며, 이에 대한 상세한 설명은 문서 FR2860341호, FR2933233호, FR2953640호, US2015115480호에서 찾을 수 있다. 물론, 이러한 전하 트래핑 층(7c)은 다결정 실리콘으로 이루어진 층을 제공하는 것 이외의 다른 기술을 사용하여 형성될 수 있다. 이러한 층은 또한 탄소를 포함하거나, 실리콘 카바이드 또는 실리콘과 탄소의 합금으로 이루어지거나 이를 포함할 수 있다. 대안적으로, 전하를 트래핑할 수 있는 결정 결함을 내부에 생성하기 위해 지지체의 표면 부분에서 비교적 무거운 종(예를 들어, 아르곤)의 이온 충격에 의해 층(7c)에 전기 트랩을 생성하는 것이 문제일 수 있다. 또한, 기판(7)이 실리콘으로 이루어지는 경우 예를 들어, 기판(7)의 표면 부분의 다공성화에 의해 다공성 재료로 이루어진 전하 트래핑 층(7c)을 제공하는 것이 가능하다.
도 4에 도시된 디바이스는 얇은 강유전성 층(10) 아래에 전극을 제공하지 않음에 유의한다. 유전성 어셈블리 층(7b)의 존재는 얇은 강유전성 층(10)의 후면과의 접촉을 허용하지 않는다. 따라서, 본 출원의 도입부에 인용된 최신 기술에서 문서화된 바와 같이, 이러한 전극의 존재 또는 얇은 강유전성 층(10)을 분극화하기 위한 전기적 접점의 형성을 사용하는 것은 가능하지 않다.
따라서, 재분극 전압의 인가를 요구하지 않고, 이러한 층(10)의 모노도메인 피처를 보존하거나 복원할 수 있는 얇은 강유전성 층(10)을 제조하기 위한 방법을 갖는 것이 중요하다.
도 1 및 도 2를 참조하고, 도 4에 도시된 디바이스가 생성될 수 있도록 하기 위해, 본 발명은 일반적으로 지지 기판(7) 상에 제1 강유전성 층(3)을 전달하는 것을 제공하며, 제1 층(3)은 수소 종과 같은 가벼운 종의 주입에 기초하여 전달 기술에 의해 모노도메인 강유전성 도너 기판(1)으로부터 취해진다.
이 기술에 따르면, 내부에 매립된 취성 평면(2)을 형성하기 위해 도너 기판(1)의 제1 면(4)에 수소가 주입된다. 제1 층(3)은 이러한 방식으로 도너 기판(1)의 제1 면(4)과 취성 평면(2) 사이에 규정된다. 그 후, 도너 기판(1)의 제1 면(4)은 이 경우 유전성 어셈블리 층(7b)에 의해 지지체(7)와 조립된다. 그 후, 도너 기판(1)은 예를 들어, 적절한 열 처리 및/또는 기계적 힘의 인가를 사용하여 취성 평면(2)에서 파단된다. 그 후, 제1 층(3)은 도너 기판(1)으로부터 자유로워져 제1 층의 자유 면(8)을 노출시키고, 얇은 층의 다른 면(4)은 지지 기판(7)의 어셈블리 층(7b)과 직접 접촉한다.
일반적으로 "유용한" 얇은 층(10)을 형성하기 위해 지지체(7) 상에 전달된 제1 전달 층(3)을 준비하는 단계를 제공하는 것이 필요하다. 이러한 단계는 일반적으로 얇은 층(10)의 결정 품질과 표면 상태(예를 들어, 거칠기)를 향상시키는 것을 목적으로 한다. 이러한 준비 단계는 (예를 들어, 아래 표에서 "CMP"로 표시되는 화학-기계적 연마에 의해) 제1 층(3)을 박형화하는 단계 및/또는 열 처리 단계(강유전성 재료의 경우, 이는 중성 분위기 또는 산소를 포함하는 500 ℃ 정도의 열 처리일 수 있으며, 아래 표에서 "TTH"로 표기됨)를 포함할 수 있다. 층(3)의 자유 면(8)을 열 처리하는 이 단계는 도너 기판이 파단되도록 하는 단계와 별개라는 점에 유의할 것이다. 실제로, 파단 어닐링 동안 층(3)이 아직 완전히 해제되지 않은 상태에서, 이러한 열 처리는 자유 면을 처리할 수 없다.
그러나, 출원인은 얇은 층(10)을 형성할 목적으로 지지 기판(7) 상으로 전달된 제1 층(3)을 준비하기 위한 방법이 얇은 층(10) 내에 복수의 강유전성 도메인을 생성하여 멀티도메인 특성을 부여할 수 있음을 관찰했다. 이미 언급한 바와 같이, 이러한 피처는 그 사용에 부적합한 층을 만들며, 그 이유는 전달된 얇은 층, 예를 들어, 도 4에 도시된 것과 유사한 표면 음향 디바이스 상에/내에 형성될 디바이스의 성능에 영향을 미치기 때문이다.
본 출원의 발명자들은 제1 층(3)을 준비하는 단계의 특성 및 시퀀스가 얇은 층(10)의 강유전 특성에 상당한 영향을 미칠 수 있음을 관찰하였다. 이러한 첫 번째 관찰로부터, 본 출원의 발명자들은 얇은 층(10)의 표면의 모노도메인 또는 멀티도메인 특성을 특징화하기 위해 압전 힘 현미경(PFM: piezoelectric force microscopy) 기술을 사용하여 준비 단계의 다양한 시퀀스의 분석을 수행하였다. 이러한 실험이 아래 표에 요약되어 있다.
| 단계 1 | 단계 2 | 코멘트 |
| 얇은 층 준비 단계 없음 | 사용하기에 부적합한 모노도메인, 표면 및/또는 결정 특성 | |
| CMP | 사용하기에 부적합한 모노도메인, 표면 및/또는 결정 특성 | |
| TTH | 멀티도메인 | |
| CMP | TTH | 멀티도메인(일반적인 준비 방법) |
| TTH | CMP | 모노도메인 |
분리 단계의 끝에서 그리고 임의의 준비 전에 획득된 제1 층(3)은 부합하는 강유전성 품질, 즉, 모노도메인을 나타내는 것을 알 수 있다(표의 첫 번째 행). 그러나, 이 층의 표면 상태와 결정 품질은 준비 단계의 적용을 필요로 한다.
표의 4행은 박형화 및 열 처리를 연결하는(CMP + TTH) 방법의 적용에 대응하며, 이 처리의 끝에서 얇은 층이 멀티도메인 강유전 특성을 갖는다는 것을 알 수 있다.
2행과 3행은 각각 박형화 CMP 또는 열 처리 TTH의 단일 단계의 적용을 나타낸다. 이러한 단계는 모두 얇은 층(3)의 부합하지 않는 특성으로 이어진다.
본 출원인은 열 처리 단계 TTH에 후속하여 박형화 단계 CMP를 연속적으로 적용함으로써, 획득된 얇은 층(10)이 PFM에 의해 이 층의 표면 상에서 관찰되는 바와 같이 강유전성 분극 및 허용 가능한 결정 및 표면 품질의 모노도메인 분포를 갖는다는 것을 인식하였다.
본 출원인에 의해 수행된 추가 분석은 얇은 층(10)에서 다중 강유전성 도메인의 형성이 그 준비 전에 제1 층(3)에서 강한 수소 농도 기울기의 존재와 연결될 수 있다는 것을 확인할 수 있게 하였다. 실제로, 이러한 기울기를 갖는 층 상에 열 처리의 적용은 복수의 강유전성 도메인이 형성으로 이어진다는 것이 관찰되었다. 제1 층(3)을 규정하는 단계 동안 도너 기판(1)에 주입된 수소는 취성 평면(2)에서 농도 피크를 갖는 프로파일에 따라 이 기판에 분포된다. 파단 후, 제1 강유전성 층(3)은 지지 기판(7) 상에 전달되므로, 자유 면(8)에서 10^21 at/cm^3 정도의 상당한 수소 농도를 갖는다. 이 농도는 지지체(7)의 방향으로 얇은 층의 두께에서 10^19 at/cm^3 정도의 레벨에 도달하도록 감소된다.
준비 단계가 제1 층(3)을 박형화하여 그 두께를 얇은 층(10)의 타겟 두께로 만든 후 열 처리하는 제1 단계로 구성되는 경우, 열 처리는 박형화된 층의 특히 표면 부분에서 박형화된 층이 여전히 강한 수소 기울기를 갖는 동안 적용된다. 이는 수소 기울기가 상당한 얇은 층(10)의 두께 또는 표면 부분이 복수의 강유전성 도메인으로 변형되는 결과를 낳는다.
이러한 두 단계가 역전되면, 강한 수소 농도 기울기를 갖는 제1 층(3)의 표면 부분은 복수의 강유전성 도메인을 갖도록 변형된다. 그러나, 제1 층(3)의 이러한 멀티도메인 표면 부분은 후속하는 박형화 단계에 의해 제거된다. 이는 요구되는 모노도메인 품질을 갖는 얇은 층(10)을 제공하는 것을 가능하게 한다.
박형화 단계 전 또는 후에 수행된 열 처리는 수소를 확산시키는 결과를 가져오고, 그 층은 포화되어 이 층의 두께의 기울기를 감소시킨다는 점에 유의해야 한다. 따라서, 얇은 층(10)의 제조에 후속적으로 적용될 수 있는 열 처리는 이러한 층의 모노도메인 특성에 영향을 미칠 가능성이 적다.
얇은 층(10)이 박형화된 후의 압전 힘 현미경에 의한 관찰을 사용한 매우 상세한 분석은 또한 이 얇은 층(10)이 어셈블리 층과 접촉하는 매립된 멀티도메인 부분을 가질 수 있다는 것을 밝혀냈다. 이러한 매립된 멀티도메인 부분은 간단한 PFM 표면 관찰을 사용하여 쉽게 볼 수 없으며, 그 측정은 대략 50 nm의 깊이로 제한된다.
복수의 샘플에 대한 박형화된 층의 PFM 관찰로부터, 출원인은 유전성 어셈블리 층(7b)의 특성이 얇은 층(10)을 제조하기 위한 방법의 열 처리 동안 강유전성 층의 수소 재분배와 관련하여 중요한 역할을 한다는 것으로 결정하였다.
특정의 피착된 산화물 또는 유전체의 경우에서와 같이, 어셈블리 층(7b)이 수소가 풍부한 경우, 이는 열 처리가 접촉되는 강유전성 층으로의 이동을 야기할 수 있는 수소의 소스를 형성한다. 이러한 수소는 특히 이 층과 어셈블리 층(7b)의 계면에서 강유전성 층에 축적될 수 있다. 이러한 이동 및 이러한 축적은 열 처리 동안 어셈블리 층과 접촉하는 강유전성 층의 일부의 멀티도메인 변형을 가능하게 하는 수소 농도 기울기를 구성할 수 있다.
반대로, 어셈블리 층(7b)이 상대적으로 수소 결핍된 경우, 즉, 전달된 강유전성 층에 존재하는 것보다 더 낮은 수소 농도를 갖는 경우, 강유전성 층의 과잉 수소는 열 처리에 의해 야기된 확산 동안 어셈블리 층(7b)에서 흡수될 수 있다. 따라서, 이는 어셈블리 계면에서 수소의 축적을 방지하고 이러한 계면 부근의 강유전성 층 부분에서의 멀티도메인 변형을 회피한다.
본 발명은 이러한 결과 및 관찰을 이용하여 얇은 층(10)을 제조하기 위한 방법을 제안한다. 보다 구체적으로, 본 발명은 이전에 매우 일반적으로 설명된 바와 같이, 수소 종과 같은 가벼운 종의 주입을 포함하는 전달 기술에 의해 도너 기판(1)으로부터 지지 기판(7) 상으로 전달된 강유전성 재료의 얇은 층(10)을 제조하기 위한 방법에 관한 것이다. 이러한 전달를 수행하기 위한 몇몇 실시예가 존재한다.
도 1a 내지 도 1d에 도시된 제1 실시예에 따르면, 도너 기판(1)은 예를 들어, LiTaO3, LiNbO3, LiAlO3, BaTiO3, PbZrTiO3, KNbO3, BaZrO3, CaTiO3, PbTiO3 또는 KTaO3의 강유전성 재료의 고체, 모노도메인 블록으로 구성된다. 도너 기판(1)은 예를 들어, 직경이 150 mm 또는 200 mm인 표준화된 크기의 원형 웨이퍼의 형태를 가정할 수 있다. 그러나, 본 발명은 이러한 치수 또는 이러한 형상에 결코 제한되지 않는다. 도너 기판(1)은 강유전성 재료의 잉곳으로부터 제거되었을 수 있으며, 이러한 제거는 도너 기판(1)이 사전 결정된 결정 배향을 갖도록 수행되었다. 배향은 의도한 어플리케이션에 따라 선택된다. 따라서, SAW 필터를 형성하기 위해 얇은 층의 특성을 이용하려는 경우, 30 ° 내지 60 ° RY 또는 40 ° 내지 50 ° RY의 배향을 선택하는 것이 통상적이다. 그러나, 본 발명은 특정한 결정 배향에 결코 제한되지 않는다.
도너 기판(1)의 결정 배향에 관계없이, 본 방법은 이러한 도너 기판(1)으로의 수소의 도입을 포함한다. 이러한 도입은 수소의 주입, 즉, 도너 기판(1)의 편평한 면(4)의 수소의 이온 충격에 대응할 수 있다. 예를 들어, 주입에 의한 이러한 수소의 도입은 헬륨과 같은 다른 가벼운 종의 도입으로 보완될 것으로 자연스럽게 예상될 수 있다.
그 자체로 알려진 방식으로, 그리고 도 1b에 도시된 바와 같이, 주입된 이온의 목적은 면(4)의 측면 및 기판의 나머지를 형성하는 다른 부분(5) 상에 위치된 전달될 강유전성 재료의 제1 층(3)을 한정하는 취성 평면(2)을 형성하는 것이다.
특성, 주입된 종의 투여량 및 주입 에너지는 전달하려는 층의 두께와 도너 기판(1)의 물리-화학적 특성의 함수로서 선택된다. LiTaO3로 이루어진 도너 기판(1)의 경우, 그에 따라 30 내지 300 keV의 에너지로 1E16 내지 5E17 at/cm²의 수소 투여량을 주입하여 200 내지 2000 nm 정도의 제1 층(3)을 한정하도록 선택할 수 있을 것이다.
후속 단계에서, 도 1c에 도시된 바와 같이, 도너 기판(1)의 편평한 면(4)은 지지 기판(7)의 면(6)과 조립된다. 지지 기판(7)은 도너 기판(1)의 크기 및 형상과 동일한 크기 및 동일한 형상일 수 있다. 가용성 및 비용의 이유로, 지지 기판(7)은 실리콘, 단결정 또는 다결정 웨이퍼이다. 그러나, 보다 일반적으로, 지지 기판(7)은 임의의 재료, 예를 들어, 실리콘, 심지어 사파이어 또는 유리와 같은 전기 절연 재료에 의해 형성될 수 있고 임의의 형상일 수 있다. 도 4에 도시된 디바이스를 형성하기 위해, 예를 들어, 다결정 실리콘으로 이루어진 전하 트래핑 층(7b)이 제공된 고저항 실리콘으로 이루어진 고체 부분(7a)에 의해 형성되는 지지 기판이 선택될 것이다.
조립 단계 전에, 세정, 브러싱, 건조, 연마 단계를 사용하거나 예를 들어, 산소 또는 질소에 기초하여 플라즈마 활성화를 사용하여 조립될 기판의 면을 준비하는 것을 고려할 수 있다.
조립 단계는 분자 접합 및/또는 정전기 본딩에 의한 도너 기판(1)과 지지 기판(7)의 밀접한 접촉에 대응할 수 있다. 2개의 기판(1, 7)의 조립을 용이하게 하기 위해, 조립될 지지 기판(7)의 면(6) 상에 적어도 하나의 유전성 어셈블리 층(7b)을 형성하도록 준비된다. 바람직하게는 취성 평면(2)의 형성 전에 조립될 도너 기판(1)의 면(4) 상에 어셈블리 층을 또한 형성하는 것을 제공하는 것이 또한 또는 대안적으로 가능하다. 즉, 유전성 어셈블리 층(7)은 2개의 기판(1, 7) 중 하나 및/또는 다른 하나 상에 적어도 부분적으로 형성될 수 있다.
유전성 어셈블리 층(7b)은 예를 들어, 실리콘 산화물, 또는 보다 일반적으로 Ta2O5, ZrO2 또는 HfO와 같은 산화물(이러한 산화물은 SiO2와 같이 피착에 의해 형성될 수 있음) 또는 실리콘 질화물에 의해 형성되고, 수 나노미터에서 수 마이크론의 두께이다. 어셈블리 층(7b)은 상이한 유형의 유전성 층의 스택으로 구성될 수 있다. 유전성 어셈블리 층(7b)은 열 산화 또는 질화 처리, 화학적 증착(PECVD, LPCVD 등) 등과 같은 최신 기술에 알려진 다양한 기술에 따라 생성될 수 있다.
일반적으로, 어셈블리 층을 피착하거나 형성하는 기술이 선호되어 그 내부에 소량의 수소가 혼입된다. 이러한 어셈블리 층을 형성하는 재료, 두께 및 형성 기술의 선택은 완전히 자유로운 것은 아니라는 점에 유의해야 한다. 이 선택은 특히 전기 절연의 특성, 음향파의 전파 및/또는 최종 구조에서 이 층의 접합에 의해 그리고 의도된 어플리케이션에 따라 결정될 수 있다. 마지막으로, 이러한 형성 방법은 지지체(7a)의 고체 부분의 특성에 의해 또는 트래핑 층(7c)의 존재에 의해 때로 부과될 수 있는 1000 ℃ 또는 950 ℃ 미만 또는 심지어 900 ℃ 미만의 비교적 적절한 온도에서 그리고 지지체의 특성에 독립적으로 수행될 수 있으므로, 피착, 특히 산화물 피착에 의해 어셈블리 층을 형성하는 것이 일반적으로 더 쉽고 더 보편적이라는 점에 유의해야 한다.
일 실시예의 중요한 피처에 따르면, 유전성 어셈블리 층(7b)이 제1 층(3)의 평균 수소 농도보다 낮은 수소 농도를 갖는 것을 보장하도록 주의를 기울일 것이다. 제1 층(3)의 수소의 대부분이 취성 평면(2)을 형성하기 위해 주입된 수소로부터 나온 것으로 추정함으로써, 수소의 평균 농도는 주입된 투여량(at/cm^2)을 제1 층의 두께(cm)로 나누어 결정될 수 있다. 이는 통상적으로 10^20 at/cm^3 내지 10^22 at/cm^3이다. 예를 들어, 어셈블리 층(7b)이 지지 기판 상에 피착된 실리콘 산화물에 의해 형성되는 경우, 이 산화물은 포함하고 있는 수소의 많은 부분이 외부로 확산되도록 어셈블리 단계 전에 어닐링될 것이다.
일반적으로, 어셈블리 층(7b)을 어닐링하는 단계가 제공될 수 있으며, 이는 본 설명에서 나중에 설명될 제1 전달된 층을 준비하기 위한 열 처리보다 높은 온도로 이러한 유전성 층을 가져오는 것을 목적으로 한다. 따라서, 이 층은 600 ℃, 700 ℃ 또는 심지어 800 ℃ 이상의 온도가 될 수 있다. 따라서, 이러한 외부 확산 단계 후, 어셈블리 층(7b)의 평균 수소 농도는 5.10^20 at/cm^3 미만, 또는 유리하게는 10^18 at/cm^3 미만, 또는 더욱 유리하게는 10^18 at/cm^3 미만일 수 있다. 어닐링은 수소 농도 이외의 다른 어셈블리 층의 피처를 수정할 수 있다는 점에 유의할 것이다. 이는 특히 수소의 확산도, 즉, 어셈블리 층을 형성하는 재료에서 확산하는 이러한 종의 용량을 감소시킬 수 있으므로, 수소가 비교적 높은 농도(10^20 at/cm^3 정도)에서도 제1 층(3)을 향해 확산될 가능성이 적다.
이러한 실시예에 대안적으로 또는 이에 추가하여, 유전성 어셈블리 층(7b)에 제1 층(3)을 향한 수소의 확산을 방지하는 장벽 층을 제공하도록 준비될 수 있다. 예를 들어, 어셈블리 층(7b)은 산화물, 예를 들어, 지지 기판(7a)의(또는 트래핑 층이 존재하는 경우 트래핑 층(7c)의) 측면 상에 배치된 실리콘 산화물의 제1 산화물 층 및 제1 강유전성 층(3)의 측면 상에 배치된 실리콘 질화물의 층에 의해 형성된 스택에 의해 형성될 수 있다. 이러한 질화물 층은 실리콘 산화물 층에 존재할 수 있는 임의의 수소가 제1 강유전성 층(3)을 향해 확산되는 것을 방지한다.
또 다른 접근법에 따르면, 유전성 어셈블리 층이 임의의 농도의 수소를 갖도록 제공될 수 있지만, 이 층이 이러한 수소의 매우 낮은 확산도를 가지므로, 수소는 얇은 층(3)을 향해 상당히 확산되지 않도록 그 내부에 충분히 트래핑된 상태로 유지된다.
이러한 층은 0.01, 0.05 또는 0.1 이상의 질소/산소 비율의 질소를 갖는 산화물, 예를 들어, 실리콘 산화물 SiON에 의해 형성될 수 있다. 어셈블리 유전성 층(7b)이 실리콘 산화물 SiON에 기초하는 경우, 이 재료는 음향파의 형성, 접합, 전기 절연 및 전파의 공지된 피처를 가지고 있기 때문에 매우 통상적이며, 이러한 피처를 과도하게 변형시키지 않고 단순한 실리콘 산화물 SiO2와 동등하거나 밀접한 거동을 유지하도록 0.1 또는 0.25보다 큰 임의의 질소/산소 비율을 초과하지 않도록 결정될 수 있다. 이러한 질소가 풍부한 산화물 층은 예를 들어, PECVD와 같은 증착 기술에 의해 쉽게 형성될 수 있으며, 캐리어 가스 중 적어도 하나는 산화물 층에 제어된 방식으로 포함될 수 있는 질소로 선택될 수 있다. 질소/산화물 비율은 EDX("에너지-분산 X-선 분광법")라고 하는 기술로 측정될 수 있거나 산화물 층(4)에서 SIMS(2차 이온 질량 분석법) 측정에 의해 결정된 질소 및 산소 측정으로부터 확립될 수 있다.
유전성 어셈블리 층(7b)은 전체 두께에 걸쳐 낮은 확산도를 갖는 재료, 예를 들어, 위에서 언급된 바와 같은 질소를 포함하는 산화물에 의해 형성될 수 있다.
대안적으로, 이전의 대안에서 설명된 바와 같이, 낮은 확산도를 갖는 이러한 재료로 이루어질 제1 층(3)으로의 수소의 확산을 방지하는 장벽 층만이 제공될 수 있다. 예를 들어, 높은 농도의 수소를 갖는 실리콘 산화물의 층은 지지 기판 상에 피착에 의해 형성될 수 있으며, 이 층은 이러한 질소를 표면적으로 통합하기 위해 질소-기반 플라즈마를 사용하여 준비된다. 따라서, 질소가 풍부한 SiO의 장벽 층이 이러한 표면 두께 상에 형성되며, 이는 나머지 산화물에 포함된 수소의 확산을 방지한다.
지지체(7a)의 고체 부분이 실리콘을 포함하는 전하 트래핑 층(7c)을 갖는 표면 상에 제공되는 경우, 950 ℃ 미만, 바람직하게는 800 ℃ 내지 900 ℃의 적절한 온도의 산화 분위기에서 이를 처리함으로써 이러한 트래핑 층의 표면 부분의 열 산화에 의해 유전성 어셈블리 층(7b)을 형성하는 것을 고려할 수 있다. 따라서, 이는 예를 들어, 재결정화에 의해 전하 트래핑 층(7c)을 950 ℃ 또는 900 ℃ 초과의 고온을 가함으로써 손상을 회피한다. 선택적으로, 이렇게 산화된 트래핑 층(7c)의 표면을 연마하는 단계가 후속 조립 단계와 호환되도록 하기 위해 도입될 수 있다.
유전성 어셈블리 층(7b)의 특성 및 받은 처리와 관계없이, 이러한 어셈블리 단계의 끝에서, 2개의 관련 기판, 유전성 어셈블리 층(7b)에 의해 도너 기판(1)의 편평한 면(4)에 접합되는 지지 기판(7)의 편평한 면(6)을 포함하는 도 1c에 도시된 어셈블리가 제공된다.
그 후 어셈블리는 취성 평면(2)에서의 분열에 의해 도너 기판(1)으로부터 강유전성 재료의 제1 층(3)을 분리하도록 처리된다.
따라서, 이러한 분리 단계는 제1 층(3)이 지지 기판(7) 상으로 전달되도록 80 ℃ 내지 300 ℃ 정도의 온도 범위 내에서 어셈블리에 열 처리를 가하는 것을 포함할 수 있다. 열 처리 대신 또는 이에 추가하여, 이 단계는 취성 평면(2)에서 블레이드 또는 기체 또는 액체 유체의 제트 또는 기계적 특성의 임의의 다른 힘의 인가를 포함할 수 있다.
이러한 분리 단계 후에, 도 1d에 도시된 구조(9)가 획득된다. 이 구조(9)는 지지 기판(7) 상에 배치된 제1 자유 면(8) 및 제2 면(4)(도너 기판의 제1 면에 대응)을 포함하는 강유전성 재료의 제1 층(3)을 포함하고, 유전성 어셈블리 층(7b)은 제1 층(3)과 지지체(7)의 나머지 사이에 배치된다.
도 2a 내지 도 2d는 제1 층(3)이 지지체의 열 팽창 계수와 매우 다른, 예를 들어, 10%보다 큰 차이를 갖는 열 팽창 계수를 갖는 이종 구조체(9)를 생성하는 데 특히 적합한 제2 실시예를 도시한다.
도 2a를 참조하면, 이 경우의 도너 기판(1)은 제1 실시예와 관련하여 강유전성 재료의 고체 블록에 대해 설명된 것과 동일한 특성을 갖는 강유전성 재료(1a)의 두꺼운 층 및 매니퓰레이터 기판(1b)으로 구성된다.
매니퓰레이터 기판(1b)은 유리하게는 지지 기판(7)을 구성하는 것과 밀접한 열 팽창 계수를 제공하는 재료(또는 복수의 재료)에 의해 형성된다. "밀접한"은 매니퓰레이터 기판(1b)의 열 팽창 계수와 지지체의 열 팽창 계수에서의 차이가 절대값으로서 강유전성 재료의 고체 블록의 열 팽창과 지지 기판(7)의 열 팽창에서의 차이보다 적다는 것을 의미한다.
바람직하게는, 매니퓰레이터 기판(1b)과 지지 기판(7)은 동일한 열 팽창 계수를 갖는다. 도너 기판(1)과 지지체(7)의 조립 동안, 비교적 높은 온도에서 열 처리를 견딜 수 있는 구조체가 형성된다. 구현의 단순함을 위해, 이는 지지 기판(7)의 재료와 동일한 재료로 형성되도록 매니퓰레이터 기판(1b)을 선택함으로써 획득될 수 있다.
본 실시예의 도너 기판(1)을 형성하기 위해, 우선 강유전성 재료의 고체 블록이 예를 들어, 상술한 바와 같이 분자 접합에 의한 본딩 기술에 따라 매니퓰레이터 기판(1b)과 조립된다. 그 후, 강유전성 재료(1a)의 층이 예를 들어, 연삭 및/또는 화학-기계적 연마 및/또는 에칭에 의해 박형화됨으로써 형성된다. 조립 전에, 접촉하게 되는 면 중 하나 및/또는 다른 하나 상에 (예를 들어, 실리콘 산화물 및/또는 실리콘 질화물을 피착함으로써) 접합 층의 형성을 위한 준비가 이루어질 수 있다. 어셈블리는 박형화의 다음 단계를 허용하도록 충분한 강도의 본딩 에너지를 허용하는 저온 열 처리(예를 들어, 50 내지 300 ℃, 통상적으로 100 ℃)의 적용을 포함할 수 있다.
매니퓰레이터 기판(1b)은 지지 기판(7)의 두께와 실질적으로 동일한 두께를 갖도록 선택된다. 박형화 단계는 두꺼운 층(1a)의 두께가 더 낮은 강도를 갖도록 본 방법의 나머지에서 적용되는 열 처리 동안 생성된 응력에 대해 충분히 얇도록 수행된다. 동시에, 이 두께는 제1 층(3) 또는 복수의 이러한 층을 제거할 수 있을 만큼 충분히 두껍다. 이 두께는 예를 들어, 5 내지 400 마이크론일 수 있다.
이러한 제2 실시예의 방법의 다음 단계는 제1 실시예에서 설명된 단계와 동일하다. 수소는 도 2b에 도시된 바와 같이 도너 기판(1)의 나머지(5)로부터 제1 층(3)의 분리를 마킹하는 취성 평면(2)을 생성하기 위해 두꺼운 층(1a) 내에 주입된다. 이 단계에 후속하여 도 2c에 도시된 바와 같이 지지 기판(7) 상에 도너 기판(1)을 조립하는 단계가 뒤따른다. 유전성 어셈블리 층(7b)은 도너 기판(1)과 지지 기판(7) 사이에 제공될 것이며, 이 어셈블리 층은 제1 실시예의 맥락 내에서 제공된 것과 동일한 특성을 갖는다. 조립될 이 실시예의 도너 기판(1)의 면 상에 실리콘 산화물(또는 수소의 외부 확산 어닐링을 필요로 하는 임의의 다른 특성의 유전체)의 층을 형성하기로 결정된 경우, 매우 다른 열 팽창 계수를 갖는 재료의 어셈블리로 구성된 도너 기판(1)을 손상시킬 위험 없이 이 층에 외부 확산 어닐링을 적용하기 어려울 수 있기 때문에, 그 두께는 수 나노미터, 예를 들어, 10 nm 또는 50 nm 미만으로 제한될 것이다.
그 후, 도 2d에 도시된 구조체(9)를 획득하기 위해 제1 층(3)이 기판(5)의 나머지로부터 분리된다.
이 실시예는 도너 기판(1)과 지지체(7)로 형성된 어셈블리가 도너 기판(1)의 박리 또는 기판들 중 하나의 제어되지 않은 파단의 임의의 위험 없이 제1 실시예에서 인가된 온도보다 훨씬 높은 온도에 노출될 수 있다는 점에서 유리하다. 따라서, 이 어셈블리의 열 팽창 계수의 관점에서 균형 잡힌 구조체는 어셈블리를 비교적 높은 온도, 예를 들어 100 ℃ 내지 600 ℃에 노출시킴으로써 제1 층(3)을 분리하는 단계를 편리하게 만들 수 있다.
선택된 실시예와 상관없이, 그리고 위에서 특정된 바와 같이, 만족스러운 결정 및 표면 품질을 갖는 얇은 층(10)을 형성하기 위해 제1 층(3)을 준비하는 단계가 필요하다.
도 3a에 도시된 바와 같이, 이 방법은 초기에 제1 전달된 층(3)의 자유 면(8)의 열 처리를 포함한다. 이러한 열 처리는 제1 층(3)에 존재하는 결정 결함이 수정되도록 한다. 또한, 이는 이 층(3)과 지지체(7) 사이의 본딩을 강화하는 데 도움이 된다. 위에서 설명한 연구에 따르면 이 열 처리는 충분한 온도를 갖는다면 제1 층(3)에, 특히 그 표면 부분에 포함된 수소의 확산을 야기하고 표면 부분의 멀티도메인 변형을 야기하는 효과를 또한 갖는다는 것을 보여주었다. 표면 부분은 대략 50 nm 이하의 두께일 수 있고, 층(3)의 전체 범위에 걸쳐 확립될 수 있다. 열 처리의 끝에서, 강유전성 층(10)은 그 두께에서 비교적 일정한 수소 농도를 가지며, 10^18 내지 10^19 at/cm^3이다. 상술한 어셈블리 층(7b)의 특성으로 인해, 이 어셈블리 층에 포함된 수소는 어닐링 동안 얇은 층(3)을 향해 확산되고/확산되거나 어셈블리 층(7b)과 이러한 층 사이에 존재하는 계면에 트래핑될 가능성이 없다는 점에 유의해야 한다. 따라서, 이는 이러한 계면 부근의 이러한 매립된 구역에서 수소 농도 기울기의 형성을 회피하고, 이러한 방식으로 이 구역은 멀티도메인 특징을 갖도록 변환되는 것이 방지된다.
부합하는 얇은 층(10)을 제조하기 위한 열 처리는 구조체를 30분 내지 10시간의 기간 동안 강유전성 재료의 퀴리 온도와 300 ℃ 사이의 온도(그리고 바람직하게는, 수소의 확산을 촉진하기 위한 450 ℃, 500 ℃ 또는 550 ℃ 이상)로 가져온다. 열 처리는 완만한 램프(ramp)를 제공할 수 있다. 이러한 열 처리는 바람직하게는 제1 층(3)의 자유 면(8)을 산화성 또는 중성 기체 분위기에 노출시킴으로써, 즉, 수소의 외부 확산을 방지할 수 있는 보호 층으로 얇은 층의 이러한 면을 덮지 않고 수행된다.
도 3b를 참조하면, 제조 방법은 또한 열 처리 후 얇은 층(3)을 박형화하는 단계를 포함한다. 이러한 박형화는 예를 들어 기계적, 화학-기계적 박형화 기술 및/또는 화학적 에칭에 의한 얇은 층(3)의 자유 면(8)의 연마에 대응할 수 있다. 이는 예를 들어, 원자력 측정(AFM: atomic force measurement)에 의해 0.5 nm RMS 5×5 μm 미만의 낮은 거칠기를 나타내도록 자유 면(8)이 준비되고 얇은 층(10)의 멀티도메인 표면 부분이 제거될 수 있게 한다. 얇은 층(10)의 타겟 두께에 도달하기 위해, 그리고 모든 경우에 멀티도메인 표면 부분의 두께보다 더 두꺼운 두께에 도달하기 위해 일반적으로 100 내지 300 nm 두께의 제거가 제공된다.
따라서, 이는 표면 상태 품질, 결정 품질에 필요한 품질을 갖는 전체 두께에 걸쳐 얇은 모노도메인 층을 구성한다. 제1 층(3)의 수소 농도보다 낮은 수소 농도를 가지거나 제1 층(3)을 향한 수소의 확산에 대한 장벽을 포함하는 유전성 어셈블리 층(7b)은 어셈블리 계면 부근에 위치된 얇은 층(10)의 매립 구역에서의 과잉 수소의 축적을 회피한다. 이는 제거가 불가능할 수 있는 이 구역의 멀티도메인 변형을 방지한다.
물론, 본 발명은 설명된 실시예에 제한되지 않으며, 청구항에 의해 정의된 본 발명의 범위를 벗어나지 않고 변형을 추가하는 것이 가능하다.
Claims (19)
- 강유전성 재료의 얇은 모노도메인 층(10)을 제조하기 위한 방법으로서,
- 취성(embrittlement) 평면(2)을 형성하고 도너 기판(1)의 상기 취성 평면(2)과 제1 면(4) 사이에 제1 층(3)을 규정하기 위하여 상기 강유전성 도너 기판(1)의 상기 제1 면(4)에 가벼운 종들을 주입하는 단계;
- 유전성 어셈블리 층(7b)에 의해 상기 도너 기판(1)의 상기 제1 면(4)을 지지 기판(7)에 조립하는 단계;
- 상기 제1 층(3)을 상기 지지 기판(7) 상으로 전달하고 상기 제1 층(3)의 자유 면(8)을 노출시키기 위해 상기 취성 평면(2)에서 상기 도너 기판(1)을 파단하는 단계;
- 상기 제1 층(3)을 마무리하는 단계로서, 상기 마무리하는 단계는 상기 제1 층(3)의 상기 자유 면(8)의 열 처리에 후속하여 상기 얇은 모노도메인 층(10)을 형성하기 위해 상기 제1 층(3)을 박형화하는 단계를 포함하는, 마무리하는 단계;를 포함하고,
상기 유전성 어셈블리 층(7b)은 상기 제1 층(3)의 수소 농도보다 낮은 수소 농도를 갖거나 상기 제1 층을 향한 수소의 확산을 방지하는 산화물을 포함하거나, 상기 유전성 어셈블리 층(7b)은 상기 제1 층(3)을 향한 수소의 확산을 방지하는 장벽을 포함하는, 방법. - 제1항에 있어서,
상기 박형화하는 단계는 상기 제1 층(3)의 상기 자유 면(8)에 적용되는 화학-기계적 연마를 포함하는, 방법. - 제1항 내지 제2항 중 어느 한 항에 있어서,
상기 열 처리는 30분과 10시간 사이의 기간 동안, 상기 제1 층(3)을 구성하는 상기 강유전성 재료의 퀴리(Curie) 온도와 300 ℃ 사이의 온도에서 수행되는, 방법. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 열 처리는 산화성 또는 중성 기체 분위기 하에서 수행되는, 방법. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 도너 기판(1)은 LiTaO3 또는 LiNbO3으로부터 선택된 강유전성 재료를 포함하는, 방법. - 제1항 내지 제5항 중 어느 한 항에 있어서,
상기 강유전성 재료는 30 ° 내지 60 °RY의 결정 방향을 갖는, 방법. - 제1항 내지 제6항 중 어느 한 항에 있어서,
상기 지지 기판(7)의 재료는 실리콘인, 방법. - 제1항 내지 제7항 중 어느 한 항에 있어서,
상기 도너 기판(1)은 고체 재료의 블록인, 방법. - 제1항 내지 제8항 중 어느 한 항에 있어서,
상기 도너 기판(1)은 매니퓰레이터(manipulator) 기판(1b) 상에 배치된 강유전성 재료의 두꺼운 층(1a)을 포함하는, 방법. - 제9항에 있어서,
상기 매니퓰레이터 기판(1b)은 상기 지지체(7)의 열 팽창 계수와 동일하거나 근접한 열 팽창 계수를 갖는, 방법. - 제1항 내지 제10항 중 어느 한 항에 있어서,
상기 제1 층(3)의 재료와 상기 지지 기판(7)의 재료는 상이한 열 팽창 계수를 갖는, 방법. - 제1항 내지 제11항 중 어느 한 항에 있어서,
상기 유전성 어셈블리 층(7b)은 0.01 또는 0.05 이상의 질소/산소 비율의 질소를 갖는 산화물을 포함하는, 방법. - 제1항 내지 제12항 중 어느 한 항에 있어서,
상기 유전성 어셈블리 층(7b)은 0.01 내지 0.25 또는 0.05 내지 0.01의 질소/산소 비율의 질소를 갖는 실리콘 산화물을 포함하는, 방법. - 제1항 내지 제13항 중 어느 한 항에 있어서,
상기 유전성 어셈블리 층(7b)은 상기 지지 기판(7a)의 측면 상에 배치된 제1 산화물 층 및 상기 제1 층(3)의 측면 상에 배치된 실리콘 질화물의 층을 포함하는 스택에 의해 형성되는, 방법. - 디바이스로서,
- 강유전성 재료 층의 얇은 완전 모노도메인 층(10);
- 상기 얇은 층(10)과 접촉하고 상기 얇은 층(10)을 향한 수소의 확산을 방지하는 산화물을 포함하거나 제1 층(3)을 향한 수소의 확산을 방지하는 장벽을 포함하는 유전성 어셈블리 층(7b);
- 상기 유전성 층과 접촉하는 지지체(7);를 포함하는, 디바이스. - 제15항에 있어서,
상기 지지 기판(7)에는 상기 지지체의 고체 부분(7a)과 상기 유전성 어셈블리 층(7b) 사이에 위치된 전하 트래핑 층(7c)이 제공되는, 디바이스. - 제15항 내지 제16항 중 어느 한 항에 있어서,
상기 유전성 어셈블리 층(7b)은 0.01 또는 0.05 이상의 질소/산소 비율의 질소를 갖는 산화물을 포함하는, 디바이스. - 제15항 내지 제17항 중 어느 한 항에 있어서,
상기 유전성 어셈블리 층(7b)은 0.01 내지 0.25 또는 0.05 내지 0.01의 질소/산소 비율의 질소를 갖는 실리콘 산화물을 포함하는, 디바이스. - 제15항 내지 제18항 중 어느 한 항에 있어서,
상기 유전성 어셈블리 층(7b)은 상기 지지 기판(7a)의 측면 상에 배치된 제1 산화물 층 및 상기 제1 층(3)의 측면 상에 배치된 실리콘 질화물의 층을 포함하는 스택에 의해 형성되는, 디바이스.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1903359 | 2019-03-29 | ||
| FR1903359A FR3094573B1 (fr) | 2019-03-29 | 2019-03-29 | Procede de preparation d’une couche mince de materiau ferroelectrique |
| PCT/EP2020/058460 WO2020200986A1 (fr) | 2019-03-29 | 2020-03-26 | Procédé de préparation d'une couche mince de matériau ferroélectrique |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20210144772A true KR20210144772A (ko) | 2021-11-30 |
Family
ID=67742635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217033728A KR20210144772A (ko) | 2019-03-29 | 2020-03-26 | 강유전성 재료의 얇은 층을 제조하기 위한 방법 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US20240072753A1 (ko) |
| EP (1) | EP3948966B1 (ko) |
| JP (1) | JP2022528388A (ko) |
| KR (1) | KR20210144772A (ko) |
| CN (1) | CN113544869A (ko) |
| FI (1) | FI3948966T3 (ko) |
| FR (1) | FR3094573B1 (ko) |
| SG (1) | SG11202110012UA (ko) |
| WO (1) | WO2020200986A1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3129033B1 (fr) | 2021-11-10 | 2023-12-29 | Soitec Silicon On Insulator | Procede de preparation d’une couche mince en materiau ferroelectrique |
| FR3137490A1 (fr) * | 2022-07-04 | 2024-01-05 | Soitec | Procede de fabrication d’une structure comportant une couche barriere a la diffusion d’especes atomiques |
| FR3138596A1 (fr) * | 2022-07-29 | 2024-02-02 | Soitec | Procédé de préparation d’une couche mince monodomaine en matériau ferroélectrique comprenant du lithium |
| FR3141590A1 (fr) * | 2022-10-26 | 2024-05-03 | Soitec | Substrat piézoélectrique sur isolant (POI) et procédé de fabrication d’un substrat piézoélectrique sur isolant (POI) |
| FR3141591A1 (fr) * | 2022-10-26 | 2024-05-03 | Soitec | Substrat piézoélectrique sur isolant (POI) et procédé de fabrication d’un substrat piézoélectrique sur isolant (POI) |
| FR3141592A1 (fr) * | 2022-10-26 | 2024-05-03 | Soitec | Substrat piézoélectrique sur isolant (POI) et procédé de fabrication d’un substrat piézoélectrique sur isolant (POI) |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6593212B1 (en) * | 2001-10-29 | 2003-07-15 | The United States Of America As Represented By The Secretary Of The Navy | Method for making electro-optical devices using a hydrogenion splitting technique |
| FR2860341B1 (fr) | 2003-09-26 | 2005-12-30 | Soitec Silicon On Insulator | Procede de fabrication de structure multicouche a pertes diminuees |
| FR2914492A1 (fr) | 2007-03-27 | 2008-10-03 | Soitec Silicon On Insulator | Procede de fabrication de structures avec couches ferroelectriques reportees. |
| KR101196990B1 (ko) | 2007-12-25 | 2012-11-05 | 가부시키가이샤 무라타 세이사쿠쇼 | 복합 압전 기판의 제조방법 |
| FR2933233B1 (fr) | 2008-06-30 | 2010-11-26 | Soitec Silicon On Insulator | Substrat de haute resistivite bon marche et procede de fabrication associe |
| FR2953640B1 (fr) | 2009-12-04 | 2012-02-10 | S O I Tec Silicon On Insulator Tech | Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante |
| WO2012128268A1 (ja) * | 2011-03-22 | 2012-09-27 | 株式会社村田製作所 | 圧電デバイス、圧電デバイスの製造方法 |
| US9768056B2 (en) | 2013-10-31 | 2017-09-19 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition |
| FR3068508B1 (fr) * | 2017-06-30 | 2019-07-26 | Soitec | Procede de transfert d'une couche mince sur un substrat support presentant des coefficients de dilatation thermique differents |
| FR3078822B1 (fr) * | 2018-03-12 | 2020-02-28 | Soitec | Procede de preparation d’une couche mince de materiau ferroelectrique a base d’alcalin |
-
2019
- 2019-03-29 FR FR1903359A patent/FR3094573B1/fr active Active
-
2020
- 2020-03-26 CN CN202080017749.0A patent/CN113544869A/zh active Pending
- 2020-03-26 EP EP20712608.7A patent/EP3948966B1/fr active Active
- 2020-03-26 FI FIEP20712608.7T patent/FI3948966T3/fi active
- 2020-03-26 SG SG11202110012UA patent/SG11202110012UA/en unknown
- 2020-03-26 US US17/430,662 patent/US20240072753A1/en active Pending
- 2020-03-26 JP JP2021557768A patent/JP2022528388A/ja active Pending
- 2020-03-26 KR KR1020217033728A patent/KR20210144772A/ko active Search and Examination
- 2020-03-26 WO PCT/EP2020/058460 patent/WO2020200986A1/fr active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| TW202105780A (zh) | 2021-02-01 |
| EP3948966B1 (fr) | 2023-11-08 |
| FR3094573B1 (fr) | 2021-08-13 |
| CN113544869A (zh) | 2021-10-22 |
| JP2022528388A (ja) | 2022-06-10 |
| SG11202110012UA (en) | 2021-10-28 |
| EP3948966A1 (fr) | 2022-02-09 |
| FR3094573A1 (fr) | 2020-10-02 |
| FI3948966T3 (fi) | 2024-01-02 |
| WO2020200986A1 (fr) | 2020-10-08 |
| US20240072753A1 (en) | 2024-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20210144772A (ko) | 강유전성 재료의 얇은 층을 제조하기 위한 방법 | |
| US7449395B2 (en) | Method of fabricating a composite substrate with improved electrical properties | |
| US7323398B2 (en) | Method of layer transfer comprising sequential implantations of atomic species | |
| EP1981063B1 (en) | Process for producing a soi wafer | |
| CN110770893B (zh) | 将薄层转移到具有不同的热膨胀系数的支撑衬底上的方法 | |
| US20220247374A1 (en) | Method for manufacturing a structure comprising a thin layer transferred onto a support provided with a charge trapping layer | |
| US7563697B2 (en) | Method for producing SOI wafer | |
| KR20100120283A (ko) | Ｓｏｉ 기판의 표면 처리 방법 | |
| TW200931507A (en) | Semiconductor wafer re-use in an exfoliation process using heat treatment | |
| KR101623968B1 (ko) | 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법 | |
| US20220285520A1 (en) | Process for preparing a thin layer of ferroelectric material | |
| KR19990023856A (ko) | 에스 오 아이 층위에의 산화막 형성방법 및 결합 웨이퍼 제조방법 | |
| CN101188190A (zh) | Soq基板以及soq基板的制造方法 | |
| WO2021201220A1 (ja) | 複合基板およびその製造方法 | |
| KR20090042139A (ko) | 반도체 기판의 제조 방법 | |
| TW202338916A (zh) | 用於製備鐵電材料薄膜之方法 | |
| KR100797210B1 (ko) | 다층구조의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |