TW202105780A - 用於製備鐵電材料薄膜之方法 - Google Patents

用於製備鐵電材料薄膜之方法 Download PDF

Info

Publication number
TW202105780A
TW202105780A TW109110272A TW109110272A TW202105780A TW 202105780 A TW202105780 A TW 202105780A TW 109110272 A TW109110272 A TW 109110272A TW 109110272 A TW109110272 A TW 109110272A TW 202105780 A TW202105780 A TW 202105780A
Authority
TW
Taiwan
Prior art keywords
layer
ferroelectric
patent application
scope
substrate
Prior art date
Application number
TW109110272A
Other languages
English (en)
Other versions
TWI843831B (zh
Inventor
艾利克斯 德朗
伊莎貝 于耶
摩根 洛基歐
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW202105780A publication Critical patent/TW202105780A/zh
Application granted granted Critical
Publication of TWI843831B publication Critical patent/TWI843831B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02559—Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Laminated Bodies (AREA)

Abstract

本發明涉及一種用於製備鐵電材料單域薄層之方法。該方法包括將輕質物種植入一鐵電施體底材之第一面以形成一脆性平面，並在該脆性平面與該鐵電施體底材之第一面之間界定出一第一層，並透過一介電接合層，將該鐵電施體底材之第一面接合至一支撐底材，並在該脆性平面處使該鐵電施體底材斷裂。該介電接合層(7b)包含一氧化物，其氫濃度低於該第一層(3)的氫濃度或可防止氫向該第一層(3)擴散，或者，該介電接合層(7b)包含一阻擋層防止氫向該第一層(3)擴散。該製備方法亦包含對該第一層之自由面進行熱處理，以擴散該第一層中所含的氫，並在該第一層之表面部分引起多域轉換，接著薄化該第一層以去除至少其表面部分。

Description

用於製備鐵電材料薄膜之方法
本發明涉及一種用於製備鐵電材料薄層之方法。詳言之，本發明涉及一種製備方法，其可使最終產品的薄層保持鐵電材料之單域性質。此製備方法可用於諸如微電子、微機械、光子學等領域。
應注意的是，前述鐵電材料為在自然狀態下具有電極化(electric polarization)的材料，該極化可經由施加外部電場而反轉。「鐵電域」(ferroelectric domain)指在極化均勻(所有偶極矩(dipole moment)在給定方向上彼此平行排列)的單片材料中的每一區域。因此，當鐵電材料由極化均勻的單一區域形成時，該鐵電材料可稱為「單域(monodomain)」，而當鐵電材料包括不同極性(polarity)的多個區域時，該鐵電材料可稱為「多域(multidomain)」。
許多習知方法可用於形成鐵電材料薄層。舉例而言，可使用分子束磊晶法(molecular beam epitaxy)、電漿濺鍍法(plasma sputtering)、雷射脈衝沉積法(laser pulsed deposition)，或甚至應用Smart Cut™技術，其透過在鐵電材料的堅實底材中植入輕質物種所形成之脆弱區（或脆性平面）進行斷裂，以從該堅實底材上移除一薄層。
更詳細而言，本發明涉及一種用於製備這類方法所獲得之鐵電材料薄層之方法。文件US 2010/0088868提出透過植入氫的方式移轉鉭酸鋰鐵電層，從而形成多域層之方法。但該方法使得該層不合用，因為其會影響後續形成於該薄層上方／當中的元件(例如表面聲波元件SAW))之效能。
文件FR 3068508揭示透過中間層及Smart Cut方法，對移轉到支撐底材上之鐵電薄層進行修整(finishing)之方法。在一示例中，所述修整包括對該薄層進行熱處理，然後進行研磨。根據該文件，這個順序可恢復鐵電薄層的初始單域特性。然而，本案申請人的額外分析顯示，只實施該修整順序不能保證該薄層在其整個厚度上(即從其與中間層的交界面到其自由表面)的單域性質。更詳細而言，這些使用PFM(壓電力顯微鏡)(Piezoresponse Force Microscopy)測量所進行的分析，其通常從測量表面延伸約50 nm的深度，已確認薄層的表面部分確實是單域，但與中間層並列的埋置部分可能是多域。為了進行此「埋置」的PFM測量，可透過化學機械研磨使該層逐漸薄化，以接近中間層的測量表面。
文件FR 2914492亦揭示一種使用Smart Cut技術製作鐵電材料薄層之方法。在該文件中，如同前述的US 2010/0088868，被移轉到支撐底材上的層，係透過承受電場的方式進行製備，以改善或恢復其單域鐵電性能。這種處理方式需要在待處理的鐵電層的任一側設置一對電極，例如與該層有電性接觸。然而，並非總是有辦法設置這樣的一對電極，尤其當鐵電層被移轉到電絕緣底材上或電絕緣層上時。
本發明之目的為提出一種製備鐵電材料薄層之方法，以至少克服部分前述缺點。更詳細而言，本發明涉及一種實施植入輕質物種之步驟而移轉鐵電材料層之方法，該方法可在被移轉層的整個厚度上保留或恢復其單域特質。故在此層製備方法中，不需要使該層承受電場以恢復其單域特質，且此方法可將該層移轉到電絕緣底材上或使該層被提供成具有介電層。
為了達成此目標，本發明之標的提出一種用於製備一鐵電材料單域薄層之方法，該方法包括以下步驟： - 將輕質物種植入一鐵電施體底材之第一面以形成一脆性平面，並在該脆性平面與該鐵電施體底材之第一面之間界定出第一層； - 透過一介電接合層，將該鐵電施體底材之第一面接合至一支撐底材； - 在該脆性平面處使該鐵電施體底材斷裂，以將該第一層移轉到該支撐底材上並暴露出該第一層之自由面； - 修整該第一層，所述修整包括對該第一層之自由面進行熱處理，接著薄化該第一層，以形成該單域薄層。
根據本發明，該介電接合層包含一氧化物，其氫濃度低於該第一層的氫濃度或可防止氫向該第一層擴散，或者，該介電接合層包含一阻擋層防止氫向該第一層擴散。
讓人驚訝的是，這一系列精確的製備步驟結合該接合層的特定性質，可形成一最終薄層，該薄層在其整個厚度上具有單域極化，並具有令人滿意的晶體及表面品質。
根據本發明之其他有利的和非限制性的特徵，其可以單獨實施，或以任何技術上可行的組合來實施： - 所述薄化包括對該第一層之自由面進行化學機械研磨； - 所述熱處理係在300°C與構成該第一層的鐵電材料的居禮溫度間之溫度下實施，持續時間在30分鐘及10小時之間； - 所述熱處理係在一氧化或中性氣體氣氛下實施； - 該鐵電施體底材包含選自LiTaO3或LiNbO3之一鐵電材料； - 所述鐵電材料具有30°及 60° RY之間的晶向； - 該支撐底材的材料為矽； - 該鐵電施體底材為一塊固體材料； - 該鐵電施體底材包含鐵電材料之一厚層，其設置在一操作底材上； - 該操作底材的熱膨脹係數與該支撐底材的熱膨脹係數完全相同或接近； - 該第一層的材料及該支撐底材的材料具有不同的熱膨脹係數； - 該支撐底材被提供成具有一電荷捕捉層； - 該介電接合層包括具有氮之一氧化物，其氮氧比大於或等於0.01或0.05； - 該介電接合層包含具有氮之一矽氧化物，其氮氧比在0.01及0.25之間或0.05及0.01之間； - 該介電接合層由一堆疊形成，該堆疊包含設置在該支撐底材那側的第一氧化層，以及設置在該第一層那側的矽氮化物層。
根據另一面向，本發明提出一元件，其包含： - 一鐵電材料製成之一單域薄層； - 與該單域薄層接觸之一介電接合層，其包含一氧化物防止氫向該單域薄層擴散，或包含一阻擋層防止氫向該第一層擴散； - 與該介電接合層接觸之一支撐底材。
根據本發明之其他有利的和非限制性的特徵，其可以單獨實施，或以任何技術上可行的組合來實施： - 該支撐底材被提供成具有一電荷捕捉層，位於該支撐底材的一堅實部分與該介電接合層之間； - 該介電接合層包含具有氮之一氧化物，其氮氧比大於或等於0.01或0.05； - 該介電接合層包含具有氮之一矽氧化物，其氮氧比在0.01及0.25之間或0.05及0.01之間； - 該介電接合層由一堆疊形成，該堆疊包含設置在該支撐底材那側的第一氧化層，以及設置在該第一層那側的矽氮化物層。
為了簡化以下說明內容，不同實施例中，相同的元件編號代表完全相同或具有同樣功能之元件。
為了可讀性，圖式為不按比例繪製之概要示意。尤其，層的厚度並未相對於其橫向尺寸而按比例繪製。
在以下說明中，與層或底材相關之「熱膨脹係數」一詞，係指在界定出該層或該底材的主平面中所定義的方向上的膨脹係數。若材料為各向異性(anisotropic)，則熱膨脹係數的保留值(retained value)為幅度最大的值。所述熱膨脹係數值係在室溫下測得。
圖4繪示可使用根據本發明之方法製作之一種表面聲學元件。
鐵電薄層10被設置成經由介電層7b與支撐底材7直接接觸。金屬電極11a、11b設置在鐵電薄層10上。眾所周知，施加到其中一個電極的高頻電訊號以表面波的形式在鐵電薄層10中傳播，以在其中進行處理(例如過濾)並在另一個電極上恢復。鐵電薄層10的特徵及更一般而言形成鐵電薄層10下方堆疊的每一層的特徵，尤其是鐵電薄層10的厚度及單域晶體品質，對於能否以所欲方式處理電訊號是決定性的。
支撐底材7的特徵可透過聲耦合(acoustic coupling)影響波在薄層10中的傳播。因此，這些層的性質及厚度，對於能否以所欲方式處理電訊號亦相當重要，或至少會對電訊號的處理造成影響。在圖4所示之示例中，支撐底材7包括堅實矽部分7a及與鐵電薄層10直接接觸之介電接合層7b，該介電接合層7b優選包含氧化物。舉例而言，介電接合層7b可由矽氧化物或矽氮化物製成，或由這些材料構成的層堆疊形成。為了避免與施加到電極11a、11b的高頻訊號發生電耦合從而可能影響其傳播，支撐底材7優選為具有電阻性。因此，堅實部分7a可由高電阻率矽底材形成，亦即其電阻率大於1000 ohm-cm，更優選大於3000 ohm-cm。
在圖4示例中，為了支持支撐底材7的電阻特性，可在堅實部分7a與介電接合層7b之間插入諸如多晶矽構成之電荷捕捉層7c。這種層的形成方法及其對支撐底材7電阻率的貢獻眾所皆知，其詳細說明可在文件FR 2860341、FR 2933233、FR 2953640及US 2015/115480中找到。當然，電荷捕捉層7c的形成，可使用提供多晶矽層以外的技術。該電荷捕捉層7c亦可包含碳、包含碳化矽或由碳化矽構成，或包含矽碳合金或由矽碳合金構成。作為替代方案，為了在電荷捕捉層7c中產生電捕捉器，可以相對重的物種(例如氬) 對支撐底材表面部分進行離子轟擊(ion bombardment)，以在其中產生能夠捕捉電荷的晶體缺陷。當支撐底材7為矽製時，亦可透過諸如使支撐底材7的表面部分孔隙化，提供由多孔材料製成的電荷捕捉層7c。
應注意的是，圖4所示元件並未在鐵電薄層10下方提供電極。介電接合層7b的存在不允許與鐵電薄層10的背面接觸。因此，要如前文述習知技術所記載，利用電極的存在或電接觸的形成來極化鐵電薄層10是不可能的。
因此，一種用於製備鐵電薄層10，使其可保留或恢復單域特徵而不需施加再極化電壓(repolarization voltage)的方法非常重要。
茲參考圖1及圖2，為了製作圖4所示之元件，本發明提供將第一鐵電層3移轉到支撐底材7上，其中所述第一層3係透過基於植入輕質物種(例如氫)之移轉技術，自單域鐵電的施體底材1取得。
根據此技術，氫被植入施體底材1的第一面4，以在其中形成埋置脆性平面2。第一層3係以此方式界定在脆性平面2及施體底材1的第一面4之間。接著將施體底材1的第一面4與支撐底材7接合，在此例中係透過介電接合層7b進行。接著使施體底材1在脆性平面2處斷裂，其可透過諸如使用適當的熱處理及／或施加機械力量進行。接著將第一層3從施體底材1釋放，以暴露第一層3的自由面8，該薄層的另一面4與支撐底材7的介電接合層7b直接接觸。
一般而言，必須提供用於製備移轉到支撐底材7上的第一層3之步驟，以形成「有用的」薄層10。這些步驟通常旨在改善薄層10的晶體品質及其表面狀態(例如其粗糙度)。這些製備步驟可包含第一層3的一薄化步驟(例如透過化學機械研磨，其在下方表格中標示為「CMP」)及／或一熱處理步驟(在鐵電材料的情況下，可在中性或含氧氣氛中於大約500°C的溫度下進行熱處理，其在下方表格中標示為「TTH」)。應注意的是，第一層3之自由面8的熱處理步驟，與造成施體底材斷裂的熱處理步驟是分開的。事實上，因第一層3在斷裂回火期間尚未完全被釋出，因此該熱處理不能處理其自由面。
然而，本案申請人已觀察到，一種用於製備移轉到支撐底材7上之第一層3並旨在形成薄層10的方法，可能導致在薄層10內產生多個鐵電域，從而使其具有多域性質。如前所述，這種特徵使得該層不適合使用，因為其會影響後續形成於該薄層上方／當中的元件(例如類似於圖4所示之表面聲學元件)的效能。
本申請案的發明人已觀察到，第一層3的性質及其製備步驟之順序，可顯著影響薄層10的鐵電性質。根據這些最初觀察，本申請案的發明人使用了壓電力顯微鏡(PFM)技術，對製備步驟的各種順序進行分析，以描述薄層10表面之單域或多域性質。這些實驗總結於下表。 [表1]
步驟 1 步驟 2 說明
無薄層製備步驟 單域，表面及／或晶體特性不適合使用
CMP   單域，表面及／或晶體特性不適合使用
TTH   多域
CMP TTH 多域(一般製備方法)
TTH CMP 單域
從表格第一行可看出，在分離步驟結束時，且在任何製備步驟之前，所獲得的第一層3，表現出符合規定的鐵電性質(compliant ferroelectric qualities)，即單域性質。然而，該層的表面狀態和晶體品質需要進行製備步驟。
表格第四行對應於連接薄化及熱處理(CMP + TTH)之方法，可以看出在此處理結束時，薄層具有多域鐵電性質。
第二行及第三行分別代表單獨施加薄化CMP或熱處理TTH的步驟。這兩個步驟都造成薄層3的屬性不符合規定 (non-compliant properties)。
本案申請人意識到，透過先進行熱處理步驟TTH隨後進行薄化步驟CMP，所獲得的薄層10具有鐵電極化之單域分布及可接受的晶體及表面品質，如PFM法在該層表面上所觀察到。
根據本案申請人進行的額外分析，可確定薄層10中多個鐵電域之形成，可能與在製備第一層3之前存在於該層中的強烈氫濃度梯度(strong hydrogen concentration gradient)有關。事實上，已觀察到在具有這種梯度的層上施加熱處理，將形成多個鐵電域。在界定第一層3的步驟期間植入施體底材1的氫，係依照在脆性平面2處具有濃度峰值的輪廓，分布在該底材中。因此，在斷裂之後移轉到支撐底材7上的第一鐵電層3在其自由面8具有顯著的氫濃度，其約為10^21 at/cm^3。此濃度在該薄層的厚度中往支撐底材7的方向減少，達到約10^19 at/cm^3的水平。
當製備步驟包括薄化第一層3之第一步驟以使其厚度達到薄層10的目標厚度，並接著進行熱處理時，熱處理係在被薄化層(尤其是其表面部分)仍具有強烈氫梯度的情況下進行。這將使薄層10的一厚度或表面部分(當中氫梯度很大)，轉變成多個鐵電域。
當這兩個步驟的順序相反時，具有強烈氫濃度梯度的第一層3之表面部分將被轉變而具有多個鐵電域。然而，第一層3的多域表面部分將被後續的薄化步驟去除。這樣便可提供具有所需單域品質之薄層10。
應注意的是，由於該層的氫已飽和，因此熱處理無論在薄化步驟之前或之後進行都會使氫擴散，並減少該層厚度中的氫濃度梯度。因此，可隨後施加於薄層10製備的熱處理，不太可能影響該層的單域性質。
在薄層10被薄化之後使用壓電力顯微鏡對薄層10進行觀察之詳細分析亦顯示，該薄層10可能具有與接合層接觸之埋置多域部分。簡單的PFM表面觀察不容易看到埋置的多域部分，因為其測量僅限於約50 nm的深度。
根據對多個例子中的薄層所進行的PFM觀察，本案申請人已確定，在製備薄層10的方法之熱處理過程中，介電接合層7b的性質對於鐵電層中氫的重新分佈起著重要作用。
當介電接合層7b富含氫時(例如具有某些沉積氧化物或介電質時)，將形成氫的來源，而熱處理將使氫遷移到與該接合層7b接觸的鐵電層中。此時氫尤其可累積在鐵電層中，於該鐵電層與接合層7b的交界處。這種遷移和累積可構成氫濃度梯度，從而在熱處理過程中使得與接合層接觸之鐵電層的一部分發生多域轉換(multidomain transformation)。
反之，當接合層7b相對缺乏氫時，即其氫濃度低於移轉後鐵電層中的氫濃度，鐵電層中多餘的氫可在熱處理所引起的擴散過程中被接合層7b吸收。這樣可防止氫在接合交界面處累積，並避免鐵電層中靠近該交界面的部分發生多域轉換。
本發明利用這些結果及觀察，提出一種用於製備薄層10之方法。詳言之，本發明涉及一種用於製備鐵電材料薄層10之方法，該薄層10係透過一移轉技術從施體底材1移轉到支撐底材7上，該移轉技術包含如前所述的輕質物種(例如氫物種)植入。以下說明用於進行所述移轉的若干實施例。
根據第一實施例，如圖1A至圖1D所示，施體底材1由鐵電材料之單域堅實塊狀物組成，例如LiTaO3、LiNbO3、LiAlO3、BaTiO3、PbZrTiO3、KNbO3、BaZrO3、CaTiO3、PbTiO3或KTaO3。施體底材1可為標準尺寸的圓形晶圓，例如直徑150 mm或200 mm。但本發明不限於這些尺寸或形狀。施體底材1可能來自鐵電材料的晶錠，從而使施體底材1具有預定的晶向(crystal orientation)。所述晶向係根據預期的應用而選定。因此，若欲利用薄層特性形成SAW濾波器，通常做法為選定30°與60° RY之間，或40°與50° RY之間的晶向。但本發明不限於特定的晶向。
無論施體底材1的晶向為何，該方法皆包含將氫導入該施體底材1中。所述導入可對應於氫的植入，即對施體底材1的平面4進行氫離子轟擊。可自然預期的是，透過諸如植入等方式導入的氫，係透過引入其他輕質物種(例如氦)加以補充。
眾所皆知，如圖1B所示，植入離子之目的為形成脆性平面2，其界定出待移轉的鐵電材料之第一層3(位於平面4那側)，以及形成底材其餘部分的另一部分5。
植入物種的性質、劑量及植入能量係根據待移轉層的厚度及施體底材1的物理化學性質而選定。在施體底材1由LiTaO3製成的情況下，可選擇以30及300 keV之間的能量，植入劑量為1E16及5E17 at/cm²之間的氫，以界定出厚度約200至2000 nm之第一層3。
如圖1C所示，在下一步驟中，施體底材1之平面4與支撐底材7之表面6接合。支撐底材7可具有與施體底材1相同的尺寸及形狀。出於可取得性與成本因素，支撐底材7為矽製的單晶或多晶晶圓。然而，支撐底材7一般而言可由任何材料形成，例如矽或甚至由諸如藍寶石或玻璃等電絕緣材料形成，而且可以是任何形狀。為了形成圖4所示之元件，支撐底材被選定成由高電阻矽所製之一堅實部分7a形成，其設有電荷捕捉層7b，該電荷捕捉層7b可由諸如多晶矽製成。
在接合步驟之前，可設想使用清潔、刷洗、乾燥、研磨步驟，或使用諸如基於氧或氮之電漿活化等方法，製備待接合的底材表面。
該接合步驟可對應於施體底材1透過分子黏附(molecular adhesion)及／或靜電鍵合(electrostatic bonding)與支撐底材7之緊密接觸。為利於兩個底材1、7之接合，可在待接合的支撐底材7的表面6上形成至少一介電接合層7b。此外，或作為替代方案，可在待接合的施體底材1的表面4上形成接合層，最好在形成脆性平面2之前。換言之，介電接合層7可至少部分地在兩個底材1、7的其中一者及／或另一者上形成。
介電接合層7b可由諸如矽氧化物形成，或更一般地由諸如Ta2O5、ZrO2或HfO等氧化物(這些氧化物可像SiO2一樣透過沉積形成)或矽氮化物形成，其厚度在數奈米及數微米之間。介電接合層7b可由不同類型的介電層之堆疊構成。介電接合層7b可根據各種習知技術製作，例如熱氧化或氮化處理、化學沉積(PECVD、LPCVD等)等。
一般而言，使用沉積或形成接合層，從而在其中摻入少量氫之技術是比較受青睞的。應注意的是，形成該接合層的材料、厚度及技術之選擇並非完全自由。詳言之，該選擇由該接合層的電絕緣特性、聲波傳播及／或該接合層在最終結構及預期應用中的附著力(adhesion)所主宰。亦應注意的是，以沉積(尤其是氧化物沉積)方式形成接合層通常更容易且更普遍，因為這種形成方法可獨立於支撐底材的性質而進行，且可在相對適中的溫度下(低於1000°C或950°C或甚至低於900°C)進行，所述溫度有時可能會因支撐底材7a堅實部分的性質或捕捉層7c之存在而施加。
根據一實施例之重要特徵，必須注意確保介電接合層7b的氫濃度低於第一層3的平均氫濃度。由於第一層3的氫大部分來自為了形成脆性平面2而植入的氫，可透過將植入劑量(at/cm^2)除以第一層的厚度(單位為cm)來確定氫的平均濃度。該濃度通常在10^20 at/cm^3及10^22 at/cm^3之間。舉例而言，在接合層7b由沉積在支撐底材上的矽氧化物所形成的情況下，該氧化物將在接合步驟之前被回火，以使其中大部分的氫向外擴散(exodiffuse)。
一般而言，可提供回火介電接合層7b之一步驟，使該層的溫度高於製備第一移轉層的熱處理的溫度，下文將進一步說明之。因此，該介電層可達到600°C、700°C或800°C或更高的溫度。在該外擴散步驟之後，接合層7b中的平均氫濃度可因而低於5.10^20 at/cm^3，或有利地低於10^18 at/cm^3，或更有利地低於10^18 at/cm^3。應注意的是，回火可改變接合層的特徵，除了氫濃度以外。詳言之，回火可降低氫的擴散率，亦即該物種在形成接合層的材料中擴散的能力，因此所述氫即使有相對較高的濃度(約10^20 at/cm^3)也不太可能擴散到第一層3。
作為替代方案或此實施例之額外步驟，可為介電接合層7b提供一阻擋層，以防止氫向第一層3擴散。舉例而言，接合層7b可由一堆疊形成，該堆疊包含設置在支撐底材7a(或捕捉層7c，如果存在的話)那側的第一氧化層(例如矽氧化物層)，以及設置在第一鐵電層3那側的矽氮化物層。此氮化物層可防止矽氧化物層中存在的氫向第一鐵電層3擴散。
根據又另一方法，可使介電接合層具有任何濃度的氫，但該層具有非常低的氫擴散率，因此所述氫仍充分被困在其中，而不會顯著擴散至薄層3。
這樣的層可由氧化物形成，例如含氮的矽氧化物SiON，其氮氧比大於或等於0.01、0.05或0.1。當介電接合層7b係基於氮化氧化矽SiON(其為非常普遍的材料，因其具有形成、黏附、電絕緣及聲波傳播等眾所周知的特徵)時，吾人可決定氮氧比不超過0.1或0.25，以避免過度改變前述特徵，並使該層保持與簡單矽氧化物SiO2等效或接近的行為。應注意的是，這種富氮的氧化物層，可容易地透過諸如PECVD等沉積技術形成，其至少一載體氣體可選定為氮，因為其可以受到控制之方式與氧化物層結合。所述氮氧比可使用稱為EDX(其為「能量色散X射線譜(energy-dispersive X-ray spectroscopy)」之縮寫)之技術進行測量，或由SIMS(二次離子質譜，secondary ion mass spectrometry)所確定的氧化物層4之氮和氧測量結果得出。
介電接合層7b可在其整個厚度上由具有低擴散率的材料形成，例如前述的含氮氧化物。
作為替代方案，可僅由該低擴散率材料製成一阻擋層(如前文替代方案所述)防止氫向第一層3擴散。舉例而言，可在支撐底材上沉積形成具高氫濃度的矽氧化物層，該層係使用氮基電漿製備，以從表面吸收氮。因此，該表面厚度上形成富氮SiO的阻擋層，其可防止氧化物其餘部分所含的氫發生擴散。
當支撐底材的堅實部分7a的表面設有含矽的電荷捕捉層7c時，可設想在氧化氣氛中以低於950°C，優選為在800°C至900°C之間的適當溫度，對該捕捉層的表面部分進行熱氧化處理，以形成介電接合層7b。這樣可避免電荷捕捉層7c因承受950°C或900°C以上的高溫而受損(例如再結晶)。可視需要選擇引入研磨氧化後捕捉層7c表面的步驟，以使其相容於後續的接合步驟。
無論介電接合層7b的性質及其已經歷的處理為何，在接合步驟結束時，如圖1C所示，組合件包含兩個相關底材，其中支撐底材7的平面6透過介電接合層7b黏附到施體底材1的平面4。
接著處理該組合件，以使鐵電材料的第一層3透過在脆性平面2的斷裂而從施體底材1分離。
因此，該分離步驟可包括在約80°C至300°C的溫度範圍內對該組合件進行熱處理，以允許第一層3移轉到支撐底材7上。該步驟可包括在脆性平面2處施加刀刃、氣態或液態流體射流，或任何機械性質的力量，以取代熱處理或與熱處理共同進行。
完成此分離步驟後，可獲得如圖1D所示之結構9。該結構9包括鐵電材料之第一層3，其包含設置於支撐底材7上的第一自由面8及第二面4(其對應於施體底材的第一面)，以及設置於第一層3及支撐底材7其餘部分之間的介電接合層7b。
圖2A至圖2D繪示第二實施例，其特別適合用於製作異質結構9，其中第一層3的熱膨脹係數與支撐底材的熱膨脹係數非常不同，舉例而言，相差超過10％。
茲參考圖2A，在此例中，施體底材1由鐵電材料厚層1a及操作底材1b構成，該鐵電材料厚層1a之特性與第一實施例之鐵電材料堅實塊狀物所描述之特性相同。
操作底材1b可有利地由熱膨脹係數接近構成支撐底材7之材料熱膨脹係數之的材料(或多種材料)形成。「接近」一詞係指操作底材1b和支撐底材的熱膨脹係數差距，作為絕對值，小於鐵電材料堅實塊狀物和支撐底材7的熱膨脹係數差距。
操作底材1b及支撐底材7優選為具有完全相同之熱膨脹係數。在施體底材1和支撐底材7的接合過程中，可形成能夠承受在相對較高溫度下進行熱處理的一結構。為了簡化實施，可選擇使操作底材1b由與支撐底材7相同的材料形成而獲得此結構。
為了形成本實施例之施體底材1，首先透過諸如前述的分子黏附鍵合技術，將鐵電材料的堅實塊狀物與操作底材1b接合。接著進行薄化，例如透過研磨及／或化學機械研磨及／或蝕刻，以形成鐵電材料層1a。在接合之前，可在要接觸的一個及／或另一個面上形成黏附層(例如透過沉積矽氧化物及／或矽氮化物)。該接合可包括施加低溫熱處理(例如在50°C及300°C之間，通常為100°C)以充分強化鍵合能量，以允許進行下一步驟之薄化。
操作底材1b之厚度被選定成實質上相當於支撐底材7之厚度。進行薄化步驟，使厚層1a的厚度，小到足以使在該方法其餘部分所施加之熱處理期間所產生的應力(stresses)強度降低。同時，該厚度又大到足以去除第一層3或多個這樣的層。此厚度舉例而言，可在5微米及400微米之間。
此第二實施例之方法的後續步驟相當於已在第一實施例中所描述之步驟。如圖2B所示，將氫植入厚層1a中以產生脆性平面2，其標示著第一層3與施體底材1其餘部分5的分離。在此步驟之後，接著進行將施體底材1接合到支撐底材7上的步驟，如圖2C所示。在施體底材1和支撐底材7之間提供介電接合層7b，其與第一實施例所提供的接合層具有相同特性。應注意的是，如果決定在本實施例之施體底材1的待接合表面上形成一層矽氧化物(或需要氫擴散回火(exodiffusion annealing)的其他性質介電質)，其厚度將被限制為數奈米，例如小於10 nm或小於50 nm，因為可能很難對該層施加擴散回火，而不用冒著損傷施體底材1的風險(其由具有非常不同的熱膨脹係數的材料組合件構成)。
接著將第一層3與底材的其餘部分5分離，以獲得如圖2D所示之結構9。
此實施例的優點在於，由施體底材1和支撐底材7形成的組合件可暴露在遠高於第一實施例中所施加的溫度下，卻沒有使底材其中一者發生不受控斷裂或施體底材1發生脫層(delamination)的風險。因此，就該組合件的熱膨脹係數而言，此平衡結構可透過將組合件暴露於相對較高的溫度下，例如100°C及600°C之間，而利於第一層3分離步驟的進行。
無論選擇的實施例為何，如前所述，接著需要進行製備第一層3的步驟，以形成具有令人滿意的晶體及表面品質的薄層10。
如圖3A所示，該方法首先包括對第一移轉層3的自由面8進行熱處理。所述熱處理可使存在於第一層3中的晶體缺陷得以矯正。此外，所述熱處理有助於鞏固第一層3與支撐底材7之間的鍵合。前述的研究已顯示，若溫度夠高，這種熱處理還可造成包含在第一層3中(詳言之其表面部分)的氫擴散，並在引起所述表面部分的多域轉換(multidomain transformation)。該表面部分之厚度可為約50 nm或更薄，並且可在第一層3的整個範圍上建立。在熱處理結束時，鐵電層10在其厚度中具有相對恆定的氫濃度，其介於10^18及10^19 at/cm^3之間。應注意的是，由於前述接合層7b之特性，此接合層所含的氫在回火期間不太可能向薄層3擴散及／或被困在接合層7b與薄層3的交界處。這樣可避免在該交界面附近的埋置區中形成氫濃度梯度，從而防止該埋置區發生轉換而具有多域特性。
用於製備符合規定的薄層10的熱處理，使該結構溫度達到300°C與鐵電材料居禮溫度間之溫度(優選為大於或等於450°C、500°C或 550°C，以促進氫擴散)，持續時間在30分鐘及10小時之間。所述熱處理可提供一緩坡(gentle ramp)。該熱處理優選為透過將第一層3的自由面8暴露於氧化或中性氣體氣氛中進行，換言之，不需以可防止氫擴散的保護層覆蓋該薄層的自由面8。
茲參考圖3B，該製備方法亦包括在熱處理後薄化薄層3。該薄化可對應於透過諸如機械、化學機械薄化技術及／或化學蝕刻，研磨薄層3之自由面8。其允許製備出低粗糙度的自由面8，例如以原子力測量(AFM)小於0.5 nm RMS 5×5 μm的粗糙度，並可去除薄層10的多域表面部分。該薄化通常去除100至300 nm之厚度，以達到薄層10的目標厚度，並且在所有情況下，其厚度皆大於多域表面部分之厚度。
如此便在薄層10的整個厚度上構成了單域薄層，其具有所要求的表面狀態品質及晶體品質。因介電接合層7b之氫濃度低於第一層3的氫濃度或具有可防止氫向第一層3擴散的阻擋層，故可避免在薄層10的埋置區(其在接合交界面附近)中累積過量的氫。此可防止該區出現無法去除的多域轉換。
當然，本發明不限於此處所述實施方式，且對於實施例所為之各種變化均落入申請專利範圍所界定之範疇。
1:施體底材 1a:厚層 1b:操作底材 2:脆性平面 3:第一層 4:第一面 5:其餘部分 6:表面 7:支撐底材 7a:堅實部分 7b:介電接合層 7c:電荷捕捉層 8:自由面 9:結構 10:單域薄層 11a、11b:電極
下文關於本發明之實施方式一節，將更清楚說明本發明其他特徵和優點，實施方式係參考所附圖式，其中： 圖1A至圖1D繪示根據本發明之方法之第一實施例； 圖2A至圖2D繪示根據本發明之方法之第二實施例； 圖3概要繪示根據本發明製備一層之方法； 圖4繪示可使用根據本發明之方法製作之表面聲學元件(surface acoustic device)。
1:施體底材
1a:厚層
1b:操作底材
2:脆性平面
3:第一層
4:第一面
5:其餘部分
6:表面
7:支撐底材
7b:介電接合層
8:自由面
9:結構

Claims (19)

  1. 一種用於製備鐵電材料之一單域薄層(10)之方法，該方法包括以下步驟： - 將輕質物種植入一鐵電施體底材(1)之第一面(4)以形成一脆性平面(2)，並在該脆性平面(2)與該鐵電施體底材(1)之第一面(4)之間界定出一第一層(3)； - 透過一介電接合層(7b)，將該鐵電施體底材(1)之第一面(4)接合至一支撐底材(7)； - 在該脆性平面(2)處使該鐵電施體底材(1)斷裂，以將該第一層(3)移轉到該支撐底材(7)上並暴露出該第一層(3)之自由面(8)； - 修整該第一層(3)，所述修整包括對該第一層(3)之自由面(8)進行熱處理，接著薄化該第一層(3)，以形成該單域薄層(10)； 該介電接合層(7b)包含一氧化物，其氫濃度低於該第一層(3)的氫濃度或可防止氫向該第一層(3)擴散，或，該介電接合層(7b)包含一阻擋層防止氫向該第一層(3)擴散。
  2. 如申請專利範圍第1項之方法，其中所述薄化包括對該第一層(3)之自由面(8)進行化學機械研磨。
  3. 如申請專利範圍第1或2項之方法，其中所述熱處理係在300°C與構成該第一層(3)的鐵電材料的居禮溫度間之溫度下實施，持續時間在30分鐘及10小時之間。
  4. 如申請專利範圍第1至3項中任一項之方法，其中所述熱處理係在一氧化或中性氣體氣氛下實施。
  5. 如申請專利範圍第1至4項中任一項之方法，其中該鐵電施體底材(1)包含選自LiTaO3或LiNbO3之一鐵電材料。
  6. 如申請專利範圍第1至5項中任一項之方法，其中所述鐵電材料具有30°及 60° RY之間的晶向。
  7. 如申請專利範圍第1至6項中任一項之方法，其中該支撐底材(7)的材料為矽。
  8. 如申請專利範圍第1至7項中任一項之方法，其中該鐵電施體底材(1)為一塊固體材料。
  9. 如申請專利範圍第1至8項中任一項之方法，其中該鐵電施體底材(1)包含鐵電材料之一厚層(1a)，其設置在一操作底材(1b)上。
  10. 如申請專利範圍第9項之方法，其中該操作底材(1b)的熱膨脹係數與該支撐底材(7)的熱膨脹係數完全相同或接近。
  11. 如申請專利範圍第1至10項中任一項之方法，其中該第一層(3)的材料及該支撐底材(7)的材料具有不同的熱膨脹係數。
  12. 如申請專利範圍第1至11項中任一項之方法，其中該介電接合層(7b)包括具有氮之一氧化物，其氮氧比大於或等於0.01或0.05。
  13. 如申請專利範圍第1至12項中任一項之方法，其中該介電接合層(7b)包括具有氮之一矽氧化物，其氮氧比在0.01及0.25之間或0.05及0.01之間。
  14. 如申請專利範圍第1至13項中任一項之方法，其中該介電接合層(7b)由一堆疊形成，該堆疊包含設置在該支撐底材(7a)那側的第一氧化層，以及設置在該第一層(3)那側的矽氮化物層。
  15. 一種元件，其包括： -     一鐵電材料製成之一單域薄層(10)； -     與該單域薄層(10)接觸之一介電接合層(7b)，其包含一氧化物防止氫向該單域薄層(10)擴散，或包含一阻擋層防止氫向該第一層(3)擴散； -     與該介電接合層接觸之一支撐底材(7)。
  16. 如申請專利範圍第15項之元件，其中該支撐底材(7)被提供成具有一電荷捕捉層(7c)，位於該支撐底材的一堅實部分(7a)與該介電接合層(7b)之間。
  17. 如申請專利範圍第15或16項之元件，其中該介電接合層(7b)包含具有氮之一氧化物，其氮氧比大於或等於0.01或0.05。
  18. 如申請專利範圍第15至17項中任一項之元件，其中該介電接合層(7b)包含具有氮之一矽氧化物，其氮氧比在0.01及0.25之間或0.05及0.01之間。
  19. 如申請專利範圍第15至18項中任一項之元件，其中該介電接合層(7b)由一堆疊形成，該堆疊包含設置在該支撐底材(7a)那側的第一氧化層，以及設置在該第一層(3)那側的矽氮化物層。
TW109110272A 2019-03-29 2020-03-26 用於製備鐵電材料薄膜之方法 TWI843831B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1903359A FR3094573B1 (fr) 2019-03-29 2019-03-29 Procede de preparation d’une couche mince de materiau ferroelectrique
FR1903359 2019-03-29

Publications (2)

Publication Number Publication Date
TW202105780A true TW202105780A (zh) 2021-02-01
TWI843831B TWI843831B (zh) 2024-06-01

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI771049B (zh) * 2021-06-08 2022-07-11 環球晶圓股份有限公司 晶圓治具結構及引起高溫潛變變形的處理設備

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI771049B (zh) * 2021-06-08 2022-07-11 環球晶圓股份有限公司 晶圓治具結構及引起高溫潛變變形的處理設備

Also Published As

Publication number Publication date
EP3948966A1 (fr) 2022-02-09
CN113544869A (zh) 2021-10-22
SG11202110012UA (en) 2021-10-28
FI3948966T3 (en) 2024-01-02
EP3948966B1 (fr) 2023-11-08
FR3094573B1 (fr) 2021-08-13
KR20210144772A (ko) 2021-11-30
FR3094573A1 (fr) 2020-10-02
US20240072753A1 (en) 2024-02-29
JP2022528388A (ja) 2022-06-10
WO2020200986A1 (fr) 2020-10-08

Similar Documents

Publication Publication Date Title
FI3948966T3 (en) METHOD FOR PRODUCING A THIN LAYER OF FERROELECTRIC MATERIAL
US7449395B2 (en) Method of fabricating a composite substrate with improved electrical properties
TWI503951B (zh) 用於射頻或功率應用的電子裝置及其製造方法
US20220247374A1 (en) Method for manufacturing a structure comprising a thin layer transferred onto a support provided with a charge trapping layer
CN110770893B (zh) 将薄层转移到具有不同的热膨胀系数的支撑衬底上的方法
TW201030841A (en) Method for producing a stack of semiconductor thin films
US20220285520A1 (en) Process for preparing a thin layer of ferroelectric material
KR20220163388A (ko) 복합 기판 및 그 제조 방법
TWI843831B (zh) 用於製備鐵電材料薄膜之方法
TW202338916A (zh) 用於製備鐵電材料薄膜之方法
CN116613058A (zh) 一种复合基底、复合薄膜及其制备方法
TW201729339A (zh) 絕緣體上半導體型基板