TW202338916A

TW202338916A - 用於製備鐵電材料薄膜之方法

Info

Publication number: TW202338916A
Application number: TW111139924A
Authority: TW
Inventors: 迪賈梅貝哈謝米; 拉斐爾卡米隆; 伊莎貝于耶; 奧列格科諾強克
Original assignee: 法商索泰克公司
Priority date: 2021-11-10
Filing date: 2022-10-20
Publication date: 2023-10-01
Also published as: WO2023084164A1; FR3129033A1; FR3129033B1

Abstract

本發明涉及一種用於製備鐵電材料之薄膜(3)之方法，該方法包括提供薄膜(3)之步驟，該薄膜(3)曝露出第一自由面(8)。該方法還包括由蝕刻參數定義之離子蝕刻薄化之步驟。依照本發明，蝕刻參數被選定成使薄膜(3)之自由面(8)之粗糙度在薄化步驟結束時不超過一臨界值。

Description

用於製備鐵電材料薄膜之方法

本發明涉及一種用於製備鐵電材料薄膜之方法。更具體地，本發明涉及一種能夠在最終產品之薄膜中保持鐵電材料單域性質之製備方法。該製備方法可應用於諸如微電子學、微機械學、光子學等領域。

在前言中，注意到鐵電材料是一種在自然狀態下具有電性極化之材料，該極化可透過施加外部電場而反轉。「鐵電域(Ferroelectric domain)」是指單一材料中的各區域，其中極化是均勻的(所有偶極矩(dipole moment)在給定方向上彼此平行排列)。因此，當鐵電材料由極化均勻的單個區域形成時，鐵電材料可被歸類為「單域」，而當鐵電材料包括具有可為不同極性之複數個區域時，鐵電材料可被歸類為「多域」。

習知技術中已知各種用於形成鐵電材料薄膜之方法。例如，使用分子束磊晶、電漿濺鍍、雷射脈衝沉積之技術，或甚至是Smart Cut™技術之應用，其透過植入輕物種而在鐵電材料之固體底材中形成之脆弱區(或脆化面)上發生斷裂，以從該固體底材移除一薄膜。

本發明更具體地涉及透過應用這種方法而獲得鐵電薄膜之製備作法，其具體示例實施例可參文件EP3646374B1。

根據這種方法，在移除薄膜步驟之後，通常需要對其施加處理以期改善其表面狀態或其結晶品質或修飾其厚度。然而，申請人已觀察到，當這些製備步驟應用於移轉至矽支撐件上之鐵電薄膜時，會導致在薄膜內形成多個鐵電域，從而賦予其多域性質。

這種特徵使得該薄膜不適合使用，因為它會影響待形成在薄膜上面/當中的元件，例如表面聲波元件(SAW)之效能。

文件WO2020200986揭示鐵電域在薄膜表面部分中形成是因爲施加熱處理期間，薄膜中存在氫濃度梯度而引起。此處的氫可特別對應於植入固體底材之輕物種，其在底材中形成脆化區，從而可移除該處的薄膜。為了永久恢復薄膜之單域性質，該文件建議在施加這種熱處理之後薄化鐵電薄膜。

這種薄化可透過對薄膜進行化學機械研磨來實現，但透過研磨移除相對大厚度的材料往往會破壞該薄膜的厚度均勻性。舉例來說，移除約400 nm厚度以達到約700 nm之目標厚度，會導致形成具有約100 nm厚度均勻性之薄膜(即在薄膜整個範圍內的多個測量點進行此厚度測量，例如透過反射法或橢偏法時，其最大厚度與最小厚度之差)。這種厚度變化是不可接受的，因為不可能由這樣的薄膜集體製作出具備所有必要特徵之元件。

現存有透過化學機械研磨進行薄化之替代方案。可特別設想透過離子蝕刻來薄化鐵電薄膜，例如透過應用反應離子蝕刻(通常稱爲「RIE」)。RIE是一種乾式蝕刻，其使用化學反應性離子電漿從晶圓上移除表面材料。該電漿是在低壓下由電磁場產生的。高能電漿離子會侵蝕薄膜表面並與之反應以將其粉碎，從而使薄膜逐漸薄化。

因此，文件US2018261756提出透過CSD沉積形成厚度約2微米的PZT，以形成非晶壓電薄膜。將該薄膜曝露在一定溫度下以形成多晶。然後蝕刻50 nm之厚度，例如透過RIE蝕刻，以降低其粗糙度並提高其介電電壓。

本發明旨在確定對單晶鐵電材料薄膜之自由面施加離子蝕刻以使其薄化之條件。本發明之一目的是提出一種用於製備可至少部分解決上述缺點之鐵電材料薄膜之方法。更具體地，本發明之一目的是提出一種用於離子蝕刻單晶鐵電材料薄膜之方法，該薄膜係從供體底材的脆化平面處分離而獲得，該方法可保留或恢復薄膜之單域性質。本發明之另一目的是提出一種用於薄化透過在供體底材之脆化平面處分離而獲得之薄膜之方法，該薄化方法可形成單晶鐵電材料之薄膜，該薄膜是單域的，且其厚度比實施化學機械研磨之薄化方法所獲得的厚度更為均勻。

為了實現上述目的之一，本發明之標的是一種用於製備單晶鐵電材料薄膜之方法，該方法包括以下步驟：提供一薄膜之步驟，該薄膜曝露第一自由面；透過由蝕刻參數定義之離子蝕刻而薄化該薄膜之步驟。

依照本發明，該提供步驟包括將含有脆化平面之供體底材與支撐底材接合，並使薄膜在脆化平面處分離，薄膜具有相對於自由面之第二面，且被設置在支撐底材上。此外，蝕刻參數被選定成使薄膜之自由面之粗糙度在薄化步驟結束時不超過臨界值。

依照本發明的其他有利及非限制性特徵，單獨或以任何技術上可行之組合：該提供步驟包括透過將氫離子植入供體底材以形成脆化平面；供體底材是塊狀固體材料；供體底材包括設置在一操縱底材上之一鐵電材料厚層；薄化步驟之後接著對自由面進行化學機械接觸研磨；該提供步驟包括將薄膜之自由面曝露在某一氣態環境下之熱處理步驟；熱處理是在300°C及構成薄膜之鐵電材料的居里溫度之間的溫度下進行，時間在30分鐘至10小時之間；熱處理是在氧化性或中性的氣態環境下進行；該方法包括在熱處理步驟及薄化步驟之間，平滑化自由面之步驟，使其表面粗糙度之值降至低於前述粗糙度臨界值；平滑化步驟包括自由面之化學機械接觸研磨；粗糙度臨界值在3 nm及7 nm之間。

依照另一態樣，本發明涉及一種底材，其包括設置在支撐底材上之單晶及單域鐵電材料之薄膜，該薄膜具有小於或等於700 nm之厚度，以及小於或等於60 nm之厚度均勻性。

依照本發明的其他有利及非限制性特徵，單獨或以任何技術上可行之組合：底材包括設置於薄膜與支撐底材之間的非晶質中間層；非晶質中間層為氧化矽、氮氧化矽或氮化矽；薄膜包括粗糙度小於0.5 nm之自由面；薄膜之鐵電材料為LiTaO3或LiNbO3；薄膜之鐵電材料具有42°RY結晶方向；支撐底材在薄膜那側包括電荷捕捉層。

為了簡化以下描述，在所揭示方法之不同實施例中，相同的元件編號用於相同的元件或用於發揮相同功能之元件。

圖式爲概要示意性質，為了便於閱讀，其並未按比例繪製。尤其，層的厚度並未相對於這些層的橫向尺寸而按比例繪製。

在本說明書的其餘部分中，關於層或底材所使用的詞「熱膨脹係數」是指界定出該層或該底材之主平面中所定義之方向上的膨脹係數。如果材料是各向異性(anisotropic)，則膨脹係數的保留值爲幅度最大的值。膨脹係數的值是在室溫下測得。

本發明涉及一種用於製備鐵電材料製之薄膜3之方法，透過在供體底材1中植入輕物種之移轉技術，薄膜3從單晶的供體底材1移轉至支撐底材7。以下說明該薄膜提供步驟之幾種實施例。

依照一第一實施例，如圖1A至1D所示，供體底材1由固體、單晶及單域之塊狀鐵電材料組成，例如LiTaO3、LiNbO3、LiAlO3、BaTiO3、PbZrTiO3、KNbO3、BaZrO3、CaTiO3、PbTiO3或KTaO3。供體底材1可採用標準尺寸的圓形晶圓形式，例如直徑為150 mm或200 mm。然而，本發明不限於這些尺寸或這種形狀。供體底材可能已經從鐵電材料原錠中切出，從而使得供體底材1具有預定的結晶方向。該結晶方向係依據所預期之應用而選定。因此，若打算利用薄膜特性形成SAW濾波器，通常的做法是選定42°RY之方向。然而，本發明不限於特定的結晶方向。

不管供體底材1之結晶方向如何，該方法包括將至少一種輕物種引入供體底材1中。這種引入可對應於植入，即諸如以氫及/或氦離子的輕物種，對供體底材1之平面4之離子轟擊。

以已知方式，且如圖1B所示，植入離子之目的是形成脆化平面2，其界定出待移轉之鐵電材料薄膜3並位於平面4的一側，另一部分則形成底材之剩餘部5。

植入物種的性質、劑量及植入能量被選定為待移轉薄膜厚度及供體底材的物理化學特性之函數。在LiTaO3製供體底材1之情況下，可選定以30 keV及300 keV之間的能量植入1 ^E16及5 ^E17 at/cm²之間的氫劑量，以界定出約200 nm至2000 nm之薄膜3。

在接下來的步驟中，如圖1C所示，供體底材1之平面4與支撐底材7之平面6接合。支撐底材7可與供體底材的尺寸及形狀相同。出於可用性及成本之原因，支撐底材7是單晶或多晶矽晶圓。然而，更一般性地，支撐底材7可由任何材料例如矽、藍寶石或玻璃形成，並且可以是任何形狀。

在特定實施例中，支撐底材包括例如單晶矽之基底底材7b，其上設置有電荷捕捉層7a。基底底材7b可具有高電阻率，大於1000 ohms.cm或更常見地小於1000 ohms.cm。電荷捕捉層7a已知可由多晶矽層形成，並具有通常在500 nm至10微米之間的厚度。

在接合步驟之前，可設想到使用清洗、刷洗、乾燥或研磨步驟，或使用活化(例如透過電漿)來製備待接合的底材表面。

接合步驟可對應於透過分子黏附及/或靜電鍵合而將供體底材1設置成與支撐底材7緊密接觸。視需要地，為了便於供體底材1、支撐底材7之接合，尤其是透過直接鍵合來接合時，可在接合之前在供體底材1之平面4上，或在支撐底材7之待接合平面6上，或兩者之上，形成至少一個非晶質中間層。該中間層舉例而言為氧化矽、氮化矽、氮氧化矽製。其可具有數奈米至數微米之間的厚度。

遵循文件WO2020200986之教示，中間層最好具有低氫濃度或形成氫擴散的阻障層，以避免在薄膜與非晶質中間層(薄膜3的第二面那側)之間的界面處形成多域區。中間層可依照本領域已知的各種技術製作，如熱氧化或氮化處理、化學沉積(PECVD、LPCVD…)等。

在該接合步驟結束時，即獲得含有兩個相關底材之接合，其中，支撐底材7之平面6黏附至供體底材1之平面4。

然後處理此接合件，以從供體底材1中分離(例如透過在脆化平面2之劈裂)出鐵電材料薄膜3。

爲此，該分離步驟可包括在約80°C至300°C的溫度範圍內對接合件施加熱處理，以允許薄膜3移轉至支撐底材7上。代替熱處理或除了熱處理之外，該步驟可包括在脆化平面2處應用刀刃或噴注氣態或液態流體。

在該分離步驟之後，即獲得圖1D中所示的結構9。該結構9包括單晶鐵電材料之薄膜3，其包含設置在支撐底材7上之第一自由面8及第二面4。

圖2A至2D繪示一第二實施例，其特別適於製作異質結構9，其中薄膜3之熱膨脹係數大異於支撐底材7之熱膨脹係數，例如相差大於10%。該第二實施例與第一實施例的主要區別在於供體底材1之性質。為簡潔起見，這裡僅呈現該第二實施例與第一實施例不同之元件，第一實施例的所有其他特徵均是可設想到的。

參照圖2A，在此例中，供體底材1由鐵電材料厚層1a及處理底材1b組成，該鐵電材料具有與第一實施例所述固體塊狀鐵電材料相同的特性。

處理底材1b有利地由熱膨脹係數接近構成支撐底材7的熱膨脹係數之材料(或複數種材料)形成。「接近」意味著處理底材1b之熱膨脹係數與支撐底材7之熱膨脹係數兩者之差的絕對值小於固體塊狀鐵電材料之熱膨脹係數與支撐底材7之熱膨脹係數兩者之差。

較佳地，處理底材1b與支撐底材具有完全相同的熱膨脹係數。在供體底材1與支撐底材7接合的過程中，形成了適於承受較高溫度熱處理之結構。爲便於實施，此結構可透過選定處理底材1b使其由與支撐底材7的材料相同的材料形成而獲得。

為了形成該實施例的供體底材1，首先將固體塊狀之鐵電材料與處理底材1b接合在一起，例如，根據透過如上所述的分子黏附之鍵合技術或借助於黏著層。然後，透過諸如研磨及/或化學機械研磨及/或蝕刻來薄化，形成鐵電材料薄膜1a。在接合之前，可在待接觸的其中一個面上形成黏著層(例如沉積氧化矽及/或氮化矽、沉積黏著層，例如聚合物)。接合可包括施加低溫熱處理(例如，50°C與300°C之間，通常為100°C)以充分強化鍵結能，從而允許下一個薄化步驟。

處理底材1b被選定成具有與支撐底材7之厚度基本相等的厚度。進行薄化步驟使得厚層1a之厚度小到足以使得在該方法其餘部分施加熱處理期間所產生的應力具較低強度。同時，該厚度大到足以能夠移除薄膜3或複數個這樣的薄膜。該厚度舉例而言可在5微米及400微米之間。

該第二實施例的後續步驟與第一實施例中描述的步驟相同。將輕物種植入厚層1a內以產生脆化平面2，其標示薄膜3與供體底材1之剩餘部5之分離，如圖2B所示。該步驟之後是將供體底材1接合至支撐底材7上之步驟，如圖2C所示。然後將薄膜3與底材的剩餘部5分離以獲得圖2D中所示的結構9。

該實施例的優勢在於，供體底材1與支撐底材7形成之接合件可曝露在比第一實施例所施加的溫度高得多的溫度下，但沒有任何底材不受控斷裂或薄膜3從供體底材1脫層之風險。就該接合件之熱膨脹係數而言，平衡的結構使其得以透過將接合件曝露於相對高的溫度，例如在100°C及500°C之間，來促進薄膜3之分離步驟。

不管所選定的實施例爲何，並且如本案引言所述，薄膜3的精整階段對於改善其結晶及表面品質，並提供厚度匹配或接近目標值之薄膜3是必要的。這些精整步驟旨在除去因薄膜3從供體底材其餘部分斷裂及分離而產生的加工硬化及粗糙表面層。

如文件WO2020200986中所述，首先對移轉後的薄膜3施加熱處理步驟。該熱處理可去除薄膜3中存在的結晶缺陷，或甚至可降低薄膜自由面之粗糙度。此外，它有助於鞏固薄膜3與支撐底材7之間的接合。熱處理可使該結構達到300°C與鐵電材料的居里溫度(Curie temperature)之間的溫度，時間在30分鐘至10小時之間。該熱處理最好透過將薄膜3之自由面曝露於氧化性或中性氣態環境來進行，亦即不使用保護層覆蓋薄膜之自由面。

為避免任何歧義，特此強調，薄膜3之精整熱處理(finishing thermal treatment)步驟不同於施加至接合結構之斷裂熱處理(fracture thermal treatment)。

依照本發明之方法還包括在精整熱處理之後，使薄膜3薄化之步驟。該步驟之具體目的是去除可能在先前熱處理步驟中產生的多域表面層。該步驟亦旨在提供厚度對應於目標厚度之薄膜3，如前所述。這種薄化通常可對應於透過諸如機械、化學-機械薄化技術對薄膜3之第一自由面8進行研磨。這種薄化可能導致100 nm及1微米之間厚度被移除，這取決於移轉層之厚度、薄膜3之目標厚度、因精整熱處理而存在的多域及/或加工硬化表層之厚度。然而，如本案引言所述，這種透過化學機械研磨薄化之方法導致薄膜3之均勻特性降低，而這是不可接受的。申請人進行的額外實驗亦顯示，在移除100 nm的情況下，均勻性降低了約25 nm。

在尋找研磨薄化之替代解決方案時，申請人進行了以下實驗，其旨在透過離子蝕刻實施此薄化步驟。

實驗樣品由移轉至矽底材上的鉭酸鋰單晶薄膜組成(依照前文揭示的方法並包括精整熱處理)，然而該薄膜尚未經歷任何薄化階段。因此，施加至該薄膜之製備方法僅包括熱處理步驟。因此，該薄膜具有多域表面厚度。其具有680 nm之厚度及約10 nm RMS之粗糙度。

在此樣品上，分別應用第一RIE P1型離子蝕刻方法及第二RIE P2型離子蝕刻方法，其各自以CHF3反應氣體為基礎。如前文所述，RIE蝕刻方法包括將待處理的表面(此處為薄膜3之自由面8)曝露於反應離子電漿中。該電漿會導致構成薄膜自由面的材料之表面蝕刻。

離子蝕刻，特別是RIE類型的離子蝕刻，對薄膜粗糙度之影響取決於蝕刻參數，尤其取決於為產生反應離子電漿而形成的射頻場之功率、反應氣體之流速、薄膜之溫度(這可透過控制底材置於在其上的支撐件的溫度來控制)以及RIE設備之處理腔室中的主要壓力。

應用於樣品的第一RIE P1方法呈現出的蝕刻參數傾向於增加薄膜粗糙度，因其選定引入腔室的反應氣體流速爲65 sccm(「每分鐘標準立方公分」)，即標準條件下為1.08 10^-6 m^3/s。將該方法應用於樣品以將薄膜之厚度減少200 nm，從而達到480 nm之厚度。

應用於樣品的第二RIE P2方法呈現出的蝕刻參數則傾向降低薄膜粗糙度，因其選定引入腔室的反應氣體流速爲20 sccm，即在標準條件下為0.3 10^-6 m^3/s。該方法應用於樣品以將薄膜厚度減少200 nm，從而達到480 nm之厚度。

下表呈現實驗結束時獲得之結果。粗糙度以透過原子力測量在5×5 µm的掃描範圍內測得的RMS值表示。

應注意的是，應用第一方法P1(其蝕刻參數傾向增加薄膜之粗糙度)會導致獲得高粗糙度之薄膜。此外，與原本預期相反的是，該薄膜3之單域性質並未恢復。

相反地，應用第二方法P2(其蝕刻參數傾向於降低薄膜之粗糙度)不僅獲得粗糙度小得多的薄膜，還使其可能恢復薄膜3之單域性質。

需要注意的是，在這兩種樣品未經研磨薄化處理的情況下，其厚度均勻性品質都很好。

對這些結果的一種可能解釋(其並未在任何方面限制本發明之製備方法)是，當所述粗糙度過大時，電漿的離子似乎與存在於粗糙度波峰的壓電材料相互作用，而改變其極化特性，從而在表面上產生或保持多域厚度。

為防止這種現象，似有必要選定蝕刻參數以將薄膜粗糙度降低到臨界值以下，因該臨界值會引發這種極化特性改變。

薄膜之初始粗糙度越大，即施加薄化步驟之前的薄膜粗糙度越大，特別是當它超過粗糙度臨界值時，必須控制更多的蝕刻參數才能使粗糙度減少及/或在該步驟期間及結束時不超過臨界值。相反地，初始粗糙度越低，特別是當它低於粗糙度臨界值時，可更為自由地選定蝕刻參數，而不會導致粗糙度在薄化步驟結束時超過臨界值。以此方式，本發明之方法能夠提供單域薄膜，其均勻性遠優於化學機械研磨薄化的薄膜均勻性。

根據構成薄膜之鐵電材料性質，粗糙度臨界值可在3 nm及7 nm之間，例如5 nm或6 nm。

因此，本發明利用這些結果提出了一種用於製備薄膜3之方法，如圖3所示。

該製備方法包括提供單晶薄膜3之步驟，該步驟曝露出該薄膜之第一自由面8，如前文參考圖1及圖2所示方法其中之一所述。該提供步驟還包括施加精整熱處理步驟，其特別旨在排出薄膜中存在的氫並導致形成多域表面厚度(圖3A)。在此步驟結束時，薄膜具有確定的粗糙度，通常約為10 nm RMS，其係透過原子力測量(AFM)在5×5微米的掃瞄範圍內測量。該薄膜具有約1000 nm或更大的相對較厚之厚度。

在該提供步驟之後，依照本發明之製備方法包括薄化步驟，該步驟旨在提供選定的厚度層，通常約在700 nm或更小，亦即單晶且單域。

一般而言，且如圖3B所示，該薄化步驟係透過離子蝕刻進行，即將薄膜之自由面8曝露於離子，有利者爲反應離子中。尤其可以是氬離子、CHF3離子，或能夠與構成壓電薄膜的材料發生化學反應的任何其他離子。取決於所提供的薄膜3之厚度及目標厚度，薄化步驟可去除約50 nm至900 nm的厚度，通常可去除大於100 nm的厚度，例如100 nm至400 nm之間的厚度。在所有情況下，相較於透過化學機械研磨薄化薄膜，此處的薄膜均勻性退步的程度要小得多；以反射法或橢偏法測量，這種厚度均勻性可小於60 nm，或甚至小於30 nm，甚至達到20 nm或更小。

為實現此點，且依照本發明，選定蝕刻參數使得薄膜3之自由面8之粗糙度在薄化步驟結束時不超過臨界值。值得注意的是，爲了要去除相對較大的厚度，選定蝕刻參數使其利於移除速度而非粗糙度是更自然的。

如上所述，離子蝕刻薄化步驟之「粗糙化」效應可透過降低以下至少一個蝕刻參數來減輕：反應氣體的流量、為產生反應離子電漿而形成的射頻場之功率、薄膜3的溫度，以及蝕刻設備之處理腔室中普遍存在的壓力。

習於本技藝者可在一系列常規實驗中簡單地調整這些參數，以針對給定材料及薄膜3之初始表面狀態而確定哪些參數組合可導致蝕刻但同時避免超過粗糙度臨界值。

如果未能充分掌握所述步驟，且粗糙度隨薄膜而異，那麼可在提供步驟與薄化步驟之間進行測量薄膜粗糙度之步驟，以針對測得的粗糙度逐層調整RIE蝕刻方法之蝕刻參數。

依照特別有利的實施例，本發明之製備方法包括在精整熱處理步驟與薄化步驟之間，進行平滑化自由面8之步驟，以將其表面粗糙度降至相對低的初始值，例如小於1 nm RMS。

舉例而言，平滑化步驟包括自由面8之化學機械接觸研磨。該研磨的目的是降低薄膜之粗糙度，但不會明顯地薄化該薄膜。此表面平滑步驟不會影響該薄膜之均勻性。

相較於沒有前述平滑化步驟之情況，由於薄膜3自由面8之粗糙度已透過降低薄化步驟結束時超過臨界值之風險，並因此恢復薄膜之單域性質而降低，吾人可更自由地選定蝕刻參數。

無論是否實施該初步平滑化步驟，本發明之薄膜製備方法，都可在薄化步驟之後對薄膜自由面進行化學機械接觸研磨。該研磨步驟可使自由面8最終(如果在薄化步驟結束時尚未獲得)具有低粗糙度，例如透過原子力測量(AFM)小於0.5 nm RMS 5×5 µm，而不會影響薄膜之均勻性。

當然，本發明不限於前述實施例，並可在不脫離由申請專利範圍界定之本發明範疇之情況下添加變化實施例。

1:供體底材 1a:厚層 1b:處理底材 2:脆化平面 3:薄膜 4,6:平面 7:支撐底材 7a:電荷捕捉層 7b:基底底材 8:第一自由面 9:結構

參照附圖，從本發明之以下詳細描述中，本發明之進一步特徵及優點將變得顯而易見，其中：圖1繪示依照第一實施例之薄膜提供步驟；圖2繪示依照第二實施例之薄膜提供步驟；圖3繪示依照本發明之製備方法。

9:結構

Claims

一種用於製備單晶鐵電材料之一薄膜(3)之方法，該方法包括以下步驟：提供該薄膜(3)之一步驟，該薄膜(3)曝露出一第一自由面(8)；透過由蝕刻參數定義之離子蝕刻而薄化該薄膜(3)之一步驟；該方法之特徵在於，該提供步驟包括將含有一脆化平面(2)之一供體底材(1)與一支撐底材(7)接合並使該薄膜(3)在該脆化平面(2)處分離，該薄膜(3)具有相對於該第一自由面(8)之一第二面且被設置於該支撐底材(7)上，該方法之特徵亦在於，該蝕刻參數被選定成使該薄膜(3)之第一自由面(8)之粗糙度在該薄化步驟結束時不超過一臨界值。
如請求項1之方法，其中該提供步驟包括透過將氫離子植入該供體底材(1)以形成該脆化平面(2)。
如請求項1或2之方法，其中該薄化步驟之後接着對該第一自由面(8)進行化學機械接觸研磨。
如請求項1至3任一項之方法，其中該提供步驟包括將該薄膜(3)之第一自由面(8)曝露在某一氣態環境下之一熱處理步驟。
如請求項1至4任一項之方法，其中該熱處理是在300°C及構成該薄膜(3)之鐵電材料的居里溫度之間的溫度下進行，時間在30分鐘至10小時之間。
如請求項4或5之方法，其中該熱處理步驟是在氧化性或中性的氣態環境下進行。
如請求項4至6任一項之方法，其包括在該熱處理步驟及該薄化步驟之間，平滑化該第一自由面(8)之一步驟，使其表面粗糙度之值降至低於前述粗糙度臨界值。
如請求項7之方法，其中該平滑化步驟包括該第一自由面(8)之化學機械接觸研磨。
如請求項1至8任一項之方法，其中所述粗糙度臨界值在3 nm及7 nm之間。
一種底材，其包括設置在一支撐底材(7)上之單晶和單域鐵電材料之一薄膜(3)，該薄膜(3)具有小於或等於700 nm之厚度，以及小於或等於60 nm之厚度均勻性。
如請求項10之底材，其包括設置在該薄膜(3)與該支撐底材(7)間之一非晶中間層。
如請求項11之底材，其中該非晶中間層爲氧化矽，氮氧化矽，或氮化矽。
如請求項10至12任一項之底材，其中該薄膜(3)包括粗糙度小於0.5 nm之一自由面(8)。
如請求項10至13任一項之底材，其中該薄膜(3)之鐵電材料爲LiTaO3或 LiNbO3。
如請求項10至14任一項之底材，其中該支撐底材(7)在該薄膜(3)那側包括一電荷捕捉層。