KR20230007355A - 압전체 복합 기판 및 그 제조 방법 - Google Patents

압전체 복합 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20230007355A
KR20230007355A KR1020227038130A KR20227038130A KR20230007355A KR 20230007355 A KR20230007355 A KR 20230007355A KR 1020227038130 A KR1020227038130 A KR 1020227038130A KR 20227038130 A KR20227038130 A KR 20227038130A KR 20230007355 A KR20230007355 A KR 20230007355A
Authority
KR
South Korea
Prior art keywords
substrate
piezoelectric
layer
single crystal
insulating substrate
Prior art date
Application number
KR1020227038130A
Other languages
English (en)
Inventor
카즈토시 나가타
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20230007355A publication Critical patent/KR20230007355A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02543Characteristics of substrate, e.g. cutting angles
    • H03H9/02574Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H01L41/312
    • H01L41/187
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02543Characteristics of substrate, e.g. cutting angles
    • H03H9/02559Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02818Means for compensation or elimination of undesirable effects
    • H03H9/02834Means for compensation or elimination of undesirable effects of temperature influence
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

100℃ 이하의 열처리에서도 이온 주입 처리에 의해 선팽창계수가 현저히 작은 절연성 기판에 대해 압전체층의 형성이 가능한 접합 강도를 얻을 수 있는 압전체 복합 기판 및 그 제조 방법을 제공한다. 압전 단결정 기판(1)의 이온 주입층(1a)을 형성한 면과, 압전 단결정 기판의 선팽창계수보다 작은 선팽창계수를 가지고, 그 차가 14×10-6/K~16×10-6/K의 범위 내인 절연성 기판(2)을, 개재층(3)을 개재하여 붙여 접합체(4)를 얻고, 열처리를 한 후, 압전체층으로서 이온 주입층(1a)을 남기고 압전 단결정 기판의 나머지 부분(1b)을 접합체(4)로부터 박리하여, 절연성 기판(2)과 개재층(3)과 압전체층(1a)이 차례로 적층된 압전체 복합 기판(10)을 제조한다. 절연성 기판(2)과 개재층(3)은 어느 쪽이나 Si를 포함하는 아모퍼스 재료로 구성되어 있다.

Description

압전체 복합 기판 및 그 제조 방법
본 발명은 압전체 복합 기판 및 그 제조 방법에 관한 것이다.
휴대전화 등의 주파수 조정·선택용의 부품으로서, 압전 기판 상에 탄성 표면파를 여기하기 위한 빗형 전극(IDT; Interdigital Transducer)이 형성된 탄성 표면파(SAW; Surface Acoustic Wave) 디바이스가 사용되고 있다. 탄성 표면파 디바이스에는 소형으로 삽입 손실이 작고 불요파를 통과시키지 않는 성능이 요구되기 때문에, 그 재료로서 탄탈산리튬(LiTaO3; 약호 「LT」)이나 니오브산리튬(LiNbO3; 약호 「LN」) 등의 압전 재료가 사용된다.
한편, 제4세대 이후의 휴대전화의 통신규격은 송수신에 있어서의 주파수 밴드 간격은 좁고, 밴드폭은 넓어지고 있다. 이러한 통신규격하에서는 탄성 표면파 디바이스에 사용되는 압전 재료는 그 온도에 의한 특성 변동을 충분히 작게 할 필요가 있다. 또, SAW 디바이스 제작 시, 압전 재료의 두께 불균일은 SAW 속도의 불균일로 연결되기 때문에, 고정밀의 막두께의 제어가 필요하게 된다.
비특허문헌 1이나 비특허문헌 2에는 LT 기판을 보다 선팽창계수가 작은 사파이어 기판이나 실리콘 기판과 접합하고, LT를 연삭에 의해 박막화함으로써, 산화물 단결정의 열팽창의 영향을 억제하여 온도 특성이 개선되는 것이 보고되어 있다.
연삭 이외의 기판 박막화의 수단으로서, SOI 웨이퍼의 제조 수법, 예를 들면 Smart-Cut법을 들 수 있다. 단적으로 말하면, 수소 이온층을 형성한 실리콘 웨이퍼에 지지 웨이퍼를 붙인 후에, 500℃ 전후의 열처리를 가함으로써 이온 주입층을 열적으로 박리시키는 방법이다(특허문헌 1). 또, 산화물 단결정 웨이퍼의 제품에의 사용 효율을 올리기 위해, Smart-Cut법의 실리콘 웨이퍼 대신에 산화물 단결정 웨이퍼를 적용하여 지지 웨이퍼 상에 산화물 단결정의 박막을 형성하는 것이 시도되고 있다(비특허문헌 3, 비특허문헌 4).
비특허문헌 3에는 이온 주입층을 형성한 LT 웨이퍼의 표면에 두께 121nm의 Cr 금속층을 형성하고, 금속층을 개재하여 두께 수백nm의 SiO2 기판과 붙이고, 200~500℃에서 열처리하여 이온 주입층에서 박리시켜, 금속층을 개재하여 SiO2 기판 상에 LT 박막을 전사한 후에, SiO2 기판의 LT 박막을 전사한 면의 반대 측에 LT 웨이퍼를 붙여, LTMOI(Lithium-tantalate-metal-on-insulator) 구조를 제작하는 것이 보고되어 있다. 또, 비특허문헌 4에는 이온 주입층을 형성한 LT 웨이퍼에 실리콘 웨이퍼를 붙이고, 200℃에서 열처리하여 이온 주입층에서 박리시켜, 실리콘 웨이퍼 상에 LT 박막을 열적으로 전사한 것이 보고되어 있다.
또, 접착제를 개재하여 LT 기판과 이종 기판을 붙이는 방법이 특허문헌 2에 기재되어 있다.
일본국 특허공개 1993-211128호 공보 일본국 특허공개 2010-187373호 공보
전자정보통신학회 논문지 A Vol. J98-A, No. 9, pp. 537-544 타이요유덴주식회사, "스마트폰의 RF 프론트엔드에 사용되는 SAW-Duplexer의 온도 보상 기술",[online], 2012년 11월 8일, 전파신문하이테크놀로지,[2015년 3월 20일 검색], 인터넷〈URL: http://www.yuden.co.jp./jp/product/tech/column/20121108.html〉 A Tauzin et al., "3-inch single-crystal LiTaO3 films onto metallic electrode using Smart Cut TM technology", Electric Letters, 19th June 2008, Vol. 44, No. 13, p. 822 Weill Liu et al., "Fabrication of single-crystalline LiTaO3 film on silicon substrate using thin film transfer technology", J. Vac. Sci. Technol. B26(1), Jan/Feb 2008, p. 206
비특허문헌 1이나 비특허문헌 2에 기재되어 있는 연삭을 수반하는 복합 기판의 제조 방법에서는, 압전성 기판의 박막화와 함께 막두께 균일성이 악화된다고 하는 문제점이 있다.
비특허문헌 3에는 LT 웨이퍼와 박막 사이에 금속층과 SiO2 기판을 끼우는 구조로 함으로써, 열처리 시에 열팽창의 차에 의한 웨이퍼의 벗겨짐이나 갈라짐을 억제하여, LT 박막의 전사를 가능하게 한다고 보고되어 있지만, 그러나, 이 방법에서는 하지(下地) 기판을 박막과 동일한 LT로 하기 때문에, 상술한 압전 재료로서의 과제인 온도 안정성은 해결할 수 없다. 또, 열처리를 200℃ 이상으로 하지 않으면 박막을 전사할 수 없다. 또한, 금속층을 끼워넣는 구조이기 때문에 적용 가능한 용도는 제한된다. 또, 웨이퍼의 갈라짐을 억제하기 위해 고가의 LT를 필요 이상으로 사용하지 않으면 안되어 제조 비용이 높아진다.
비특허문헌 4에는 열처리를 200~800℃에서 시도하였다고 기재되어 있지만, 구체적으로 Smart-Cut법을 사용하여 실리콘 웨이퍼 상에 LT 박막을 전사한 예로서는 200℃뿐이고, 또 이 예에 있어서, 실리콘 웨이퍼의 전면에 LT 박막을 전사할 수 있었는지 아닌지에 대해서는 기재되어 있지 않다.
본 발명자들은 비특허문헌 3과 마찬가지 수법을 사용하여, 200℃에서의 열처리에 의한 박리에 대한 검증 실험을 행한 바, 박막은 실리콘 웨이퍼의 전면에는 전사할 수 없고, 전사가 인지된 것은 극히 일부분에 있어서만이었다. 특히, 실리콘 웨이퍼의 외주 부분에 있어서는 LT 박막이 전혀 전사되지 않았다. 이것은 열처리 중에 양 웨이퍼의 열팽창의 차에 기인하여 붙임 웨이퍼의 휨이 생겨, 실리콘 웨이퍼의 외주 부분에 있어서 LT 웨이퍼 붙임 계면으로부터 벗겨진 것이라고 생각된다. 또, 열처리 온도를 200℃ 이상으로 한 경우에 대해서도, 상술한 것처럼, 양 웨이퍼의 열팽창의 차에 기인한 붙임 웨이퍼의 휨을 억제할 수 없어, 실리콘 웨이퍼의 전면에 LT 박막을 안정적으로 전사할 수 없다고 추측된다. 또, 이온 주입 처리를 수반하는 복합 기판의 제조 방법에서는 막두께 균일성이 뛰어난 박막의 제작이 가능한 한편, 상술한 바와 같이 열처리가 필수라고 하는 문제점이 있다.
본 발명자는 온도 특성을 더 개선한 기판을 제작하기 위해, 사파이어나 실리콘보다 선팽창계수가 작은 석영 기판(표 1)에 대해 LT막의 형성을 시도했지만, 기판 간의 팽창계수 차가 매우 크기 때문에, 100℃ 이하의 저온에서도 복합 기판의 변형량이 커서, 열처리 후에도 기판이 변형된 채로의 상태로 되거나 혹은 파손되어 버리는 것이 밝혀져 연삭 프로세스는 적용할 수 없었다. 또, 이온 주입에 의한 박리도 시도했지만, 열처리 온도가 낮기 때문에 LT-석영 계면에서의 분리가 일어날 뿐이었다.
특허문헌 2에 기재되어 있는 접착제를 사용하는 방법도, LT 기판과 석영 기판으로 이루어지는 복합 기판에 있어서는 기판의 파손·분리가 일어나지 않는 100℃ 이하의 열처리에서는 충분한 접합 강도가 얻어지지 않아, 연삭 혹은 이온 주입에 의한 LT막의 형성은 어렵다고 하는 문제가 있다.
그래서 본 발명은 상기의 문제점을 감안하여, 100℃ 이하의 열처리에서도 이온 주입 처리에 의해 석영 기판 등의 선팽창계수가 현저히 작은 절연성 기판에 대해 LT막이나 LN막 등의 압전체층의 형성이 가능한 접합 강도를 얻을 수 있는 압전체 복합 기판 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위해, 본 발명은 그 일태양으로서, 절연성 기판과 개재층과 압전체층이 차례로 적층된 압전체 복합 기판으로서, 상기 압전체층의 두께는 적층 방향으로 100nm~2,000nm의 범위 내이고, 상기 절연체 기판의 직경은 2인치~12인치의 범위 내이고 또한 판두께는 100㎛~2,000㎛이고, 상기 압전체층의 선팽창계수보다 상기 절연성 기판의 선팽창계수 쪽이 작고, 그 차는 14×10-6/K~16×10-6/K의 범위 내이고, 상기 절연성 기판과 상기 개재층이 어느 쪽이나 Si를 포함하는 아모퍼스 재료로 구성되어 있는 것이다.
상기 압전체층은 탄탈산리튬 또는 니오브산리튬을 포함해도 좋다. 상기 절연성 기판은 석영 기판이라도 좋다. 상기 개재층은 아모퍼스(amorphous) 실리콘 또는 이산화규소를 포함해도 좋다.
본 발명은 또 다른 태양으로서, 절연성 기판과 개재층과 압전체층이 차례로 적층된 압전체 복합 기판의 제조 방법으로서, 압전 단결정 기판과, 상기 압전 단결정 기판의 선팽창계수보다 작은 선팽창계수를 가지고, 그 차가 14×10-6/K~16×10-6/K의 범위 내이고, Si를 포함하는 아모퍼스 재료로 구성되어 있는 절연성 기판을 준비하는 스텝과, 상기 압전 단결정 기판의 붙임면에 대해 이온 주입 처리를 행하여 상기 압전 단결정 기판의 내부에 이온 주입층을 형성하는 스텝과, 상기 절연성 기판 및 상기 압전 단결정 기판의 일방 또는 양방의 붙임면에, Si를 포함하는 아모퍼스 재료에 의해 개재층을 형성하는 스텝과, 상기 절연성 기판의 붙임면과 상기 압전 단결정 기판의 붙임면을 상기 개재층을 개재하여 붙여 접합체를 얻는 스텝과, 상기 접합체를 열처리하는 스텝과, 상기 열처리를 한 접합체로부터, 압전체층으로서 상기 이온 주입층을 남기고 상기 압전 단결정 기판의 나머지 부분을 박리하는 스텝을 포함한다.
상기 개재층을 형성하는 스텝에 있어서, 상기 Si를 포함하는 아모퍼스 재료는 아모퍼스 실리콘 또는 이산화규소를 포함하면 좋고, CVD법, 스퍼터(sputter)법, 또는 스핀 도포법에 의해 상기 개재층을 형성해도 좋다.
이와 같이 본 발명에 의하면, 압전체층의 선팽창계수보다 현저히 작고, 그 차가 14×10-6/K~16×10-6/K의 범위 내로 되는 것 같은 선팽창계수를 가지고, Si를 포함하는 아모퍼스 재료로 구성되어 있는 절연성 기판을 사용해도, Si를 포함하는 아모퍼스 재료로 구성되어 있는 개재층을 압전체층과 절연성 기판 사이에 설치함으로써, 100℃ 이하의 열처리에서도 이온 주입 처리에 의해 압전체층의 형성이 가능한 접합 강도를 얻을 수 있다.
도 1은 본 발명에 관한 압전체 복합 기판의 제조 방법의 일실시의 형태를 설명하는 모식적인 흐름도이다.
도 2는 비교예 2에서 측정한 접합 기판의 변형량을 설명하는 모식도이다.
이하, 첨부 도면을 참조하여 본 발명에 관한 압전체 복합 기판 및 그 제조 방법의 일실시형태에 대해 설명하지만, 본 발명의 범위는 이것에 한정되는 것은 아니다.
본 실시형태의 압전체 복합 기판의 제조 방법은, 도 1에 나타내듯이, 압전 단결정 기판(1)을 준비하는 스텝(도 1 중의 (a))과, 압전 단결정 기판(1)을 이온 주입 처리하는 스텝(도 1 중의 (b))과, 이에 의해 압전 단결정 기판(1)에 이온 주입층(1a)을 형성하는 스텝(도 1 중의 (c))과, 절연성 기판(2)을 준비하는 스텝(도 1 중의 (d))과, 압전 단결정 기판(1)과 절연성 기판(2)에 개재층(3)을 형성하는 스텝(도 1 중의 (e))과, 개재층(3)을 개재하여 압전 단결정 기판(1)과 절연성 기판(2)을 붙이는 스텝(도 1 중의 (f))과, 붙임에 의해 얻은 접합체(4)로부터 압전 단결정 기판의 일부(1b)를 박리하여 압전체 복합 기판(10)을 얻는 스텝(도 1 중의 (g))을 포함한다. 이하, 각 스텝에 대해 상세히 설명한다.
스텝 (a)에 있어서 준비하는 압전 단결정 기판(1)은 압전체 단결정으로 이루어지는 기판이다. 압전체로서는 공지의 압전체를 적용할 수 있지만, 리튬과 탄탈 또는 니오브 등의 금속 원소와 산소로 이루어지는 화합물로 이루어지는 압전체가 바람직하다. 이러한 화합물로서는 예를 들면, 탄탈산리튬(LiTaO3; 약호 「LT」)이나 니오브산리튬(LiNbO3; 약호 「LN」)이 있다. 압전 단결정 기판(1)은 웨이퍼의 형상으로 사용되어도 좋다. 웨이퍼의 사이즈는 특히 한정되지 않지만, 예를 들면, 직경 2~12인치로 해도 좋고, 판두께 100~1000㎛로 해도 좋다. 압전 단결정 기판(1)은 웨이퍼 형상으로 시판되고 있는 것을 사용해도 좋고, 압전 단결정 잉곳(ingot)을 슬라이스(slice)하는 등 하여 웨이퍼 형상으로 가공해도 좋다.
스텝 (b)에서는 압전 단결정 기판(1)의 붙임면에 대해 이온 주입 처리 A를 행한다. 이에 의해, 스텝 (c)에 나타내듯이, 압전 단결정 기판(1)의 붙임면에 이온 주입층(1a)이 형성된다. 이온 주입 처리의 조건으로서 예를 들면, 수소 원자 이온(H)의 경우, 주입량은 5.0×1016atom/cm2~2.75×1017atom/cm2가 바람직하다. 5.0×1016atom/cm2 미만이면, 후의 공정에서 이온 주입층의 취화(脆化)가 일어나기 어렵다. 2.75×1017atom/cm2를 초과하면, 이온 주입 시에 이온 주입한 면에 있어서 마이크로캐비티(microcavity)가 생기고, 웨이퍼 표면에 요철이 형성되어 소망의 표면거칠기가 얻어지기 어려워진다. 또, 수소 분자 이온(H2 )이면, 주입량은 2.5×1016atoms/cm2~1.37×1017atoms/cm2가 바람직하다.
또, 이온의 가속 전압은 50KeV~200KeV가 바람직하다. 가속 전압을 조정함으로써 이온 주입의 깊이를 변경할 수 있다.
스텝 (d)에서 준비하는 절연성 기판(2)으로서는, 압전 단결정 기판(1)과 비교하여, 온도 298K(약 25℃) 내지 673K(약 400℃) 사이에 있어서의 선팽창계수가 낮고, 그 차가 14×10-6/K 내지 16×10-6/K의 범위인 것을 사용한다. 예를 들면, 압전 단결정 기판(1)이 탄탈산리튬(LT)인 경우, LT의 선팽창계수는 16.1×10-6/K이기 때문에, 2.1×10-6/K 내지 0.1×10-6/K 범위의 선팽창계수를 가지는 절연성 기판(2)을 사용한다. 또한, 온도 298K 내지 673K 사이에 있어서의 선팽창계수는 JIS R3102:1995에 준거하여, 온도 298K 내지 673K의 온도 범위에 걸쳐 시차열팽창계(TMA)를 사용하여 측정하고 평균 선열팽창계수로서 산출한 값이다. 각종 재료의 선팽창계수를 표 1에 나타낸다.
Figure pct00001
상기의 압전 단결정 기판(1)의 선팽창계수의 차의 조건을 만족하는 절연성 기판(2)으로서는, 사용하는 압전 단결정 기판(1)의 재료에 따라 바뀌지만, 예를 들면, 석영 기판이나, 사파이어, 실리콘 등이 있다. 이와 같이 압전 단결정 기판(1)보다 선팽창계수가 현저히 작은 절연성 기판(2)을 사용함으로써, 이것에 접합하는 압전체의 온도 특성을 개선할 수 있다. 또한, 석영 기판이란 석영(SiO2)으로 실질적으로 이루어지는 기판이다. 석영 기판 중의 불순물인 금속 성분의 함유량은 총량으로 20질량ppm 이하가 바람직하고, 1질량ppm 이하가 더 바람직하다.
절연성 기판(2)은 웨이퍼의 형상으로 사용되어도 좋다. 웨이퍼의 사이즈는 직경 2~12인치이고, 판두께 100~2,000㎛이다.
압전 단결정 기판(1)의 붙임면 및 절연성 기판(2)의 붙임면은 랩(lap) 연마하는 등의 가공을 하여, 어느 쪽이나 경면으로 하는 것이 바람직하다. 붙임면의 표면거칠기(RMS)는 1.0nm 이하가 바람직하다. Rms를 1.0m 이하로 함으로써, 이들 기판을 붙임에 의해 접합할 수 있다. 또한, RMS는 JIS B 0601:2013에 규정되는 제곱평균평방근 거칠기 Rq라고도 한다.
다음에, 도 1의 스텝 (e)에 나타내듯이, 압전 단결정 기판(1)의 붙임면 및 절연성 기판(2)의 붙임면에 개재층(3a, 3b)을 형성한다. 개재층(3)으로서는 실리콘(Si)을 포함하는 아모퍼스 재료를 사용한다. Si를 포함하는 아모퍼스 재료로서는 예를 들면, 아모퍼스 실리콘막이나, 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막 등이 있다. 이와 같이 개재층(3)으로서 Si를 포함하는 아모퍼스 재료를 사용함으로써, 압전 단결정 기판(1)과 절연성 기판(2) 사이에 충분한 접합 강도를 얻을 수 있다. 개재층(3)의 두께는 특히 한정되지 않지만, 예를 들면 10nm~100㎛가 바람직하다.
이러한 개재층(3)을 형성하는 방법으로서는 예를 들면, 화학 기상 성장(CVD)법이나, 스퍼터법, 스핀 도포법 등이 있다. CVD법으로서는 예를 들면, 열CVD법, 플라즈마 CVD법, 광CVD법 등이 있다. 이들 CVD법, 스퍼터법, 스핀 도포법 등에 의해 아모퍼스 실리콘막이나 실리콘 산화막을 형성하는 공지의 성막 조건을 사용하여, 압전 단결정 기판(1)이나 절연성 기판(2)의 붙임면에 개재층(3)을 형성할 수 있다.
또한, 도 1의 스텝 (e)에는, 압전 단결정 기판(1)과 절연성 기판(2) 양방의 붙임면에 개재층(3a, 3b)을 형성하도록 기재하고 있지만, 본 발명은 이것에 한정되지 않고, 예를 들면, 압전 단결정 기판(1)의 붙임면에 개재층(3a)을 형성할 뿐이어도, 절연성 기판(2)의 붙임면에 개재층(3b)을 형성할 뿐이어도 마찬가지 효과를 얻을 수 있다.
그리고, 도 1의 스텝 (f)에 나타내듯이, 개재층(3)을 개재하여 압전 단결정 기판(1)과 절연성 기판(2)을 붙인다. 또한, 붙이기 전에, 압전 단결정 기판(1)과 절연성 기판(2) 양방의 붙임면에 표면 활성화 처리를 행한다. 표면 활성화 처리로서는 붙임면을 활성화할 수 있는 것이면 특히 한정되지 않지만, 예를 들면, 플라즈마 활성화 처리, 이온빔 조사 처리, UV 오존 처리, 오존수 처리 등을 들 수 있고, 특히 플라즈마 처리 또는 이온빔 처리가 바람직하다. 표면 활성화 처리의 분위기는 질소나 아르곤 등의 불활성 가스, 또는 산소, 그들을 단독으로 또는 조합하여 사용할 수 있다.
이와 같이 개재층(3)을 개재하여 붙인 압전 단결정 기판(1)과 절연성 기판(2)의 접합체(4)에 열처리가 행해진다. 이에 의해 접합 강도를 올릴 수 있음과 아울러, 압전 단결정 기판(1)으로부터 이온 주입층(1a)을 박리할 수 있다. 이 열처리에 의한 박리는 주입한 수소 이온이 열처리에 의해 기판 내부에서 미소한 기포의 층을 형성하고, 그 기포층이 팽창함으로써 박리가 행해진다고 하는 것이다. 열처리 온도는 100~200℃가 바람직하고, 100~150℃가 보다 바람직하고, 100~110℃가 더 바람직하다. 열처리 온도가 400℃보다 높으면, 압전 단결정 기판(1)과 절연성 기판(2)은 선팽창계수가 크게 다르기 때문에, 접합체(4)에 휨이 발생하여 그 변형량이 크고, 열처리 후에도 변형된 대로의 상태로 되거나 접합체(4)가 파손되거나 할 우려가 있다. 한편, 열처리 온도가 100℃보다 낮으면, 결합 강도가 오르지 않고 또 기포층의 팽창이 충분하지 않아, 그 후의 스텝 (g)에 있어서 붙임 계면에서 압전 단결정 기판(1)이 절연성 기판(2)으로부터 벗겨질 우려가 있다. 열처리 시간으로서는 예를 들면 1~100시간이 바람직하다.
그리고, 도 1의 스텝 (g)에 나타내듯이, 열처리 후의 접합체(4)로부터, 개재층(3) 측에 이온 주입층(1a)을 남기고 압전 단결정 기판의 일부(1b)를 박리한다. 이에 의해 절연성 기판(2) 상에 개재층(3)을 개재하여 이온 주입층(압전체층)(1a)이 형성된 압전체 복합 기판(10)을 얻을 수 있다. 또한, 이 박리에 즈음하여 쐐기 모양의 칼날(도시 생략) 등으로 기계적으로 충격을 주어도 좋다.
이와 같이 하여 얻어진 압전체 복합 기판(10)은, 압전체층(1a)보다 선팽창계수가 현저히 작은 절연성 기판(2)이 사용되고 있기 때문에, 압전체의 과제인 온도 특성이 큰 폭으로 개선됨과 아울러, 압전체층(1a)과 절연성 기판(2) 사이의 접합 강도가 개재층(3)에 의해 높아져 있어, 열처리에 의한 벗겨짐이나 갈라짐 등의 발생을 억제할 수 있다.
도 1을 사용하여 본 실시의 형태의 압전체 복합 기판의 제조 방법에 대해 설명해 왔지만, 본 발명은 이것에 한정되지 않고, 상술한 스텝의 순서를 바꾸거나 다른 스텝을 새로이 집어넣거나 하는 등의 많은 개변(改變)을 채용할 수 있다. 예를 들면, 도 1에서는 스텝 (b), (c)에서 압전 단결정 기판(1)에 이온 주입층(1a)을 형성한 후, 스텝 (e)에서 압전 단결정 기판(1)의 이온 주입층(1a) 측에 개재층(3a)을 형성하고 있지만, 본 발명은 이것에 한정되지 않고, 압전 단결정 기판(1)의 붙임면에 개재층(3a)을 형성한 후, 압전 단결정 기판(1)의 개재층(3a) 측으로부터 이온 주입 처리 A를 해도 좋다. 이에 의해 도 1과 마찬가지로, 압전 단결정 기판(1)의 개재층(3a) 측에 이온 주입층(1a)을 형성할 수 있다. 이 경우도 상술한 스텝 (b)와 마찬가지의 이온 주입 처리 조건으로 소망의 이온 주입층(1a)을 형성할 수 있다.
실시예
이하에, 실시예 및 비교예에 대해 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
[실시예 1]
4인치 직경의 탄탈산리튬(LT) 단결정 잉곳을 슬라이스, 랩, 연마하여, 두께 350㎛의 일면 경면인 LT 단결정 기판으로 마무리하였다. 그리고, 이 LT 단결정 기판의 경면 측에 CVD법에 의해 아모퍼스 실리콘막을 20nm 형성하였다.
다음에, 지지 기판으로서 양면 경면의 400㎛ 두께의 석영 기판을 준비하였다. LT 기판과 석영 기판 쌍방의 경면 측의 표면거칠기가 RMS로 1.0nm 이하인 것을 확인하였다. 그리고, LT 기판의 아모퍼스 실리콘 형성면에 대해, 수소 이온(H)의 주입량 1×1017atoms/cm2, 가속 전압 130KeV의 조건으로 이온 주입 처리를 하였다.
이어서, LT 기판과 석영 기판 각각의 접합면에 플라즈마 활성화 처리를 하여 이들을 붙였다. 이 접합체를 110℃에서 24시간 가열하여, LT 기판의 접합면과는 반대 측의 부위를 박리하였다. 그 결과 석영 기판 상에 860nm 두께의 박화한 LT 단결정막이 남은 LT on 석영의 복합 기판을 제작할 수 있었다. 이 복합 기판을 120℃에서 24시간 가열했지만, LT층의 박리는 일어나지 않았다. 또한 추가로 125℃, 12시간의 가열을 했지만, 복합 기판에 이상은 보이지 않았다.
[실시예 2]
4인치 직경의 탄탈산리튬(LT) 단결정 잉곳을 슬라이스, 랩, 연마하여, 42о 회전 Y컷의 LT 단결정 기판을 두께 500㎛의 일면 경면인 압전 단결정 기판으로 마무리하였다. 그리고, LT 단결정 기판의 경면 측에 CVD법에 의해 실리콘 산화막을 형성하고, 그 후에 연마함으로써, LT 경면 상에 실리콘 산화막을 150nm 형성하였다.
다음에, 지지 기판으로서 양면 경면의 400㎛ 두께의 석영 기판을 준비하였다. LT 기판과 석영 기판 쌍방의 경면 측의 표면거칠기가 RMS로 1.0nm 이하인 것을 확인하였다. 그리고, LT 기판의 경면 측에 수소 이온(H)의 도스량 1.25×1017atoms/cm2, 가속 전압 175KeV의 조건으로 이온 주입 처리를 하였다.
이어서, LT 기판과 석영 기판 각각의 접합면에 플라즈마 활성화 처리를 하고 이들을 붙였다. 이 접합체를 100℃에서 24시간 가열하여, LT 기판의 접합면과는 반대 측의 부위를 박리하였다. 그 결과 석영 기판 상에 1250nm 두께의 박화한 LT 단결정막이 남은 LT on 석영의 복합 기판을 제작할 수 있었다. 이 복합 기판을 120℃에서 24시간 가열했지만, LT층의 박리는 일어나지 않았다. 또한 추가로 125℃, 12시간의 가열을 했지만, 복합 기판에 이상은 보이지 않았다.
[실시예 3]
4인치 직경의 니오브산리튬(LN) 단결정 잉곳을 슬라이스, 랩, 연마하여, 두께 500㎛의 일면 경면인 LN 단결정 기판으로 마무리하였다. 이 LN 단결정 기판의 경면 측에 CVD법에 의해 아모퍼스 실리콘막을 20nm 형성하였다.
다음에, 지지 기판으로서 양면 경면의 400㎛ 두께의 석영 기판을 준비하였다. LN 기판과 석영 기판 쌍방의 경면 측의 표면거칠기가 RMS로 1.0nm 이하인 것을 확인하였다. 그리고, LN 기판의 아모퍼스 실리콘 형성면에 대해, 수소 이온(H)의 주입량 1×1017atoms/cm2, 가속 전압 130KeV의 조건으로 이온 주입 처리를 하였다.
이어서, LN 기판과 석영 기판 각각의 접합면에 플라즈마 활성화 처리를 하여 이들을 붙였다. 이 접합체를 110℃에서 24시간 가열하여, LN 기판의 접합면과는 반대 측의 부위를 박리하였다. 그 결과 석영 기판 상에 900nm 두께의 박화한 LN 단결정막이 남은 LN on 석영의 복합 기판을 제작하였다. 이 복합 기판을 120℃에서 24시간 가열했지만, LN 단결정막의 박리는 일어나지 않았다. 또한 추가로 125℃, 12시간의 가열을 했지만, 기판에 이상은 보이지 않았다.
[비교예 1]
4인치 직경의 탄탈산리튬 단결정(LT) 잉곳을 슬라이스, 랩, 연마하여, 두께 350㎛의 일면 경면인 LT 단결정 기판으로 마무리하였다.
다음에, 지지 기판으로서 양면 경면의 400㎛ 두께의 석영 기판을 준비하였다. LT 기판과 석영 기판 쌍방의 경면 측의 표면거칠기가 RMS로 1.0nm 이하인 것을 확인하였다. 그리고, LT 기판의 경면 측에 대해, 수소 이온(H)의 주입량 1×1017atoms/cm2, 가속 전압 130KeV의 조건으로 이온 주입 처리를 하였다.
이어서, LT 기판과 석영 기판 각각의 접합면에 플라즈마 활성화 처리를 하여 이들을 붙였다. 이 접합 기판을 110℃, 24시간 가열한 바, LT 기판과 석영 기판의 붙임 계면에서 분리되어 버렸다.
[비교예 2]
비교예 1에서 사용한 LT 단결정 기판과 석영 기판을 플라즈마 활성화 처리에 의해 붙여 접합 기판을 얻었다. 이 접합 기판을 표 2에 나타내는 각 온도로 열처리하고, 그때의 접합 기판의 변형량을 측정하였다. 그 결과를 표 2에 나타낸다. 또한, 접합 기판의 변형량으로서는, 도 2에 나타내듯이, 열처리 후의 접합 기판(20) 중심의 볼록부를 하향으로 하여 평판에 놓은 상태에서, 평판 접촉부와 접촉부에 대해 접합 기판의 가장 크게 변형된 개소의 고저차를 측정하였다.
Figure pct00002
이와 같이 선팽창계수가 현저히 다른 LT 기판과 석영 기판을 직접적으로 접합한 경우에서는, 100℃ 이하의 저온에서도, 표 2에 나타내듯이, 접합 기판의 변형량이 크고, 열처리 후에도 접합 기판이 변형된 대로의 상태였다. 한편, 실시예 1~3에서 얻은 LT on 석영이나 LN on 석영의 복합 기판에서는, 상술한 것처럼 100℃를 초과하는 가열을 해도 이러한 큰 변형량으로의 휨은 발생하지 않았다.
1 압전 단결정 기판
1a 이온 주입층
2 절연성 기판
3 개재층
10 압전체 복합 기판
20 접합 기판

Claims (6)

  1. 절연성 기판과 개재층과 압전체층이 차례로 적층된 압전체 복합 기판으로서, 상기 압전체층의 두께가 적층 방향으로 100nm~2,000nm의 범위 내이고, 상기 절연체 기판의 직경이 2인치~12인치의 범위 내이고 또한 판두께가 100㎛~2,000㎛이고, 상기 압전체층의 선팽창계수보다 상기 절연성 기판의 선팽창계수 쪽이 작고, 그 차가 14×10-6/K~16×10-6/K의 범위 내이고, 상기 절연성 기판과 상기 개재층이 어느 쪽이나 Si를 포함하는 아모퍼스 재료로 구성되어 있는 압전체 복합 기판.
  2. 제1항에 있어서,
    상기 압전체층이 탄탈산리튬 또는 니오브산리튬을 포함하는 압전체 복합 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 절연성 기판이 석영 기판인 압전체 복합 기판.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 개재층이 아모퍼스 실리콘 또는 이산화규소를 포함하는 압전체 복합 기판.
  5. 절연성 기판과 개재층과 압전체층이 차례로 적층된 압전체 복합 기판의 제조 방법으로서,
    압전 단결정 기판과, 상기 압전 단결정 기판의 선팽창계수보다 작은 선팽창계수를 가지고, 그 차가 14×10-6/K~16×10-6/K의 범위 내이고, Si를 포함하는 아모퍼스 재료로 구성되어 있는 절연성 기판을 준비하는 스텝과,
    상기 압전 단결정 기판의 붙임면에 대해 이온 주입 처리를 행하여 상기 압전 단결정 기판의 내부에 이온 주입층을 형성하는 스텝과,
    상기 절연성 기판 및 상기 압전 단결정 기판의 일방 또는 양방의 붙임면에, Si를 포함하는 아모퍼스 재료에 의해 개재층을 형성하는 스텝과,
    상기 절연성 기판의 붙임면과 상기 압전 단결정 기판의 붙임면을 상기 개재층을 개재하여 붙여 접합체를 얻는 스텝과,
    상기 접합체를 열처리하는 스텝과,
    상기 열처리를 한 접합체로부터, 압전체층으로서 상기 이온 주입층을 남기고 상기 압전 단결정 기판의 나머지 부분을 박리하는 스텝을 포함하는 압전체 복합 기판의 제조 방법.
  6. 제5항에 있어서,
    상기 개재층을 형성하는 스텝에 있어서, 상기 Si를 포함하는 아모퍼스 재료가 아모퍼스 실리콘 또는 이산화규소를 포함하고, CVD법, 스퍼터법, 또는 스핀 도포법에 의해 상기 개재층을 형성하는 압전체 복합 기판의 제조 방법.
KR1020227038130A 2020-05-08 2021-04-28 압전체 복합 기판 및 그 제조 방법 KR20230007355A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020082666A JP7262421B2 (ja) 2020-05-08 2020-05-08 圧電体複合基板およびその製造方法
JPJP-P-2020-082666 2020-05-08
PCT/JP2021/016935 WO2021225101A1 (ja) 2020-05-08 2021-04-28 圧電体複合基板およびその製造方法

Publications (1)

Publication Number Publication Date
KR20230007355A true KR20230007355A (ko) 2023-01-12

Family

ID=78409566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227038130A KR20230007355A (ko) 2020-05-08 2021-04-28 압전체 복합 기판 및 그 제조 방법

Country Status (7)

Country Link
US (1) US20230284533A1 (ko)
EP (1) EP4148812A1 (ko)
JP (1) JP7262421B2 (ko)
KR (1) KR20230007355A (ko)
CN (1) CN115552568A (ko)
TW (1) TW202207494A (ko)
WO (1) WO2021225101A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117156947B (zh) * 2023-10-31 2024-02-20 北京青禾晶元半导体科技有限责任公司 一种复合压电衬底的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211128A (ja) 1991-09-18 1993-08-20 Commiss Energ Atom 薄い半導体材料フィルムの製造方法
JP2010187373A (ja) 2009-01-19 2010-08-26 Ngk Insulators Ltd 複合基板及びそれを用いた弾性波デバイス

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201404039UA (en) 2012-01-12 2014-10-30 Shinetsu Chemical Co Thermally oxidized heterogeneous composite substrate and method for manufacturing same
US20180048283A1 (en) 2015-04-16 2018-02-15 Shin-Etsu Chemical Co., Ltd. Lithium tantalate single crystal substrate, bonded substrate, manufacturing method of the bonded substrate, and surface acoustic wave device using the bonded substrate
KR20180038369A (ko) 2016-10-06 2018-04-16 신에쓰 가가꾸 고교 가부시끼가이샤 복합 기판의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211128A (ja) 1991-09-18 1993-08-20 Commiss Energ Atom 薄い半導体材料フィルムの製造方法
JP2010187373A (ja) 2009-01-19 2010-08-26 Ngk Insulators Ltd 複合基板及びそれを用いた弾性波デバイス

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
A Tauzin et al., "3-inch single-crystal LiTaO3 films onto metallic electrode using Smart Cut TM technology", Electric Letters, 19th June 2008, Vol. 44, No. 13, p. 822
Weill Liu et al., "Fabrication of single-crystalline LiTaO3 film on silicon substrate using thin film transfer technology", J. Vac. Sci. Technol. B26(1), Jan/Feb 2008, p. 206
전자정보통신학회 논문지 A Vol. J98-A, No. 9, pp. 537-544
타이요유덴주식회사, "스마트폰의 RF 프론트엔드에 사용되는 SAW-Duplexer의 온도 보상 기술",[online], 2012년 11월 8일, 전파신문하이테크놀로지,[2015년 3월 20일 검색], 인터넷〈URL: http://www.yuden.co.jp./jp/product/tech/column/20121108.html〉

Also Published As

Publication number Publication date
EP4148812A1 (en) 2023-03-15
TW202207494A (zh) 2022-02-16
US20230284533A1 (en) 2023-09-07
JP7262421B2 (ja) 2023-04-21
CN115552568A (zh) 2022-12-30
JP2021177532A (ja) 2021-11-11
WO2021225101A1 (ja) 2021-11-11

Similar Documents

Publication Publication Date Title
KR20180104610A (ko) 복합 기판 및 복합 기판의 제조 방법
KR102371887B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
KR102658526B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
CN107615448B (zh) 具备氧化物单晶薄膜的复合晶片的制造方法
TW201841400A (zh) 複合基板、表面彈性波裝置及複合基板之製造方法
US10727396B2 (en) Method for producing composite wafer having oxide single-crystal film
US10756254B2 (en) Composite substrate and method of manufacturing composite substrate
CN111919290A (zh) 将压电层转移至载体衬底上的工艺
US20230216463A1 (en) Method for manufacturing composite substrate provided with piezoelectric single crystal film
KR20230007355A (ko) 압전체 복합 기판 및 그 제조 방법
CN113193109A (zh) 一种复合薄膜的制备方法及复合薄膜
KR20200128536A (ko) 알칼리성-기반 강유전성 재료로 이루어진 박층의 제조 방법
TW202338916A (zh) 用於製備鐵電材料薄膜之方法
US20240030883A1 (en) Process for manufacturing a piezoelectric structure for a radiofrequency device and which can be used to transfer a piezoelectric layer, and process for transferring such a piezoelectric layer
WO2022176689A1 (ja) 複合ウェーハおよびその製造方法
WO2021157218A1 (ja) 複合基板およびその製造方法
EP3831988A1 (en) Composite substrate, piezoelectric element, and method for manufacturing composite substrate
KR20220158255A (ko) 압전 층을 전사하는데 사용될 수 있는, 무선주파수 장치용 압전 구조체를 제조하기 위한 공정 및 이러한 압전 층을 전사하기 위한 공정
CN111510093A (zh) 一种用于制作体声波器件的压电薄膜体及其制备方法
CN118116792A (zh) 一种调整翘曲的工艺方法以及复合薄膜