WO2021225101A1 - 圧電体複合基板およびその製造方法 - Google Patents

圧電体複合基板およびその製造方法 Download PDF

Info

Publication number
WO2021225101A1
WO2021225101A1 PCT/JP2021/016935 JP2021016935W WO2021225101A1 WO 2021225101 A1 WO2021225101 A1 WO 2021225101A1 JP 2021016935 W JP2021016935 W JP 2021016935W WO 2021225101 A1 WO2021225101 A1 WO 2021225101A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
piezoelectric
layer
single crystal
insulating substrate
Prior art date
Application number
PCT/JP2021/016935
Other languages
English (en)
French (fr)
Inventor
和寿 永田
Original Assignee
信越化学工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越化学工業株式会社 filed Critical 信越化学工業株式会社
Priority to KR1020227038130A priority Critical patent/KR20230007355A/ko
Priority to CN202180033670.1A priority patent/CN115552568A/zh
Priority to US17/998,169 priority patent/US20230284533A1/en
Priority to EP21799739.4A priority patent/EP4148812A1/en
Publication of WO2021225101A1 publication Critical patent/WO2021225101A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02559—Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02834—Means for compensation or elimination of undesirable effects of temperature influence
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions

Definitions

  • the present invention relates to a piezoelectric composite substrate and a method for manufacturing the same.
  • SAW surface acoustic wave
  • IDT surface acoustic wave
  • LT lithium tantalate
  • LiNbO 3 lithium niobate
  • Piezoelectric materials such as "LN" are used.
  • the frequency band interval in transmission and reception is narrow and the bandwidth is wide.
  • the piezoelectric material used for surface acoustic wave devices needs to have sufficiently small fluctuations in characteristics due to its temperature. Further, when manufacturing a SAW device, the variation in the thickness of the piezoelectric material leads to the variation in the SAW speed, so that it is necessary to control the film thickness with high accuracy.
  • Non-Patent Document 1 and Non-Patent Document 2 the effect of thermal expansion of an oxide single crystal is described by joining an LT substrate to a sapphire substrate or a silicon substrate having a smaller coefficient of linear expansion and thinning the LT by grinding. It has been reported that the suppression temperature characteristics are improved.
  • a method for manufacturing an SOI wafer for example, a Smart-Cut method can be mentioned.
  • this is a method in which a support wafer is attached to a silicon wafer on which a hydrogen ion layer is formed, and then a heat treatment at about 500 ° C. is applied to thermally peel off the ion implantation layer (Patent Document 1).
  • the oxide single crystal wafer is applied instead of the silicon wafer of the Smart-Cut method, and the oxide single crystal thin film is formed on the support wafer. Attempts have been made to form (Non-Patent Document 3, Non-Patent Document 4).
  • Non-Patent Document 3 a metal layer of Cr having a thickness of 121 nm is formed on the surface of an LT wafer on which an ion implantation layer is formed, and the metal layer is bonded to a SiO 2 substrate having a thickness of several hundred nm via the metal layer to form 200 to 500.
  • the LT thin film is transferred onto the SiO 2 substrate via the metal layer, and then the LT wafer is bonded to the opposite side of the surface on which the LT thin film is transferred on the SiO 2 substrate. It has been reported to prepare an LTMOI (Lithium-tantalate-metal-on-implantor) structure.
  • LTMOI Lithium-tantalate-metal-on-implantor
  • Non-Patent Document 4 a silicon wafer is attached to an LT wafer on which an ion-implanted layer is formed, heat-treated at 200 ° C. and peeled off by the ion-implanted layer, and the LT thin film is thermally transferred onto the silicon wafer. It is reported that it was done.
  • Patent Document 2 describes a method of bonding an LT substrate and a dissimilar substrate via an adhesive.
  • Non-Patent Document 1 and Non-Patent Document 2 The method for manufacturing a composite substrate with grinding described in Non-Patent Document 1 and Non-Patent Document 2 has a problem that the film thickness uniformity deteriorates as the piezoelectric substrate becomes thinner.
  • Non-Patent Document 3 a metal layer and a SiO 2 substrate are sandwiched between an LT wafer and a thin film to suppress peeling and cracking of the wafer due to a difference in thermal expansion during heat treatment, and transfer of the LT thin film.
  • this method cannot solve the above-mentioned problem of temperature stability as a piezoelectric material because the underlying substrate is made of the same LT as the thin film. Further, the thin film cannot be transferred unless the heat treatment is performed at 200 ° C. or higher. Further, since the structure sandwiches the metal layer, the applicable applications are limited. In addition, expensive LT must be used more than necessary in order to suppress cracking of the wafer, resulting in high manufacturing cost.
  • Non-Patent Document 4 describes that the heat treatment was attempted at 200 to 800 ° C., but specifically, the example in which the LT thin film was transferred onto the silicon wafer by using the Smart-Cut method is only 200 ° C. Further, in this example, it is not described whether or not the LT thin film could be transferred to the entire surface of the silicon wafer.
  • the present inventors conducted a verification experiment on peeling by heat treatment at 200 ° C. using the same method as in Non-Patent Document 3, and found that the thin film could not be transferred to the entire surface of the silicon wafer, and transfer was observed. It was only partly done. In particular, the LT thin film was not transferred at all on the outer peripheral portion of the silicon wafer. It is considered that this is because the bonded wafer was warped due to the difference in thermal expansion between the two wafers during the heat treatment and peeled off from the LT wafer bonding interface at the outer peripheral portion of the silicon wafer. Further, even when the heat treatment temperature is set to 200 ° C.
  • the warp of the bonded wafer due to the difference in thermal expansion between the two wafers cannot be suppressed, and the LT thin film can be stably applied to the entire surface of the silicon wafer. I presume that it cannot be transferred. Further, in the method for producing a composite substrate accompanied by an ion implantation treatment, while it is possible to produce a thin film having excellent film thickness uniformity, there is a problem that heat treatment is indispensable as described above.
  • the present inventor tried to form an LT film on a quartz substrate (Table 1) having a coefficient of linear expansion smaller than that of sapphire or silicon in order to produce a substrate having further improved temperature characteristics. Is very large, so the amount of deformation of the composite substrate is large even at a low temperature of 100 ° C or less, and it becomes clear that the substrate remains deformed or damaged even after heat treatment, and the grinding process cannot be applied. rice field. We also tried peeling by ion implantation, but only separation at the LT-quartz interface occurred because the heat treatment temperature was low.
  • the present invention has a piezoelectric layer such as an LT film or an LN film on an insulating substrate such as a quartz substrate having a remarkably small coefficient of linear expansion due to ion implantation even in a heat treatment at 100 ° C. or lower. It is an object of the present invention to provide a piezoelectric composite substrate capable of obtaining a bond strength capable of forming and a method for producing the same.
  • one aspect of the present invention is a piezoelectric composite substrate in which an insulating substrate, an interposition layer, and a piezoelectric layer are laminated in this order, and the thickness of the piezoelectric layer is achieved.
  • the linear expansion coefficient of the insulating substrate is smaller than the expansion coefficient, and the difference is in the range of 14 ⁇ 10 -6 / K to 16 ⁇ 10 -6 / K. Both are composed of an amorphous material containing Si.
  • the piezoelectric layer may contain lithium tantalate or lithium niobate.
  • the insulating substrate may be a quartz substrate.
  • the intervening layer may contain amorphous silicon or silicon dioxide.
  • Another aspect of the present invention is a method for manufacturing a piezoelectric single crystal substrate in which an insulating substrate, an interposition layer, and a piezoelectric layer are laminated in order, wherein the piezoelectric single crystal substrate and the piezoelectric single crystal substrate are used. It has a linear expansion coefficient smaller than the linear expansion coefficient of, and the difference is in the range of 14 ⁇ 10-6 / K to 16 ⁇ 10-6 / K, and the insulating property is composed of an amorphous material containing Si.
  • the step of preparing the substrate the step of performing an ion injection treatment on the bonded surface of the piezoelectric single crystal substrate to form an ion injection layer inside the piezoelectric single crystal substrate, the insulating substrate and the piezoelectric single crystal.
  • the step of forming an intervening layer with an amorphous material containing Si and the laminating surface of the insulating substrate and the laminating surface of the piezoelectric single crystal substrate are attached to one or both of the bonding surfaces of the crystal substrate via the interposition layer.
  • the amorphous material containing Si may contain amorphous silicon or silicon dioxide, and the intervening layer may be formed by a CVD method, a sputtering method, or a spin coating method.
  • the coefficient of linear expansion is significantly smaller than the coefficient of linear expansion of the piezoelectric layer, and the difference is within the range of 14 ⁇ 10 -6 / K to 16 ⁇ 10 -6 / K. Even if an insulating substrate made of an amorphous material containing Si is used, an interposition layer made of an amorphous material containing Si is provided between the piezoelectric layer and the insulating substrate. Even in a heat treatment of 100 ° C. or lower, a bonding strength capable of forming a piezoelectric layer can be obtained by ion implantation treatment.
  • the step of preparing the piezoelectric single crystal substrate 1 ((a) in FIG. 1) and the ion injection treatment of the piezoelectric single crystal substrate 1 are performed.
  • the piezoelectric single crystal substrate 1 prepared in step (a) is a substrate made of a piezoelectric single crystal.
  • a piezoelectric material a known piezoelectric material can be applied, but a piezoelectric material composed of a compound consisting of lithium, a metal element such as tantalum or niobium, and oxygen is preferable. Examples of such a compound include lithium tantalate (LiTaO 3 ; abbreviation “LT”) and lithium niobate (LiNbO 3 ; abbreviation “LN”).
  • the piezoelectric single crystal substrate 1 may be used in the shape of a wafer.
  • the size of the wafer is not particularly limited, but may be, for example, 2 to 12 inches in diameter or 100 to 1000 ⁇ m in thickness.
  • the piezoelectric single crystal substrate 1 a commercially available wafer shape may be used, or the piezoelectric single crystal ingot may be sliced or processed into a wafer shape.
  • step (b) the ion implantation process A is performed on the bonded surface of the piezoelectric single crystal substrate 1.
  • the ion implantation layer 1a is formed on the bonded surface of the piezoelectric single crystal substrate 1.
  • the implantation amount is preferably 5.0 ⁇ 10 16 atom / cm 2 to 2.75 ⁇ 10 17 atom / cm 2 . If it is less than 5.0 ⁇ 10 16 atom / cm 2 , embrittlement of the ion-implanted layer is unlikely to occur in a later step.
  • the injection amount is preferably 2.5 ⁇ 10 16 atoms / cm 2 to 1.37 ⁇ 10 17 atoms / cm 2 .
  • the acceleration voltage of ions is preferably 50 KeV to 200 KeV. By adjusting the acceleration voltage, the depth of ion implantation can be changed.
  • the insulating substrate 2 prepared in step (d) has a lower coefficient of linear expansion between 298 K (about 25 ° C.) and 673 K (about 400 ° C.) than the piezoelectric single crystal substrate 1, and the difference is 14 Use one in the range of ⁇ 10-6 / K to 16 ⁇ 10-6 / K.
  • the piezoelectric single crystal substrate 1 is lithium tantalate (LT)
  • the coefficient of linear expansion of LT is 16.1 ⁇ 10 -6 / K, so that it is 2.1 ⁇ 10 -6 / K to 0. ..
  • the coefficient of linear thermal expansion between the temperatures of 298K and 673K was measured using a differential thermal expansion meter (TMA) over the temperature range of 298K to 673K in accordance with JIS R3102: 1995, and the average coefficient of linear thermal expansion was measured. It is a value calculated as.
  • the coefficient of linear expansion of various materials is shown in Table 1.
  • the insulating substrate 2 satisfying the condition of the difference in coefficient of linear expansion from the piezoelectric single crystal substrate 1 described above includes, for example, a quartz substrate, sapphire, silicon, etc., although it varies depending on the material of the piezoelectric single crystal substrate 1 used.
  • the quartz substrate is a substrate substantially made of quartz (SiO 2).
  • the total content of the metal component, which is an impurity in the quartz substrate, is preferably 20 mass ppm or less, and more preferably 1 mass ppm or less.
  • the insulating substrate 2 may be used in the shape of a wafer.
  • the size of the wafer is 2 to 12 inches in diameter and 100 to 2,000 ⁇ m in thickness.
  • the bonded surface of the piezoelectric single crystal substrate 1 and the bonded surface of the insulating substrate 2 are both mirror-polished by processing such as lap polishing.
  • the surface roughness (RMS) of the bonded surface is preferably 1.0 nm or less. By setting Rms to 1.0 m or less, these substrates can be bonded by bonding. RMS is also referred to as root mean square roughness Rq defined in JIS B 0601: 2013.
  • intervening layers 3a and 3b are formed on the bonded surface of the piezoelectric single crystal substrate 1 and the bonded surface of the insulating substrate 2.
  • an amorphous material containing silicon Si
  • the amorphous material containing Si include an amorphous silicon film, a silicon oxide film, a silicon nitride film, and a silicon acid nitride film.
  • Examples of the method for forming such an intervening layer 3 include a chemical vapor deposition (CVD) method, a sputtering method, and a spin coating method.
  • Examples of the CVD method include a thermal CVD method, a plasma CVD method, and an optical CVD method.
  • An intervening layer 3 is formed on the bonded surfaces of the piezoelectric single crystal substrate 1 and the insulating substrate 2 by using known film forming conditions for forming an amorphous silicon film or a silicon oxide film by these CVD methods, sputtering methods, spin coating methods, or the like. can do.
  • step (e) of FIG. 1 it is described that the intervening layers 3a and 3b are formed on the bonded surfaces of both the piezoelectric single crystal substrate 1 and the insulating substrate 2, but the present invention describes this.
  • the same effect can be obtained by, for example, simply forming the intervening layer 3a on the bonded surface of the piezoelectric single crystal substrate 1 or simply forming the intervening layer 3b on the bonded surface of the insulating substrate 2. can.
  • the piezoelectric single crystal substrate 1 and the insulating substrate 2 are bonded together via the intervening layer 3.
  • surface activation treatment is performed on the laminating surfaces of both the piezoelectric single crystal substrate 1 and the insulating substrate 2.
  • the surface activation treatment is not particularly limited as long as it can activate the bonded surface, and examples thereof include plasma activation treatment, ion beam irradiation treatment, UV ozone treatment, ozone water treatment, and the like, and in particular, plasma. Treatment or ion beam treatment is preferred.
  • the atmosphere of the surface activation treatment can be an inert gas such as nitrogen or argon, or oxygen, either alone or in combination.
  • Heat treatment is applied to the joint 4 of the piezoelectric single crystal substrate 1 and the insulating substrate 2 which are bonded together via the intervening layer 3 in this way. As a result, the bonding strength can be increased, and the ion implantation layer 1a can be peeled off from the piezoelectric single crystal substrate 1.
  • the peeling by this heat treatment is that the injected hydrogen ions form a layer of minute bubbles inside the substrate by the heat treatment, and the peeling is performed by expanding the bubble layer.
  • the heat treatment temperature is preferably 100 to 200 ° C., more preferably 100 to 150 ° C., and even more preferably 100 to 110 ° C.
  • the piezoelectric single crystal substrate 1 and the insulating substrate 2 have significantly different linear expansion coefficients, so that the bonded body 4 is warped, and the amount of deformation thereof is large and remains deformed even after the heat treatment. There is a risk that the joint 4 will be damaged.
  • the heat treatment temperature is lower than 100 ° C., the bond strength does not increase and the expansion of the bubble layer is not sufficient, and in the subsequent step (g), the piezoelectric single crystal substrate 1 may be peeled off from the insulating substrate 2 at the bonding interface.
  • the heat treatment time is preferably 1 to 100 hours, for example.
  • step (g) of FIG. 1 a part 1b of the piezoelectric single crystal substrate is peeled off from the heat-treated bonded body 4 leaving the ion implantation layer 1a on the intervening layer 3 side.
  • the piezoelectric composite substrate 10 in which the ion implantation layer (piezoelectric layer) 1a is formed on the insulating substrate 2 via the interposition layer 3.
  • a mechanical impact may be applied with a wedge-shaped blade (not shown) or the like.
  • the piezoelectric composite substrate 10 uses an insulating substrate 2 having a linear expansion coefficient significantly smaller than that of the piezoelectric layer 1a, the temperature characteristics, which is a problem of the piezoelectric material, are significantly increased. In addition to being improved, the bonding strength between the piezoelectric layer 1a and the insulating substrate 2 is increased by the intervening layer 3, and it is possible to suppress the occurrence of peeling and cracking due to heat treatment.
  • the present invention is not limited to this, and the above-mentioned steps may be moved back and forth, other steps may be newly incorporated, and the like. Many modifications of can be adopted.
  • the intervening layer 3a is formed on the ion injection layer 1a side of the piezoelectric single crystal substrate 1 in step (e).
  • the present invention is not limited to this, and after forming the intervening layer 3a on the bonded surface of the piezoelectric single crystal substrate 1, ion injection treatment A is performed from the intervening layer 3a side of the piezoelectric single crystal substrate 1. You may. Thereby, as in FIG. 1, the ion implantation layer 1a can be formed on the intervening layer 3a side of the piezoelectric single crystal substrate 1. Also in this case, the desired ion implantation layer 1a can be formed under the same ion implantation treatment conditions as in step (b) described above.
  • Example 1 A 4-inch diameter lithium tantalate (LT) single crystal ingot was sliced, wrapped, and polished to finish a 350 ⁇ m thick single-sided mirrored LT single crystal substrate. Then, an amorphous silicon film of 20 nm was formed on the mirror surface side of this LT single crystal substrate by the CVD method.
  • LT lithium tantalate
  • a quartz substrate having a double-sided mirror surface and a thickness of 400 ⁇ m was prepared as a support substrate. It was confirmed that the surface roughness on the mirror surface side of both the LT substrate and the quartz substrate was 1.0 nm or less in RMS. Then, an ion implantation treatment was performed on the amorphous silicon-forming surface of the LT substrate under the conditions of an injection amount of hydrogen ions (H + ) of 1 ⁇ 10 17 atoms / cm 2 and an acceleration voltage of 130 KeV.
  • H + hydrogen ions
  • Example 2 A 4-inch diameter lithium tantalate (LT) single crystal ingot was sliced, wrapped, and polished to finish a 42 ° rotating Y-cut LT single crystal substrate into a 500 ⁇ m thick single-sided mirror surface piezoelectric single crystal substrate. Then, a silicon oxide film was formed on the mirror surface side of the LT single crystal substrate by the CVD method, and then polished to form a silicon oxide film of 150 nm on the LT mirror surface.
  • LT lithium tantalate
  • a quartz substrate having a double-sided mirror surface and a thickness of 400 ⁇ m was prepared as a support substrate. It was confirmed that the surface roughness on the mirror surface side of both the LT substrate and the quartz substrate was 1.0 nm or less in RMS. Then, an ion implantation treatment was performed on the mirror surface side of the LT substrate under the conditions of a dose amount of hydrogen ions (H + ) of 1.25 ⁇ 10 17 atoms / cm 2 and an acceleration voltage of 175 KeV.
  • H + hydrogen ions
  • Example 3 A 4-inch diameter lithium niobate (LN) single crystal ingot was sliced, wrapped, and polished to finish a single-sided mirror-faced LN single crystal substrate with a thickness of 500 ⁇ m. An amorphous silicon film of 20 nm was formed on the mirror surface side of this LN single crystal substrate by the CVD method.
  • LN lithium niobate
  • a quartz substrate having a double-sided mirror surface and a thickness of 400 ⁇ m was prepared as a support substrate. It was confirmed that the surface roughness on the mirror surface side of both the LN substrate and the quartz substrate was 1.0 nm or less in RMS. Then, an ion implantation treatment was performed on the amorphous silicon-forming surface of the LN substrate under the conditions of an injection amount of hydrogen ions (H + ) of 1 ⁇ 10 17 atoms / cm 2 and an acceleration voltage of 130 KeV.
  • H + hydrogen ions
  • the joint surfaces of the LN substrate and the quartz substrate were subjected to plasma activation treatment, and these were bonded together.
  • This bonded body was heated at 110 ° C. for 24 hours to peel off the portion of the LN substrate opposite to the bonded surface.
  • a composite substrate of LNon quartz in which a thinned LN single crystal film having a thickness of 900 nm remained on the quartz substrate was produced.
  • the composite substrate was heated at 120 ° C. for 24 hours, but no peeling of the LN single crystal film occurred. Further heating was performed at 125 ° C. for 12 hours, but no abnormality was observed in the substrate.
  • a quartz substrate having a double-sided mirror surface and a thickness of 400 ⁇ m was prepared as a support substrate. It was confirmed that the surface roughness on the mirror surface side of both the LT substrate and the quartz substrate was 1.0 nm or less in RMS. Then, an ion implantation process was performed on the mirror surface side of the LT substrate under the conditions of an injection amount of hydrogen ions (H + ) of 1 ⁇ 10 17 atoms / cm 2 and an acceleration voltage of 130 KeV.
  • H + hydrogen ions
  • Comparative Example 2 The LT single crystal substrate and the quartz substrate used in Comparative Example 1 were bonded to each other by plasma activation treatment to obtain a bonded substrate. This bonded substrate was heat-treated to each temperature shown in Table 2, and the amount of deformation of the bonded substrate at that time was measured. The results are shown in Table 2. As for the amount of deformation of the bonded substrate, as shown in FIG. 2, the most of the bonded substrate is placed on the flat plate with the convex portion at the center of the bonded substrate 20 after the heat treatment facing downward, with respect to the flat plate contact portion and the contact portion. The height difference of the greatly deformed part was measured.
  • the amount of deformation of the bonded substrate is large even at a low temperature of 100 ° C. or lower, as shown in Table 2, and the bonding is performed even after heat treatment. The substrate was still deformed.
  • the composite substrates of LTon quartz and LNon quartz obtained in Examples 1 to 3 warpage did not occur with such a large amount of deformation even when heated to more than 100 ° C. as described above.
  • Piezoelectric single crystal substrate 1a Ion implantation layer 2 Insulating substrate 3 Intervening layer 10 Piezoelectric composite substrate 20 Bonded substrate

Abstract

１００℃以下の熱処理でもイオン注入処理によって線膨張係数が顕著に小さい絶縁性基板に対して圧電体層の形成が可能な接合強度を得ることができる圧電体複合基板およびその製造方法を提供する。圧電単結晶基板１のイオン注入層１ａを形成した面と、圧電単結晶基板の線膨張係数よりも小さい線膨張係数を有し、その差が１４×１０－６／Ｋ～１６×１０－６／Ｋの範囲内である絶縁性基板２とを、介在層３を介して貼り合わせて接合体４を得て、熱処理をした後、圧電体層としてイオン注入層１ａを残して圧電単結晶基板の残りの部分１ｂを接合体４から剥離して、絶縁性基板２と介在層３と圧電体層１ａとが順に積層された圧電体複合基板１０を製造する。絶縁性基板２と介在層３は、どちらもＳｉを含むアモルファス材料で構成されている。

Description

圧電体複合基板およびその製造方法
　本発明は、圧電体複合基板およびその製造方法に関する。
　携帯電話などの周波数調整・選択用の部品として、圧電基板上に弾性表面波を励起するための櫛形電極（ＩＤＴ；Ｉｎｔｅｒｄｉｇｉｔａｌ　Ｔｒａｎｓｄｕｃｅｒ）が形成された弾性表面波（ＳＡＷ；Ｓｕｒｆａｃｅ　Ａｃｏｕｓｔｉｃ　Ｗａｖｅ）デバイスが用いられている。弾性表面波デバイスには、小型で挿入損失が小さく、不要波を通さない性能が要求されるため、その材料としてタンタル酸リチウム（ＬｉＴａＯ３；略号「ＬＴ」）やニオブ酸リチウム（ＬｉＮｂＯ３；略号「ＬＮ」）などの圧電材料が用いられる。
　一方で、第四世代以降の携帯電話の通信規格は、送受信における周波数バンド間隔は狭く、バンド幅は広くなっている。このような通信規格のもとでは、弾性表面波デバイスに用いられる圧電材料は、その温度による特性変動を十分小さくする必要がある。また、ＳＡＷデバイス作製の際、圧電材料の厚みばらつきはＳＡＷ速度のばらつきにつながるため、高精度な膜厚の制御が必要となる。
　非特許文献１や非特許文献２には、ＬＴ基板をより線膨張係数の小さいサファイア基板やシリコン基板と接合し、ＬＴを研削により薄膜化することで、酸化物単結晶の熱膨張の影響を抑え温度特性が改善されることが報告されている。
　研削以外の基板薄膜化の手段として、ＳＯＩウェーハの製造手法、例えばＳｍａｒｔ－Ｃｕｔ法が挙げられる。端的に言えば、水素イオン層を形成したシリコンウェーハに支持ウェーハを貼り合わせた後に、５００℃前後の熱処理を加えることでイオン注入層を熱的に剥離させる方法である（特許文献１）。また、酸化物単結晶ウェーハの製品への利用効率を上げるために、Ｓｍａｒｔ－Ｃｕｔ法のシリコンウェーハの代わりに、酸化物単結晶ウェーハを適用して、支持ウェーハ上に酸化物単結晶の薄膜を形成することが試みられている（非特許文献３、非特許文献４）。
　非特許文献３には、イオン注入層を形成したＬＴウェーハの表面に厚み１２１ｎｍのＣｒの金属層を形成し、金属層を介して厚み数百ｎｍのＳｉＯ２基板と貼り合わせて、２００～５００℃で熱処理してイオン注入層で剥離させ、金属層を介してＳｉＯ２基板上にＬＴ薄膜を転写した後に、ＳｉＯ２基板のＬＴ薄膜を転写した面の反対側にＬＴウェーハを貼り合わせて、ＬＴＭＯＩ（Ｌｉｔｈｉｕｍ－ｔａｎｔａｌａｔｅ－ｍｅｔａｌ－ｏｎ－ｉｎｓｕｌａｔｏｒ）構造を作製することが報告されている。また、非特許文献４には、イオン注入層を形成したＬＴウェーハにシリコンウェーハを貼り合わせて、２００℃で熱処理してイオン注入層で剥離させて、シリコンウェーハ上にＬＴ薄膜を熱的に転写したことが報告されている。
　また、接着剤を介して、ＬＴ基板と異種基板を貼り合わせる方法が特許文献２に記載されている。
特開平０５－２１１１２８号公報 特開２０１０－１８７３７３号公報
電子情報通信学会論文誌Ａ　Ｖｏｌ．Ｊ９８－Ａ、Ｎｏ．９、ｐｐ．５３７－５４４ 太陽誘電株式会社、"スマートフォンのＲＦフロントエンドに用いられるＳＡＷ－Ｄｕｐｌｅｘｅｒの温度補償技術"、［online］、２０１２年１１月８日、電波新聞ハイテクノロジー、［平成２７年３月２０日検索］、インターネット〈URL：http://www.yuden.co.jp./jp/product/tech/column/20121108.html〉 A Tauzin et al., "3-inch single-crystal LiTaO3 films onto metallic electrode using Smart CutTM technology", Electric Letters, 19th June 2008, Vol.44, No.13, p.822 Weill Liu et al., "Fabrication of single-crystalline LiTaO3film on silicon substrate using thin film transfer technology", J. Vac. Sci. Technol. B26(1), Jan/Feb 2008, p.206
　非特許文献１や非特許文献２に記載されている研削を伴う複合基板の製造方法では、圧電性基板の薄膜化と共に膜厚均一性が悪化するという問題点がある。
　非特許文献３には、ＬＴのウェーハと薄膜の間に、金属層とＳｉＯ２基板を挟む構造とすることで、熱処理時に熱膨張の差によるウェーハの剥がれや割れを抑制し、ＬＴ薄膜の転写を可能とすると報告されているが、しかし、この方法では、下地の基板を薄膜と同じＬＴとするため、上述した圧電材料としての課題である温度安定性は解決できない。また、熱処理を２００℃以上としないと、薄膜を転写することができない。さらに、金属層を挟み込む構造であるため、適用可能な用途は制限される。また、ウェーハの割れを抑制するために高価なＬＴを必要以上に使用しなければならなく、製造コストが高くなる。
　非特許文献４には、熱処理を２００～８００℃で試みたと記載されているが、具体的にＳｍａｒｔ－Ｃｕｔ法を用いてシリコンウェーハ上にＬＴ薄膜を転写した例としては２００℃のみであり、また、この例において、シリコンウェーハの全面にＬＴ薄膜を転写し得たか否かについては記載されていない。
　本発明者らは、非特許文献３と同様の手法を用いて、２００℃での熱処理による剥離についての検証実験を行ったところ、薄膜は、シリコンウェーハの全面には転写できず、転写が認められたのはごく一部分においてのみであった。特に、シリコンウェーハの外周部分においては、ＬＴ薄膜が全く転写されなかった。これは、熱処理中に両ウェーハの熱膨張の差に起因して貼り合わせウェーハの反りが生じ、シリコンウェーハの外周部分においてＬＴウェーハ貼り合わせ界面から剥がれたものと思われる。また、熱処理温度を２００℃以上とした場合についても、上述したように、両ウェーハの熱膨張の差に起因した貼り合わせウェーハの反りを抑制できず、シリコンウェーハの全面にＬＴ薄膜を安定的に転写することができないと推察する。また、イオン注入処理を伴う複合基板の製造方法では、膜厚均一性の優れた薄膜の作製が可能である一方で、上述のように熱処理が必須という問題点がある。
　本発明者は、さらに温度特性を改善した基板を作製すべく、サファイアやシリコンより線膨張係数の小さい石英基板（表１）に対し、ＬＴ膜の形成を試みたが、基板間の膨張係数差が非常に大きいため、１００℃以下の低温でも複合基板の変形量が大きく、熱処理後にも基板が変形したままの状態となる、もしくは破損してしまうことが明らかになり、研削プロセスは適用できなかった。また、イオン注入による剥離も試みたが、熱処理温度が低いためＬＴ-石英界面での分離が起こるのみであった。
　特許文献２に記載されている接着剤を用いる方法も、ＬＴ基板と石英基板からなる複合基板においては基板の破損・分離が起こらない１００℃以下の熱処理では十分な接合強度が得られず、研削もしくはイオン注入によるＬＴ膜の形成は難しいという問題がある。
　そこで本発明は、上記の問題点に鑑み、１００℃以下の熱処理でもイオン注入処理によって石英基板などの線膨張係数が顕著に小さい絶縁性基板に対してＬＴ膜やＬＮ膜などの圧電体層の形成が可能な接合強度を得ることができる圧電体複合基板およびその製造方法を提供することを目的とする。
　上記の目的を達成するために、本発明は、その一態様として、絶縁性基板と、介在層と、圧電体層とが順に積層された圧電体複合基板であって、前記圧電体層の厚みは積層方向に１００ｎｍ～２，０００ｎｍの範囲内であり、前記絶縁体基板の直径は２インチ～１２インチの範囲内であり且つ板厚は１００μｍ～２，０００μｍであり、前記圧電体層の線膨張係数よりも前記絶縁性基板の線膨張係数の方が小さく、その差は１４×１０－６／Ｋ～１６×１０－６／Ｋの範囲内であり、前記絶縁性基板と前記介在層がどちらもＳｉを含むアモルファス材料で構成されているものである。
　前記圧電体層は、タンタル酸リチウムまたはニオブ酸リチウムを含んでよい。前記絶縁性基板は、石英基板であってよい。前記介在層は、アモルファスシリコンまたは二酸化ケイ素を含んでよい。
　本発明は、また別の態様として、絶縁性基板と、介在層と、圧電体層とが順に積層された圧電体複合基板の製造方法であって、圧電単結晶基板と、前記圧電単結晶基板の線膨張係数よりも小さい線膨張係数を有し、その差が１４×１０－６／Ｋ～１６×１０－６／Ｋの範囲内であり、Ｓｉを含むアモルファス材料で構成されている絶縁性基板とを準備するステップと、前記圧電単結晶基板の張り合わせ面に対してイオン注入処理を行い、前記圧電単結晶基板の内部にイオン注入層を形成するステップと、前記絶縁性基板および前記圧電単結晶基板の一方または両方の張り合わせ面に、Ｓｉを含むアモルファス材料によって介在層を形成するステップと、前記絶縁性基板の張り合わせ面と前記圧電単結晶基板の張り合わせ面とを前記介在層を介して貼り合わせて接合体を得るステップと、前記接合体を熱処理するステップと、前記熱処理をした接合体から、圧電体層として前記イオン注入層を残して前記圧電単結晶基板の残りの部分を剥離するステップとを含む。
　前記介在層を形成するステップにおいて、前記Ｓｉを含むアモルファス材料はアモルファスシリコンまたは二酸化ケイ素を含んでよく、ＣＶＤ法、スパッタ法、またはスピン塗布法によって前記介在層を形成してもよい。
　このように本発明によれば、圧電体層の線膨張係数よりも顕著に小さく、その差が１４×１０－６／Ｋ～１６×１０－６／Ｋの範囲内となるような線膨張係数を有し、Ｓｉを含むアモルファス材料で構成されている絶縁性基板を用いても、Ｓｉを含むアモルファス材料で構成されている介在層を圧電体層と絶縁性基板との間に設けることで、１００℃以下の熱処理でもイオン注入処理によって圧電体層の形成が可能な接合強度を得ることができる。
本発明に係る圧電体複合基板の製造方法の一実施の形態を説明する模式的なフロー図である。 比較例２で測定した接合基板の変形量を説明する模式図である。
　以下、添付図面を参照して、本発明に係る圧電体複合基板およびその製造方法の一実施形態について説明するが、本発明の範囲は、これに限定されるものではない。
　本実施形態の圧電体複合基板の製造方法は、図１に示すように、圧電単結晶基板１を準備するステップ（図１中の（ａ））と、圧電単結晶基板１をイオン注入処理するステップ（図１中の（ｂ））と、これによって圧電単結晶基板１にイオン注入層１ａを形成するステップ（図１中の（ｃ））と、絶縁性基板２を準備するステップ（図１中の（ｄ））と、圧電単結晶基板１と絶縁性基板２に介在層３を形成するステップ（図１中の（ｅ））と、介在層３を介して圧電単結晶基板１と絶縁性基板２を張り合わせるステップ（図１中の（ｆ））と、貼り合わせによって得た接合体４から圧電単結晶基板の一部１ｂを剥離して、圧電体複合基板１０を得るステップ（図１中の（ｇ））を含む。以下、各ステップについて詳細に説明する。
　ステップ（ａ）において準備する圧電単結晶基板１は、圧電体単結晶からなる基板である。圧電体としては、公知の圧電体を適用できるが、リチウムと、タンタルまたはニオブ等の金属元素と、酸素とからなる化合物からなる圧電体が好ましい。このような化合物としては、例えば、タンタル酸リチウム（ＬｉＴａＯ３；略号「ＬＴ」）やニオブ酸リチウム（ＬｉＮｂＯ３；略号「ＬＮ」）がある。圧電単結晶基板１は、ウェーハの形状で用いられてもよい。ウェーハのサイズは、特に限定されないが、例えば、直径２～１２インチとしてもよく、板厚１００～１０００μｍとしてもよい。圧電単結晶基板１は、ウェーハ形状で市販されているものを用いてもよいし、圧電単結晶インゴットをスライスする等してウェーハ形状に加工してもよい。
　ステップ（ｂ）では、圧電単結晶基板１の張り合わせ面に対してイオン注入処理Ａを行う。これにより、ステップ（ｃ）に示すように、圧電単結晶基板１の張り合わせ面に、イオン注入層１ａが形成される。イオン注入処理の条件として、例えば、水素原子イオン（Ｈ＋）の場合、注入量は、５．０×１０１６ａｔｏｍ／ｃｍ２～２．７５×１０１７ａｔｏｍ／ｃｍ２が好ましい。５．０×１０１６ａｔｏｍ／ｃｍ２未満だと、後の工程でイオン注入層の脆化が起こり難い。２．７５×１０１７ａｔｏｍ／ｃｍ２を超えると、イオン注入時にイオン注入した面においてマイクロキャビティが生じ、ウェーハ表面に凹凸が形成され所望の表面粗さが得られ難くなる。また、水素分子イオン（Ｈ２ ＋）であれば、注入量は、２．５×１０１６ａｔｏｍｓ／ｃｍ２～１．３７×１０１７ａｔｏｍｓ／ｃｍ２が好ましい。
　また、イオンの加速電圧は、５０ＫｅＶ～２００ＫｅＶが好ましい。加速電圧を調整することで、イオン注入の深さを変えることができる。
　ステップ（ｄ）で準備する絶縁性基板２としては、圧電単結晶基板１と比べて、温度２９８Ｋ（約２５℃）から６７３Ｋ（約４００℃）の間における線膨張係数が低く、その差が１４×１０－６／Ｋから１６×１０－６／Ｋの範囲のものを用いる。例えば、圧電単結晶基板１が、タンタル酸リチウム（ＬＴ）である場合、ＬＴの線膨張係数は１６．１×１０－６／Ｋであることから、２．１×１０－６／Ｋから０．１×１０－６／Ｋの範囲の線膨張係数を有する絶縁性基板２を用いる。なお、温度２９８Ｋから６７３Ｋの間における線膨張係数は、ＪＩＳ　Ｒ３１０２：１９９５に準拠して、温度２９８Ｋから６７３Ｋの温度範囲にわたって示差熱膨張計（ＴＭＡ）を用いて測定し、平均の線熱膨張係数として算出した値である。各種材料の線膨張係数を表１に示す。
Figure JPOXMLDOC01-appb-T000001
  
　上記の圧電単結晶基板１との線膨張係数の差の条件を満たす絶縁性基板２としては、用いる圧電単結晶基板１の材料によって変わるものの、例えば、石英基板や、サファイア、シリコン等がある。このように圧電単結晶基板１よりも線膨張係数が顕著に小さい絶縁性基板２を用いることで、これに接合する圧電体の温度特性を改善することができる。なお、石英基板とは、石英（ＳｉＯ２）から実質的になる基板である。石英基板中の不純物である金属成分の含有量は、総量で、２０質量ｐｐｍ以下が好ましく、１質量ｐｐｍ以下が更に好ましい。
　絶縁性基板２は、ウェーハの形状で用いられてもよい。ウェーハのサイズは、直径２～１２インチで、板厚１００～２，０００μｍである。
　圧電単結晶基板１の貼り合わせ面および絶縁性基板２の貼り合わせ面は、ラップ研磨する等の加工をして、どちらも鏡面にすることが好ましい。貼り合わせ面の表面粗さ（ＲＭＳ）は、１．０ｎｍ以下が好ましい。Ｒｍｓを１．０ｍ以下とすることで、これら基板を貼り合わせによって接合することができる。なお、ＲＭＳは、ＪＩＳ　Ｂ　０６０１：２０１３に規定される二乗平均平方根粗さＲｑともいう。
　次に、図１のステップ（ｅ）に示すように、圧電単結晶基板１の貼り合わせ面および絶縁性基板２の貼り合わせ面に、介在層３ａ、３ｂを形成する。介在層３としては、シリコン（Ｓｉ）を含むアモルファス材料を用いる。Ｓｉを含むアモルファス材料としては、例えば、アモルファスシリコン膜や、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜などがある。このように介在層３としてＳｉを含むアモルファス材料を用いることで、圧電単結晶基板１と絶縁性基板２との間に十分な接合強度を得ることができる。介在層３の厚みは、特に限定されないが、例えば、１０ｎｍ～１００μｍが好ましい。
　このような介在層３を形成する方法としては、例えば、化学気相成長（ＣＶＤ）法や、スパッタ法、スピン塗布法などがある。ＣＶＤ法としては、例えば、熱ＣＶＤ法、プラズマＣＶＤ法、光ＣＶＤ法などがある。これらＣＶＤ法、スパッタ法、スピン塗布法などによってアモルファスシリコン膜やシリコン酸化膜を形成する公知の成膜条件を用いて、圧電単結晶基板１や絶縁性基板２の張り合わせ面に介在層３を形成することができる。
　なお、図１のステップ（ｅ）には、圧電単結晶基板１と絶縁性基板２の両方の貼り合わせ面に介在層３ａ、３ｂを形成するように記載しているが、本発明はこれに限定されず、例えば、圧電単結晶基板１の貼り合わせ面に介在層３ａを形成するのみでも、絶縁性基板２の貼り合わせ面に介在層３ｂを形成するのみでも、同様の効果を得ることができる。
　そして、図１のステップ（ｆ）に示すように、介在層３を介して圧電単結晶基板１と絶縁性基板２を貼り合わせる。なお、張り合わせる前に、圧電単結晶基板１と絶縁性基板２の両方の張り合わせ面に、表面活性化処理を行う。表面活性化処理としては、貼り合わせ面を活性化できるものであれば特に限定されないが、例えば、プラズマ活性化処理、イオンビーム照射処理、ＵＶオゾン処理、オゾン水処理などが挙げられ、特に、プラズマ処理またはイオンビーム処理が好ましい。表面活性化処理の雰囲気は、窒素やアルゴンなどの不活性ガス、又は酸素、それら単独または組み合わせて使用することができる。
　このように介在層３を介して貼り合わせた圧電単結晶基板１と絶縁性基板２の接合体４に、熱処理を施す。これにより接合強度を上げることができるとともに、圧電単結晶基板１からイオン注入層１ａを剥離することができる。この熱処理による剥離は、注入した水素イオンが熱処理によって基板内部で微小な気泡の層を形成し、その気泡層が膨張することによって剥離が行われるというものである。熱処理温度は、１００～２００℃が好ましく、１００～１５０℃がより好ましく、１００～１１０℃が更に好ましい。熱処理温度が４００℃より高いと、圧電単結晶基板１と絶縁性基板２は線膨張係数が大きく異なることから、接合体４に反りが発生し、その変形量が大きく、熱処理後にも変形したままの状態になったり、接合体４が破損したりする恐れがある。一方、熱処理温度が１００℃より低いと、結合強度が上がらず又気泡層の膨張が十分でなく、その後のステップ（ｇ）において、張り合わせ界面で圧電単結晶基板１が絶縁性基板２から剥がれる恐れがある。熱処理時間としては、例えば、１～１００時間が好ましい。
　そして、図１のステップ（ｇ）に示すように、熱処理後の接合体４から、介在層３側にイオン注入層１ａを残して圧電単結晶基板の一部１ｂを剥離する。これにより、絶縁性基板２上に介在層３を介してイオン注入層（圧電体層）１ａが形成された圧電体複合基板１０を得ることができる。なお、この剥離に際し、楔状の刃（図示省略）等で機械的に衝撃を与えてもよい。
　このようにして得られた圧電体複合基板１０は、圧電体層１ａよりも線膨張係数が顕著に小さい絶縁性基板２が用いられていることから、圧電体の課題である温度特性が大幅に改善されるとともに、圧電体層１ａと絶縁性基板２の間の接合強度が介在層３によって高くなっており、熱処理による剥がれや割れなどの発生を抑えることができる。
　図１を用いて本実施の形態の圧電体複合基板の製造方法について説明してきたが、本発明はこれに限定されず、上述したステップを前後させたり、他のステップを新たに組み入れたりする等の多くの改変を採用することができる。例えば、図１では、ステップ（ｂ）、（ｃ）で圧電単結晶基板１にイオン注入層１ａを形成した後、ステップ（ｅ）で圧電単結晶基板１のイオン注入層１ａ側に介在層３ａを形成しているが、本発明はこれに限定されず、圧電単結晶基板１の張り合わせ面に介在層３ａを形成した後、圧電単結晶基板１の介在層３ａ側からイオン注入処理Ａを施してもよい。これによって、図１と同様に、圧電単結晶基板１の介在層３ａ側にイオン注入層１ａを形成することができる。この場合も、上述したステップ（ｂ）と同様のイオン注入処理の条件で、所望のイオン注入層１ａが形成できる。
　以下に、実施例および比較例について説明するが、本発明はこれらに限定されるものではない。
［実施例１］
　４インチ径のタンタル酸リチウム（ＬＴ）単結晶インゴットをスライス、ラップ、研磨して、厚み３５０μｍの片面鏡面であるＬＴ単結晶基板に仕上げた。そして、このＬＴ単結晶基板の鏡面側に、ＣＶＤ法によりアモルファスシリコン膜を２０ｎｍ形成した。
　次に、支持基板として、両面鏡面の４００μｍ厚の石英基板を用意した。ＬＴ基板と石英基板の双方の鏡面側の表面粗さがＲＭＳで１．０ｎｍ以下である事を確認した。そして、ＬＴ基板のアモルファスシリコン形成面に対し、水素イオン（Ｈ＋）の注入量１×１０１７ａｔｏｍｓ／ｃｍ２、加速電圧１３０ＫｅＶの条件にて、イオン注入処理を施した。
　続いて、ＬＴ基板と石英基板それぞれの接合面にプラズマ活性化処理を施して、これらを貼り合わせた。この接合体を１１０℃で２４時間加熱し、ＬＴ基板の接合面とは反対側の部位を剥離した。その結果、石英基板上に８６０ｎｍ厚の薄化したＬＴ単結晶膜が残った、ＬＴｏｎ石英の複合基板を作製することができた。この複合基板を１２０℃で２４時間加熱したが、ＬＴ層の剥離は起きなかった。更に追加で１２５℃、１２時間の加熱を施したが、複合基板に異常は見られなかった。
［実施例２］
　４インチ径のタンタル酸リチウム（ＬＴ）単結晶インゴットをスライス、ラップ、研磨して、４２°回転ＹカットのＬＴ単結晶基板を厚み５００μｍの片面鏡面である圧電単結晶基板に仕上げた。そして、ＬＴ単結晶基板の鏡面側に、ＣＶＤ法によりシリコン酸化膜を形成し、その後に研磨することで、ＬＴ鏡面上にシリコン酸化膜を１５０ｎｍ形成した。
　次に、支持基板として両面鏡面の４００μｍ厚の石英基板を用意した。ＬＴ基板と石英基板の双方の鏡面側の表面粗さがＲＭＳで１．０ｎｍ以下である事を確認した。そして、ＬＴ基板の鏡面側に、水素イオン（Ｈ＋）のドーズ量１．２５×１０１７ａｔｏｍｓ／ｃｍ２、加速電圧１７５ＫｅＶの条件にて、イオン注入処理を施した。
　続いて、ＬＴ基板と石英基板それぞれの接合面にプラズマ活性化処理を施して、これらを貼り合わせた。この接合体を１００℃で２４時間加熱し、ＬＴ基板の接合面とは反対側の部位を剥離した。その結果、石英基板上に１２５０ｎｍ厚の薄化したＬＴ単結晶膜が残った、ＬＴｏｎ石英の複合基板を作製することができた。この複合基板を１２０℃で２４時間加熱したが、ＬＴ層の剥離は起きなかった。更に追加で１２５℃、１２時間の加熱を施したが、複合基板に異常は見られなかった。
［実施例３］
　４インチ径のニオブ酸リチウム（ＬＮ）単結晶インゴットをスライス、ラップ、研磨して、厚み５００μｍの片面鏡面であるＬＮ単結晶基板に仕上げた。このＬＮ単結晶基板の鏡面側に、ＣＶＤ法によりアモルファスシリコン膜を２０ｎｍ形成した。
　次に、支持基板として両面鏡面の４００μｍ厚の石英基板を用意した。ＬＮ基板と石英基板の双方の鏡面側の表面粗さがＲＭＳで１．０ｎｍ以下である事を確認した。そして、ＬＮ基板のアモルファスシリコン形成面に対し、水素イオン（Ｈ＋）の注入量１×１０１７ａｔｏｍｓ／ｃｍ２、加速電圧１３０ＫｅＶの条件にて、イオン注入処理を施した。
　続いて、ＬＮ基板と石英基板それぞれの接合面にプラズマ活性化処理を施して、これらを貼り合わせた。この接合体を１１０℃で２４時間加熱し、ＬＮ基板の接合面とは反対側の部位を剥離した。その結果、石英基板上に９００ｎｍ厚の薄化したＬＮ単結晶膜が残った、ＬＮｏｎ石英の複合基板を作製した。この複合基板を１２０℃で２４時間加熱したが、ＬＮ単結晶膜の剥離は起きなかった。更に追加で１２５℃、１２時間の加熱を施したが基板に異常は見られなかった。
［比較例１］
　４インチ径のタンタル酸リチウム単結晶（ＬＴ）インゴットをスライス、ラップ、研磨して、厚み３５０μｍの片面鏡面であるＬＴ単結晶基板に仕上げた。
　次に、支持基板として両面鏡面の４００μｍ厚の石英基板を用意した。ＬＴ基板と石英基板の双方の鏡面側の表面粗さがＲＭＳで１．０ｎｍ以下である事を確認した。そして、ＬＴ基板の鏡面側に対し、水素イオン（Ｈ＋）の注入量１×１０１７ａｔｏｍｓ／ｃｍ２、加速電圧１３０ＫｅＶの条件にて、イオン注入処理を施した。
　続いて、ＬＴ基板と石英基板それぞれの接合面にプラズマ活性化処理を施して、これらを貼り合わせた。この接合基板を１１０℃、２４時間で加熱したところ、ＬＴ基板と石英基板の貼り合わせ界面で分離してしまった。
［比較例２］
　比較例１で用いたＬＴ単結晶基板と石英基板とをプラズマ活性化処理によって貼り合わせて接合基板を得た。この接合基板を表２に示す各温度に熱処理し、その際の接合基板の変形量を測定した。その結果を表２に示す。なお、接合基板の変形量としては、図２に示すように、熱処理後の接合基板２０の中心の凸部を下向きとして平板に置いた状態で、平板接触部と接触部に対し接合基板の最も大きく変形した箇所の高低差を測定した。
Figure JPOXMLDOC01-appb-T000002
  
　このように線膨張係数が顕著に異なるＬＴ基板と石英基板を直接的に接合した場合では、１００℃以下の低温でも、表２に示すように、接合基板の変形量が大きく、熱処理後にも接合基板が変形したままの状態であった。一方、実施例１～３で得たＬＴｏｎ石英やＬＮｏｎ石英の複合基板では、上述したように１００℃を超える加熱を施しても、このような大きな変形量での反りは発生しなかった。
　１　圧電単結晶基板
　１ａ　イオン注入層
　２　絶縁性基板
　３　介在層
　１０　圧電体複合基板
　２０　接合基板
 
 

Claims (6)

  1. 絶縁性基板と、介在層と、圧電体層とが順に積層された圧電体複合基板であって、前記圧電体層の厚みが積層方向に１００ｎｍ～２，０００ｎｍの範囲内であり、前記絶縁体基板の直径が２インチ～１２インチの範囲内であり且つ板厚が１００μｍ～２，０００μｍであり、前記圧電体層の線膨張係数よりも前記絶縁性基板の線膨張係数の方が小さく、その差が１４×１０－６／Ｋ～１６×１０－６／Ｋの範囲内であり、前記絶縁性基板と前記介在層がどちらもＳｉを含むアモルファス材料で構成されている圧電体複合基板。
  2. 　前記圧電体層が、タンタル酸リチウムまたはニオブ酸リチウムを含む請求項１記載の圧電体複合基板。
  3. 　前記絶縁性基板が、石英基板である請求項１または２記載の圧電体複合基板。
  4. 　前記介在層が、アモルファスシリコンまたは二酸化ケイ素を含む請求項１～３のいずれか一項記載の圧電体複合基板。
  5. 　絶縁性基板と、介在層と、圧電体層とが順に積層された圧電体複合基板の製造方法であって、
    　圧電単結晶基板と、前記圧電単結晶基板の線膨張係数よりも小さい線膨張係数を有し、その差が１４×１０－６／Ｋ～１６×１０－６／Ｋの範囲内であり、Ｓｉを含むアモルファス材料で構成されている絶縁性基板とを準備するステップと、
    　前記圧電単結晶基板の張り合わせ面に対してイオン注入処理を行い、前記圧電単結晶基板の内部にイオン注入層を形成するステップと、
    　前記絶縁性基板および前記圧電単結晶基板の一方または両方の張り合わせ面に、Ｓｉを含むアモルファス材料によって介在層を形成するステップと、
    　前記絶縁性基板の張り合わせ面と前記圧電単結晶基板の張り合わせ面とを前記介在層を介して貼り合わせて接合体を得るステップと、
    　前記接合体を熱処理するステップと、
    　前記熱処理をした接合体から、圧電体層として前記イオン注入層を残して前記圧電単結晶基板の残りの部分を剥離するステップと
    　を含む圧電体複合基板の製造方法。
  6. 　前記介在層を形成するステップにおいて、前記Ｓｉを含むアモルファス材料がアモルファスシリコンまたは二酸化ケイ素を含み、ＣＶＤ法、スパッタ法、またはスピン塗布法によって前記介在層を形成する請求項５記載の圧電体複合基板の製造方法。
     
     
PCT/JP2021/016935 2020-05-08 2021-04-28 圧電体複合基板およびその製造方法 WO2021225101A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020227038130A KR20230007355A (ko) 2020-05-08 2021-04-28 압전체 복합 기판 및 그 제조 방법
CN202180033670.1A CN115552568A (zh) 2020-05-08 2021-04-28 压电复合基底及其制造方法
US17/998,169 US20230284533A1 (en) 2020-05-08 2021-04-28 Piezoelectric composite substrate and method for manufacturing same
EP21799739.4A EP4148812A1 (en) 2020-05-08 2021-04-28 Piezoelectric composite substrate and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020082666A JP7262421B2 (ja) 2020-05-08 2020-05-08 圧電体複合基板およびその製造方法
JP2020-082666 2020-05-08

Publications (1)

Publication Number Publication Date
WO2021225101A1 true WO2021225101A1 (ja) 2021-11-11

Family

ID=78409566

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/016935 WO2021225101A1 (ja) 2020-05-08 2021-04-28 圧電体複合基板およびその製造方法

Country Status (7)

Country Link
US (1) US20230284533A1 (ja)
EP (1) EP4148812A1 (ja)
JP (1) JP7262421B2 (ja)
KR (1) KR20230007355A (ja)
CN (1) CN115552568A (ja)
TW (1) TW202207494A (ja)
WO (1) WO2021225101A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117156947B (zh) * 2023-10-31 2024-02-20 北京青禾晶元半导体科技有限责任公司 一种复合压电衬底的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211128A (ja) 1991-09-18 1993-08-20 Commiss Energ Atom 薄い半導体材料フィルムの製造方法
JP2010187373A (ja) 2009-01-19 2010-08-26 Ngk Insulators Ltd 複合基板及びそれを用いた弾性波デバイス
JP2017098577A (ja) * 2012-01-12 2017-06-01 信越化学工業株式会社 熱酸化異種複合基板の製造方法
WO2018066653A1 (ja) * 2016-10-06 2018-04-12 信越化学工業株式会社 複合基板及び複合基板の製造方法
JP2019077607A (ja) * 2017-10-20 2019-05-23 信越化学工業株式会社 タンタル酸リチウム単結晶基板及びこれの接合基板とこの製造法及びこの基板を用いた弾性表面波デバイス

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211128A (ja) 1991-09-18 1993-08-20 Commiss Energ Atom 薄い半導体材料フィルムの製造方法
JP2010187373A (ja) 2009-01-19 2010-08-26 Ngk Insulators Ltd 複合基板及びそれを用いた弾性波デバイス
JP2017098577A (ja) * 2012-01-12 2017-06-01 信越化学工業株式会社 熱酸化異種複合基板の製造方法
WO2018066653A1 (ja) * 2016-10-06 2018-04-12 信越化学工業株式会社 複合基板及び複合基板の製造方法
JP2019077607A (ja) * 2017-10-20 2019-05-23 信越化学工業株式会社 タンタル酸リチウム単結晶基板及びこれの接合基板とこの製造法及びこの基板を用いた弾性表面波デバイス

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A TAUZIN ET AL.: "3-inch single-crystal LiTa03 films onto metallic electrode using Smart CutTM technology", ELECTRIC LETTERS, vol. 4, no. 13, 19 June 2008 (2008-06-19), pages 822, XP006031348, DOI: 10.1049/EL:20081057
WEILL LIU ET AL.: "Fabrication of single-crystalline LiTa03film on silicon substrate using thin film transfer technology", J. VAC. SCI. TECHNOL., pages 206

Also Published As

Publication number Publication date
EP4148812A1 (en) 2023-03-15
KR20230007355A (ko) 2023-01-12
CN115552568A (zh) 2022-12-30
JP7262421B2 (ja) 2023-04-21
TW202207494A (zh) 2022-02-16
JP2021177532A (ja) 2021-11-11
US20230284533A1 (en) 2023-09-07

Similar Documents

Publication Publication Date Title
CN109075758B (zh) 接合体和弹性波元件
TWI660580B (zh) Joining method
US11195987B2 (en) Method for producing composite wafer having oxide single-crystal film
JP3894917B2 (ja) 弾性境界波デバイス及びその製造方法
WO2018016169A1 (ja) 弾性表面波デバイス用複合基板の製造方法
WO2018088093A1 (ja) 複合基板、表面弾性波デバイスおよび複合基板の製造方法
US10727396B2 (en) Method for producing composite wafer having oxide single-crystal film
CN107615448B (zh) 具备氧化物单晶薄膜的复合晶片的制造方法
EP3306643B1 (en) Method for producing composite wafer provided with oxide single-crystal thin film
US10629440B2 (en) Method for manufacturing composite wafer provided with oxide single crystal thin film
WO2021225102A1 (ja) 圧電性単結晶膜を備えた複合基板の製造方法
JP2018207355A (ja) 圧電性材料基板の接合体、接合方法および弾性波素子
WO2021225101A1 (ja) 圧電体複合基板およびその製造方法
JPH10335974A (ja) 弾性境界波素子
CN113193109A (zh) 一种复合薄膜的制备方法及复合薄膜
US20200098974A1 (en) Composite substrate for a surface acoustic wave device and manufacturing method thereof
CN115943565A (zh) 复合基板及复合基板的制造方法
JP2002290182A (ja) 表面弾性波素子用基板の製造方法
US11411547B2 (en) Joint and elastic wave element
WO2021157218A1 (ja) 複合基板およびその製造方法
CN111510093A (zh) 一种用于制作体声波器件的压电薄膜体及其制备方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21799739

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021799739

Country of ref document: EP

Effective date: 20221208

NENP Non-entry into the national phase

Ref country code: DE