TW201841400A - 複合基板、表面彈性波裝置及複合基板之製造方法 - Google Patents

複合基板、表面彈性波裝置及複合基板之製造方法 Download PDF

Info

Publication number
TW201841400A
TW201841400A TW106137845A TW106137845A TW201841400A TW 201841400 A TW201841400 A TW 201841400A TW 106137845 A TW106137845 A TW 106137845A TW 106137845 A TW106137845 A TW 106137845A TW 201841400 A TW201841400 A TW 201841400A
Authority
TW
Taiwan
Prior art keywords
composite substrate
intervening layer
substrate
layer
manufacturing
Prior art date
Application number
TW106137845A
Other languages
English (en)
Other versions
TWI776822B (zh
Inventor
秋山昌次
丹野雅行
Original Assignee
日商信越化學工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商信越化學工業股份有限公司 filed Critical 日商信越化學工業股份有限公司
Publication of TW201841400A publication Critical patent/TW201841400A/zh
Application granted granted Critical
Publication of TWI776822B publication Critical patent/TWI776822B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H03H3/10—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves for obtaining desired frequency or temperature coefficient
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/113—Silicon oxides; Hydrates thereof
    • C01B33/12—Silica; Hydrates thereof, e.g. lepidoic silicic acid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02559—Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02826—Means for compensation or elimination of undesirable effects of adherence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02897—Means for compensation or elimination of undesirable effects of strain or mechanical damage, e.g. strain due to bending influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02984—Protection measures against damaging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/086—Shaping or machining of piezoelectric or electrostrictive bodies by machining by polishing or grinding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02834—Means for compensation or elimination of undesirable effects of temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02866—Means for compensation or elimination of undesirable effects of bulk wave excitation and reflections

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Silicon Compounds (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明的課題為提供一種不需要產生金屬雜質的擴散之高溫製程，放熱性優異，且對於高頻率的損失小之基板之製造方法及高熱傳導性基板。 　　作為本發明的解決手段，本發明之複合基板為具有壓電單晶基板、與支持基板、與設置在前述壓電單晶基板與前述支持基板之間的介在層之複合基板。其特徵為介在層係由無機材料所構成之膜，至少其一部分為熱合成二氧化矽。介在層係沿著複合基板的接合面，可至少分成2層，與支持基板接觸之第1介在層成為可含有熱合成二氧化矽之層。

Description

複合基板、表面彈性波裝置及複合基板之製造方法
[0001] 本發明係關於複合基板、表面彈性波裝置及複合基板之製造方法。
[0002] 近年來在智慧型手機所代表之移動通信的市場，通信量正急速增大。為了對應此問題，增加所需頻段(Band)數當中，必然各種零件之小型化、高性能化逐漸成為必須。一般之壓電材料即鉭酸鋰(Lithium Tantalate：有時簡稱為LT)或鈮酸鋰(Lithium Niobate：有時簡稱為LN)雖廣泛被作為表面彈性波(SAW)裝置的材料使用，但此等之材料具有較大之機電耦合係數，可寬頻帶化之外，另一方面，則有溫度安定性低，因溫度變化導致可對應之頻率轉移的問題點。此係起因於鉭酸鋰或鈮酸鋰具有非常高之熱膨脹係數。 　　[0003] 為了減低此問題，提案有於鉭酸鋰(LT)或鈮酸鋰(LN)等之壓電單晶，貼合藍寶石、矽(Si)等之膨脹係數較小之材料，將壓電單晶側以研削等薄化成數μm～數十μm之手法。圖1係表示對比各種材料之熱膨脹係數的圖表。藉由貼合膨脹係數較小之材料，壓抑壓電單晶之熱膨脹，改善溫度特性(例如參照非專利文獻1)。 　　[0004] 惟，於此方法，藉由將較薄之壓電單晶膜層合在支持基板，有於反共振頻率帶發生被稱為假信號或是波紋之干擾的問題。此干擾係起因於來自壓電單晶膜與支持基板的界面之反射而發生。作為例，係將從於矽基板上層合20μm厚之LT膜的複合基板所製得在共振器之反射係數(S11)的光譜之實例示於圖2。在圖2，將光譜之峰與谷的差異定義為假信號強度(amplitude)。 　　[0005] 為了解決此問題提案有幾個方法。例如，非專利文獻2中，揭示有將LT之貼合面以1000號之研削石粗磨，得到以算術平均粗糙度(Ra)為300nm之粗糙度後，透過支持基板與接著劑進行貼合之方法。惟，於此方法，已使用有機物接著劑進行貼合，從信賴性的觀點來看為課題。具體而言，雖預定貼合後於基板表面進行圖型化，進行切割，將晶片實裝在裝置之複數步驟，但於其過程，重覆加熱至250～400℃之處理。其結果，產生構成接著劑之有機物變質，貼合之基板的壓電結晶膜剝離，或產生破裂的問題。 　　[0006] 因此，有將由無機材料所構成之介在層成膜在形成凹凸構造之壓電單晶基板，以挾持此介在層的方式進行，來接合支持基板之方法。作為用作介在層之無機材料，例示有SiOx (1.5≦x≦2.5)、Al2 O3 、AlN、SiN、SiON、Ta2 O5 等。作為形成此介在層的方法之例，CVD法(chemical vapor deposition；化學氣相成長法)或濺鍍等所代表之PVD法(Physical vapor deposition；物理氣相成長法)等為代表。或是，亦可採用將有機矽化合物之溶液塗佈在晶圓上，以熱處理使其硬化，形成SiO2 膜之方法。以此等之方法堆積無機材料膜後，以某程度之高溫進行熱處理，有必要排除由膜內部產生之氣體(逸氣(out gas))。係因為不進行此處理時，有在貼合後之後步驟之加熱處理的重覆，於貼合界面附近的堆積膜所產生之氣體成分到達貼合界面，從貼合界面引起剝離現象的可能性。 　　[0007] 惟，於LT、LN等之壓電單晶，有破壞被稱為居里溫度(Curie temperature)之分極的上限之溫度，為了保持分極狀態不能施加此以上之溫度。尤其是LT於600℃附近，即使以此溫度以下進行處理，徹底消除逸氣極為困難，關於剝離確保長期信賴性變困難。 　　[0008] 又，介在層所使用之無機材料SiO2 與LT、LN等之壓電結晶，於熱膨脹係數有較大的差異，是無法施加高溫的另一個理由。LT或LN之熱膨脹係數為16ppm左右，SiO2 之熱膨脹係數為0.5ppm左右，藉由此差異，經過高溫處理時產生裂縫，導致無法進行之後的處理。 　　[0009] 於發明者等之卓見，於LT單晶基板，分別堆積2μm左右之SiO2 、Al2 O3 、AlN、Si3 N4 、SiON、Ta2 O5 作為介在層，加上熱處理時，不會大幅依存在介在層的材質或堆積方法，於500～600℃左右產生裂縫。作為例，針對將模擬介在層之無機材料層以三個不同方法作成之試料，將分析逸氣之結果示於圖3。第一個為藉由於LT單晶基板，由CVD法將SiO2 堆積5μm而形成，實施從室溫至1000℃之加熱處理時之TDS(Thermal desorption spectrometry)分析結果。由此結果，瞭解到逸氣之峰值於500℃附近雖有，但然後，至1000℃為止，氣體依然持續產生。第二個為藉由旋塗甲基三甲氧基矽烷(溶劑丙二醇單乙基醚)，藉由將SiO2 堆積5μm而形成，實施同樣之加熱處理時之TDS分析結果。於此，於500℃附近除了有逸氣之峰值外，即使於600℃以上亦持續脫氣體，即使於1000℃亦持續產生氣體。第三個為藉由以PVD法將SiO2 堆積5μm而形成，實施同樣之加熱處理時之TDS分析結果。此亦為於500℃附近有逸氣之峰值，即使600℃以上，至1000℃為止持續脫氣體。如此，瞭解到於以此等方法堆積之介在層，於脫氣體以1000℃或是其以上之高溫的處理為必要。 [先前技術文獻] [非專利文獻] 　　[0010] 　　[非專利文獻1]電波新聞高科技2012年11月8日「智慧型手機之RF Front end所使用之SAW-Duplexer之溫度補償技術」 　　[非專利文獻2]2010 IEEE International Ultrasonic Symposium(IUS2010), 2010 Vol.V1, p.637-640 “A study on Temperature-Compensated Hybrid Substrates for Surface Acoustic Wave Filters”
[發明欲解決之課題] 　　[0011] 本發明係鑑於上述事情而完成者，以提供一種即使於貼合後之步驟重覆進行加熱冷卻，亦難以產生剝離，貼合壓電單晶層與支持基板與將無機材料作為介在層之複合基板作為目的。 [用以解決課題之手段] 　　[0012] (1)本發明之複合基板，其特徵為具有壓電單晶基板、與支持基板、與設置在前述壓電單晶基板與前述支持基板之間的介在層，前述介在層係由無機材料所構成之膜，至少其一部分為熱合成二氧化矽。 　　[0013] 本發明者努力研究的結果，發現於熱氧化二氧化矽或合成二氧化矽燒結體等之熱合成二氧化矽具有可吸收某程度之氣體的性質。如上述之構成藉由將介在層之至少一部分成為熱合成二氧化矽，即使介在層之殘留部分為脫氣體不夠充分之無機材料，由於在後步驟之加熱冷卻而有產生之可能性的逸氣被熱合成二氧化矽吸收，故可使產生剝離變困難。 　　[0014] (2)於本發明，前述介在層係沿著複合基板之接合面，至少分成2層，此情況下，與前述支持基板接觸之第1介在層成為含有熱合成二氧化矽之層即可。 　　[0015] 於支持基板側由於居里溫度等之加熱溫度的限制少，與在介在層之支持基板接觸之層中，可藉由堆積熱合成二氧化矽形成。另外，壓電單晶基板側之介在層成為可藉由於居里溫度以下之低溫進行堆積而形成之無機材料。在後步驟之加熱冷卻的重覆，由於有將從壓電基板側之介在層釋出之可能性的逸氣吸收支持基板側之熱合成二氧化矽，而難以產生剝離。 　　[0016] (3)於本發明，支持基板之材質可為矽基板，此情況下，前述熱合成二氧化矽以藉由前述矽基板之熱氧化合成的方式進行即可。如此進行的話，於矽基板的表面形成熱氧化層可作為介在層的一部分使用。又，可輕易形成熱合成二氧化矽。 　　[0017] (4)或熱合成二氧化矽可為合成二氧化矽之燒結體。如此進行的話，作為支持基板之材質，不僅矽亦可使用藍寶石、氮化矽、氮化鋁、碳化矽、石英玻璃等之耐熱性基板。可於支持基板將以任意之手法堆積之二氧化矽與支持基板一起加熱，於支持基板表面形成燒結體二氧化矽，作為介在層之一部分使用。作為二氧化矽之體積方法，成為化學氣相成長法(CVD)、物理氣相成長法(PVD)、有機矽化合物溶液之塗佈暨燒成等即可。例如以PVD法製得之二氧化矽的情況下，由於剛成膜後之膜質不密集，故藉由1000℃前後之加熱處理進行燒結即可。 　　[0018] (5)於本發明，較與支持基板接觸之第1介在層，設置在前述壓電單晶基板側之第2介在層的材質含有SiOx、Al2 O3 、AlN、SiN、SiON、Ta2 O5 當中之至少一個即可。上述之物質以可藉由CVD法、PVD法等以500℃以下之比較低溫進行堆積、處理的點來看較佳。 　　[0019] (6)於本發明，前述第2介在層具有材質不同之至少2個層即可。又，該至少2個層成為熱膨脹係數不同之材質的層即可。如此進行的話，藉由不同材質之複數層，可緩和熱應力，可使裂縫或剝離難以產生。 　　[0020] (7)於本發明，將前述第1介在層的厚度定為20nm以上即可。如此進行的話，可使第1介在層具有充分之逸氣吸收能力。 　　[0021] (8)於本發明，將前述第2介在層的厚度定為25μm以下即可。如此進行的話，藉由起因於壓電單晶基板與第2介在層之熱膨脹係數差的壓力，可防止於壓電單晶基板產生裂縫。尚，第2介在層的厚度之下限並無特別限制，若與壓電單晶基板的界面為平坦的情況下，為50nm以上的厚度即可。又，於界面具有凹凸構造的情況下，若壓電單晶基板的凸部收納在第2介在層內即可。 　　[0022] (9)於本發明，於支持基板的內面(亦即，與挾持介在層與壓電單晶接合的面相反側的面)進一步具備熱合成二氧化矽層即可。如此進行的話，於支持基板的兩面形成熱合成二氧化矽層，施加在支持基板的應力平衡，減輕基板的彎曲。 　　[0023] (10)於本發明，第1介在層與第2介在層挾持由非晶矽所構成之第3介在層接合即可。如此進行的話，可提高接合強度，可使裂縫或剝離難以產生。又，第3介在層的厚度成為50nm以下即可。如此進行的話，可將於第2介在層側產生之逸氣良好地透過至第1介在層側。 　　[0024] (11)於本發明，將介在層的厚度定為8μm以下即可。如此進行的話，可提高複合基板之耐熱性。(12)又，可介在層的厚度進一步定為7μm以下即可。如此進行的話，可進一步提高複合基板之耐熱性。 　　[0025] (13)於本發明，將壓電單晶的厚度定為20μm以下即可。如此進行的話，可提高複合基板之耐熱性。 　　[0026] (14)於本發明，前述壓電單晶與前述介在層的界面成為凹凸構造的方式進行即可。如此進行的話，可抑制由複合基板所製得之共振器的假信號現象。 　　[0027] (15)本發明的表面彈性波裝置包含上述任一個複合基板來構成即可。如此進行的話，可實現小型且性能高之表面彈性波裝置。 　　[0028] (16)於本發明，將壓電單晶的厚度成為表面彈性波之波長的1.0倍以上3.5倍以下即可。如此進行的話，可提高使用複合基板作成之諧振器的Q值。 　　[0029] (17)本發明之複合基板之製造方法，係具備：於支持基板的表面形成含有熱合成二氧化矽之第1介在層之步驟、與於壓電單晶基板的表面形成含有無機材料之第2介在層之步驟、與平坦化前述第2介在層的表面之步驟、與貼合前述第1介在層的表面與前述第2介在層之經平坦化的表面之步驟。 　　[0030] 藉由上述之製造方法，藉由介在層之一部分即第1介在層含有熱合成二氧化矽，在後步驟之加熱冷卻，第一介在層可將有從第2介在層產生之可能性的逸氣吸收。可使藉由此貼合之基板難以產生剝離。 　　[0031] (18)於本發明，進一步具備平坦化第1介在層的表面之步驟即可。如此進行的話，即使形成熱合成二氧化矽所得之第1介在層的表面為非平坦的情況下，亦可實現強固之貼合。尚，平坦化此第1介在層的表面之步驟可於貼合之步驟前實施。 　　[0032] (19)於本發明，進一步具備於壓電單晶基板的表面形成凹凸之步驟即可。如此進行的話，可使從以此製造方法所得之複合基板所製得之裝置的特性變良好。具體而言，例如，可抑制由以此製造方法所得之複合基板製得之共振器的假信號現象。 　　[0033] (20)於本發明，前述第1介在層將以化學氣相成長法(CVD)堆積之二氧化矽層作為以800℃以上燒結之熱合成二氧化矽即可。(21)前述第1介在層將以物理氣相成長法(PVD)堆積之二氧化矽層作為以800℃以上燒結之熱合成二氧化矽即可。(22)或前述第1介在層作為塗佈有機矽化合物之溶液，以800℃以上燒結之熱合成二氧化矽之層即可。 　　[0034] 於上述(20)～(22)之方法，藉由將二氧化矽層以800℃以上進行燒結，促進來自二氧化矽層之脫氣體，可形成經燒結之緻密的熱合成二氧化矽(燒結二氧化矽)膜。而且，此熱合成二氧化矽具有良好之氣體吸收能。尚，燒結時之溫度較佳為成為1000℃以上即可。 　　[0035] (23)於本發明，前述支持基板的材質選自矽、藍寶石、碳化矽、氮化矽、氮化鋁、石英玻璃即可。藉由使用此等之耐熱性優異之材質的支持基盤，在上述(20)～(22)之方法，可使二氧化矽層以800℃以上之高溫燒結。(24)又，支持基板的材質為矽時，可熱氧化前述支持基板形成第1介在層。如此進行的話，可於矽基板的表面，形成熱氧化層作為介在層的一部分使用。又，可輕易形成熱合成二氧化矽。 　　[0036] (25)於本發明，進一步包含將前述第2介在層以較前述壓電結晶之居里溫度更低之溫度進行加熱之步驟即可。如此若將第2介在層以低溫加熱，可減低殘留氣體，可抑制於後步驟之加熱冷卻的重覆所產生之逸氣，可減低剝離的發生。(26)加熱第2介在層時之溫度較佳為成為600℃以下即可。如此進行的話，可抑制起因於熱膨脹之差異，導致第2介在層破裂。 　　[0037] (27)於本發明，除了支持基板的表面，並於支持基板的內面(亦即，與挾持介在層與壓電單晶接合的面相反側的面)進一步形成與第1介在層相同材質之熱合成二氧化矽層即可。如此進行的話，由於於支持基板的兩面形成熱合成二氧化矽層，施加在支持基板的應力平衡，可減輕基板的彎曲。尚，貼合支持基板與壓電單晶基板後，可將支持基板的內面之熱合成二氧化矽層使用氫氟酸等適當去除。 　　[0038] (28)於本發明，於第1介在層的表面、第2介在層的表面之至少一者，以進一步堆積非晶矽後貼合的方式進行即可。如此進行的話，可提高接合強度，可使裂縫或剝離難以產生。(29)此時，非晶矽層之厚度的合計成為50nm以下即可。如此進行的話，可將於第2介在層側產生之逸氣良好透過至第1介在層側。 　　[0039] (30)於本發明，於第1介在層與第2介在層之至少一側的表面，實施活性化處理後，貼合第1介在層的表面與前述第2介在層的表面即可。(31)表面活性化處理為臭氧水處理、UV臭氧處理、離子束處理、電漿處理之任一個即可。藉由活性化處理，可實現強固之貼合。 　　[0040] (32)於本發明，將前述第1介在層的表面及/或前述第2介在層的表面藉由化學性機械研磨進行平坦化即可。 　　[0041] (33)於本發明，第2介在層的材質為含有SiOx、Al2 O3 、AlN、SiN、SiON、Ta2 O5 之任一個即可。上述之物質以可藉由CVD法、PVD法等以500℃以下之比較低溫進行堆積、處理的點來看較佳。 　　[0042] (34)於本發明，可將第2介在層以化學氣相成長法(CVD)形成。(35)或可將第2介在層以物理氣相法(PVD)形成。(36)或可藉由將第2介在層塗佈有機矽化合物之溶液，硬化經塗佈之該有機矽化合物而形成。 　　[0043] (37)於本發明，係具有於較貼合之步驟之前，於壓電單晶基板進行離子注入處理之步驟，具有於較貼合之步驟之後，在注入離子之區域的界面進行剝離之步驟即可。(38)在進行離子注入處理之步驟，注入6.0×1016 atoms/cm2 ～2.75×1017 atoms/cm2 之氫離子即可。(39)或在進行離子注入處理之步驟，注入3.0×1016 atoms/cm2 ～1.37×1017 atoms/cm2 之氫分子離子即可。 　　[0044] (40)又，在剝離之步驟，沿著注入離子之區域的界面進行機械性剝離即可。(41)或在剝離之步驟，可藉由閃光燈退火進行剝離。 　　[0045] (42)於本發明，可具有於較貼合之步驟之後，研削及/或研磨壓電單晶基板進行薄化之步驟。
[0047] 本實施形態之複合基板1，係經過針對支持基板100與壓電單晶基板200，分別進行貼合前之處理，然後貼合兩基板之步驟而製得。於以下將其製造方法參照圖4至圖6進行說明。 　　[0048] [支持基板之處理] 　　首先，準備支持基板100(圖4(a))。支持基板100係選自矽、藍寶石、碳化矽、氮化矽、氮化鋁、石英玻璃。 　　[0049] 接著，於支持基板100的表面形成含有熱合成二氧化矽之第1介在層310(圖4(b))。此時，亦可於支持基板100的內面形成與第1介在層310相同材質之熱合成二氧化矽層。尚，此內面之二氧化矽層貼合支持基板100與壓電單晶基板200後，可使用氫氟酸等適當去除。支持基板100的材質為矽時，熱氧化矽基板可形成成為第1介在層310之熱氧化二氧化矽的膜。熱氧化二氧化矽，由於以高溫使其成長，有緻密且雜質少，且可吸收某程度的量之氣體的性質。 　　[0050] 又，支持基板100無論為矽或矽以外之材料，皆可以下述之方法形成第1介在層310。亦即，第1介在層310可將以化學氣相成長法(CVD)堆積之二氧化矽層以800℃以上燒結而形成。又，第1介在層310可將以物理氣相成長法(PVD)堆積之二氧化矽層以800℃以上燒結而形成。或第1介在層310可塗佈有機矽化合物之溶液，以800℃以上燒結而形成。將第1介在層310定為二氧化矽燒結體時，以可將支持基板100所堆積之合成二氧化矽與支持基板100一起進行燒結的方式，使用耐熱性基板較佳。 　　[0051] 接著，如有必要，平坦化第1介在層310的表面(圖4(c))。此平坦化可藉由化學性機械研磨進行。尚，作為支持基板100，使用表面拋光成鏡面之矽基板，藉由熱氧化形成第1介在層310時，由於第1介在層310的表面亦與基底同樣成為鏡面，故不需要此平坦化之步驟。 　　[0052] 進而，雖省略圖示，但為了提高貼合時之接合強度，如有必要可進行下述之處理。例如，可於第1介在層310的表面堆積非晶矽。藉由層合非晶矽，接合界面成為Si/SiO2 或是Si/Si，較SiO2 /SiO2 接合接合強度提高些許(對於細節，參照Tong Q.Y.and Gosele U., Semiconductor Wafer Bonding Chapter4.7.1：Science and Technology, 1999.)。以堆積之非晶矽的厚度以不阻礙氣體的透過的方式成為50nm以下較佳。又，可於第1介在層310的表面實施活性化處理。表面活性化處理，例如可為臭氧水處理、UV臭氧處理、離子束處理、電漿處理之任一種。 　　[0053] 以上結束對於支持基板100之貼合前的處理。 　　[0054] [壓電單晶基板之處理] 　　首先，準備壓電單晶基板200(圖5(a))。壓電單晶基板200為鉭酸鋰(LT)或鈮酸鋰(LN)等之壓電體的單晶。接著，如有必要，於壓電單晶基板200的表面形成凹凸(圖5(b))。此凹凸有抑制從複合基板1製得之共振器的假信號現象的效果。於假信號不會成為問題的用途使用複合基板1時，可省略此步驟。 [0055] 接著，可藉由於壓電單晶基板200的表面堆積含有無機材料之第2介在層320而形成(圖5(c))。第2介在層320的材質係包含SiOx(例如SiO2 )、Al2 O3 、AlN、SiN、SiON、Ta2 O5 之任一個。第2介在層320可用下述之方法形成。亦即，第2介在層320可以化學氣相成長法(CVD)堆積。又，第2介在層可以物理氣相成長法(PVD)堆積。或第2介在層320可藉由塗佈有機矽化合物之溶液，將其硬化，來進行堆積。為了減低殘留氣體，將以上述任一個方法形成之第2介在層320以較壓電結晶之居里溫度更低之溫度進行加熱即可。為了防止起因於壓電單晶基板200與第2介在層320之熱膨脹率的差異之第2介在層320的破裂，加熱溫度以成為600℃以下較佳。第2介在層320以可具有材質不同之至少2個層的方式構成。 　　[0056] 接著，平坦化形成之第2介在層320的表面(圖5(d))。此平坦化可藉由化學性機械研磨進行。 　　[0057] 進而，雖省略圖示，但為了提高貼合時之接合強度，如有必要可進行下述之處理。例如，可於第2介在層320的表面堆積非晶矽。堆積之非晶矽的厚度，以不阻礙氣體的透過的方式成為50nm以下較佳。尚，亦可於第1介在層310堆積非晶矽時，以合計之厚度的合計成為50nm以下的方式進行即可。又，於第2介在層320的表面可實施活性化處理。表面活性化處理，例如可為臭氧水處理、UV臭氧處理、離子束處理、電漿處理之任一種。 　　[0058] 以上結束對於壓電單晶基板200之貼合前的處理。 　　[0059] [貼合與之後的處理] 　　如上述針對經處理之支持基板100與壓電單晶基板200，貼合第1介在層310的表面與第2介在層320的表面(圖6(a))。此時，可於低溫(例如120℃)進行加熱提高接合強度。 　　[0060] 接著，研削暨研磨壓電單晶基板200而薄化。例如，將壓電單晶基板200的厚度薄化至20μm左右為止(圖6(b))。然後，進而如有必要可進行追加之熱處理，強化接合力。如此貼合而接合之第1介在層310與第2介在層320構成介在層300。又，如圖7所示，於第1介在層310與第2介在層320之間設置非晶矽之層(第3介在層)330之複合基板1的構成中，第1介在層310、第2介在層320及第3介在層330構成介在層300。 [0061] 藉由於以上說明之製造方法，可製得壓電單晶基板200與支持基板100以挾持介在層300的方式進行而接合之複合基板1。 　　[0062] [表面彈性波特性之評估] 　　藉由於經製得之複合基板1的壓電單晶基板200表面濺鍍蒸鍍0.4μm厚之鋁(Al)薄膜，以光微影形成電極，製作由波長5μm之並聯諧振器2段與串聯諧振器4段所構成之4段梯形過濾器，以及諧振器。光微影之曝光中使用g線之步進器，於Al之蝕刻使用Cl2 、BCl3 、N2 、及CF4 之混合氣體。使用網路分析儀，測定經製得之4段梯形過濾器的反射係數(S11)。將經觀測之假信號的峰與谷的差異作為假信號強度評估。 　　進而將經製得之諧振器的Q值與共振頻率的關係藉由下述之數式(1)求得。 　　[0063][0064] 於此，ω為角頻率，τ為群延遲時間。Q值表示共振波形之銳度之值，可說是Q越高，損失越少之優異特性的過濾器。由於Q值有頻率依存，故評估Q值之最大值(Qmax )。 [實施例] 　　[0065] [實施例1] 　　準備將於Ra(算術平均粗糙度)具有230nm左右粗糙度(於P-V為1.7μm左右)之直徑6英寸的LT基板作為壓電單晶基板。於此LT基板上，將矽烷與氧氣作為原料氣體，藉由由電漿CVD法將SiO2 膜堆積10μm左右而形成。將此SiO2 膜實施400℃左右之熱處理，進行研磨而鏡面化將前述SiO2 膜拋光成膜厚約2μm。 　　[0066] 又，準備將成長成500nm之熱氧化膜之直徑6英寸的Si基板作為支持基板。然後，於附前述之SiO2 膜之LT基板、與使熱氧化膜成長之Si基板雙方，實施電漿表面活性化。而且，貼合兩基板，加入120℃之熱處理，然後，研削暨研磨LT薄化成20μm左右。將如此進行拋光之複合基板的剖面顯微鏡照片示於圖8。 　　[0067] 藉由將此複合基板之晶圓切割成2mm平方，使200℃之熱板與金屬製之冷卻階段台往返(分別在熱板與冷卻階段台保持30秒)，來調査熱耐性試驗。雖嘗試了往返至100次，但仍未觀察到剝離等。 　　[0068] 尚，雖將同樣之實驗於鏡面之LT基板的表面將氧化膜以相同條件形成來進行，但關於耐熱性成為完全相同之結果。假信號不成為問題之應用時，藉由於拋光成鏡面狀之LT基板形成氧化膜，採取同樣之手法，顯示本發明可直接適應。 　　[0069] [比較例1] 　　將與實施例1同樣之實驗與實施例1相同，使用設置SiO2 膜之LT基板與未進行熱氧化之Si基板來進行。與實施例1相同之熱耐性試驗的結果，在第5次往返於周邊觀察到剝離。藉由實施例1與比較例1的對比，非常清楚藉由貼合由電漿CVD法設置SiO2 膜之LT基板與使熱氧化膜成長之Si基板，與未使熱氧化膜成長貼合Si基板的情況相比較，可抑制剝離。 　　[0070] [實施例2] 　　準備於Ra具有230nm左右粗糙度(於P-V為1.7μm左右)之直徑6英寸的LT基板。於此LT基板上旋塗有機矽化合物溶液，以350℃加熱，藉由將此步驟重覆複數次，而得到5μm左右之SiO2 層。於此使用之有機矽化合物溶液為全氫聚矽氮烷(溶劑為二丁基醚)與甲基三甲氧基矽烷(溶劑為丙二醇單乙基醚)之2種類。 　　[0071] 將此SiO2 膜於400℃左右之熱處理後進行研磨而鏡面化。又，準備成長成500nm之熱氧化膜之直徑6英寸的Si基板。於兩基板實施電漿表面活性化。而且，貼合兩基板，加入120℃之熱處理，然後，研削暨研磨LT薄化成20μm，而得到複合基板。 　　[0072] 藉由將此複合基板之晶圓切割成2mm平方，使200℃之熱板與金屬製之冷卻階段台往返(分別在熱板與冷卻階段台保持30秒)，來調査熱耐性試驗。雖嘗試了往返至100次，但仍未觀察到剝離等。 　　[0073] [比較例2] 　　將與實施例2同樣之實驗與實施例2相同，使用設置SiO2 膜之LT基板與未進行熱氧化之Si基板來進行。與實施例2相同之熱耐性試驗的結果，在第7次往返於周邊觀察到剝離。藉由實施例2與比較例2的對比，非常清楚藉由旋塗有機矽化合物溶液進行加熱，藉由貼合設置SiO2 膜之LT基板與使熱氧化膜成長之Si基板，與未使熱氧化膜成長貼合Si基板的情況相比較，可抑制剝離。 　　[0074] [實施例3] 　　準備於Ra具有230nm左右粗糙度(於P-V為1.7μm左右)之直徑6英寸的LT基板。於此LT基板上將SiO2 膜以PVD法(於此為磁控管濺鍍法)成膜成10μm左右。將此SiO2 膜於400℃左右之熱處理後，進行研磨而鏡面化。又，準備成長成500nm之熱氧化膜之直徑6英寸的Si基板。於兩基板實施電漿表面活性化。而且，貼合兩基板，加入120℃之熱處理，然後研削暨研磨LT，薄化成20μm而得到複合基板。 　　[0075] 藉由將此複合基板之晶圓切割成2mm平方，使200℃之熱板與金屬製之冷卻階段台進行往返(分別在熱板與冷卻階段台保持30秒)，來調査熱耐性試驗。雖嘗試了往返至100次，但仍未觀察到剝離等。 　　[0076] [比較例3] 　　將與實施例3同樣之實驗與實施例3相同，使用設置SiO2 膜之LT基板與未進行熱氧化之Si基板來進行。與實施例3相同之熱耐性試驗的結果，在第2次往返於周邊觀察到剝離。藉由實施例3與比較例3的對比，非常清楚藉由PVD法，藉由貼合設置SiO2 膜之LT基板與使熱氧化膜成長之Si基板，與未使熱氧化膜成長貼合Si基板的情況相比較，可抑制剝離。 　　[0077] [實施例4] 　　複數準備於Ra具有230nm左右粗糙度(於P-V為1.7μm左右)之直徑6英寸的LT基板。於經準備之LT基板上將SiO2 膜以電漿CVD法成膜成10μm左右。於SiO2 膜實施400℃左右之熱處理，進行研磨而鏡面化後，將非晶矽(a-Si)以如表1所示之各種厚度成膜。非晶矽係以PVD法(磁控管濺鍍法)與CVD法雙方改變厚度而成膜。於此LT基板與成長成500nm之熱氧化膜之直徑6英寸的Si基板雙方實施電漿表面活性化。而且，貼合兩基板，加入120℃之熱處理，然後研削暨研磨LT，薄化成20μm，而得到複合基板。 　　[0078] 藉由將此複合基板之晶圓切割成2mm平方，使200℃之熱板與金屬製之冷卻階段台往返(分別在熱板與冷卻階段台保持30秒)，來調査熱耐性試驗。將其結果示於表1。瞭解到PVD法、CVD法皆超過非晶矽的厚度為50nm時，耐性急遽劣化。認為此點係因為藉由增厚非晶矽的厚度，從LT側之SiO2 所產生之氣體，變成無法透過非晶矽之膜，而阻礙吸收至Si之熱氧化膜。 　　[0079][0080] [實施例5] 　　將非晶矽之成膜並非於LT基板側而是於使熱氧化膜成長之Si基板側進行，進行與實施例4同樣之實驗。結果與實施例4幾乎相同。由此，瞭解到非晶矽可設置在LT基板側及Si基板側之任一側。 　　[0081] [實施例6] 　　將非晶矽之成膜於LT基板、氧化Si基板側雙方進行，進行與實施例4同樣之實驗。非晶矽的厚度定為雙方所堆積之非晶矽膜的合計。結果與實施例4幾乎相同。由此，瞭解到非晶矽可設置在LT基板側及Si基板側之雙方。 　　[0082] [實施例7] 　　雖將表面活性化方法的方法變更為臭氧水處理、UV臭氧處理、離子束處理，進行上述實驗，但於貼合的結果未觀察到差異。認為本發明並非對活性化之方法強烈依存。又，將表面活性化僅於單側的基板實施時，亦未觀察到大幅差異。 　　[0083] [實施例8] 　　於以實施例1之方法製得之複合基板內置4段梯形過濾器，測定反射係數(S11)之光譜，評估假信號之特性。其結果如圖9所示，確認於1dB以下有假信號的強度。判斷以此方法製得之共振器可有效果地減低假信號。 　　[0084] [實施例9] 　　變更於Si基板成長之熱氧化膜的厚度，進行與實施例1同樣之實驗。其結果，確認於20nm以上之熱氧化膜有效果。相反地，於未滿20nm之熱氧化膜，逸氣吸收能力並未足夠，於加熱冷卻循環試驗有產生剝離的情況。 　　[0085] [實施例10] 　　變更LT基板所堆積之SiO2 膜的厚度，進行與實施例1同樣之實驗。將其結果示於表2。表2所示之堆積SiO2 厚度為表面平坦化後之厚度。由此結果，判斷SiO2 膜的厚度(僅堆積膜，排除熱氧化膜)超過25μm時，於LT層產生裂縫。認為此係因藉由急速加熱暨冷卻而產生之LT與起因於SiO2 之膨脹係數的差異之壓力而發生者。SiO2 為25μm以下時，認為SiO2 雖可一定程度跟隨膨脹係數的差異來變形，但於此厚度以上，係因應力緩和導致產生裂縫者。 [0086][0087] [實施例11] 　　準備單面為鏡面之直徑6英寸的LT基板。於此LT基板之鏡面側上，藉由濺鍍法堆積成1μm之Al2 O3 膜。進而，於此附Al2 O3 膜之LT基板的Al2 O3 膜上將矽烷與氧氣作為原料氣體，藉由電漿CVD法將SiO2 膜成膜成10μm左右。將此Al2 O3 與SiO2 層合膜實施400℃左右之熱處理，進行研磨而鏡面化，將前述SiO2 膜拋光成膜厚約2μm。 　　[0088] 又，準備成長成500nm之熱氧化膜之直徑6英寸的Si基板。而且，於兩基板實施電漿表面活性化。而且，貼合兩基板，加入120℃之熱處理，然後，研削暨研磨LT，薄化成6μm左右，而得到複合基板。 　　[0089] 藉由將此複合基板之晶圓切割成2mm平方，使200℃之熱板與金屬製之冷卻階段台往返(分別在熱板與冷卻階段台保持30秒)，來調査熱耐性試驗。雖嘗試了往返至200次，但仍未觀察到剝離等。從本實施例，瞭解到可多層化於貼合前設置在LT基板側之介在層(亦即第2介在層)。 　　[0090] [實施例12] 　　準備於Ra(算術平均粗糙度)具有230nm左右粗糙度(於P-V為1.7μm左右)之直徑6英寸的LT基板。於此LT基板上將矽烷與氧氣作為原料氣體，藉由由電漿CVD法，將SiO2 膜堆積成10μm左右而形成。將此SiO2 膜實施400℃左右之熱處理，進行研磨而鏡面化，將前述SiO2 膜拋光成膜厚約2μm。 　　[0091] 準備直徑6英寸的藍寶石基板，於其上，藉由電漿CVD法成膜成約5μm之SiO2 膜。而且，將此藍寶石基板上之SiO2 膜在800℃之熱處理進行燒結，進行研磨而鏡面化，將SiO2 膜拋光成膜厚1μm。 　　[0092] 於LT基板上所成膜之SiO2 膜與藍寶石基板上所成膜之燒結SiO2 膜雙方，實施電漿活性化處理，使兩基板貼合，加入120℃之熱處理，然後，研削暨研磨LT，而得到薄化成20μm之複合基板。 　　[0093] 藉由將此複合基板之晶圓切割成2mm平方，使200℃之熱板與金屬製之冷卻階段台往返(分別在熱板與冷卻階段台保持30秒)，來調査熱耐性試驗。雖嘗試了往返至100次，但仍未觀察到剝離等。從本實施例，瞭解到作為支持基盤，可使用藍寶石基板。又，瞭解到於貼合前設置在支持基板側之介在層(亦即第1介在層)，可使用加熱燒結以CVD成膜之SiO2 所得之熱合成二氧化矽。 　　[0094] [實施例13] 　　準備於Ra(算術平均粗糙度)具有230nm左右粗糙度(於P-V為1.7μm左右)之直徑6英寸的LT基板。於此LT基板上將矽烷與氧氣作為原料氣體，藉由由電漿CVD法，將SiO2 膜堆積成10μm左右而形成。將此SiO2 膜實施400℃左右之熱處理，進行研磨而鏡面化，將前述SiO2 膜拋光成膜厚約2μm。 　　[0095] 準備直徑6英寸的藍寶石基板，於其上，以PVD(磁控管濺鍍)成膜成10μm之SiO2 膜。而且，將此藍寶石基板上之SiO2 膜在900℃之熱處理進行燒結，進行研磨而鏡面化，將前述SiO2 膜拋光成膜厚1μm。 　　[0096] 於LT基板上所成膜之SiO2 膜與藍寶石基板上所成膜之燒結SiO2 膜雙方，實施電漿活性化處理，使兩基板貼合，加入120℃之熱處理，然後，研削暨研磨LT，而得到薄化成20μm之複合基板。 　　[0097] 藉由將此複合基板之晶圓切割成2mm平方，使200℃之熱板與金屬製之冷卻階段台往返(分別在熱板與冷卻階段台保持30秒)，來調査熱耐性試驗。雖嘗試了往返至100次，但仍未觀察到剝離等。從本實施例，瞭解到作為支持基盤，可使用藍寶石基板。又，瞭解到於貼合前設置在支持基板側之介在層(亦即第1介在層)，可使用加熱燒結以PVD成膜之SiO2 所得之熱合成二氧化矽。 　　[0098] [實施例14] 　　準備於Ra(算術平均粗糙度)具有230nm左右粗糙度(於P-V為1.7μm左右)之直徑6英寸的LT基板。於此LT基板上將矽烷與氧氣作為原料氣體，藉由電漿CVD法，將SiO2 膜堆積成10μm左右而形成。將此SiO2 膜實施400℃左右之熱處理，進行研磨而鏡面化，將前述SiO2 膜拋光成膜厚約2μm。 　　[0099] 準備直徑6英寸的藍寶石基板，於其上，重覆數次旋塗有機矽化合物溶液(全氫聚矽氮烷之二丁基醚溶液)之步驟、與於350℃加熱硬化之步驟，而成膜成3μm之SiO2 膜。而且，將此藍寶石基板上之SiO2 膜在900℃之熱處理進行燒結，進行研磨而鏡面化，將SiO2 膜拋光成膜厚0.5μm。 　　[0100] 於LT基板上所成膜之SiO2 膜與藍寶石基板上所成膜之燒結SiO2 膜雙方，實施電漿活性化處理，使兩基板貼合，加入120℃之熱處理，然後，研削暨研磨LT，而得到薄化成20μm之複合基板。 　　[0101] 藉由將此複合基板之晶圓切割成2mm平方，使200℃之熱板與金屬製之冷卻階段台往返(分別在熱板與冷卻階段台保持30秒)，來調査熱耐性試驗。雖嘗試了往返至100次，但仍未觀察到剝離等。從本實施例，瞭解到作為支持基盤，可使用藍寶石基板。又，瞭解到作為於貼合前設置在支持基板側之介在層(亦即第1介在層)，可使用塗佈有機矽進行加熱燒結所得之熱合成二氧化矽。 　　[0102] [實施例15] 　　準備於Ra(算術平均粗糙度)具有230nm左右粗糙度(於P-V為1.7μm左右)之直徑6英寸的LT基板。於此LT基板上將矽烷與氧氣作為原料氣體，藉由由電漿CVD法，將SiO2 膜堆積成10μm左右而形成。將此SiO2 膜實施400℃左右之熱處理，進行研磨而鏡面化，將前述SiO2 膜拋光成膜厚約2μm。 　　[0103] 準備直徑6英寸的石英玻璃基板，於其上，重覆數次旋塗有機矽化合物溶液(甲基三甲氧基矽烷之丙二醇單乙基醚溶液)之步驟、與於350℃加熱硬化之步驟，而成膜成約3μm之SiO2 膜。而且，將此石英玻璃基板上之SiO2 膜在1000℃之熱處理進行燒結，進行研磨而鏡面化，將SiO2 膜拋光成膜厚0.5μm。 　　[0104] 於LT基板上所成膜之SiO2 膜與石英玻璃基板上所成膜之燒結SiO2 膜雙方，實施電漿活性化處理，使兩基板貼合，加入120℃之熱處理，然後，研削暨研磨LT，而得到薄化成20μm之複合基板。 　　[0105] 藉由將此複合基板之晶圓切割成2mm平方，使200℃之熱板與金屬製之冷卻階段台往返(分別在熱板與冷卻階段台保持30秒)，來調査熱耐性試驗。雖嘗試了往返至100次，但仍未觀察到剝離等。從本實施例，瞭解到作為支持基盤，可使用石英玻璃基板。又，瞭解到作為於貼合前設置在支持基板側之介在層(亦即第1介在層)，可使用塗佈有機矽進行加熱燒結所得之熱合成二氧化矽。 　　[0106] [實施例16] 　　準備Ra(算術平均粗糙度)與RSm(在輪廓(粗糙度)曲線之要素的平均長度)具有相同程度凹凸構造之複數LT基板(Ra=300nm±10%、RSm=3μm±10%、Rz=2.0μm±10%)。於此，LT基板之凹凸構造係藉由使用游離研磨粒進行研磨而形成。於此，Ra、RSm的定義係依JIS B 0601：2001及ISO 4287：1997，使用AFM(Atomic Force Microscope；原子力顯微鏡)由經量測之輪廓曲線算出。 　　其次，於預算LT基板凹凸構造的面使用電漿CVD法，於35℃將SiO2 堆積成10μm左右後，研磨堆積SiO2 的面進行鏡面化。此時，藉由LT基板改變研磨量，以SiO2 的厚度成為1.5μm～9.5μm的方式進行。 　　[0107] 藉由將作為支持基板之Si基板於氧環境中、850℃實施熱處理，於Si基板表面形成0.5μm之熱氧化二氧化矽。 　　而且，於SiO2 鏡面及Si基板表面所形成之熱氧化二氧化矽雙方，實施電漿表面活性化進行貼合，進而，研磨LT基板製作複合基板。此時，藉由基板改變研磨量，以LT基板的厚度成為5μm～25μm的方式進行。 　　[0108] 將各複合基板晶圓放入烤箱緩慢加熱，量測LT基板開始剝離之溫度。又，於各複合基板的表面形成電極，進行表面彈性波特性的評估。將此等之評估結果示於表3及表4。 　　[0109][0110][0111] 根據此結果，瞭解到LT基板的厚度小，介在層的厚度越小，剝離開始溫度越提高，耐熱性優異。 　　[0112] 考量於後步驟之200℃的加熱時，若將LT基板的厚度成為15μm以下，無論2～10μm之介在層的厚度皆可使用故較佳。又，此情況下，將LT基板的厚度成為17.5μm時，較佳為將介在層的合計厚度成為9μm以下。又，進而將LT基板的厚度增厚至20μm時，較佳為將介在層的合計厚度成為8μm以下。 　　[0113] 又，考量於後步驟更高溫之250℃的加熱時，若將LT基板的厚度成為15μm以下，更佳為將介在層的厚度成為7μm以下。將LT基板的厚度增厚至20μm時，更佳為將介在層的厚度成為6μm以下。 　　[0114] 另外，瞭解到介在層的厚度越小，Q值越大。又，LT基板的厚度未滿1.5波長，或超過3.0波長時，有降低Q值的傾向。 　　[0115] 又，不管LT基板的厚度或介在層的厚度，假信號強度抑制為低至1.0dB以下。 　　[0116] [實施例17] 　　準備於Ra(算術平均粗糙度)具有20nm之粗糙度的直徑100mm、厚度0.35mm的LT基板。於此LT基板上藉由PVD法將200nm之SiO2 膜成膜成10μm左右，進行研磨至50nm，進行鏡面化，確認表面粗糙度以RMS為1.0nm以下。接著，於製膜SiO2 膜之LT基板，將氫離子(H+ )以劑量(Dose)7.0×1016 atoms/cm2 、加速電壓100KeV的條件注入。又，作為支持基板，準備Si基板，成長成500nm之熱氧化膜。於LT基板及Si基板實施電漿活性化處理，進行表面活性化。而且，貼合兩基板，實施100℃24小時之熱處理。其次，在如此進行而貼合之基板的側面之離子注入界面附近，接觸楔形刀片，進行機械性剝離。如此進行，於Si基板透過SiO2 層可得到層合約600nm之LT薄膜的複合基板。雖於實施研磨而鏡面化之後進行評估，但於熱耐久性試驗並未觀察到剝離。 　　[0117] 尚，在實施例17，亦可將對LT基板之氫離子的注入於成膜成SiO2 膜之前進行。如此進行亦得到與成膜成SiO2 膜後注入氫離子的情況相同之效果。又，若氫離子的劑量(Dose)為6.0×1016 atoms/cm2 ～2.75×1017 atoms/cm2 的範圍，得到同樣的效果。又，取代氫離子，藉由將氫分子離子(H2 + )以3.0×1016 atoms/cm2 ～1.37×1017 atoms/cm2 的範圍注入，亦得到同樣的效果。 　　[0118] [實施例18] 　　準備於Ra(算術平均粗糙度)具有20nm之粗糙度的直徑100mm、厚度0.35mm的LT基板。於此LT基板上藉由PVD法將200nm之SiO2 膜成膜成10μm左右，進行研磨至50nm，進行鏡面化，確認表面粗糙度以RMS為1.0nm以下。接著，於製膜SiO2 膜之LT基板，將氫離子以劑量(Dose)7.0× 1016 atoms/cm2 、加速電壓100KeV的條件注入。又，作為支持基板，準備Si基板，成長成500nm之熱氧化膜。於LT基板及Si基板實施電漿活性化處理，進行表面活性化。而且，貼合兩基板，實施100℃24小時之熱處理。其次，在如此進行而貼合之基板，由LT側藉由使用閃光燈退火(FLA)裝置，照射Flash閃光，於離子注入界面進行剝離。如此進行，於Si基板透過SiO2 層可得到層合約600nm之LT薄膜的複合基板。雖於實施研磨而鏡面化之後進行評估，但於熱耐久性試驗並未觀察到剝離。 　　[0119] 尚，在實施例18，亦可將對LT基板之氫離子的注入於成膜成SiO2 膜之前進行。如此進行亦得到與成膜成SiO2 膜後注入氫離子的情況相同之效果。又，若氫離子的劑量(Dose)為6.0×1016 atoms/cm2 ～2.75×1017 atoms/cm2 的範圍，得到同樣的效果。又，取代氫離子，藉由將氫分子離子(H2 + )以3.0×1016 atoms/cm2 ～1.37×1017 atoms/cm2 的範圍注入，亦得到同樣的效果。 　　[0120] [實施例之變形] 　　上述之實施例暨參考例全部雖使用LT基板作為壓電單晶基板，但取代LT基板改使用LN基板，亦成為全部相同傾向的結果。又，將第2介在層取代SiO2 ， 作為SiO2 以外之SiOx、Al2 O3 、AlN、SiN、SiON、Ta2 O5 等亦成為同樣之結果。又，針對介在層之膜材質，於上述研討雖已全部使用SiO2 ，但即使如SiO2±0.5 並非嚴密化學計量(Stoicometric)者，效果亦完全未改變。此被認為是藉由介在層主要埋入凹凸，發揮上述之效果。又，即使為藉由將支持基板變更為矽、碳化矽、氮化矽或氮化鋁，於其表面塗佈CVD、PVD或有機矽，形成合成二氧化矽膜，以800℃以上的溫度進行加熱燒結，而形成熱合成二氧化矽的情況，雖亦可良好地接合，切割成2mm平方，實施溫度循環試驗，但未觀察到剝離。
[0121]
100‧‧‧支持基板
200‧‧‧壓電單晶基板
300‧‧‧介在層
310‧‧‧第1介在層
320‧‧‧第2介在層
330‧‧‧第3介在層
[0046] 　　[圖1]對比各種材料之熱膨脹係數所表示之圖表。 　　[圖2]表示在由以往之複合基板所作成之共振器之反射係數的光譜。 　　[圖3]表示來自介在層之逸氣排出量的溫度依存性。 　　[圖4]表示在貼合前之支持基板的處理方法。 　　[圖5]表示在貼合前之壓電單晶基板的處理方法。 　　[圖6]表示貼合與之後的處理方法。 　　[圖7]示意性表示於第1介在層與第2介在層之間設置非晶矽之層的複合基板之構造。 　　[圖8]表示在實施例1作成之複合基板的剖面顯微鏡照片。 　　[圖9]表示在實施例8作成之共振器之反射係數的光譜。

Claims (42)

  1. 一種複合基板，其係具有壓電單晶基板、與 　　支持基板、與 　　設置在前述壓電單晶基板與前述支持基板之間的介在層的複合基板，其特徵為前述介在層為由無機材料所構成之膜，至少其一部分為熱合成二氧化矽。
  2. 如請求項1之複合基板，其中，前述介在層係沿著複合基板之接合面，至少分成2層，與前述支持基板接觸之第1介在層為含有熱合成二氧化矽之層。
  3. 如請求項1之複合基板，其中，前述支持基板的材質為矽基板，前述熱合成二氧化矽係藉由前述矽基板的熱氧化合成。
  4. 如請求項1或2之複合基板，其中，前述熱合成二氧化矽為合成二氧化矽之燒結體。
  5. 如請求項1或2之複合基板，其中，前述介在層係沿著複合基板之接合面，至少分成2層，較與前述支持基板接觸之第1介在層，設置在前述壓電單晶基板側之第2介在層的材質係含有SiOx、Al2 O3 、AlN、SiN、SiON及Ta2 O5 當中之至少一個。
  6. 如請求項5之複合基板，其中，前述第2介在層係具有材質不同之至少2個層。
  7. 如請求項2或3之複合基板，其中，前述第1介在層的厚度為20nm以上。
  8. 如請求項2或3之複合基板，其中，前述第2介在層的厚度為25μm以下。
  9. 如請求項1或2之複合基板，其係於前述支持基板的內面進一步具備熱合成二氧化矽層。
  10. 如請求項2或3之複合基板，其中，前述第1介在層與前述第2介在層，係挾持由厚度50nm以下之非晶矽所構成之第3介在層而接合。
  11. 如請求項1或2之複合基板，其中，前述介在層的厚度為8μm以下。
  12. 如請求項11之複合基板，其中，前述介在層的厚度為7μm以下。
  13. 如請求項1或2之複合基板，其中，前述壓電單晶的厚度為20μm以下。
  14. 如請求項1或2之複合基板，其中，前述壓電單晶與前述介在層的界面成為凹凸構造。
  15. 一種表面彈性波裝置，其係包含如請求項1至14中任一項之複合基板。
  16. 如請求項15之表面彈性波裝置，其中，前述壓電單晶的厚度為表面彈性波之波長的1.0倍以上3.5倍以下。
  17. 一種複合基板之製造方法，其係具備： 　　於支持基板的表面形成含有熱合成二氧化矽之第1介在層之步驟、與 　　壓電單晶基板的表面形成含有無機材料之第2介在層之步驟、與 　　平坦化前述第2介在層的表面之步驟、與 　　貼合前述第1介在層的表面與前述第2介在層之經平坦化的表面之步驟。
  18. 如請求項17之複合基板之製造方法，其係進一步具備平坦化前述第1介在層的表面之步驟。
  19. 如請求項17或18之複合基板之製造方法，其係進一步具備於前述壓電單晶基板的表面形成凹凸之步驟。
  20. 如請求項17或18之複合基板之製造方法，其中，前述第1介在層係將以化學氣相成長法堆積之二氧化矽層，於800℃以上燒結之熱合成二氧化矽的層。
  21. 如請求項17或18之複合基板之製造方法，其中，前述第1介在層係將以物理氣相成長法堆積之二氧化矽層，於800℃以上燒結之熱合成二氧化矽的層。
  22. 如請求項17或18之複合基板之製造方法，其中，前述第1介在層係塗佈有機矽化合物之溶液，於800℃以上燒結之熱合成二氧化矽的層。
  23. 如請求項17或18之複合基板之製造方法，其中，前述支持基板的材質係選自矽、藍寶石、碳化矽、氮化矽、氮化鋁、石英玻璃。
  24. 如請求項17或18之複合基板之製造方法，其中，前述支持基板的材質為矽，熱氧化前述支持基板而形成第1介在層。
  25. 如請求項17或18之複合基板之製造方法，其係進一步包含將前述第2介在層以較前述壓電單晶的居里溫度更低之最高溫度進行加熱之步驟。
  26. 如請求項25之複合基板之製造方法，其中，加熱前述第2介在層之步驟的最高溫度為600℃以下。
  27. 如請求項17或18之複合基板之製造方法，其中，除了於前述支持基板的表面，亦於前述支持基板的內面，形成與第1介在層相同材質之熱合成二氧化矽層。
  28. 如請求項17或18之複合基板之製造方法，其係於前述第1介在層的表面及前述第2介在層的表面之至少一側，進一步堆積非晶矽層後而貼合。
  29. 如請求項28之複合基板之製造方法，其中，前述非晶矽層之厚度的合計為50nm以下。
  30. 如請求項17或18之複合基板之製造方法，其中，於前述第1介在層與前述第2介在層之至少一側的表面，實施活性化處理後，貼合第1介在層的表面與前述第2介在層的表面。
  31. 如請求項30之複合基板之製造方法，其中，前述表面活性化處理為臭氧水處理、UV臭氧處理、離子束處理、電漿處理之任一種。
  32. 如請求項17或18之複合基板之製造方法，其係將前述第1介在層的表面及/或前述第2介在層的表面藉由化學性機械研磨進行平坦化。
  33. 如請求項17或18之複合基板之製造方法，其中，前述第2介在層的材質為含有SiOx、Al2 O3 、AlN、SiN、SiON、Ta2 O5 之任一個。
  34. 如請求項17或18之複合基板之製造方法，其係將前述第2介在層以化學氣相成長法形成。
  35. 如請求項17或18之複合基板之製造方法，其係將前述第2介在層以物理氣相法形成。
  36. 如請求項17或18之複合基板之製造方法，其係藉由將前述第2介在層塗佈有機矽化合物之溶液，硬化經塗佈之該有機矽化合物而形成。
  37. 如請求項17或18之複合基板之製造方法，其係具有於較前述貼合之步驟之前，於前述壓電單晶基板進行離子注入處理之步驟，具有於較前述貼合之步驟之後，在注入離子之區域的界面進行剝離之步驟。
  38. 如請求項37之複合基板之製造方法，其中，在進行前述離子注入處理之步驟，注入6.0×1016 atoms/cm2 ～2.75×1017 atoms/cm2 之氫離子。
  39. 如請求項37之複合基板之製造方法，其中，在進行前述離子注入處理之步驟，注入3.0×1016 atoms/cm2 ～1.37×1017 atoms/cm2 之氫分子離子。
  40. 如請求項37或38之複合基板之製造方法，其中，在前述剝離之步驟，沿著注入離子之區域的界面進行機械性剝離。
  41. 如請求項37或38之複合基板之製造方法，其中，在前述剝離之步驟，藉由閃光燈退火進行剝離。
  42. 如請求項17或18之複合基板之製造方法，其係於較前述貼合之步驟之後，具有研削及/或研磨前述壓電單晶基板進行薄化之步驟。
TW106137845A 2016-11-11 2017-11-02 複合基板、表面彈性波裝置及複合基板之製造方法 TWI776822B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016220238 2016-11-11
JP2016-220238 2016-11-11
JP2017-089666 2017-04-28
JP2017089666 2017-04-28

Publications (2)

Publication Number Publication Date
TW201841400A true TW201841400A (zh) 2018-11-16
TWI776822B TWI776822B (zh) 2022-09-11

Family

ID=62109526

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106137845A TWI776822B (zh) 2016-11-11 2017-11-02 複合基板、表面彈性波裝置及複合基板之製造方法

Country Status (7)

Country Link
US (2) US11800805B2 (zh)
EP (1) EP3540941B1 (zh)
JP (1) JP6770089B2 (zh)
KR (1) KR102433349B1 (zh)
CN (1) CN109891747B (zh)
TW (1) TWI776822B (zh)
WO (1) WO2018088093A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI733368B (zh) * 2019-07-03 2021-07-11 日商日本碍子股份有限公司 接合體及彈性波元件

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11095266B2 (en) 2016-10-07 2021-08-17 Qorvo Us, Inc. Slanted apodization for acoustic wave devices
JP7152711B2 (ja) * 2018-06-20 2022-10-13 日本電産マシンツール株式会社 接合基板の製造方法及び接合基板
WO2019244461A1 (ja) 2018-06-22 2019-12-26 日本碍子株式会社 接合体および弾性波素子
JP2020036212A (ja) * 2018-08-30 2020-03-05 信越化学工業株式会社 複合基板および複合基板の製造方法
JP2020090420A (ja) * 2018-12-07 2020-06-11 住友金属鉱山株式会社 黒鉛製またはセラミックス製の基板、基板の製造方法、炭化珪素の成膜方法および炭化珪素基板の製造方法
US11183987B2 (en) * 2019-09-26 2021-11-23 Avago Technologies International Sales Pte. Limited Acoustic resonator device
CN114641933A (zh) * 2019-11-06 2022-06-17 株式会社村田制作所 弹性波装置
JP7274442B2 (ja) * 2020-04-02 2023-05-16 信越化学工業株式会社 複合基板およびその製造方法
JP7262415B2 (ja) * 2020-04-03 2023-04-21 信越化学工業株式会社 複合基板およびその製造方法
CN113540339A (zh) * 2020-04-21 2021-10-22 济南晶正电子科技有限公司 一种制备压电复合薄膜的方法及压电复合薄膜
JP7336413B2 (ja) * 2020-04-30 2023-08-31 信越化学工業株式会社 複合基板の製造方法および複合基板
CN111880124B (zh) * 2020-07-10 2021-11-19 中国科学院上海微系统与信息技术研究所 一种高频可调节磁场探测器的制备方法
KR102430218B1 (ko) * 2020-10-20 2022-08-11 한국전자기술연구원 AlN(질화알루미늄) 박막 증착 방법
CN112382563A (zh) * 2020-11-13 2021-02-19 济南晶正电子科技有限公司 离子注入薄膜晶圆剥离方法、单晶薄膜及电子元器件
KR20230128099A (ko) * 2021-02-19 2023-09-01 신에쓰 가가꾸 고교 가부시끼가이샤 복합 웨이퍼 및 그 제조 방법
WO2022176689A1 (ja) * 2021-02-19 2022-08-25 信越化学工業株式会社 複合ウェーハおよびその製造方法
CN117460388A (zh) * 2023-12-25 2024-01-26 天通瑞宏科技有限公司 一种复合衬底及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053579A (ja) * 1999-06-02 2001-02-23 Matsushita Electric Ind Co Ltd 弾性表面波素子と移動体通信機器
AU2002359979B2 (en) 2001-12-18 2004-06-24 Matsushita Electric Industrial Co., Ltd. Piezoelectric element, ink jet head, angular velocity sensor, manufacturing method thereof, and ink jet type recording apparatus
US7105980B2 (en) * 2002-07-03 2006-09-12 Sawtek, Inc. Saw filter device and method employing normal temperature bonding for producing desirable filter production and performance characteristics
JP4590854B2 (ja) * 2003-10-28 2010-12-01 セイコーエプソン株式会社 圧電体デバイスの製造方法
JP2005229455A (ja) * 2004-02-16 2005-08-25 Shin Etsu Chem Co Ltd 複合圧電基板
JP2006303940A (ja) * 2005-04-21 2006-11-02 Nec Tokin Corp 複合圧電基板及びその製造方法
JP3863551B1 (ja) * 2005-12-24 2006-12-27 渡邊 隆彌 水晶エピタキシャル薄膜
JP5455595B2 (ja) 2008-12-11 2014-03-26 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP6074130B2 (ja) * 2011-03-24 2017-02-01 セイコーエプソン株式会社 圧電素子の製造方法、圧電素子、液体噴射ヘッド及び液体噴射装置
JP6137196B2 (ja) * 2012-12-07 2017-05-31 信越化学工業株式会社 インターポーザー用基板及びその製造方法
JP6150038B2 (ja) * 2013-03-13 2017-06-21 セイコーエプソン株式会社 液体噴射ヘッド、液体噴射装置、圧電素子、超音波トランスデューサー及び超音波デバイス
JP6193035B2 (ja) * 2013-07-19 2017-09-06 太陽誘電株式会社 分波器
JP6166170B2 (ja) * 2013-12-16 2017-07-19 日本碍子株式会社 複合基板及びその製法
JP6497018B2 (ja) * 2014-09-30 2019-04-10 株式会社村田製作所 デュプレクサ及びその製造方法
SG11201703377SA (en) * 2014-12-05 2017-05-30 Shinetsu Chemical Co Composite substrate manufacturing method and composite substrate
CN107005225B (zh) 2014-12-25 2021-06-04 株式会社村田制作所 弹性波装置
JP6621384B2 (ja) * 2016-07-20 2019-12-18 信越化学工業株式会社 弾性表面波デバイス用複合基板の製造方法
JP6250856B1 (ja) * 2016-07-20 2017-12-20 信越化学工業株式会社 表面弾性波デバイス用複合基板及びその製造方法とこの複合基板を用いた表面弾性波デバイス
JP6998650B2 (ja) * 2016-08-10 2022-01-18 株式会社日本製鋼所 接合基板、弾性表面波素子、弾性表面波デバイスおよび接合基板の製造方法
KR20180038369A (ko) * 2016-10-06 2018-04-16 신에쓰 가가꾸 고교 가부시끼가이샤 복합 기판의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI733368B (zh) * 2019-07-03 2021-07-11 日商日本碍子股份有限公司 接合體及彈性波元件

Also Published As

Publication number Publication date
KR102433349B1 (ko) 2022-08-16
EP3540941A4 (en) 2020-06-17
US20200058842A1 (en) 2020-02-20
US11800805B2 (en) 2023-10-24
CN109891747A (zh) 2019-06-14
WO2018088093A1 (ja) 2018-05-17
KR20190075924A (ko) 2019-07-01
TWI776822B (zh) 2022-09-11
CN109891747B (zh) 2023-07-14
EP3540941A1 (en) 2019-09-18
JPWO2018088093A1 (ja) 2019-09-26
EP3540941B1 (en) 2022-09-07
US20230422620A1 (en) 2023-12-28
JP6770089B2 (ja) 2020-10-14

Similar Documents

Publication Publication Date Title
TWI776822B (zh) 複合基板、表面彈性波裝置及複合基板之製造方法
CN109417367B (zh) 声表面波器件用复合基板的制造方法
KR102375693B1 (ko) 표면 탄성파 디바이스용 복합 기판 및 그 제조 방법과 이 복합 기판을 이용한 표면 탄성파 디바이스
TWI660580B (zh) Joining method
WO2020044925A1 (ja) 複合基板および複合基板の製造方法
CN111512549A (zh) 压电性材料基板与支撑基板的接合体及其制造方法
JP7262421B2 (ja) 圧電体複合基板およびその製造方法
JP7336413B2 (ja) 複合基板の製造方法および複合基板

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent