KR20190075924A - 복합 기판, 표면탄성파 디바이스 및 복합 기판의 제조 방법 - Google Patents

복합 기판, 표면탄성파 디바이스 및 복합 기판의 제조 방법 Download PDF

Info

Publication number
KR20190075924A
KR20190075924A KR1020197011638A KR20197011638A KR20190075924A KR 20190075924 A KR20190075924 A KR 20190075924A KR 1020197011638 A KR1020197011638 A KR 1020197011638A KR 20197011638 A KR20197011638 A KR 20197011638A KR 20190075924 A KR20190075924 A KR 20190075924A
Authority
KR
South Korea
Prior art keywords
substrate
layer
single crystal
piezoelectric single
thickness
Prior art date
Application number
KR1020197011638A
Other languages
English (en)
Other versions
KR102433349B1 (ko
Inventor
쇼지 아키야마
마사유키 탄노
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20190075924A publication Critical patent/KR20190075924A/ko
Application granted granted Critical
Publication of KR102433349B1 publication Critical patent/KR102433349B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H03H3/10—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves for obtaining desired frequency or temperature coefficient
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/113—Silicon oxides; Hydrates thereof
    • C01B33/12—Silica; Hydrates thereof, e.g. lepidoic silicic acid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02559—Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02826—Means for compensation or elimination of undesirable effects of adherence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02897—Means for compensation or elimination of undesirable effects of strain or mechanical damage, e.g. strain due to bending influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02984—Protection measures against damaging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/086—Shaping or machining of piezoelectric or electrostrictive bodies by machining by polishing or grinding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02834—Means for compensation or elimination of undesirable effects of temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02866—Means for compensation or elimination of undesirable effects of bulk wave excitation and reflections

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Chemical Vapour Deposition (AREA)
  • Silicon Compounds (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

금속 불순물의 확산이 생기는 고온 프로세스를 필요로 하지 않고, 방열성이 뛰어나고, 또한 고주파에 대한 손실이 작은 기판의 제조 방법 및 고열전도성 기판을 제공한다. 본 발명의 복합 기판은 압전 단결정 기판과, 지지 기판과, 상기 압전 단결정 기판과 상기 지지 기판 사이에 설치된 개재층을 가지는 복합 기판이다. 개재층은 무기 재료로 이루어지는 막이고, 적어도 그 일부가 열합성 실리카인 것을 특징으로 한다. 개재층은 복합 기판의 접합면을 따라 적어도 2층으로 나뉘어 있어도 좋고, 지지 기판에 접하는 제1개재층이 열합성 실리카를 함유하는 층으로 하면 좋다.

Description

복합 기판, 표면탄성파 디바이스 및 복합 기판의 제조 방법
본 발명은 복합 기판, 표면탄성파 디바이스 및 복합 기판의 제조 방법에 관한 것이다.
근년 스마트폰으로 대표되는 이동 통신의 시장에 있어서 통신량이 급격하게 증대하고 있다. 이 문제에 대응하기 위해 필요한 밴드 수를 늘리는 중, 필연적으로 각종 부품의 소형화, 고성능화가 필수로 되어오고 있다. 일반적인 압전 재료인 탄탈산리튬(Lithium Tantalate: LT로 약칭되는 경우도 있음)이나 니오브산리튬(Lithium Niobate: LN으로 약칭되는 경우도 있음)은 표면탄성파(SAW) 디바이스의 재료로서 널리 이용되고 있지만, 이들 재료는 큰 전기기계 결합계수를 가지고, 광대역화가 가능한 반면, 온도 안정성이 낮아 온도 변화에 따라 대응할 수 있는 주파수가 쉬프트(shift)해 버린다고 하는 문제점을 가진다. 이것은 탄탈산리튬이나 니오브산리튬이 매우 높은 열팽창계수를 가지는 것에 기인한다.
이 문제를 저감하기 위해, 탄탈산리튬(LT)이나 니오브산리튬(LN) 등의 압전 단결정에, 사파이어, 실리콘(Si) 등의 팽창계수가 작은 재료를 첩합(貼合)하고, 압전 단결정 측을 연삭 등으로 수㎛~수십㎛로 박화하는 수법이 제안되어 있다. 도 1은 각종 재료의 열팽창계수를 대비하여 나타내는 그래프이다. 팽창계수가 작은 재료를 첩합함으로써 압전 단결정의 열팽창을 억제하여 온도 특성이 개선된다(예를 들면 비특허문헌 1을 참조).
그러나, 이 방법에서는 얇은 압전 단결정막을 지지 기판에 적층함으로써 반공진 주파수대에 스퓨리어스(spurious) 혹은 리플(ripple)로 불리는 노이즈(noise)가 발생한다고 하는 문제가 있다. 이 노이즈는 압전 단결정막과 지지 기판의 계면으로부터의 반사에 기인하여 발생한다. 예로서 실리콘 기판 상에 20㎛ 두께의 LT막을 적층한 복합 기판으로 제작한 공진기에 있어서의 반사계수(S11)의 스펙트럼의 실례를 도 2에 나타낸다. 도 2에 있어서, 스펙트럼의 산과 골의 차이를 스퓨리어스 강도(amplitude)라고 정의하고 있다.
이 문제를 해결하기 위해 몇 가지 방법이 제안되어 있다. 예를 들면, 비특허문헌 2에는 LT의 첩합면을 1000번의 연삭석으로 거칠게 하여 산술평균거칠기(Ra)로 300nm의 거칠기를 얻고 나서 지지 기판과 접착제를 개재하여 첩합하는 방법이 개시되어 있다. 그러나, 이 방법에서는 유기물 접착제를 이용하여 첩합을 행하고 있어 신뢰성의 관점에서 과제가 있었다. 구체적으로는 첩합 후에 기판 표면에 패터닝(patterning)을 행하고, 다이싱(dicing)을 행하고, 칩을 디바이스에 실장한다고 하는 복수의 공정이 예정되지만, 그 과정에서 250~400℃로 가열하는 처리가 반복된다. 그 결과 접착제를 구성하는 유기물이 변질되어, 첩합 기판의 압전 결정막이 벗겨지거나 깨짐이 생기거나 한다고 하는 문제가 생긴다.
그래서, 무기 재료로 이루어지는 개재층을 요철 구조가 형성된 압전 단결정 기판에 성막하고, 이 개재층을 사이에 두도록 하여 지지 기판을 접합하는 방법이 있다. 개재층으로서 이용하는 무기 재료로서는 SiOx(1.5≤x≤2.5), Al2O3, AlN, SiN, SiON, Ta2O5 등이 예시된다. 이 개재층을 형성하는 방법의 예로서는 CVD법(chemical vapor deposition； 화학 기상 성장법)이나 스퍼터(sputter) 등으로 대표되는 PVD법(physical vapor deposition； 물리 기상 성장법) 등이 대표적이다. 혹은, 유기 규소 화합물의 용액을 웨이퍼 상에 도포하고, 열처리로 경화시켜 SiO2막을 형성하는 방법을 채용할 수도 있다. 이들 방법으로 무기 재료막을 퇴적한 후는 어느 정도의 고온으로 열처리를 행하여, 막 내부에서 발생하는 가스(아웃가스(outgas))를 제거할 필요가 있다. 이 처리를 행하지 않으면 첩합 후의 후공정에 있어서의 가열 처리의 반복에 있어서 첩합 계면 근방의 퇴적막에서 발생한 가스 성분이 첩합 계면에 도달하여, 첩합 계면으로부터 박리 현상을 일으킬 가능성이 있기 때문이다.
그러나, LT, LN 등의 압전 단결정에는 퀴리 온도로 불리는 분극이 파괴되는 상한의 온도가 있어, 분극 상태를 유지하기 위해서는 이 이상의 온도를 걸 수 없다. 특히 LT는 600℃ 부근에 있고, 이 온도 이하에서 처리를 행해도 아웃가스를 완전히 없애는 것이 매우 어려워, 박리에 관해 장기 신뢰성을 확보하는 것이 곤란해지고 있다.
또, 개재층에 이용하는 무기 재료 SiO2와 LT, LN 등의 압전 결정은 열팽창계수에 큰 차가 있는 것이 고온을 걸 수 없는 또 하나의 이유이다. LT나 LN의 열팽창계수는 16ppm 정도, SiO2의 열팽창계수는 0.5ppm 정도이고, 이 차에 의해 고온 처리를 거치면 크랙(crack)이 발생하여, 이후의 처리를 행할 수가 없게 되어 버린다.
발명자들의 지견(知見)에서는 LT 단결정 기판에 개재층으로서 SiO2, Al2O3, AlN, Si3N4, SiON, Ta2O5를 각각 2㎛ 정도 퇴적하고, 열처리를 가하면, 개재층의 재질이나 퇴적 방법에는 크게 의존하지 않고, 500~600℃ 정도에서 크랙이 발생한다. 예로서, 개재층을 모의한 무기 재료층을 3개의 다른 방법으로 만든 시료에 대해, 아웃가스를 분석한 결과를 도 3에 나타낸다. 첫 번째는 LT 단결정 기판에 CVD법에 의해 SiO2를 5㎛ 퇴적함으로써 형성하고, 실온으로부터 1000℃까지 가열 처리를 했을 때의 TDS(Thermal desorption spectrometry) 분석 결과다. 이 결과로부터, 아웃가스의 피크는 500℃ 부근에 있지만, 그 후 1000℃에 이를 때까지 가스가 계속 발생하고 있는 것을 알 수 있다. 두 번째는 메틸트리메톡시실란(용매 프로필렌글리콜모노에틸에테르)을 스핀코트(spin coat)하는 것에 의해 SiO2를 5㎛ 퇴적함으로써 형성하고, 마찬가지의 가열 처리를 했을 때의 TDS 분석 결과다. 여기서도 500℃ 부근에 아웃가스의 피크가 있는 데다, 600℃ 이상에서도 탈가스를 계속하여 1000℃에서도 가스가 계속 발생하고 있다. 세 번째는 PVD법으로 SiO2를 5㎛ 퇴적함으로써 형성하여 마찬가지의 가열 처리를 했을 때의 TDS 분석 결과다. 이것도 500℃ 부근에 아웃가스의 피크가 있고, 600℃ 이상에서도 1000℃에 이를 때까지 탈가스를 계속한다. 이와 같이 이들 방법으로 체적한 개재층에서는 탈가스에 1000℃ 혹은 그 이상의 고온의 처리가 필요한 것을 알 수 있다.
전파신문 하이테크놀로지 2012년 11월 8일 「스마트폰의 RF 프론트 엔드에 이용되는 SAW-Duplexer의 온도 보상 기술」 2010 IEEE International Ultrasonic Symposium (IUS2010), 2010 Vol. V1, p. 637-640 "A study on Temperature-Compensated Hybrid Substrates for Surface Acoustic Wave Filters"
본 발명은 상기 사정을 감안하여 이루어진 것으로, 첩합 후의 공정에서 가열 냉각을 반복해도 박리가 생기기 어려운, 압전 단결정층과 지지 기판을 무기 재료를 개재층으로 하여 첩합한 복합 기판을 제공하는 것을 목적으로 한다.
(1) 본 발명의 복합 기판은, 압전 단결정 기판과, 지지 기판과, 상기 압전 단결정 기판과 상기 지지 기판 사이에 설치된 개재층을 가지고, 상기 개재층은 무기 재료로 이루어지는 막이고, 적어도 그 일부가 열합성 실리카인 것을 특징으로 한다.
본 발명자가 예의 연구한 결과, 열산화 실리카 혹은 합성 실리카 소결체 등의 열합성 실리카에는 어느 정도의 가스를 흡수할 수 있는 성질을 가지는 것을 알아냈다. 상기의 구성과 같이 개재층의 적어도 일부를 열합성 실리카로 함으로써, 개재층의 나머지 부분이 탈가스 불충분한 무기 재료라도, 후공정의 가열 냉각에 있어서 발생할 가능성이 있는 아웃가스를 열합성 실리카가 흡수하므로, 박리가 생기기 어렵게 할 수가 있다.
(2) 본 발명에서는 상기 개재층은 복합 기판의 접합면을 따라 적어도 2층으로 나뉘어도 좋고, 이 경우 상기 지지 기판에 접하는 제1개재층이 열합성 실리카를 함유하는 층으로 하면 좋다.
지지 기판 측에는 퀴리 온도 등의 가열 온도의 제약이 적기 때문에, 개재층에 있어서의 지지 기판에 접하는 층에는 열합성 실리카를 퇴적함으로써 형성할 수가 있다. 한편, 압전 단결정 기판 측의 개재층은 퀴리 온도 이하의 저온에서 퇴적함으로써 형성할 수 있는 무기 재료로 한다. 후공정의 가열 냉각의 반복에 있어서, 압전 기판 측의 개재층으로부터 방출될 가능성이 있는 아웃가스를 지지 기판 측의 열합성 실리카가 흡수하기 때문에 박리가 생기기 어렵다.
(3) 본 발명에서는 지지 기판의 재질은 실리콘 기판이라도 좋고, 이 경우 상기 열합성 실리카가 상기 실리콘 기판의 열산화에 의해 합성되도록 하면 좋다. 이와 같이 하면, 실리콘 기판의 표면에 열산화층을 형성하여 개재층의 일부로서 이용할 수가 있다. 또, 열합성 실리카를 용이하게 형성할 수가 있다.
(4) 혹은, 열합성 실리카는 합성 실리카의 소결체라도 좋다. 이와 같이 하면, 지지 기판의 재질로서 실리콘뿐만 아니라, 사파이어, 질화규소, 질화알루미늄, 탄화규소, 석영유리 등의 내열성 기판도 이용할 수가 있다. 지지 기판에 임의의 수법으로 퇴적시킨 실리카를 지지 기판과 함께 가열하여 지지 기판 표면에 소결체 실리카를 형성하고, 개재층의 일부로서 이용할 수가 있다. 실리카의 체적 방법으로서는 화학 기상 성장법(CVD), 물리 기상 성장법(PVD), 유기 규소 화합물 용액의 도포·소성 등으로 하면 좋다. 예를 들면 PVD법으로 제작한 실리카의 경우, 성막 직후의 막질은 조밀하지 않기 때문에, 1000℃ 전후의 가열 처리에 의해 소결을 행하면 좋다.
(5) 본 발명에서는 지지 기판에 접하는 제1개재층보다 상기 압전 단결정 기판 측에 설치되는 제2개재층의 재질은 SiOx, Al2O3, AlN, SiN, SiON, Ta2O5 중 적어도 하나를 함유하면 좋다. 상기의 물질은 CVD법, PVD법 등에 의해 500℃ 이하의 비교적 저온에서 퇴적, 처리할 수가 있다는 점에서 바람직하다.
(6) 본 발명에서는 상기 제2개재층은 재질이 다른 적어도 2개의 층을 가지면 좋다. 또, 당해 적어도 2개의 층은 열팽창계수가 다른 재질의 층으로 하면 좋다. 이와 같이 하면, 다른 재질의 복수층에 의해 열응력을 완화할 수가 있어 크랙이나 박리가 생기기 어렵게 할 수가 있다.
(7) 본 발명에서는 상기 제1개재층의 두께를 20nm 이상으로 하면 좋다. 이와 같이 하면, 제1개재층에 충분한 아웃가스 흡수 능력을 갖게 할 수가 있다.
(8) 본 발명에서는 상기 제2개재층의 두께를 25㎛ 이하로 하면 좋다. 이와 같이 하면, 압전 단결정 기판과 제2개재층의 열팽창계수 차에 기인하는 스트레스에 의해 압전 단결정 기판에 크랙이 발생하는 것을 방지할 수가 있다. 또한, 제2개재층의 두께의 하한에는 특히 제약은 없고, 압전 단결정 기판의 계면이 평탄한 경우는 50nm 이상의 두께가 있으면 좋다. 또 계면에 요철 구조를 가지는 경우에는 압전 단결정 기판의 볼록부가 제2개재층 내에 들어가 있으면 좋다.
(9) 본 발명에서는 지지 기판의 이면(즉, 개재층을 사이에 두고 압전 단결정과 접합되는 면과는 반대측의 면)에 열합성 실리카층을 더 구비하면 좋다. 이와 같이 하면, 지지 기판의 양면에 열합성 실리카층이 형성되어, 지지 기판에 걸리는 응력이 균형을 이루어, 기판의 휨이 경감된다.
(10) 본 발명에서는 제1개재층과 제2개재층이 아모퍼스(amorphous) 실리콘으로 이루어지는 제3개재층을 사이에 두고 접합되면 좋다. 이와 같이 하면, 접합 강도를 높일 수가 있어 크랙이나 박리가 생기기 어렵게 할 수가 있다. 또, 제3개재층의 두께는 50nm 이하로 하면 좋다. 이와 같이 하면, 제2개재층 측에서 발생한 아웃가스를 제1개재층 측으로 양호하게 투과시킬 수가 있다.
(11) 본 발명에서는 개재층의 두께를 8㎛ 이하로 하면 좋다. 이와 같이 하면, 복합 기판의 내열성을 높일 수가 있다. (12) 또, 개재층의 두께를 7㎛ 이하로 하면 더 좋다. 이와 같이 하면, 복합 기판의 내열성을 더 높일 수가 있다.
(13) 본 발명에서는 압전 단결정의 두께를 20㎛ 이하로 하면 좋다. 이와 같이 하면, 복합 기판의 내열성을 높일 수가 있다.
(14) 본 발명에서는 상기 압전 단결정과 상기 개재층의 계면이 요철 구조로 되도록 하면 좋다. 이와 같이 하면, 복합 기판으로 제작한 공진기의 스퓨리어스 현상을 억제할 수가 있다.
(15) 본 발명의 표면탄성파 디바이스는 상기 어느 것인가의 복합 기판을 포함하여 구성되면 좋다. 이와 같이 하면, 소형으로 성능이 높은 표면탄성파 디바이스를 실현할 수가 있다.
(16) 본 발명에서는 압전 단결정의 두께를 표면탄성파 파장의 1.0배 이상 3.5배 이하로 하는 좋다. 이와 같이 하면, 복합 기판을 이용하여 만든 공진자의 Q치를 높일 수가 있다.
(17) 본 발명의 복합 기판의 제조 방법은, 지지 기판의 표면에 열합성 실리카를 함유하는 제1개재층을 형성하는 공정과, 압전 단결정 기판의 표면에 무기 재료를 함유하는 제2개재층을 형성하는 공정과, 상기 제2개재층의 표면을 평탄화하는 공정과, 상기 제1개재층의 표면과 상기 제2개재층의 평탄화된 표면을 첩합하는 공정을 구비한다.
상기의 제조 방법에 의해, 개재층의 일부인 제1개재층이 열합성 실리카를 함유함으로써, 후공정의 가열 냉각에 있어서 제2개재층으로부터 발생할 가능성이 있는 아웃가스를 제1개재층이 흡수할 수가 있다. 이에 의해 첩합한 기판에 박리가 생기기 어렵게 할 수가 있다.
(18) 본 발명에서는 제1개재층의 표면을 평탄화하는 공정을 더 구비하면 좋다. 이와 같이 하면, 열합성 실리카를 형성하여 얻어진 제1개재층의 표면이 비평탄인 경우라도 강고한 첩합을 실현할 수가 있다. 또한, 이 제1개재층의 표면을 평탄화하는 공정은 첩합하는 공정 전에 실시된다.
(19) 본 발명에서는 압전 단결정 기판의 표면에 요철을 형성하는 공정을 더 구비하면 좋다. 이와 같이 하면, 이 제조 방법으로 얻어진 복합 기판으로 제작한 디바이스의 특성을 양호하게 할 수가 있다. 구체적으로는 예를 들면, 이 제조 방법으로 얻어진 복합 기판으로 제작한 공진기의 스퓨리어스 현상을 억제할 수가 있다.
(20) 본 발명에서는 상기 제1개재층은 화학 기상 성장법(CVD)으로 퇴적한 실리카층을 800℃ 이상에서 소결한 열합성 실리카로 해도 좋다. (21) 상기 제1개재층은 물리 기상 성장법(PVD)으로 퇴적한 실리카층을 800℃ 이상에서 소결한 열합성 실리카로 해도 좋다. (22) 혹은, 상기 제1개재층은 유기 규소 화합물의 용액을 도포하여, 800℃ 이상에서 소결한 열합성 실리카의 층으로 해도 좋다.
상기 (20)~(22) 방법에서는 실리카층을 800℃ 이상에서 소결함으로써, 실리카층으로부터의 탈가스를 촉진하고, 소결된 치밀한 열합성 실리카(소결 실리카)막을 형성할 수가 있다. 그리고, 이 열합성 실리카는 양호한 가스 흡수능을 가진다. 또한, 소결 시의 온도는 바람직하게는 1000℃ 이상으로 하면 좋다.
(23) 본 발명에서는 상기 지지 기판의 재질이 실리콘, 사파이어, 탄화규소, 질화규소, 질화알루미늄, 석영유리로부터 선택되면 좋다. 이들 내열성이 뛰어난 재질의 지지 기판을 이용함으로써, 상기 (20)~(22)의 방법에 있어서 실리카층을 800℃ 이상의 고온에서 소결시킬 수가 있다. (24) 또, 지지 기판의 재질이 실리콘인 경우에는, 상기 지지 기판을 열산화하여 제1개재층을 형성해도 좋다. 이와 같이 하면, 실리콘 기판의 표면에 열산화층을 형성하여 개재층의 일부로서 이용할 수가 있다. 또, 열합성 실리카를 용이하게 형성할 수가 있다.
(25) 본 발명에서는 상기 제2개재층을 상기 압전 결정의 퀴리 온도보다 낮은 온도에서 가열하는 공정을 더 포함하면 좋다. 이와 같이 제2개재층을 저온에서 가열하면, 잔류 가스를 저감할 수 있어, 후공정의 가열 냉각의 반복으로 발생하는 아웃가스를 억제할 수 있어, 박리의 발생을 저감할 수 있다. (26) 제2개재층을 가열할 때의 온도는 바람직하게는 600℃ 이하로 하면 좋다. 이와 같이 하면, 열팽창의 차이에 기인하여 제2개재층이 깨지는 것을 억제할 수가 있다.
(27) 본 발명에서는 지지 기판의 표면에 더하여 지지 기판의 이면(즉, 개재층을 사이에 두고 압전 단결정과 접합되는 면과는 반대측의 면)에 제1개재층과 동일한 재질의 열합성 실리카층을 더 형성하면 좋다. 이와 같이 하면, 지지 기판의 양면에 열합성 실리카층이 형성되어, 지지 기판에 걸리는 응력이 균형을 이루므로, 기판의 휨을 경감할 수가 있다. 또한, 지지 기판과 압전 단결정 기판을 첩합한 후, 지지 기판의 이면의 열합성 실리카층을 불화수소산 등을 이용하여 적당히 제거해도 좋다.
(28) 본 발명에서는 제1개재층의 표면, 제2개재층의 표면의 적어도 어느 일방에 아모퍼스 실리콘을 더 퇴적하고 나서 첩합하도록 하면 좋다. 이와 같이 하면, 접합 강도를 높일 수가 있어, 크랙이나 박리가 생기기 어렵게 할 수가 있다. (29) 이때 아모퍼스 실리콘층의 두께의 합계는 50nm 이하로 하면 좋다. 이와 같이 하면, 제2개재층 측에서 발생한 아웃가스를 제1개재층 측으로 양호하게 투과시킬 수가 있다.
(30) 본 발명에서는 제1개재층과 제2개재층의 적어도 일방의 표면에 활성화 처리를 한 후에, 제1개재층의 표면과 상기 제2개재층의 표면을 첩합하면 좋다. (31) 표면 활성화 처리는 오존수 처리, UV 오존 처리, 이온빔(ion beam) 처리, 플라즈마 처리의 어느 것으로 하면 좋다. 활성화 처리에 의해 강고한 첩합을 실현할 수가 있다.
(32) 본 발명에서는 상기 제1개재층의 표면 및/또는 상기 제2개재층의 표면을 화학적 기계 연마에 의해 평탄화하면 좋다.
(33) 본 발명에서는 제2개재층의 재질은 SiOx, Al2O3, AlN, SiN, SiON, Ta2O5의 어느 것을 함유하면 좋다. 상기의 물질은 CVD법, PVD법 등에 의해 500℃ 이하의 비교적 저온에서 퇴적, 처리할 수가 있다는 점에서 바람직하다.
(34) 본 발명에서는 제2개재층을 화학 기상 성장법(CVD)으로 형성해도 좋다. (35) 또는, 제2개재층을 물리 기상 성장법(PVD)으로 형성해도 좋다. (36) 혹은, 제2개재층을, 유기 규소 화합물의 용액을 도포하고, 그것을 경화함으로써 형성해도 좋다.
(37) 본 발명에서는 첩합하는 공정보다 전에, 압전 단결정 기판에 이온주입 처리를 행하는 공정을 가지고, 첩합하는 공정보다 후에, 이온을 주입한 영역의 계면에서 박리하면 좋다. (38) 이온주입 처리를 행하는 공정에 있어서, 수소 이온을 6.0×1016atoms/cm2~2.75×1017atoms/cm2 주입하면 좋다. (39) 혹은, 이온주입 처리를 행하는 공정에 있어서, 수소 분자 이온을 3.0×1016atoms/cm2~1.37×1017atoms/cm2 주입해도 좋다.
(40) 또, 박리하는 공정에 있어서, 이온을 주입한 영역의 계면을 따라 기계적으로 박리를 행하면 좋다. (41) 혹은, 박리하는 공정에 있어서, 플래시 램프 어닐(flash lamp anneal)에 의해 박리를 행해도 좋다.
(42) 본 발명에서는 첩합하는 공정보다 후에, 압전 단결정 기판을 연삭 및/또는 연마하여 박화하는 공정을 가져도 좋다.
도 1은 각종 재료의 열팽창계수를 대비하여 나타내는 그래프이다.
도 2는 종래의 복합 기판으로 만든 공진기에 있어서의 반사계수의 스펙트럼을 나타낸다.
도 3은 개재층으로부터의 아웃가스 배출량의 온도 의존성을 나타낸다.
도 4는 첩합 전에 있어서의 지지 기판의 처리 방법을 나타낸다.
도 5는 첩합 전에 있어서의 압전 단결정 기판의 처리 방법을 나타낸다.
도 6은 첩합과 그 후의 처리 방법을 나타낸다.
도 7은 제1개재층과 제2개재층 사이에 아모퍼스 실리콘의 층을 설치한 복합 기판의 구조를 모식적으로 나타낸다.
도 8은 실시예 1에서 만든 복합 기판의 단면 현미경 사진을 나타낸다.
도 9는 실시예 8에서 만든 공진기에 있어서의 반사계수의 스펙트럼을 나타낸다.
본 실시 형태의 복합 기판(1)은, 지지 기판(100)과 압전 단결정 기판(200)에 대해 각각 첩합 전의 처리를 행하고, 그 후 양 기판을 첩합하는 공정을 거쳐 제조된다. 이하에서는 그 제조 방법을 도 4 내지 도 6을 참조하여 설명한다.
〔지지 기판의 처리〕
처음에, 지지 기판(100)을 준비한다(도 4 (a)). 지지 기판(100)은 실리콘, 사파이어, 탄화규소, 질화규소, 질화알루미늄, 석영유리로부터 선택된다.
이어서, 지지 기판(100)의 표면에 열합성 실리카를 함유하는 제1개재층(310)을 형성한다(도 4 (b)). 이때 지지 기판(100)의 이면에도 제1개재층(310)과 동일한 재질의 열합성 실리카층을 형성하면 좋다. 또한, 이 이면의 실리카층은 지지 기판(100)과 압전 단결정 기판(200)을 첩합한 후, 불화수소산 등을 이용하여 적당히 제거해도 좋다. 지지 기판(100)의 재질이 실리콘인 경우, 실리콘 기판을 열산화하여 제1개재층(310)으로 되는 열산화 실리카의 막을 형성할 수가 있다. 열산화 실리카는 고온에서 성장시키기 때문에 치밀하고 불순물이 적고, 또한 어느 정도 양의 가스를 흡수할 수 있다고 하는 성질이 있다.
또, 지지 기판(100)이 실리콘인지 실리콘 이외의 재료인지에 관계없이, 하기의 방법으로 제1개재층(310)을 형성할 수가 있다. 즉, 제1개재층(310)은 화학 기상 성장법(CVD)으로 퇴적한 실리카층을 800℃ 이상에서 소결하여 형성해도 좋다. 또, 제1개재층(310)은 물리 기상 성장법(PVD)으로 퇴적한 실리카층을 800℃ 이상에서 소결하여 형성해도 좋다. 혹은, 제1개재층(310)은 유기 규소 화합물의 용액을 도포하여, 800℃ 이상에서 소결하여 형성해도 좋다. 제1개재층(310)을 실리카 소결체로 하는 경우에는, 지지 기판(100)에 퇴적한 합성 실리카를 지지 기판(100)과 함께 소결할 수가 있도록, 내열성 기판을 이용하는 것이 바람직하다.
이어서, 필요에 따라 제1개재층(310)의 표면을 평탄화한다(도 4 (c)). 이 평탄화는 화학적 기계 연마에 의해 행하면 좋다. 또한, 지지 기판(100)으로서 표면이 경면으로 마무리되어 있는 실리콘 기판을 이용하여, 열산화에 의해 제1개재층(310)을 형성하는 경우, 제1개재층(310)의 표면도 하지(下地)와 마찬가지로 경면으로 되므로, 이 평탄화의 공정은 불요하다.
또한, 도시는 생략하지만, 첩합 시의 접합 강도를 높이기 위해, 필요에 따라 하기의 처리를 행해도 좋다. 예를 들면, 제1개재층(310)의 표면에 아모퍼스 실리콘을 퇴적해도 좋다. 아모퍼스 실리콘을 적층함으로써 접합 계면은 Si/SiO2 혹은 Si/Si로 되어, SiO2/SiO2 접합보다 접합 강도가 약간 높아진다(상세한 것에 대해서는 Tong Q. Y. and Gosele U., Semiconductor Wafer Bonding Chapter 4.7.1: Science and Technology, 1999.를 참조). 퇴적하는 아모퍼스 실리콘의 두께는 가스의 투과를 저해하지 않도록 50nm 이하로 하는 것이 바람직하다. 또, 제1개재층(310)의 표면에 활성화 처리를 해도 좋다. 표면 활성화 처리는 예를 들면, 오존수 처리, UV 오존 처리, 이온빔 처리, 플라즈마 처리의 어느 것으로 하면 좋다.
이상으로 지지 기판(100)에 대한 첩합 전의 처리가 완료된다.
〔압전 단결정 기판의 처리〕
처음에, 압전 단결정 기판(200)을 준비한다(도 5 (a)). 압전 단결정 기판(200)은 탄탈산리튬(LT)이나 니오브산리튬(LN) 등의 압전체의 단결정이다. 이어서, 필요에 따라, 압전 단결정 기판(200)의 표면에 요철을 형성한다(도 5 (b)). 이 요철은 복합 기판(1)으로 제작한 공진기의 스퓨리어스 현상을 억제하는 효과가 있다. 스퓨리어스가 문제로 되지 않는 용도에 복합 기판(1)을 이용하는 경우에는 이 공정을 생략해도 좋다.
이어서, 압전 단결정 기판(200)의 표면에 무기 재료를 함유하는 제2개재층(320)을 퇴적함으로써 형성한다(도 5 (c)). 제2개재층(320)의 재질은 SiOx(예를 들면 SiO2), Al2O3, AlN, SiN, SiON, Ta2O5의 어느 것을 포함한다. 제2개재층(320)은 하기의 방법으로 형성할 수가 있다. 즉, 제2개재층(320)은 화학 기상 성장법(CVD)으로 퇴적해도 좋다. 또, 제2개재층은 물리 기상 성장법(PVD)으로 퇴적해도 좋다. 혹은, 제2개재층(320)은 유기 규소 화합물의 용액을 도포하고, 그것을 경화함으로써 퇴적해도 좋다. 잔류 가스를 저감하기 위해, 상기 어느 것인가의 방법으로 형성한 제2개재층(320)을 압전 결정의 퀴리 온도보다 낮은 온도에서 가열하면 좋다. 압전 단결정 기판(200)과 제2개재층(320)의 열팽창률의 차이에 기인하는 제2개재층(320)의 깨짐을 방지하기 위해, 가열 온도는 600℃ 이하로 하는 것이 바람직하다. 제2개재층(320)은 재질이 다른 적어도 2개의 층을 가지도록 구성해도 좋다.
이어서, 형성한 제2개재층(320)의 표면을 평탄화한다(도 5 (d)). 이 평탄화는 화학적 기계 연마에 의해 행하면 좋다.
또한, 도시는 생략하지만, 첩합 시의 접합 강도를 높이기 위해 필요에 따라 하기의 처리를 행해도 좋다. 예를 들면, 제2개재층(320)의 표면에 아모퍼스 실리콘을 퇴적해도 좋다. 퇴적하는 아모퍼스 실리콘의 두께는 가스의 투과를 저해하지 않도록 50nm 이하로 하는 것이 바람직하다. 또한 제1개재층(310)에도 아모퍼스 실리콘을 퇴적하는 경우에는, 두께의 합계가 50nm 이하로 되도록 하면 좋다. 또, 제2개재층(320)의 표면에 활성화 처리를 해도 좋다. 표면 활성화 처리는 예를 들면, 오존수 처리, UV 오존 처리, 이온빔 처리, 플라즈마 처리의 어느 것으로 하면 좋다.
이상으로 압전 단결정 기판(200)에 대한 첩합 전의 처리가 완료된다.
〔첩합과 그 후의 처리〕
상기와 같이 처리한 지지 기판(100)과 압전 단결정 기판(200)에 대해, 제1개재층(310)의 표면과 제2개재층(320)의 표면을 첩합한다(도 6 (a)). 그때 저온(예를 들면 120℃)으로 가열하여 접합 강도를 높이면 좋다.
이어서, 압전 단결정 기판(200)을 연삭·연마하여 박화한다. 예를 들면, 압전 단결정 기판(200)의 두께가 20㎛ 정도로 될 때까지 박화한다(도 6 (b)). 그 후 또한 필요에 따라 추가의 열처리를 행하여 접합력을 강화해도 좋다. 이와 같이 첩합하여 접합된 제1개재층(310)과 제2개재층(320)이 개재층(300)을 구성한다. 또, 도 7에 나타낸 것처럼, 제1개재층(310)과 제2개재층(320) 사이에 아모퍼스 실리콘의 층(제3개재층)(330)을 설치한 복합 기판(1)의 구성에서는, 제1개재층(310), 제2개재층(320) 및 제3개재층(330)이 개재층(300)을 구성한다.
이상에서 설명한 제조 방법에 의해, 압전 단결정 기판(200)과 지지 기판(100)이 개재층(300)을 사이에 두도록 하여 접합된 복합 기판(1)을 제조할 수가 있다.
〔표면탄성파 특성의 평가〕
제작한 복합 기판(1)의 압전 단결정 기판(200) 표면에 0.4㎛ 두께의 알루미늄(Al) 박막을 스퍼터 증착하고, 포토리소그래피(photolithography)로 전극을 형성함으로써, 파장 5㎛의 병렬 공진자 2단과 직렬 공진자 4단으로 이루어지는 4단 래더 필터, 및 공진자를 제작하였다. 포토리소그래피의 노광에는 g선의 스테퍼(stepper)를 이용하고, Al의 에칭에는 Cl2, BCl3, N2, 및 CF4의 혼합 가스를 이용하였다. 네트워크 애널라이저(network analyzer)를 이용하여, 제작한 4단 래더 필터의 반사계수(S11)를 측정하였다. 관측된 스퓨리어스의 산과 골의 차를 스퓨리어스 강도로서 평가하였다.
또한 제작한 공진자의 Q치와 공진 주파수의 관계를 하기의 수식 (1)에 의해 구하였다.
Figure pct00001
여기서, ω는 각주파수, τ는 군 지연 시간(group delay time)이다. Q치는 공진 파형의 날카로움을 나타내는 값으로, Q가 높을수록 손실이 적고 뛰어난 특성의 필터라고 할 수 있다. Q치에는 주파수 의존이 있기 때문에 Q치의 최대치(Qmax)를 평가하였다.
실시예
［실시예 1］
Ra(산술평균거칠기)로 230nm 정도의 거칠기(P-V에서는 1.7㎛ 정도)를 가지는 직경 6인치의 LT 기판을 압전 단결정 기판으로서 준비하였다. 이 LT 기판 상에, 실란과 산소 가스를 원료 가스로 하여 플라즈마 CVD법에 의해 SiO2막을 10㎛ 정도 퇴적함으로써 형성하였다. 이 SiO2막을 400℃ 정도의 열처리를 하고, 연마를 행하고 경면화하여 상기 SiO2막을 막두께 약 2㎛로 마무리하였다.
또, 500nm의 열산화막을 성장시킨 직경 6인치의 Si 기판을 지지 기판으로서 준비하였다. 그 후 전술의 SiO2막을 붙인 LT 기판과, 열산화막을 성장시킨 Si 기판의 양방에, 플라즈마 표면 활성화를 하였다. 그리고, 양 기판을 첩합하고, 120℃의 열처리를 가하고, 그런 후에 LT를 연삭·연마로 20㎛ 정도로 박화하였다. 이와 같이 하여 마무리된 복합 기판의 단면 현미경 사진을 도 8에 나타낸다.
이 복합 기판의 웨이퍼를 가로세로 2mm로 다이싱하고, 200℃의 핫플레이트(hot plate)와 금속제의 냉각 스테이지대를 왕복시킴으로써(핫플레이트와 냉각 스테이지대 각각에 있어서 30초 유지) 열내성 시험을 조사하였다. 100회 왕복까지 시도했지만, 박리 등은 관찰되지 않았다.
또한, 마찬가지의 실험을 경면의 LT 기판의 표면에 산화막을 동조건으로 형성하여 행했지만, 내열성에 관해서는 완전히 마찬가지의 결과로 되었다. 스퓨리어스가 문제로 되지 않는 어플리케이션(application)의 경우는 경면 형상으로 마무리한 LT 기판에 산화막을 형성하여 마찬가지의 수법을 취함으로써 본 발명은 그대로 적응 가능하다는 것이 보여졌다.
［비교예 1］
실시예 1과 마찬가지의 실험을, 실시예 1과 마찬가지로 SiO2막을 설치한 LT 기판과 열산화를 행하지 않는 Si 기판을 이용하여 행하였다. 실시예 1과 마찬가지의 열내성 시험의 결과, 5왕복째에서 주변에 박리가 관찰되었다. 실시예 1과 비교예 1의 대비에 의해, 플라즈마 CVD법에 의해 SiO2막을 설치한 LT 기판과 열산화막을 성장시킨 Si 기판을 첩합함으로써, 열산화막을 성장시키지 않고 Si 기판을 첩합하는 경우와 비교하여 박리를 억제할 수 있다는 것이 분명하게 되었다.
［실시예 2］
Ra로 230nm 정도의 거칠기(P-V에서는 1.7㎛ 정도)를 가지는 직경 6인치의 LT 기판을 준비하였다. 이 LT 기판 상에 유기 규소 화합물 용액을 스핀코트하고, 350℃에서 가열하고, 이 공정을 복수 회 반복함으로써 5㎛ 정도의 SiO2층을 얻었다. 여기서 이용한 유기 규소 화합물 용액은 퍼히드로폴리실라잔(용매는 디부틸에테르)과 메틸트리메톡시실란(용매는 프로필렌글리콜모노에틸에테르)의 2종류이다.
이 SiO2막을 400℃ 정도의 열처리 후에 연마를 행하여 경면화하였다. 또, 500nm의 열산화막을 성장시킨 직경 6인치의 Si 기판을 준비하였다. 양 기판에 플라즈마 표면 활성화를 하였다. 그리고, 양 기판을 첩합하고, 120℃의 열처리를 가하고, 그런 후에 LT를 연삭·연마로 20㎛로 박화하여 복합 기판을 얻었다.
이 복합 기판의 웨이퍼를 가로세로 2mm로 다이싱하고, 200℃의 핫플레이트와 금속제의 냉각 스테이지대를 왕복시킴으로써(핫플레이트와 냉각 스테이지대 각각에 있어서 30초 유지) 열내성 시험을 조사하였다. 100회 왕복까지 시도했지만, 박리 등은 관찰되지 않았다.
［비교예 2］
실시예 2와 마찬가지의 실험을, 실시예 2와 마찬가지로 SiO2막을 설치한 LT 기판과 열산화를 행하지 않는 Si 기판을 이용하여 행하였다. 실시예 2와 마찬가지의 열내성 시험의 결과, 7왕복째에서 주변에 박리가 관찰되었다. 실시예 2와 비교예 2의 대비에 의해, 유기 규소 화합물 용액을 스핀코트하여 가열함으로써 SiO2막을 설치한 LT 기판과 열산화막을 성장시킨 Si 기판을 첩합함으로써, 열산화막을 성장시키지 않고 Si 기판을 첩합하는 경우와 비교하여 박리를 억제할 수 있다는 것이 분명하게 되었다.
［실시예 3］
Ra로 230nm 정도의 거칠기(P-V에서는 1.7㎛ 정도)를 가지는 직경 6인치의 LT 기판을 준비하였다. 이 LT 기판 상에 SiO2막을 PVD법(여기서는 마그네트론 스퍼터법)으로 10㎛ 정도 성막하였다. 이 SiO2막을 400℃ 정도의 열처리 후에 연마를 행하여 경면화하였다. 또, 500nm의 열산화막을 성장시킨 직경 6인치의 Si 기판을 준비하였다. 양 기판에 플라즈마 표면 활성화를 하였다. 그리고 양 기판을 첩합하고, 120℃의 열처리를 가하고, 그런 후에 LT를 연삭·연마로 20㎛로 박화하여 복합 기판을 얻었다.
이 복합 기판의 웨이퍼를 가로세로 2mm로 다이싱하고, 200℃의 핫플레이트와 금속제의 냉각 스테이지대를 왕복시킴으로써(핫플레이트와 냉각 스테이지대 각각에 있어서 30초 유지) 열내성 시험을 조사하였다. 100회 왕복까지 시도했지만, 박리 등은 관찰되지 않았다.
［비교예 3］
실시예 3과 마찬가지의 실험을, 실시예 3과 마찬가지로 SiO2막을 설치한 LT 기판과 열산화를 행하지 않는 Si 기판을 이용하여 행하였다. 실시예 3과 마찬가지의 열내성 시험의 결과, 2왕복째에서 주변에 박리가 관찰되었다. 실시예 3과 비교예 3의 대비에 의해, PVD법에 의해 SiO2막을 설치한 LT 기판과 열산화막을 성장시킨 Si 기판을 첩합함으로써, 열산화막을 성장시키지 않고 Si 기판을 첩합하는 경우와 비교하여 박리를 억제할 수 있다는 것이 분명하게 되었다.
［실시예 4］
Ra로 230nm 정도의 거칠기(P-V에서는 1.7㎛ 정도)를 가지는 직경 6인치의 LT 기판을 복수 준비하였다. 준비한 LT 기판 상에 SiO2막을 플라즈마 CVD법으로 10㎛ 정도 성막하였다. SiO2막에 400℃ 정도의 열처리를 하고, 연마를 행하여 경면화한 후에, 아모퍼스 실리콘(a-Si)을 표 1에 나타낸 것처럼 여러 가지 두께로 성막하였다. 아모퍼스 실리콘은 PVD법(마그네트론 스퍼터법)과 CVD법의 쌍방으로 두께를 바꾸어 성막하였다. 이 LT 기판과 500nm의 열산화막을 성장시킨 직경 6인치의 Si 기판의 양방에 플라즈마 표면 활성화를 하였다. 그리고, 양 기판을 첩합하고, 120℃의 열처리를 가하고, 그런 후에 LT를 연삭·연마로 20㎛로 박화하여 복합 기판을 얻었다.
얻어진 복합 기판의 웨이퍼를 가로세로 2mm로 다이싱하고, 200℃의 핫플레이트와 금속제의 냉각 스테이지대를 왕복시킴으로써(핫플레이트와 냉각 스테이지대 각각에 있어서 30초 유지) 열내성 시험을 조사하였다. 그 결과를 표 1에 나타낸다. PVD법, CVD법 공히 아모퍼스 실리콘의 두께가 50nm를 초과하면 급격하게 내성이 열화하는 것을 알 수 있다. 이것은 아모퍼스 실리콘의 두께가 두꺼워짐으로써 LT 측의 SiO2로부터 발생한 가스가 아모퍼스 실리콘의 막을 투과할 수 없게 되어, Si의 열산화막에 흡수되는 것이 저해되기 때문이라고 생각된다.
Figure pct00002
［실시예 5］
아모퍼스 실리콘의 성막을, LT 기판 측이 아니라 열산화막을 성장시킨 Si 기판 측에 행하고, 실시예 4와 마찬가지의 실험을 행하였다. 결과는 실시예 4와 거의 동일하게 되었다. 이것으로부터, 아모퍼스 실리콘은 LT 기판 측 및 Si 기판 측의 어느 쪽에 설치해도 좋다는 것을 알 수 있었다.
［실시예 6］
아모퍼스 실리콘의 성막을 LT 기판, 산화 Si 기판 측 쌍방에 행하고, 실시예 4와 마찬가지의 실험을 행하였다. 아모퍼스 실리콘의 두께는 쌍방에 퇴적한 아모퍼스 실리콘막의 합계로 하였다. 결과는 실시예 4와 거의 동일하게 되었다. 이것으로부터, 아모퍼스 실리콘은 LT 기판 측 및 Si 기판 측의 양방에 설치해도 좋다는 것을 알 수 있었다.
［실시예 7］
표면 활성화 방법을 오존수 처리, UV 오존 처리, 이온빔 처리로 변경하여 상기 실험을 행했지만, 첩합의 결과에 차이는 발견할 수 없었다. 본 발명은 활성화의 방법에는 강하게 의존하지 않는 것으로 생각된다. 또 표면 활성화를 일방의 기판에만 했을 때도 큰 차는 보이지 않았다.
［실시예 8］
실시예 1의 방법으로 제작한 복합 기판에 4단 래더 필터를 만들어 넣고, 반사계수(S11)의 스펙트럼을 측정하여, 스퓨리어스의 특성을 평가하였다. 그 결과, 도 9에 나타내듯이, 스퓨리어스의 강도는 1dB 이하로 있는 것을 확인하였다. 이 방법으로 제작한 공진기는 효과적으로 스퓨리어스를 저감할 수 있는 것이 판명되었다.
［실시예 9］
Si 기판에 성장시키는 열산화막의 두께를 바꾸어 실시예 1과 마찬가지의 실험을 행하였다. 그 결과 20nm 이상의 열산화막에 효과가 확인되었다. 반대로, 20nm 미만의 열산화막에서는 아웃가스 흡수 능력이 충분하지 않아, 가열 냉각 사이클 시험에서 박리가 생기는 케이스가 있었다.
［실시예 10］
LT 기판에 퇴적하는 SiO2막의 두께를 바꾸어 실시예 1과 마찬가지의 실험을 행하였다. 그 결과를 표 2에 나타낸다. 표 2에 나타내는 퇴적 SiO2 두께는 표면 평탄화 후의 두께이다. 이 결과로부터 SiO2막의 두께(퇴적막만, 열산화막은 제외한다)가 25㎛를 초과하면 LT층에 크랙이 발생하는 것이 판명되었다. 이것은 급속 가열·냉각에 의해 발생한 LT와 SiO2의 팽창계수의 차에 기인하는 스트레스에 의해 발생한 것으로 생각된다. SiO2가 25㎛ 이하인 경우는 SiO2가 팽창계수의 차에 어느 정도 추종하여 변형할 수 있지만, 이 두께 이상에서는 응력 완화에 의해 크랙이 발생하는 것으로 생각된다.
Figure pct00003
［실시예 11］
일면이 경면인 직경 6인치의 LT 기판을 준비하였다. 이 LT 기판의 경면 측 상에 스퍼터법에 의해 Al2O3막을 1㎛ 퇴적하였다. 또한 이 Al2O3막 부착 LT 기판의 Al2O3막 상에 실란과 산소 가스를 원료 가스로 하여 플라즈마 CVD법에 의해 SiO2막을 10㎛ 정도 성막하였다. 이 Al2O3와 SiO2 적층막을 400℃ 정도의 열처리를 하고, 연마를 행하여 경면화하여 상기 SiO2막을 막두께 약 2㎛로 마무리하였다.
또, 500nm의 열산화막을 성장시킨 직경 6인치의 Si 기판을 준비하였다. 그리고 양 기판에 플라즈마 표면 활성화를 하였다. 그리고, 양 기판을 첩합하고, 120℃의 열처리를 가하고, 그런 후에 LT를 연삭·연마로 6㎛ 정도로 박화하여 복합 기판을 얻었다.
이 복합 기판의 웨이퍼를 가로세로 2mm로 다이싱하고, 200℃의 핫플레이트와 금속제의 냉각 스테이지대를 왕복시킴으로써(핫플레이트와 냉각 스테이지대 각각에 있어서 30초 유지) 열내성 시험을 조사하였다. 200회 왕복까지 시도했지만, 박리 등은 관찰되지 않았다. 본 실시예로부터, 첩합 전에 LT 기판 측에 설치하는 개재층(즉 제2개재층)을 다층화해도 좋다는 것을 알 수 있었다.
［실시예 12］
Ra(산술평균거칠기)로 230nm 정도의 거칠기(P-V에서는 1.7㎛ 정도)를 가지는 직경 6인치의 LT 기판을 준비하였다. 이 LT 기판 상에, 실란과 산소 가스를 원료 가스로 하여 플라즈마 CVD법에 의해 SiO2막을 10㎛ 정도 퇴적함으로써 형성하였다. 이 SiO2막을 400℃ 정도의 열처리를 하고, 연마를 행하여 경면화하여 상기 SiO2막을 막두께 약 2㎛로 마무리하였다.
직경 6인치의 사파이어 기판을 준비하고, 그 위에 플라즈마 CVD법에 의해 SiO2막을 약 5㎛ 성막하였다. 그리고, 이 사파이어 기판 상의 SiO2막을 800℃의 열처리로 소결하고, 연마를 행하여 경면화하여 SiO2막을 막두께 1㎛로 마무리하였다.
LT 기판 상에 성막한 SiO2막과 사파이어 기판 상에 성막한 소결 SiO2막의 양방에 플라즈마 활성화 처리를 하고, 양 기판을 첩합하여 120℃의 열처리를 가하고, 그런 후에 LT를 연삭·연마하여 20㎛로 박화하여 복합 기판을 얻었다.
이 복합 기판의 웨이퍼를 가로세로 2mm로 다이싱하고, 200℃의 핫플레이트와 금속제의 냉각 스테이지대를 왕복시킴으로써(핫플레이트와 냉각 스테이지대 각각에 있어서 30초 유지) 열내성 시험을 조사하였다. 100회 왕복까지 시도했지만, 박리 등은 관찰되지 않았다. 본 실시예로부터, 지지 기판으로서 사파이어 기판을 이용할 수 있다는 것을 알 수 있었다. 또, 첩합 전에 지지 기판 측에 설치하는 개재층(즉 제1개재층)에 CVD로 성막한 SiO2를 가열 소결하여 얻은 열합성 실리카를 이용할 수 있다는 것을 알 수 있었다.
［실시예 13］
Ra(산술평균거칠기)로 230nm 정도의 거칠기(P-V에서는 1.7㎛ 정도)를 가지는 직경 6인치의 LT 기판을 준비하였다. 이 LT 기판 상에, 실란과 산소 가스를 원료 가스로 하여 플라즈마 CVD법에 의해 SiO2막을 10㎛ 정도 퇴적함으로써 형성하였다. 이 SiO2막을 400℃ 정도의 열처리를 하고, 연마를 행하여 경면화하여 상기 SiO2막을 막두께 약 2㎛로 마무리하였다.
직경 6인치의 사파이어 기판을 준비하고, 그 위에 PVD(마그네트론 스퍼터)로 SiO2막을 10㎛ 정도 성막하였다. 그리고, 이 사파이어 기판 상의 SiO2막을 900℃의 열처리로 소결하고, 연마를 행하여 경면화하여 SiO2막을 막두께 1㎛로 마무리하였다.
LT 기판 상에 성막한 SiO2막과 사파이어 기판 상에 성막한 소결 SiO2막의 양방에 플라즈마 활성화 처리를 하고, 양 기판을 첩합하여 120℃의 열처리를 가하고, 그런 후에 LT를 연삭·연마하여 20㎛로 박화하여 복합 기판을 얻었다.
이 복합 기판의 웨이퍼를 가로세로 2mm로 다이싱하고, 200℃의 핫플레이트와 금속제의 냉각 스테이지대를 왕복시킴으로써(핫플레이트와 냉각 스테이지대 각각에 있어서 30초 유지) 열내성 시험을 조사하였다. 100회 왕복까지 시도했지만, 박리 등은 관찰되지 않았다. 본 실시예로부터, 지지 기판으로서 사파이어 기판을 이용할 수 있다는 것을 알 수 있었다. 또, 첩합 전에 지지 기판 측에 설치하는 개재층(즉 제1개재층)에 PVD로 성막한 SiO2를 가열 소결하여 얻은 열합성 실리카를 이용할 수 있다는 것을 알 수 있었다.
［실시예 14］
Ra(산술평균거칠기)로 230nm 정도의 거칠기(P-V에서는 1.7㎛ 정도)를 가지는 직경 6인치의 LT 기판을 준비하였다. 이 LT 기판 상에, 실란과 산소 가스를 원료 가스로 하여 플라즈마 CVD법에 의해 SiO2막을 10㎛ 정도 퇴적함으로써 형성하였다. 이 SiO2막을 400℃ 정도의 열처리를 하고, 연마를 행하여 경면화하여 상기 SiO2막을 막두께 약 2㎛로 마무리하였다.
직경 6인치의 사파이어 기판을 준비하고, 그 위에 유기 규소 화합물 용액(퍼히드로폴리실라잔의 디부틸에테르 용액)을 스핀코트하는 공정과 350℃에서 가열 경화하는 공정을 수 회 반복하여 SiO2막을 약 3㎛ 성막하였다. 그리고, 이 사파이어 기판 상의 SiO2막을 900℃의 열처리로 소결하고, 연마를 행하여 경면화하여 SiO2막을 막두께 0.5㎛로 마무리하였다.
LT 기판 상에 성막한 SiO2막과 사파이어 기판 상에 성막한 소결 SiO2막의 양방에 플라즈마 활성화 처리를 하고, 양 기판을 첩합하여 120℃의 열처리를 가하고, 그런 후에 LT를 연삭·연마하여 20㎛로 박화하여 복합 기판을 얻었다.
이 복합 기판의 웨이퍼를 가로세로 2mm로 다이싱하고, 200℃의 핫플레이트와 금속제의 냉각 스테이지대를 왕복시킴으로써(핫플레이트와 냉각 스테이지대 각각에 있어서 30초 유지) 열내성 시험을 조사하였다. 100회 왕복까지 시도했지만, 박리 등은 관찰되지 않았다. 본 실시예로부터, 지지 기판으로서 사파이어 기판을 이용할 수 있다는 것을 알 수 있었다. 또, 첩합 전에 지지 기판 측에 설치하는 개재층(즉 제1개재층)으로서 유기 규소를 도포하고 가열 소결하여 얻은 열합성 실리카를 이용할 수 있다는 것을 알 수 있었다.
［실시예 15］
Ra(산술평균거칠기)로 230nm 정도의 거칠기(P-V에서는 1.7㎛ 정도)를 가지는 직경 6인치의 LT 기판을 준비하였다. 이 LT 기판 상에, 실란과 산소 가스를 원료 가스로 하여 플라즈마 CVD법에 의해 SiO2막을 10㎛ 정도 퇴적함으로써 형성하였다. 이 SiO2막을 400℃ 정도의 열처리를 하고, 연마를 행하여 경면화하여 상기 SiO2막을 막두께 약 2㎛로 마무리하였다.
직경 6인치의 석영유리 기판을 준비하고, 그 위에 유기 규소 화합물 용액(메틸트리메톡시실란의 프로필렌글리콜모노에틸에테르 용액)을 스핀코트하는 공정과, 350℃에서 가열 경화하는 공정을 수 회 반복하여 SiO2막을 약 3㎛ 성막하였다. 그리고, 이 석영유리 기판 상의 SiO2막을 1000℃의 열처리로 소결하고, 연마를 행하여 경면화하여 SiO2막을 막두께 0.5㎛로 마무리하였다.
LT 기판 상에 성막한 SiO2막과 석영유리 기판 상에 성막한 소결 SiO2막의 양방에 플라즈마 활성화 처리를 하고, 양 기판을 첩합하여 120℃의 열처리를 가하고, 그런 후에 LT를 연삭·연마하여 20㎛로 박화하여 복합 기판을 얻었다.
이 복합 기판의 웨이퍼를 가로세로 2mm로 다이싱하고, 200℃의 핫플레이트와 금속제의 냉각 스테이지대를 왕복시킴으로써(핫플레이트와 냉각 스테이지대 각각에 있어서 30초 유지) 열내성 시험을 조사하였다. 100회 왕복까지 시도했지만, 박리 등은 관찰되지 않았다. 본 실시예로부터, 지지 기판으로서 석영유리 기판을 이용할 수 있다는 것을 알 수 있었다. 또, 첩합 전에 지지 기판 측에 설치하는 개재층(즉 제1개재층)으로서 유기 규소를 도포하고 가열 소결하여 얻은 열합성 실리카를 이용할 수 있다는 것을 알 수 있었다.
［실시예 16］
Ra(산술평균거칠기)와 RSm(윤곽(거칠기) 곡선에 있어서의 요소의 평균 길이)이 동일한 정도의 요철 구조를 가지는 복수의 LT 기판을 준비하였다(Ra=300nm±10%, RSm=3㎛±10%, Rz=2.0㎛±10%). 여기서, LT 기판의 요철 구조는 유리 연마용 입자를 이용하여 연마함으로써 형성하였다. 여기서, Ra, RSm의 정의는 JIS B 0601：2001 및 ISO 4287：1997에 따라, AFM(Atomic Force Microscope； 원자간력 현미경)을 이용하여 계측한 윤곽 곡선으로부터 산출하였다.
다음에, LT 기판의 요철 구조를 가지는 면에, 플라즈마 CVD법을 이용하여 35℃에서 SiO2를 10㎛ 정도 퇴적시킨 후에, SiO2를 퇴적시킨 면을 연마하여 경면화를 행하였다. 이때 LT 기판에 따라 연마량을 바꾸어, SiO2의 두께가 1.5㎛~9.5㎛로 되도록 하였다.
지지 기판으로 되는 Si 기판을, 산소 분위기 중 850℃에서 열처리를 함으로써, Si 기판 표면에 0.5㎛의 열산화 실리카를 형성하였다.
그리고, SiO2 경면 및 Si 기판 표면에 형성한 열산화 실리카의 쌍방에, 플라즈마 표면 활성화를 하여 첩합하고, 또한 LT 기판을 연마하여 복합 기판을 제작하였다. 이때 기판에 따라 연마량을 바꾸어, LT 기판의 두께가 5㎛~25㎛로 되도록 하였다.
각 복합 기판 웨이퍼를 오븐에 넣고 서서히 가열하여, LT 기판이 박리하기 시작하는 온도를 계측하였다. 또, 각 복합 기판의 표면에 전극을 형성하고, 표면탄성파 특성의 평가를 행하였다. 이들 평가 결과를 표 3 및 표 4에 나타낸다.
Figure pct00004
Figure pct00005
이 결과에 의하면, LT 기판의 두께가 작고, 개재층의 두께가 작을수록 박리 개시 온도가 높아져, 내열성이 뛰어난 것을 알 수 있다.
후공정에서의 200℃의 가열을 고려한 경우에는, LT 기판의 두께를 15㎛ 이하로 하면, 2~10㎛의 개재층의 두께에 무관하게 사용 가능하고 바람직하다. 또 이 경우 LT 기판의 두께를 17.5㎛로 할 때에는, 개재층의 합계 두께를 9㎛ 이하로 하는 것이 바람직하다. 또한, LT 기판의 두께 20㎛에까지 두껍게 할 때에는, 개재층의 합계 두께를 8㎛ 이하로 하는 것이 바람직하다.
또, 후공정에서 더 고온의 250℃의 가열을 고려한 경우에는, LT 기판의 두께를 15㎛ 이하로 하면 개재층의 두께를 7㎛ 이하로 하는 것이 더 바람직하다. LT 기판의 두께를 20㎛에까지 두껍게 할 때에는, 개재층의 두께를 6㎛ 이하로 하는 것이 더 바람직하다.
한편, 개재층의 두께가 작을수록 Q치가 커지는 것을 알 수 있다. 또, LT 기판의 두께를 1.5파장 미만으로 하거나 3.0파장을 초과하거나 하면 Q치가 저하하는 경향이 있다.
또, LT 기판의 두께나 개재층의 두께에 의하지 않고, 스퓨리어스 강도는 1.0dB 이하로 낮게 억제되어 있다.
［실시예 17］
Ra(산술평균거칠기)로 20nm의 거칠기를 가지는 직경 100mm, 두께 0.35mm의 LT 기판을 준비하였다. 이 LT 기판 상에 PVD법에 의해 200nm의 SiO2막을 10㎛ 정도 성막하고, 50nm까지 연마를 행하여 경면화를 행하고, 표면거칠기가 RMS로 1.0nm 이하인 것을 확인하였다. 이어서, SiO2막을 제막한 LT 기판에 수소 이온(H+)을 도스량 7.0×1016atoms/cm2, 가속 전압 100KeV의 조건으로 주입하였다. 또 지지 기판으로서 Si 기판을 준비하고, 500nm의 열산화막을 성장시켰다. LT 기판 및 Si 기판에 플라즈마 활성화 처리를 하여 표면 활성화를 행하였다. 그리고, 양 기판을 첩합하고, 100℃ 24시간의 열처리를 하였다. 다음에, 이와 같이 하여 첩합한 기판의 측면에 있어서의 이온주입 계면 부근에 쐐기 형상의 칼날을 대고 기계적으로 박리를 행하였다. 이와 같이 하여, Si 기판에 SiO2층을 개재하여 약 600nm의 LT 박막이 적층된 복합 기판을 얻을 수 있었다. 연마를 하여 경면화 후에 평가를 행했지만, 열내구성 시험에서 박리는 관찰되지 않았다.
또한, 실시예 17에 있어서, LT 기판에의 수소 이온의 주입을 SiO2막을 성막하기 전에 행할 수도 있다. 이와 같이 해도, SiO2막을 성막한 후에 수소 이온을 주입한 경우와 마찬가지의 효과가 얻어진다. 또, 수소 이온의 도스량은 6.0×1016atoms/cm2~2.75×1017atoms/cm2의 범위로 하면 마찬가지의 효과가 얻어진다. 또, 수소 이온을 대신하여 수소 분자 이온(H2 +)을 3.0×1016atoms/cm2~1.37×1017atoms/cm2의 범위로 주입하는 것에 의해서도 마찬가지의 효과가 얻어진다.
［실시예 18］
Ra(산술평균거칠기)로 20nm의 거칠기를 가지는 직경 100mm, 두께 0.35mm의 LT 기판을 준비하였다. 이 LT 기판 상에 PVD법에 의해 200nm의 SiO2막을 10㎛ 정도 성막하고, 50nm까지 연마를 행하여 경면화를 행하고, 표면거칠기가 RMS로 1.0nm 이하인 것을 확인하였다. 이어서, SiO2막을 제막한 LT 기판에 수소 이온을 도스량 7.0×1016atoms/cm2, 가속 전압 100KeV의 조건으로 주입하였다. 또 지지 기판으로서 Si 기판을 준비하고, 500nm의 열산화막을 성장시켰다. LT 기판 및 Si 기판에 플라즈마 활성화 처리를 하여 표면 활성화를 행하였다. 그리고, 양 기판을 첩합하고 100℃ 24시간의 열처리를 하였다. 다음에, 이와 같이 하여 첩합한 기판에, LT 측으로부터 플래시 램프 어닐(FLA) 장치를 이용하여 플래시 섬광을 조사함으로써, 이온주입 계면에서 박리를 행하였다. 이와 같이 하여, Si 기판에 SiO2층을 개재하여 약 600nm의 LT 박막이 적층된 복합 기판을 얻을 수 있었다. 연마를 하여 경면화 후에 평가를 행했지만, 열내구성 시험에서 박리는 관찰되지 않았다.
또한, 실시예 18에 있어서, LT 기판에의 수소 이온의 주입을 SiO2막을 성막하기 전에 행할 수도 있다. 이와 같이 해도, SiO2막을 성막한 후에 수소 이온을 주입한 경우와 마찬가지의 효과가 얻어진다. 또, 수소 이온의 도스량은 6.0×1016atoms/cm2~2.75×1017atoms/cm2의 범위로 하면 마찬가지의 효과가 얻어진다. 또, 수소 이온을 대신하여 수소 분자 이온(H2 +)을 3.0×1016atoms/cm2~1.37×1017atoms/cm2의 범위로 주입하는 것에 의해서도 마찬가지의 효과가 얻어진다.
［실시예의 변형］
상기의 실시예·참고예는 모두 압전 단결정 기판으로서 LT 기판을 이용하고 있지만, LT 기판을 대신하여 LN 기판을 이용해도 완전히 동일한 경향의 결과로 되었다. 또 제2개재층을 SiO2를 대신하여 SiO2 이외의 SiOx, Al2O3, AlN, SiN, SiON, Ta2O5 등으로 해도 마찬가지의 결과로 되었다. 또 개재층의 막 재질에 대해서는, 상기 검토에서는 모두 SiO2를 이용해 왔지만, SiO2 ±0.5와 같이 엄밀하게 스토이키오메트릭인 것이 아닌 것이라도 효과는 전혀 변함없었다. 이것은 개재층이 주로 요철을 메움으로써 상기의 효과를 가져오고 있기 때문이라고 생각된다. 또, 지지 기판을 실리콘, 탄화규소, 질화규소, 혹은 질화알루미늄으로 바꾸고, 그 표면에 CVD, PVD, 또는 유기 규소를 도포하여 합성 실리카막을 형성하고, 800℃ 이상의 온도에서 가열 소결함으로써 열합성 실리카를 형성한 경우라도 양호하게 접합할 수 있고, 가로세로 2mm로 다이싱하여 온도 사이클 시험을 실시했지만, 박리는 보이지 않았다.
100 지지 기판
200 압전 단결정 기판
300 개재층
310 제1개재층
320 제2개재층
330 제3개재층

Claims (42)

  1. 압전 단결정 기판과,
    지지 기판과,
    상기 압전 단결정 기판과 상기 지지 기판 사이에 설치된 개재층을 가지는 복합 기판으로서,
    상기 개재층은 무기 재료로 이루어지는 막이고, 적어도 그 일부가 열합성 실리카인 것을 특징으로 하는 복합 기판.
  2. 제1항에 있어서,
    상기 개재층은 복합 기판의 접합면을 따라 적어도 2층으로 나뉘어 있고, 상기 지지 기판에 접하는 제1개재층이 열합성 실리카를 함유하는 층인 것을 특징으로 하는 복합 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 지지 기판의 재질은 실리콘 기판이고, 상기 열합성 실리카가 상기 실리콘 기판의 열산화에 의해 합성되는 것을 특징으로 하는 복합 기판.
  4. 제1항 또는 제2항에 있어서,
    상기 열합성 실리카가 합성 실리카의 소결체인 것을 특징으로 하는 복합 기판.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 개재층은 복합 기판의 접합면을 따라 적어도 2층으로 나뉘어 있고, 상기 지지 기판에 접하는 제1개재층보다 상기 압전 단결정 기판 측에 설치되는 제2개재층의 재질이, SiOx, Al2O3, AlN, SiN, SiON, 및 Ta2O5 중 적어도 하나를 함유하는 것을 특징으로 하는 복합 기판.
  6. 제5항에 있어서,
    상기 제2개재층은 재질이 다른 적어도 2개의 층을 가지는 것을 특징으로 하는 복합 기판.
  7. 제2항 내지 제6항 중 어느 한 항에 있어서,
    상기 제1개재층의 두께가 20nm 이상인 것을 특징으로 하는 복합 기판.
  8. 제2항 내지 제7항 중 어느 한 항에 있어서,
    상기 제2개재층의 두께가 25㎛ 이하인 것을 특징으로 하는 복합 기판.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 지지 기판의 이면에 열합성 실리카층을 더 구비하는 것을 특징으로 하는 복합 기판.
  10. 제2항 내지 제9항 중 어느 한 항에 있어서,
    상기 제1개재층과 상기 제2개재층이 두께 50nm 이하의 아모퍼스 실리콘으로 이루어지는 제3개재층을 사이에 두고 접합되어 있는 것을 특징으로 하는 복합 기판.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 개재층의 두께가 8㎛ 이하인 것을 특징으로 하는 복합 기판.
  12. 제11항에 있어서,
    상기 개재층의 두께가 7㎛ 이하인 것을 특징으로 하는 복합 기판.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 압전 단결정의 두께가 20㎛ 이하인 것을 특징으로 하는 복합 기판
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 압전 단결정과 상기 개재층의 계면이 요철 구조로 되어 있는 것을 특징으로 하는 복합 기판.
  15. 제1항 내지 제14항 중 어느 한 항에 기재된 복합 기판을 포함하는 표면탄성파 디바이스.
  16. 제15항에 있어서,
    상기 압전 단결정의 두께가 표면탄성파 파장의 1.0배 이상 3.5배 이하인 것을 특징으로 하는 표면탄성파 디바이스.
  17. 지지 기판의 표면에 열합성 실리카를 함유하는 제1개재층을 형성하는 공정과,
    압전 단결정 기판의 표면에 무기 재료를 함유하는 제2개재층을 형성하는 공정과,
    상기 제2개재층의 표면을 평탄화하는 공정과,
    상기 제1개재층의 표면과 상기 제2개재층의 평탄화된 표면을 첩합(貼合)하는 공정을 구비하는 복합 기판의 제조 방법.
  18. 제17항에 있어서,
    상기 제1개재층의 표면을 평탄화하는 공정을 더 구비하는 것을 특징으로 하는 복합 기판의 제조 방법.
  19. 제17항 또는 제18항에 있어서,
    상기 압전 단결정 기판의 표면에 요철을 형성하는 공정을 더 구비하는 것을 특징으로 하는 복합 기판의 제조 방법.
  20. 제17항 내지 제19항 중 어느 한 항에 있어서,
    상기 제1개재층은 화학 기상 성장법으로 퇴적한 실리카층을 800℃ 이상에서 소결한 열합성 실리카의 층인 것을 특징으로 하는 복합 기판의 제조 방법.
  21. 제17항 내지 제19항 중 어느 한 항에 있어서,
    상기 제1개재층은 물리 기상 성장법으로 퇴적한 실리카층을 800℃ 이상에서 소결한 열합성 실리카의 층인 것을 특징으로 하는 복합 기판의 제조 방법.
  22. 제17항 내지 제19항 중 어느 한 항에 있어서,
    상기 제1개재층은 유기 규소 화합물의 용액을 도포하여, 800℃ 이상에서 소결한 열합성 실리카의 층인 것을 특징으로 하는 복합 기판의 제조 방법.
  23. 제17항 내지 제22항 중 어느 한 항에 있어서,
    상기 지지 기판의 재질이 실리콘, 사파이어, 탄화규소, 질화규소, 질화알루미늄, 석영유리로부터 선택되는 것을 특징으로 하는 복합 기판의 제조 방법.
  24. 제17항 내지 제19항 중 어느 한 항에 있어서,
    상기 지지 기판의 재질이 실리콘이고, 상기 지지 기판을 열산화하여 제1개재층을 형성하는 것을 특징으로 하는 복합 기판의 제조 방법.
  25. 제17항 내지 제24항 중 어느 한 항에 있어서,
    상기 제2개재층을 상기 압전 단결정의 퀴리 온도보다 낮은 최고 온도에서 가열하는 공정을 더 포함하는 것을 특징으로 하는 복합 기판의 제조 방법.
  26. 제25항에 있어서,
    상기 제2개재층을 가열하는 공정의 최고 온도가 600℃ 이하인 것을 특징으로 하는 복합 기판의 제조 방법.
  27. 제17항 내지 제26항 중 어느 한 항에 있어서,
    상기 지지 기판의 표면에 더하여 상기 지지 기판의 이면에도 제1개재층과 동일한 재질의 열합성 실리카층을 형성하는 것을 특징으로 하는 복합 기판의 제조 방법.
  28. 제17항 내지 제27항 중 어느 한 항에 있어서,
    상기 제1개재층의 표면 및 상기 제2개재층의 표면의 적어도 일방에 아모퍼스 실리콘층을 더 퇴적하고 나서 첩합하는 것을 특징으로 하는 복합 기판의 제조 방법.
  29. 제28항에 있어서,
    상기 아모퍼스 실리콘층의 두께의 합계는 50nm 이하인 것을 특징으로 하는 복합 기판의 제조 방법.
  30. 제17항 내지 제29항 중 어느 한 항에 있어서,
    상기 제1개재층과 상기 제2개재층의 적어도 일방의 표면에 활성화 처리를 한 후에, 제1개재층의 표면과 상기 제2개재층의 표면을 첩합하는 것을 특징으로 하는 복합 기판의 제조 방법.
  31. 제30항에 있어서,
    상기 표면 활성화 처리가 오존수 처리, UV 오존 처리, 이온빔 처리, 플라즈마 처리의 어느 것인 것을 특징으로 하는 복합 기판의 제조 방법.
  32. 제17항 내지 제31항 중 어느 한 항에 있어서,
    상기 제1개재층의 표면 및/또는 상기 제2개재층의 표면을 화학적 기계 연마에 의해 평탄화하는 것을 특징으로 하는 복합 기판의 제조 방법.
  33. 제17항 내지 제32항 중 어느 한 항에 있어서,
    상기 제2개재층의 재질은 SiOx, Al2O3, AlN, SiN, SiON, Ta2O5의 어느 것을 함유하는 것을 특징으로 하는 복합 기판의 제조 방법.
  34. 제17항 내지 제33항 중 어느 한 항에 있어서,
    상기 제2개재층을 화학 기상 성장법으로 형성하는 것을 특징으로 하는 복합 기판의 제조 방법.
  35. 제17항 내지 제33항 중 어느 한 항에 있어서,
    상기 제2개재층을 물리적 기상법으로 형성하는 것을 특징으로 하는 복합 기판의 제조 방법.
  36. 제17항 내지 제33항 중 어느 한 항에 있어서,
    상기 제2개재층을, 유기 규소 화합물의 용액을 도포하고, 도포한 당해 유기 규소 화합물을 경화함으로써 형성하는 것을 특징으로 하는 복합 기판의 제조 방법.
  37. 제17항 내지 제36항 중 어느 한 항에 있어서,
    상기 첩합하는 공정보다 전에, 상기 압전 단결정 기판에 이온주입 처리를 행하는 공정을 가지고,
    상기 첩합하는 공정보다 후에, 이온을 주입한 영역의 계면에서 박리하는 공정을 가지는 것을 특징으로 하는 복합 기판의 제조 방법.
  38. 제37항에 있어서,
    상기 이온주입 처리를 행하는 공정에 있어서, 수소 이온을 6.0×1016atoms/cm2~2.75×1017atoms/cm2 주입하는 것을 특징으로 하는 복합 기판의 제조 방법.
  39. 제37항에 있어서,
    상기 이온주입 처리를 행하는 공정에 있어서, 수소 분자 이온을 3.0×1016atoms/cm2~1.37×1017atoms/cm2 주입하는 것을 특징으로 하는 복합 기판의 제조 방법.
  40. 제37항 내지 제39항 중 어느 한 항에 있어서,
    상기 박리하는 공정에 있어서, 이온을 주입한 영역의 계면을 따라 기계적으로 박리를 행하는 것을 특징으로 하는 복합 기판의 제조 방법.
  41. 제37항 내지 제39항 중 어느 한 항에 있어서,
    상기 박리하는 공정에 있어서, 플래시 램프 어닐에 의해 박리를 행하는 것을 특징으로 하는 복합 기판의 제조 방법.
  42. 제17항 내지 제37항 중 어느 한 항에 있어서,
    상기 첩합하는 공정보다 후에, 상기 압전 단결정 기판을 연삭 및/또는 연마하여 박화하는 공정을 가지는 것을 특징으로 하는 복합 기판의 제조 방법.
KR1020197011638A 2016-11-11 2017-10-10 복합 기판, 표면탄성파 디바이스 및 복합 기판의 제조 방법 KR102433349B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2016-220238 2016-11-11
JP2016220238 2016-11-11
JP2017089666 2017-04-28
JPJP-P-2017-089666 2017-04-28
PCT/JP2017/036707 WO2018088093A1 (ja) 2016-11-11 2017-10-10 複合基板、表面弾性波デバイスおよび複合基板の製造方法

Publications (2)

Publication Number Publication Date
KR20190075924A true KR20190075924A (ko) 2019-07-01
KR102433349B1 KR102433349B1 (ko) 2022-08-16

Family

ID=62109526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197011638A KR102433349B1 (ko) 2016-11-11 2017-10-10 복합 기판, 표면탄성파 디바이스 및 복합 기판의 제조 방법

Country Status (7)

Country Link
US (2) US11800805B2 (ko)
EP (1) EP3540941B1 (ko)
JP (1) JP6770089B2 (ko)
KR (1) KR102433349B1 (ko)
CN (1) CN109891747B (ko)
TW (1) TWI776822B (ko)
WO (1) WO2018088093A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220052149A (ko) * 2020-10-20 2022-04-27 한국전자기술연구원 AlN(질화알루미늄) 박막 증착 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11095266B2 (en) 2016-10-07 2021-08-17 Qorvo Us, Inc. Slanted apodization for acoustic wave devices
JP7152711B2 (ja) * 2018-06-20 2022-10-13 日本電産マシンツール株式会社 接合基板の製造方法及び接合基板
KR102287003B1 (ko) 2018-06-22 2021-08-09 엔지케이 인슐레이터 엘티디 접합체 및 탄성파 소자
JP2020036212A (ja) * 2018-08-30 2020-03-05 信越化学工業株式会社 複合基板および複合基板の製造方法
JP2020090420A (ja) * 2018-12-07 2020-06-11 住友金属鉱山株式会社 黒鉛製またはセラミックス製の基板、基板の製造方法、炭化珪素の成膜方法および炭化珪素基板の製造方法
WO2021002046A1 (ja) * 2019-07-03 2021-01-07 日本碍子株式会社 接合体および弾性波素子
US11183987B2 (en) * 2019-09-26 2021-11-23 Avago Technologies International Sales Pte. Limited Acoustic resonator device
WO2021090775A1 (ja) * 2019-11-06 2021-05-14 株式会社村田製作所 弾性波装置
JP7274442B2 (ja) * 2020-04-02 2023-05-16 信越化学工業株式会社 複合基板およびその製造方法
JP7262415B2 (ja) * 2020-04-03 2023-04-21 信越化学工業株式会社 複合基板およびその製造方法
JP7336413B2 (ja) * 2020-04-30 2023-08-31 信越化学工業株式会社 複合基板の製造方法および複合基板
JP7262421B2 (ja) * 2020-05-08 2023-04-21 信越化学工業株式会社 圧電体複合基板およびその製造方法
CN111880124B (zh) * 2020-07-10 2021-11-19 中国科学院上海微系统与信息技术研究所 一种高频可调节磁场探测器的制备方法
CN112382563A (zh) * 2020-11-13 2021-02-19 济南晶正电子科技有限公司 离子注入薄膜晶圆剥离方法、单晶薄膜及电子元器件
WO2022176701A1 (ja) * 2021-02-19 2022-08-25 信越化学工業株式会社 複合ウェーハおよびその製造方法
WO2022176689A1 (ja) * 2021-02-19 2022-08-25 信越化学工業株式会社 複合ウェーハおよびその製造方法
CN117460388A (zh) * 2023-12-25 2024-01-26 天通瑞宏科技有限公司 一种复合衬底及其制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053579A (ja) * 1999-06-02 2001-02-23 Matsushita Electric Ind Co Ltd 弾性表面波素子と移動体通信機器
JP2006303940A (ja) * 2005-04-21 2006-11-02 Nec Tokin Corp 複合圧電基板及びその製造方法
JP2007169123A (ja) * 2005-12-24 2007-07-05 Takaya Watanabe 水晶エピタキシャル薄膜
JP2010161359A (ja) * 2008-12-11 2010-07-22 Shin-Etsu Chemical Co Ltd 貼り合わせウェーハの製造方法
WO2014087877A1 (ja) * 2012-12-07 2014-06-12 信越化学工業株式会社 インターポーザー用基板及びその製造方法
JP2015023474A (ja) * 2013-07-19 2015-02-02 太陽誘電株式会社 分波器
JP2015119219A (ja) * 2013-12-16 2015-06-25 日本碍子株式会社 複合基板及びその製法
JP2016072808A (ja) * 2014-09-30 2016-05-09 株式会社村田製作所 デュプレクサ及びその製造方法
WO2016088466A1 (ja) * 2014-12-05 2016-06-09 信越化学工業株式会社 複合基板の製造方法及び複合基板
WO2016103953A1 (ja) * 2014-12-25 2016-06-30 株式会社村田製作所 弾性波装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1367658B1 (en) 2001-12-18 2016-04-13 Panasonic Intellectual Property Management Co., Ltd. Piezoelectric element, ink jet head, angular velocity sensor, manufacturing method thereof, and ink jet type recording apparatus
US7105980B2 (en) 2002-07-03 2006-09-12 Sawtek, Inc. Saw filter device and method employing normal temperature bonding for producing desirable filter production and performance characteristics
JP4590854B2 (ja) * 2003-10-28 2010-12-01 セイコーエプソン株式会社 圧電体デバイスの製造方法
JP2005229455A (ja) * 2004-02-16 2005-08-25 Shin Etsu Chem Co Ltd 複合圧電基板
JP6074130B2 (ja) * 2011-03-24 2017-02-01 セイコーエプソン株式会社 圧電素子の製造方法、圧電素子、液体噴射ヘッド及び液体噴射装置
JP6150038B2 (ja) * 2013-03-13 2017-06-21 セイコーエプソン株式会社 液体噴射ヘッド、液体噴射装置、圧電素子、超音波トランスデューサー及び超音波デバイス
JP6621384B2 (ja) 2016-07-20 2019-12-18 信越化学工業株式会社 弾性表面波デバイス用複合基板の製造方法
JP6250856B1 (ja) 2016-07-20 2017-12-20 信越化学工業株式会社 表面弾性波デバイス用複合基板及びその製造方法とこの複合基板を用いた表面弾性波デバイス
JP6998650B2 (ja) * 2016-08-10 2022-01-18 株式会社日本製鋼所 接合基板、弾性表面波素子、弾性表面波デバイスおよび接合基板の製造方法
KR20180038369A (ko) 2016-10-06 2018-04-16 신에쓰 가가꾸 고교 가부시끼가이샤 복합 기판의 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053579A (ja) * 1999-06-02 2001-02-23 Matsushita Electric Ind Co Ltd 弾性表面波素子と移動体通信機器
JP2006303940A (ja) * 2005-04-21 2006-11-02 Nec Tokin Corp 複合圧電基板及びその製造方法
JP2007169123A (ja) * 2005-12-24 2007-07-05 Takaya Watanabe 水晶エピタキシャル薄膜
JP2010161359A (ja) * 2008-12-11 2010-07-22 Shin-Etsu Chemical Co Ltd 貼り合わせウェーハの製造方法
WO2014087877A1 (ja) * 2012-12-07 2014-06-12 信越化学工業株式会社 インターポーザー用基板及びその製造方法
JP2015023474A (ja) * 2013-07-19 2015-02-02 太陽誘電株式会社 分波器
JP2015119219A (ja) * 2013-12-16 2015-06-25 日本碍子株式会社 複合基板及びその製法
JP2016072808A (ja) * 2014-09-30 2016-05-09 株式会社村田製作所 デュプレクサ及びその製造方法
WO2016088466A1 (ja) * 2014-12-05 2016-06-09 信越化学工業株式会社 複合基板の製造方法及び複合基板
WO2016103953A1 (ja) * 2014-12-25 2016-06-30 株式会社村田製作所 弾性波装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
2010 IEEE International Ultrasonic Symposium (IUS2010), 2010 Vol. V1, p. 637-640 "A study on Temperature-Compensated Hybrid Substrates for Surface Acoustic Wave Filters"
전파신문 하이테크놀로지 2012년 11월 8일 「스마트폰의 RF 프론트 엔드에 이용되는 SAW-Duplexer의 온도 보상 기술」

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220052149A (ko) * 2020-10-20 2022-04-27 한국전자기술연구원 AlN(질화알루미늄) 박막 증착 방법

Also Published As

Publication number Publication date
JP6770089B2 (ja) 2020-10-14
TWI776822B (zh) 2022-09-11
US20200058842A1 (en) 2020-02-20
US11800805B2 (en) 2023-10-24
TW201841400A (zh) 2018-11-16
EP3540941A1 (en) 2019-09-18
EP3540941A4 (en) 2020-06-17
KR102433349B1 (ko) 2022-08-16
JPWO2018088093A1 (ja) 2019-09-26
CN109891747A (zh) 2019-06-14
WO2018088093A1 (ja) 2018-05-17
EP3540941B1 (en) 2022-09-07
US20230422620A1 (en) 2023-12-28
CN109891747B (zh) 2023-07-14

Similar Documents

Publication Publication Date Title
JP6770089B2 (ja) 複合基板、表面弾性波デバイスおよび複合基板の製造方法
TWI742104B (zh) 彈性表面波裝置用複合基板的製造方法
KR102375693B1 (ko) 표면 탄성파 디바이스용 복합 기판 및 그 제조 방법과 이 복합 기판을 이용한 표면 탄성파 디바이스
TWI668958B (zh) 接合體及彈性波元件
CN111919290B (zh) 将压电层转移至载体衬底上的工艺
TWI724161B (zh) 複合晶圓之製造方法
JP2019077607A (ja) タンタル酸リチウム単結晶基板及びこれの接合基板とこの製造法及びこの基板を用いた弾性表面波デバイス
WO2020044925A1 (ja) 複合基板および複合基板の製造方法
TW201941938A (zh) 接合體及彈性波元件
JP7262421B2 (ja) 圧電体複合基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant