TWI724161B - 複合晶圓之製造方法 - Google Patents

複合晶圓之製造方法 Download PDF

Info

Publication number
TWI724161B
TWI724161B TW106114122A TW106114122A TWI724161B TW I724161 B TWI724161 B TW I724161B TW 106114122 A TW106114122 A TW 106114122A TW 106114122 A TW106114122 A TW 106114122A TW I724161 B TWI724161 B TW I724161B
Authority
TW
Taiwan
Prior art keywords
wafer
manufacturing
ion
bonding
composite
Prior art date
Application number
TW106114122A
Other languages
English (en)
Other versions
TW201804510A (zh
Inventor
秋山昌次
丹野雅行
加藤公二
Original Assignee
日商信越化學工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商信越化學工業股份有限公司 filed Critical 日商信越化學工業股份有限公司
Publication of TW201804510A publication Critical patent/TW201804510A/zh
Application granted granted Critical
Publication of TWI724161B publication Critical patent/TWI724161B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02559—Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00—Treatment by energy or chemical effects
    • B32B2310/08—Treatment by energy or chemical effects by wave energy or particle radiation
    • B32B2310/0875—Treatment by energy or chemical effects by wave energy or particle radiation using particle radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0008—Electrical discharge treatment, e.g. corona, plasma treatment; wave energy or particle radiation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Acoustics & Sound (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本發明之課題為，提供於熱膨脹係數低的支撐基板上層合有熱膨脹係數高的鉭酸鋰膜之複合晶圓中，可減低因所射入的訊號在鉭酸鋰膜與支撐基板之接合界面反射所產生的寄生訊號之複合晶圓之製造方法。

本發明之解決手段為，於藉由將熱膨脹係數為高的鉭酸鋰晶圓與熱膨脹係數為小的支撐晶圓貼合而製造複合晶圓的複合晶圓之製造方法中，在貼合之前，先藉由從鉭酸鋰晶圓及/或支撐晶圓的貼合面注入離子，而擾亂各個貼合面附近之結晶性。

Description

複合晶圓之製造方法
本發明係關於作為表面聲波元件之材料等所使用的複合晶圓之製造方法。
近年來，於以智慧型手機為代表之移動式通訊的市場中，通訊量急遽增加。於為了對應此問題而將必要的頻帶數增加中，必然各種零件之小型化、高性能化成為必須。一般之作為壓電材料的鉭酸鋰(Lithium Tantalate：LT)或鈮酸鋰(LithiumNiobate：LN)被廣泛使用作為表面聲波(SAW)元件之材料。但，此等之材料係具有大的電機械結合係數而可廣帶化，另一方面，具有溫度安定性低而因溫度變化導致可對應的頻率位移之問題點。其係起因於鉭酸鋰或鈮酸鋰具有非常高的熱膨脹係數。
為了減低此問題，提案有於作為壓電材料之鉭酸鋰(LiTaO3：LT)或鈮酸鋰(LiNbO3：LN)貼合熱膨脹係數低的材料，使壓電材料之不貼合低熱膨脹係數材料之面以研削等薄化至數μm~數十μm的方法(非專利文獻1)。於此方法中，藉由貼合低熱膨脹係數材料(藍寶 石、矽等)，而抑制LT或LN之熱膨脹，並改善溫度特性。於第12圖中顯示將各種材料之熱膨脹係數圖表化者。
但，在利用此方法的情況，藉由將薄的LT膜或LN膜層合於支撐基板，而產生於反共振頻率帶發生寄生訊號或被稱為漣波之雜訊的其他問題。此雜訊係在來自LT膜或LN與支撐基板之界面的反射而產生。於第13圖中顯示於層合於矽基板上的LT膜製成的共振器之反射衰減量(S11)。由第13圖，得知依據頻率的變化，寄生訊號的波形係反覆成為山的部分與成為谷的部分。將寄生訊號波形的山與谷之差稱為寄生訊號的強度(amplitude)。
為了解決此問題，在參考文獻2中提案有幾個方法。例如，提案有將LT之貼合面以1000號研磨石粗糙化，得到Ra值計為300nm之粗度後，透過接著劑與支撐基板貼合的方法。但，於實際的元件中，就可靠性的觀點而言，難以使用接著劑，因此，進一步提案有取代接著劑，而將無機材料，例如SiO2等堆積來研磨的方法。但，將凹凸加工成可耐受貼合之原子能階的平滑度(以Ra值計為1nm以下)係為困難，且在成本面上亦有問題。
[先前技術文獻] [非專利文獻]
[非專利文獻1]太陽誘電股份有限公司，「使用於智慧型手機之RF前端的SAW-Duplexer之溫度補償技術」，電波新聞高科技，2012年11月
[非專利文獻2] H. Kobayashi et al., "A study on Temperature-Compensated Hybrid Substrates for Surface Acoustic Wave Filters", IEEE International Ultrasonics Symposium, 2010, Vol. 1, p.637-640
本發明之目的為，提供於熱膨脹係數低的支撐基板上層合有熱膨脹係數高的LT膜或LN膜之複合晶圓中，可減低因所射入的訊號在LT膜等與支撐基板之接合界面反射所產生的寄生訊號之複合晶圓之製造方法。
(1)本發明之複合晶圓之製造方法係藉由將鉭酸鋰晶圓或鈮酸鋰晶圓(以下稱為「層合晶圓」)與比前述層合晶圓熱膨脹係數為小的支撐晶圓貼合而製造複合晶圓的複合晶圓之製造方法，其特徵為，在貼合之前，先執行從層合晶圓及/或支撐晶圓的貼合面注入離子，來擾亂各個貼合面附近之結晶性的離子注入步驟。藉此，於貼合有層合晶圓與支撐晶圓的界面，從作為壓電體之層合晶圓入射的訊號會在界面附近被吸收、干擾，而可抑制反射，因此，可減低寄生訊號。
(2)亦可將注入於各晶圓的離子設為氫離子(H+)、氫分子離子(H2 +)、或氦離子(He+)，並將各 情況的劑量設為1.0×1016atoms/cm2以上1.0×1017atoms/cm2以下、5.0×1015atoms/cm2以上5.0×1016atoms/cm2以下、1.0×1016atoms/cm2以上1.0×1017atoms/cm2以下。由於此等之輕元素離子係可以較少的加速電壓深層注入晶圓，因此不易受到注入裝置的限制。又，藉由將劑量如此般地控制，而可提高反射抑制效果，並且可防止在貼合後進行熱處理的情況之基板破損。
(3)亦可在離子注入步驟之執行後，在貼合之前，先執行對層合晶圓及/或支撐晶圓的貼合面，進行以臭氧水處理、UV臭氧處理、離子束處理、或電漿處理所致之表面活性化處理的表面活性化步驟。藉此，可使各晶圓之貼合面的原子成為容易形成化學鍵結之活性的狀態，而得到更強固的接合。
(4)亦可適用矽或藍寶石作為支撐晶圓的素材。此等之素材係由於熱膨脹係數為小，因此可有效地抑制熱膨脹係數為大的層合晶圓之熱膨脹，而可改善元件之溫度特性。
(5)亦可在離子注入步驟之前，先執行於層合晶圓及/或支撐晶圓的貼合面，形成以SiO2、SiON、或SiN所成之絕緣膜的絕緣膜形成步驟。藉由形成絕緣膜，並通過其來注入離子，而可抑制注入離子之通道效應。
(6)層合晶圓亦可適用在厚度方向上越接近貼合面而鋰濃度越高者。藉由適用如此之濃度分布的層合晶圓，例如，在晶圓上製成共振元件的情況，可縮小於輸 入阻抗波形顯現的Dip。
10‧‧‧層合晶圓
11、21‧‧‧貼合面
20‧‧‧支撐晶圓
22‧‧‧離子注入區域
31‧‧‧界面
[第1圖]係顯示本發明之複合晶圓之製造方法的概略之圖。
[第2圖]係顯示本發明之複合晶圓之製造流程的一例之圖。
[第3圖]係顯示矽晶圓內之氫原子從貼合面朝深度方向的濃度分布的一例之圖。
[第4圖]係顯示於矽晶圓不注入離子的情況與注入的情況之寄生訊號強度的比較之圖。
[第5圖]係顯示對於矽晶圓之離子劑量與寄生訊號強度的關係之圖。
[第6圖]係顯示於藍寶石晶圓不注入離子的情況與注入的情況之寄生訊號強度的比較之圖。
[第7圖]係顯示於矽晶圓與LT晶圓不注入離子的情況與於雙方注入離子的情況之寄生訊號強度的比較之圖。
[第8圖]係顯示LT晶圓之Li濃度的厚度方向輪廓的一例之圖。
[第9圖]係顯示使用在厚度方向上無Li濃度之濃淡的LT晶圓所製成的複合晶圓與使用具有濃淡的LT晶圓所製成的複合晶圓，於此兩種晶圓製成的共振元件之輸入阻抗波形的比較之圖。
[第10圖]係顯示使用在厚度方向上無Li濃度之濃淡的LT晶圓所製成的複合晶圓與使用具有濃淡的LT晶圓所製成的複合晶圓，於此兩種晶圓製成的共振元件之輸入阻抗波形的比較之另一圖。
[第11圖]係顯示使用在厚度方向上無Li濃度之濃淡的LT晶圓所製成的複合晶圓與使用具有濃淡的LT晶圓所製成的複合晶圓，於此兩種晶圓製成的共振元件之Q值的比較之圖。
[第12圖]係顯示各種材料之熱膨脹係數之圖。
[第13圖]係顯示於層合於矽基板上的LT膜製成的共振器之反射衰減量的一例之圖。
於本發明中，在藉由將鉭酸鋰晶圓或鈮酸鋰晶圓(層合晶圓)與熱膨脹係數比前述層合晶圓為小的支撐晶圓貼合而製造複合晶圓時，從層合晶圓及/或支撐晶圓的貼合面注入離子，來擾亂各個貼合面附近之結晶性。亦即，在使如第1圖(a)所示之層合晶圓10與支撐晶圓20如第1圖(c)所示般地以貼合面11、21貼合之前，先從任一方或雙方的貼合面(於第1圖(b)中為貼合面21)注入離子，而形成離子注入區域22。
藉此，於貼合有層合晶圓10與支撐晶圓20的界面31，從作為壓電體之層合晶圓10入射的訊號會在界面31附近被吸收、干擾，而可抑制反射，因此，可減低寄生 訊號。
支撐晶圓20所採用的素材係以有效地抑制熱膨脹係數為大的層合晶圓10之熱膨脹，有助於形成於層合晶圓10之SAW元件的溫度特性之改善的熱膨脹係數為小的素材，例如，矽或藍寶石為宜。又，層合晶圓10亦可適用在厚度方向上越接近貼合面而鋰濃度越高者。藉由適用如此之濃度分布的層合晶圓，例如，在晶圓上製成共振元件的情況，可縮小於輸入阻抗波形顯現的Dip。
第2圖顯示本發明之複合晶圓之製造方法的具體例之製造流程的一例。
首先，於注入離子之晶圓的貼合面形成絕緣膜(S1)。藉由形成絕緣膜，並通過其來注入離子，而可抑制注入離子之通道效應。作為絕緣膜之材質，例如，以SiO2、SiON、或SiN為宜。
接著，從形成有絕緣膜之晶圓的貼合面注入離子(S2)。所注入的離子係只要是擾亂結晶性者則無特別限定，但以可以較少的加速電壓進行深層注入且不易受到注射裝置之限制的氫元素離子，例如，氫離子(H+)、氫分子離子(H2 +)、及氦離子(He+)為宜。反射抑制效果係若離子之劑量成為一定量以上，則顯著展現，但另一方面，若量過多，則過剩存在的元素會在貼合界面使接合不安定化，而在貼合後之熱處理的階段產生基板破損等的問題。就此觀點而言，劑量較理想為，在氫離子的情況係設為1.0×1016atoms/cm2以上、1.0×1017atoms/cm2以下，在 氫分子離子的情況係設為5.0×1015atoms/cm2以上、5.0×1016atoms/cm2以下，在氦離子的情況係設為1.0×1016atoms/cm2以上、1.0×1017atoms/cm2以下。
接著，將絕緣膜去除(S3)，於注入有離子之晶圓的貼合面進行表面活性化處理(S4)。藉由進行表面活性化處理，可使貼合面的原子成為容易形成化學鍵結之活性的狀態，而得到更強固的接合。表面活性化處理，例如，若藉由臭氧水處理、UV臭氧處理、離子束處理、或電漿處理而進行則為佳。
接著，使各晶圓以貼合面貼合(S5)，為了防止因貼合面之偏移導致的結晶缺陷導入而進行熱處理(S6)。接著，將層合晶圓藉由研削與研磨薄化成必要的程度(S7)，之後，形成共振元件等之SAW元件(S8)。
另外，本發明並不限定於上述實施形態。上述實施形態係為例示，具有與本發明之申請專利範圍所記載的技術性思想實質相同的構造，並發揮相同的作用效果者任一者皆包含於本發明之技術範圍中。
[實施例] <實施例1>
準備直徑100mm、厚度0.55mm之矽晶圓，以溫度1000℃使熱氧化膜成長480nm左右。確認到作為層合晶圓之鉭酸鋰晶圓(LT晶圓)與作為支撐晶圓之矽晶圓雙方的晶圓 之表面粗度以RMS計為1.0nm以下。於矽晶圓之貼合面，以92keV之能量以使劑量成為2.0×1016atms/cm2的方式注入氫分子離子。離子注入後，以10%氫氟酸溶液去除熱氧化膜。第3圖顯示此時之矽晶圓內之氫原子從貼合面朝深度方向的濃度分布。由第3圖，得知貼合面附近之氫濃度變高。
於此等之晶圓施行電漿活性化處理來進行表面活性化之後，使兩者貼合。在貼合後，以120℃進行6小時之熱處理，之後，將LT晶圓藉由研削與研磨進行薄化至20μm。於此晶圓上製成將1個並聯共振元件與1個串聯共振元件組合而成的單節梯式濾波器。單節梯式濾波器之波長係設為5μm。
又，為了比較用，準備有除了於矽晶圓未注入離子以外以與上述相同方式所製成的單節梯式濾波器。
將比較結果顯示於第4圖。縱軸為單節梯式濾波器之S11特性中的寄生訊號之強度(dB)、橫軸為在單節梯式濾波器之特性評估中一般所使用之規格化的LT薄膜(LT膜厚/波長)。由第4圖，得知在使用離子注入後的矽晶圓作為支撐晶圓的情況，相較於未注入離子的情況，寄生訊號之強度大幅減低。
<實施例2>
將實施例1之表面活性化處理方法變更成真空離子束活性化、臭氧水處理所致之活性化、UV臭氧處理所致之 活性化之各者來進行相同的試驗。可確認到，與實施例1之結果的差別在於誤差的範圍，任一種處理方法皆可得到相同的效果。
<實施例3>
於實施例1中，將所注入之離子種設為氫原子，將注入能量設為46KeV(實施例1的一半)，將劑量設為4×1016atoms/cm2，進行離子注入，而進行試驗。可確認到，與實施例1之結果的差別在於誤差的範圍，即使注入氫離子亦可得到相同的效果。
<實施例4>
於實施例1中，將所注入之離子種設為氫原子，進行在使離子之劑量於從0.8×1016atoms/cm2至1.0×1017atoms/cm2之範圍內變化的情況之寄生訊號強度的確認試驗。將結果顯示於第5圖。Reference係未進行離子注入的情況之結果。由第5圖，可確認到離子注入之效果從劑量為1.0×1016atoms/cm2起變得顯著。另外，雖亦在劑量多於1.0×1017atoms/cm2的情況下實施，但在貼合後之熱處理的階段，貼合基板破裂。其係可推定為過剩存在的氫會在貼合界面使接合不安定之故。
<實施例5>
針對於實施例1中在離子注入後不去除矽上之氧化膜 的情況進行試驗。可確認到，與實施例1之結果的差別在於誤差的範圍，無論氧化膜之有無皆可得到相同的效果。
<實施例6>
針對於實施例1中取代熱氧化物膜而形成以LPCVD法成膜的SiN膜或以PECVD法成膜的SiON膜，離子注入後也直接殘留來進行貼合的情況進行試驗。可確認到，與實施例1之結果的差別在於誤差的範圍，無論氧化膜之有無皆可得到相同的效果。
<實施例7>
於實施例1中取代矽晶圓而使用無氧化膜等之藍寶石晶圓來進行相同的試驗。將結果顯示於第6圖。由第6圖，得知藍寶石晶圓的情況，相較於矽晶圓的情況，寄生訊號減低效果雖減少，但仍可得到效果。
<實施例8>
於實施例1中並非在矽晶圓而是對LT晶圓進行離子注入來進行貼合(其他條件相同)。可確認到，與實施例1之結果的差別在於誤差的範圍，離子注入無論是對矽晶圓進行或對LT晶圓進行皆可得到相同的效果。
<實施例9>
於實施例1中對矽晶圓與LT晶圓雙方注入離子來進行 試驗(其他條件相同)。將結果顯示於第7圖。由第7圖，得知寄生訊號減低效果係比對一方進行離子注入時稍大。也就是說，可確認到，藉由對矽晶圓與LT晶圓雙方進行離子注入，相較於對一方進行，可得到同等以上的效果。
<實施例10>
於實施例1中取代氫離子而注入氦離子來進行試驗。劑量係設為4×1016atoms/cm2，加速電壓係設為140KeV。可確認到，與實施例1之結果的差別在於誤差的範圍，即使注入氦離子亦可得到相同的效果。
<實施例11>
準備直徑100mm、厚度0.55mm之矽晶圓，以溫度1000℃使熱氧化膜成長480nm左右。確認到作為層合晶圓之鉭酸鋰(LT晶圓)與作為支撐晶圓之矽晶圓雙方的晶圓之表面粗度以RMS計為1.0nm以下。於矽晶圓之貼合面，以92KeV之能量以使劑量成為2.0×1016atms/cm2的方式注入氫分子離子。離子注入後，以10%氫氟酸溶液去除氧化膜。第3圖顯示此時之矽內之氫原子從貼合面朝深度方向的濃度分布。由第3圖，得知在貼合面附近係氫濃度變高。
於此等之晶圓施行電漿活性化處理來進行表面活性化之後，將兩者貼合。在貼合後，以120℃進行6小時之熱處理，之後，將LT晶圓藉由研削與研磨進行薄化至45μm。
上述LT晶圓係使用如以下方式所製成者。首先，將作為Li：Ta=48.3：51.7之概略同等(congruence)組成的4吋直徑LiTaO3單結晶鑄錠進行切片，將46.3。旋轉Y切割之LiTaO3基板切出370μm厚。其後，因應需要，將各切片晶圓的面粗度藉由研磨步驟調整成以算術平均粗度Ra值計為0.15μm，將其最後加工厚度設為350μm。
接著，將表背面藉由平面研磨最後加工成以Ra值計為0.01μm之準鏡面後的基板埋入以Li3TaO4作為主成分之由Li、Ta、O所構成的粉體之中。此時，作為以Li3TaO4作為主成分之粉體，係使用將Li3TaO4：Ta2O5粉以莫耳比計為7：3之比例進行混合，並以1300℃進行12小時燒成後者。接著，將如此之以Li3TaO4作為主成分的粉體裝滿小容器中，將複數片切片晶圓埋入Li3TaO4粉中。
接著，將此小容器設定於電爐，將該爐內設為N2環境，以900℃進行24小時加熱，使Li從切片晶圓的表面往中心部擴散。其後，於此處理之降溫過程中，將環境設為大氣並以800℃施行12小時退火處理，並且在將晶圓進一步降溫的過程之770℃~500℃的期間，對概略+Z軸方向施加4000V/m之電場之後，進行將溫度降低至室溫的處理。
在此處理之後，將該粗面側藉由噴砂進行最後加工成以Ra值計為約0.15μm，並且於該概略鏡面側進行3μm之研磨加工，而製成複數片之作為LiTaO3單結晶基板者。
第8圖顯示如上述般地製成之LT晶圓之Li濃度的厚度方向輪廓。厚度係顯示將貼合面設為0μm而從此起之深度。如由第8圖所得知般，LT晶圓之Li濃度係在貼合面為最高，且越深濃度越低。
為了比較，針對不進行在前述Li3TaO4粉中之處理，而在厚度方向尚未形成有Li濃度之濃淡的LiTaO3單結晶基板，亦以相同方式製成複合晶圓。
針對使用在厚度方向上如上述般之具有Li濃度之濃淡的LT晶圓所製成的複合晶圓與使用在厚度方向上無Li濃度之濃淡的LT晶圓所製成的複合晶圓，於此兩種晶圓上製成波長為5μm之共振元件。於第9圖中顯示各自之共振元件的輸入阻抗波形(主共振放大波形)。得知在於厚度方向上具有如上述般的Li濃度之濃淡的情況，相較於在厚度方向上無Li濃度之分布的情況，位於主共振波形上的Dip小而為佳。
第10圖係針對第9圖所示之頻率-輸入阻抗特性，將頻率範圍擴大者。由第10圖，得知在比主共振頻率更高的900~1200MHz之寄生訊號應答，在LT晶圓之在厚度方向上具有如上述般之Li濃度之濃淡的情況與在厚度方向上無Li濃度之濃淡的情況，振幅並沒那麼多差異。
第11圖係顯示上述共振元件之Q值者。由第11圖，得知在LT晶圓之在厚度方向上具有如上述般的Li濃度之濃淡的情況，相較於在厚度方向上無Li濃度之分布的情況，Q值較大。因而，於LT晶圓之在厚度方向上具有Li濃 度之濃淡的情況，主共振之寄生訊號減少並且Q值上昇。另一方面，比主共振更高的頻率之寄生訊號應答，於LT晶圓之在厚度方向上具有Li濃度之濃淡的情況與無的情況，可得到大致相同的結果。
10‧‧‧層合晶圓
11、21‧‧‧貼合面
20‧‧‧支撐晶圓
22‧‧‧離子注入區域
31‧‧‧界面

Claims (8)

  1. 一種複合晶圓之製造方法，其係藉由將鉭酸鋰晶圓或鈮酸鋰晶圓(以下稱為「層合晶圓」)與熱膨脹係數比前述層合晶圓較小的支撐晶圓貼合而製造複合晶圓的複合晶圓之製造方法，其特徵為，在貼合之前，先執行從前述層合晶圓及/或前述支撐晶圓的貼合面注入選自氫離子、氫分子離子、氦離子之離子，來擾亂各個貼合面附近之結晶性的離子注入步驟；但不包含注入與前述離子具有反應性之離子。
  2. 如請求項1之複合晶圓之製造方法，其中，前述離子為氫離子(H+)，劑量為1.0×1016atoms/cm2以上、1.0×1017atoms/cm2以下。
  3. 如請求項1之複合晶圓之製造方法，其中，前述離子為氫分子離子(H2 +)，劑量為5.0×1015atoms/cm2以上、5.0×1016atoms/cm2以下。
  4. 如請求項1之複合晶圓之製造方法，其中，前述離子為氦離子(He+)，劑量為1.0×1016atoms/cm2以上、1.0×1017atoms/cm2以下。
  5. 如請求項1至4中任一項之複合晶圓之製造方法，其 中，前述離子注入步驟執行之後，在貼合之前，先執行對前述層合晶圓及/或前述支撐晶圓的貼合面，進行以臭氧水處理、UV臭氧處理、離子束處理、或電漿處理所致之表面活性化處理的表面活性化步驟。
  6. 如請求項1至4中任一項之複合晶圓之製造方法，其中，前述支撐晶圓的素材為矽或藍寶石。
  7. 如請求項1至4中任一項之複合晶圓之製造方法，其中，在前述離子注入步驟之前，先執行於前述層合晶圓及/或前述支撐晶圓的貼合面，形成以SiO2、SiON、或SiN所成之絕緣膜的絕緣膜形成步驟。
  8. 如請求項1至4中任一項之複合晶圓之製造方法，其中，前述層合晶圓係在厚度方向上越接近貼合面鋰濃度越高者。
TW106114122A 2016-04-28 2017-04-27 複合晶圓之製造方法 TWI724161B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-090755 2016-04-28
JP2016090755A JP6632462B2 (ja) 2016-04-28 2016-04-28 複合ウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW201804510A TW201804510A (zh) 2018-02-01
TWI724161B true TWI724161B (zh) 2021-04-11

Family

ID=60161548

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106114122A TWI724161B (zh) 2016-04-28 2017-04-27 複合晶圓之製造方法

Country Status (7)

Country Link
US (1) US11128277B2 (zh)
EP (1) EP3451363B1 (zh)
JP (1) JP6632462B2 (zh)
KR (1) KR102375690B1 (zh)
CN (1) CN108885971B (zh)
TW (1) TWI724161B (zh)
WO (1) WO2017187903A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2016355346A1 (en) 2015-11-19 2018-06-21 Wyfi, Inc. Centralized access point provisioning system and methods of operation thereof
WO2020027075A1 (ja) 2018-08-01 2020-02-06 京セラ株式会社 複合基板、圧電素子および複合基板の製造方法
CN109166793B (zh) * 2018-08-30 2021-11-09 哈尔滨工业大学 一种利用先真空紫外光再氮等离子体两步活化直接键合铌酸锂和硅晶片的方法
CN109830457B (zh) * 2019-02-15 2021-02-23 长江存储科技有限责任公司 半导体器件及其形成方法
KR20200137260A (ko) 2019-05-29 2020-12-09 삼성전자주식회사 집적회로 소자 및 그 제조 방법
JP7163249B2 (ja) * 2019-06-26 2022-10-31 信越化学工業株式会社 表面弾性波デバイス用複合基板及びその製造方法
JP7274442B2 (ja) * 2020-04-02 2023-05-16 信越化学工業株式会社 複合基板およびその製造方法
JP7262415B2 (ja) * 2020-04-03 2023-04-21 信越化学工業株式会社 複合基板およびその製造方法
CN111477543A (zh) * 2020-04-23 2020-07-31 济南晶正电子科技有限公司 一种键合衬底晶圆与单晶压电晶圆的方法及复合单晶压电晶圆基板
JP7514649B2 (ja) 2020-04-30 2024-07-11 京セラ株式会社 接合基板の製造方法
CN111883646B (zh) * 2020-07-07 2021-10-19 中国科学院上海微系统与信息技术研究所 一种硅基钽酸锂压电单晶薄膜衬底的制备方法
JP7544660B2 (ja) 2021-05-20 2024-09-03 信越化学工業株式会社 粗面圧電性基板の製造方法
FR3140474A1 (fr) * 2022-09-30 2024-04-05 Soitec Substrat donneur et Procédé de fabrication d’un substrat donneur pour être utilisé dans un procédé de transfert de couche mince piézoélectrique.
CN117460388B (zh) * 2023-12-25 2024-07-23 天通瑞宏科技有限公司 一种复合衬底及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200606996A (en) * 2004-08-10 2006-02-16 Ind Tech Res Inst Method for manufacturing bonded wafer with ultra-thin single crystal ferroelectricity film
TW200822193A (en) * 2006-09-12 2008-05-16 Soitec Silicon On Insulator Process for high temperature layer transfer
JP2015227277A (ja) * 2014-05-09 2015-12-17 信越化学工業株式会社 圧電性酸化物単結晶基板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55124316A (en) * 1979-03-20 1980-09-25 Toshiba Corp Manufacture of piezoelectric substrate for surface wave element
NL8501773A (nl) * 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
US6544431B2 (en) * 2001-01-16 2003-04-08 Triquint Technology Holding Co. Thin film lithium niobate structure and method of making the same
JP2003017967A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 弾性表面波素子及びその製造方法
US6767749B2 (en) * 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
FR2928031B1 (fr) * 2008-02-25 2010-06-11 Soitec Silicon On Insulator Procede de transfert d'une couche mince sur un substrat support.
JP5389627B2 (ja) * 2008-12-11 2014-01-15 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法
FR2974944B1 (fr) 2011-05-02 2013-06-14 Commissariat Energie Atomique Procédé de formation d'une fracture dans un matériau
FR2988220B1 (fr) * 2012-03-16 2015-03-27 Univ Lorraine Dispositif a ondes acoustiques comprenant un materiau de niobate de lithium et/ou de tantalate de lithium de composition optimisee a faible coefficient tcf et procede de fabrication dudit materiau
US9281233B2 (en) * 2012-12-28 2016-03-08 Sunedison Semiconductor Limited Method for low temperature layer transfer in the preparation of multilayer semiconductor devices
JP6454606B2 (ja) * 2015-06-02 2019-01-16 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
CN105321806A (zh) * 2015-08-21 2016-02-10 济南晶正电子科技有限公司 复合单晶薄膜和制造复合单晶薄膜的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200606996A (en) * 2004-08-10 2006-02-16 Ind Tech Res Inst Method for manufacturing bonded wafer with ultra-thin single crystal ferroelectricity film
TW200822193A (en) * 2006-09-12 2008-05-16 Soitec Silicon On Insulator Process for high temperature layer transfer
JP2015227277A (ja) * 2014-05-09 2015-12-17 信越化学工業株式会社 圧電性酸化物単結晶基板の製造方法

Also Published As

Publication number Publication date
CN108885971B (zh) 2023-12-08
KR102375690B1 (ko) 2022-03-16
TW201804510A (zh) 2018-02-01
EP3451363A1 (en) 2019-03-06
WO2017187903A1 (ja) 2017-11-02
US11128277B2 (en) 2021-09-21
US20190097596A1 (en) 2019-03-28
EP3451363A4 (en) 2019-09-18
JP6632462B2 (ja) 2020-01-22
CN108885971A (zh) 2018-11-23
EP3451363B1 (en) 2022-04-27
KR20180134915A (ko) 2018-12-19
JP2017200101A (ja) 2017-11-02

Similar Documents

Publication Publication Date Title
TWI724161B (zh) 複合晶圓之製造方法
JP6756843B2 (ja) 複合基板の製造方法
KR20190075924A (ko) 복합 기판, 표면탄성파 디바이스 및 복합 기판의 제조 방법
JP6335831B2 (ja) 接合基板の製造方法
CN203851109U (zh) 复合基板
US20210020826A1 (en) Method for transferring a piezoelectric layer onto a support substrate
KR102410318B1 (ko) 표면 음향파 디바이스용 하이브리드 구조체
TW201927558A (zh) 鉭酸鋰單晶體基板、黏合基板、黏合基板之製造方法、以及使用黏合基板之表面聲波器件
JP6771635B2 (ja) 複合ウェーハの製造方法
US6436614B1 (en) Method for the formation of a thin optical crystal layer overlying a low dielectric constant substrate
CN114214732B (zh) 一种改善复合薄膜表面极化反转现象的方法及复合薄膜
KR20230007355A (ko) 압전체 복합 기판 및 그 제조 방법
JP2023520662A (ja) 高周波デバイスのための、圧電層を転写するのに使用できる圧電構造体を製造するための方法、及びそのような圧電層を転写するための方法
US12003227B2 (en) Composite substrate, piezoelectric device, and method for manufacturing composite substrate
CN117460388B (zh) 一种复合衬底及其制备方法