CN109830457B - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN109830457B CN109830457B CN201910116335.2A CN201910116335A CN109830457B CN 109830457 B CN109830457 B CN 109830457B CN 201910116335 A CN201910116335 A CN 201910116335A CN 109830457 B CN109830457 B CN 109830457B
- Authority
- CN
- China
- Prior art keywords
- substrate
- wafer
- substrate wafer
- diamond
- coating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明涉及半导体制造技术领域,尤其涉及一种半导体器件及其形成方法。所述半导体器件包括:衬底晶圆,所述衬底晶圆包括相对设置的正面和背面,所述正面用于形成器件结构;晶圆支撑结构,用于与所述衬底晶圆的背面连接,所述晶圆支撑结构包括刚性基底,所述刚性基底的热膨胀系数小于所述衬底晶圆。本发明有效减少、甚至是抑制了衬底晶圆的形变。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种半导体器件及其形成方法。
背景技术
随着平面型闪存存储器的发展,半导体的生产工艺取得了巨大的进步。但是最近几年,平面型闪存的发展遇到了各种挑战:物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下,为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本,各种不同的三维(3D)闪存存储器结构应运而生,例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
其中,3D NAND存储器以其小体积、大容量为出发点,将储存单元采用三维模式层层堆叠的高度集成为设计理念,生产出高单位面积存储密度,高效存储单元性能的存储器,已经成为新兴存储器设计和生产的主流工艺。
随着集成度的越来越高,3D NAND存储器已经从32层发展到64层、128层,甚至更高的层数。但是,在三维存储器的制造过程中,应力问题越来越凸显。应力的存在会导致形成三维存储器的晶圆或衬底出现形变、破裂、弯曲或者翘曲;而晶圆或衬底的形变、破裂、弯曲或者翘曲又会导致后续制程膜层沉积不均匀、光刻散焦、套刻偏移、未对准、图案失真、卡盘故障灯一系列问题,严重时甚至导致晶圆的滑落、破损、沉积膜层出现裂缝、剥离、污染等。
因此,如何减小晶圆在制程过程中的形变,确保半导体结构的质量,是目前亟待解决的技术问题。
发明内容
本发明提供一种半导体器件及其形成方法,用于减小晶圆在加工过程中的形变,确保半导体器件结构的质量。
为了解决上述问题,本发明还提供了一种半导体器件,包括:
衬底晶圆,所述衬底晶圆包括相对设置的正面和背面,所述正面用于形成器件结构;
晶圆支撑结构,用于与所述衬底晶圆的背面连接,所述晶圆支撑结构包括刚性基底,所述刚性基底的热膨胀系数小于所述衬底晶圆。
优选的,所述刚性基底的材料包括钢、α-Al2O3、6H-SiC、陶瓷或金属陶瓷复合材料。
优选的,所述晶圆支撑结构还包括:
类金刚石镀膜层,位于所述刚性基底表面且掺杂有金属元素,所述类金刚石镀膜层背离所述刚性基底的表面用于与所述衬底晶圆的背面连接。
优选的,所述类金刚石镀膜层的厚度为大于0且小于或等于100μm。
优选的,所述金属元素为Ti、W、Cr、Co、Mo、Sn、Zn、Ga、V中的一种或多种的组合。
优选的,所述晶圆支撑结构还包括:
位于所述刚性基底与所述类金刚石镀膜层之间的第一过渡层,所述第一过渡层用于粘合所述刚性基底与所述类金刚石镀膜层。
优选的,所述晶圆支撑结构还包括:
位于所述刚性基底表面的第二过渡层,所述第二过渡层背离所述刚性基底的表面用于与所述衬底晶圆的背面连接,以减小所述衬底晶圆与所述刚性基底之间的热膨胀系数失配。
优选的,还包括:
器件结构,位于所述衬底晶圆的正面。
为了解决上述问题,本发明还提供了一种半导体器件的形成方法,包括如下步骤:
提供一衬底晶圆,所述衬底晶圆包括相对设置的正面和背面,所述正面用于形成器件结构;
连接一晶圆支撑结构于所述衬底晶圆的背面,所述晶圆支撑结构包括刚性基底,所述刚性基底的热膨胀系数小于所述衬底晶圆;
形成器件结构于所述衬底晶圆的正面。
优选的,所述刚性基底的材料包括钢、α-Al2O3、6H-SiC、陶瓷或金属陶瓷复合材料。
优选的,所述晶圆支撑结构还包括:
类金刚石镀膜层,位于所述刚性基底表面且掺杂有金属元素,所述类金刚石镀膜层背离所述刚性基底的表面与所述衬底晶圆的背面连接。
优选的,所述类金刚石镀膜层的厚度为大于0且小于或等于100μm。
优选的,所述晶圆支撑结构还包括:
位于所述刚性基底与所述类金刚石镀膜层之间的第一过渡层,所述第一过渡层用于粘合所述刚性基底与所述类金刚石镀膜层。
优选的,所述晶圆支撑结构还包括:
位于所述刚性基底表面的第二过渡层,所述第二过渡层背离所述刚性基底的表面与所述衬底晶圆的背面连接,以减小所述衬底晶圆与所述刚性基底之间的热膨胀系数失配。
优选的,所述晶圆支撑结构还包括位于所述第二过渡层表面的连接结构;连接一晶圆支撑结构于所述衬底晶圆的背面的具体步骤包括:
键合所述衬底晶圆与所述连接结构。
优选的,形成器件结构于所述衬底晶圆的正面之后还包括如下步骤:
分离所述晶圆支撑结构和所述衬底晶圆。
本发明提供的半导体器件及其形成方法,通过采用具有刚性基底的晶圆支撑结构来支撑衬底晶圆,同时控制所述刚性基底的热膨胀系数小于所述衬底晶圆,使得在所述衬底晶圆表面形成器件结构的过程中,有效减少、甚至是抑制衬底晶圆的形变,且不会对衬底晶圆的正面造成损伤,确保了具有所述衬底晶圆的半导体结构的质量,可以广泛应用于三维存储器的制造工艺。
附图说明
附图1是本发明具体实施方式中半导体器件的形成方法流程图;
附图2A-2D是本发明了具体实施方式在形成半导体器件的过程中主要的工艺截面示意图;
附图3是本发明具体实施方式中半导体器件的结构示意图。
具体实施方式
下面结合附图对本发明提供的半导体器件及其形成方法的具体实施方式做详细说明。
半导体器件一般包括衬底晶圆和形成在衬底晶圆正面的器件结构。然而,在半导体器件的形成过程中,由于形成的器件层与衬底晶圆具有显著不同的热膨胀系数(Coefficient of Thermal Expansion,CTE),当对形成有器件层的所述衬底晶圆进行加热或者冷却处理时,器件层与衬底晶圆收缩或膨胀的速率不同,从而导致应力的出现。应力会引起所述衬底晶圆的形变,例如凹碗状形变(衬底晶圆朝向背面弯曲)、拱顶状形变(衬底晶圆朝向正面弯曲)或马鞍状形变。
为了减小半导体制程过程中的应力产生,从而减小或者抑制衬底晶圆在半导体制程过程中的形变,当前主要采用两种方式进行处理:第一种方式是,在衬底晶圆的背面形成具有或者不具有图案的应力补偿膜,通过所述应力补偿膜来平衡所述衬底晶圆中的应力分布;第二种方式是,对衬底晶圆背面的特定区域进行离子、原子或者分子注入、激光退火或者加热等特殊处理,从而平衡所述衬底晶圆中的应力分布,在该种方式中所述衬底晶圆的背面可以具有或者不具有应力补偿膜。
然而,第一种方式需要进行一系列复杂的工艺流程,例如在衬底晶圆的正面沉积保护膜、翻转晶圆、光刻、刻蚀、化学机械研磨、再次翻转晶圆等,在这些步骤进行过程中,衬底晶圆的正面不可避免的会受到损伤(例如划伤、颗粒物产生、膜层破坏等);而且,当衬底晶圆背面沉积的应力补偿膜太厚或者太粗糙时,后续还会存在较大的剥离或者卡盘吸附失效的风险。第二种方式的特殊处理过程对工艺要求较高,例如需要准确控制注入元素的种类、剂量等;而且,多次翻转也会造成衬底晶圆正面的损伤;另外,经过特殊处理的衬底晶圆在半导体制程过程中,其应力分布难以持续保持平衡。
为了解决上述问题,本具体实施方式提供了一种半导体器件的形成方法,附图1是本发明具体实施方式中半导体器件的形成方法流程图,附图2A-2D是本发明了具体实施方式在形成半导体器件的过程中主要的工艺截面示意图。如图1、图2A-图2D所示,本具体实施方式提供的半导体器件的形成方法,包括如下步骤:
步骤S11,提供一衬底晶圆12,所述衬底晶圆12包括相对设置的正面和背面,所述正面用于形成器件结构,如图2A所示。
本步骤中所述的衬底晶圆12可以是未进行任何制程的单晶晶圆,也可以是在正面形成有数微米外延硅层的晶圆。具体来说,所述衬底晶圆12可以为用于形成3D NAND存储器的衬底。
步骤S12,连接一晶圆支撑结构于所述衬底晶圆12的背面,所述晶圆支撑结构包括刚性基底10,所述刚性基底10的热膨胀系数小于所述衬底晶圆12,如图2B所示。
所述晶圆支撑结构用于支撑所述衬底晶圆12。由于本具体实施方式提供的所述晶圆支撑结构具有较强的刚性,因而可以直接固定于所述衬底晶圆12的背面,无需对所述衬底晶圆12进行翻转操作,有效避免了对所述衬底晶圆12的正面造成损伤,也无需在所述衬底晶圆12的正面形成保护膜。
本具体实施方式在所述衬底晶圆12的正面形成器件结构之前,将所述晶圆支撑结构固定于所述衬底晶圆12的背面,一方面可以在形成器件结构之前平衡所述衬底晶圆12中的应力分布;另一方面,在所述衬底晶圆12的正面形成器件结构的过程中,即便是形成的器件层与所述衬底晶圆12的热膨胀系数差异较大,由于所述晶圆支撑结构整体具有较强的刚性,也能够有效抑制所述衬底晶圆12的形变,从而保持所述衬底晶圆12中的应力分布平衡,进而改善所形成的半导体器件的良率。
由于所述衬底晶圆12的材料通常为硅或硅化合物,优选的,所述刚性基底10的材料包括钢、α-Al2O3、6H-SiC、陶瓷或金属陶瓷复合材料。
具体来说,所述刚性基底10可以为钢材料基底、α-Al2O3(蓝宝石)块体或者是在硬质衬底上镀数微米至数十微米的α-Al2O3膜形成的基底、6H-SiC块体或者是在硅衬底上镀数微米至数十微米的6H-SiC膜形成的基底、陶瓷块体或者是在硬质衬底上镀数微米至数十微米的陶瓷膜形成的基底、由金属陶瓷复合材料构成的块体或在硬质衬底上镀数微米至数十微米的金属陶瓷复合材料膜中的一种。本具体实施方式中所述的硬质衬底可以是热膨胀系数小于1×10-5的衬底。
优选的,所述晶圆支撑结构还包括:
类金刚石镀膜层11,位于所述刚性基底10表面且掺杂有金属元素,所述类金刚石镀膜层11背离所述刚性基底10的表面与所述衬底晶圆12的背面连接。
具体来说,所述刚性基底10可以为钢材料基底,所述类金刚石镀膜层11形成于所述刚性基底10表面,所述类金刚石镀膜层11背离所述刚性基底10的表面用于承载半导体器件的衬底晶圆12。通过在所述类金刚石镀膜层11中掺杂金属元素,可以有效增强类金刚石镀膜材料的刚性。
为了扩大所述晶圆支撑结构的应用范围,更加有效的减小、甚至是抑制所述衬底晶圆12在半导体制程中的形变,可以将所述刚性基底10的热膨胀系数设置为小于1×10-5。
优选的,所述类金刚石镀膜层11的厚度为大于0且小于或等于100μm。
所述类金刚石镀膜层11中掺杂的金属元素的浓度,本领域技术人员可以根据实际需要进行选择,本具体实施方式对此不作限定。优选的,所述金属元素为Ti、W、Cr、Co、Mo、Sn、Zn、Ga、V中的一种或多种的组合。本具体实施方式中的多种是指两种以上。
本具体实施方式中,形成一掺杂有金属元素的类金刚石镀膜层11于所述第一过渡层13表面的具体方式可以有如下两种:一种是,在采用化学气相沉积工艺沉积所述类金刚石镀膜层11的过程中,于前驱气体中添加Ti、W、Cr、Co、Mo、Sn、Zn、Ga、V、WC中的一种或多种物质,使得在形成类金刚石镀膜层的同时完成金属元素的掺杂;另一种是,在采用化学气相沉积工艺完成类金刚石镀膜层的沉积之后,采用离子、原子或者分子注入的方式向类金刚石镀膜层中注入金属元素,实现对所述类金刚石镀膜层的掺杂。本领域技术人员也可以根据实际需要选择其他的方式形成掺杂有金属元素的所述类金刚石镀膜层11。
步骤S13,形成器件结构50于所述衬底晶圆12的正面,如图2C所示。
由于在形成所述器件结构50的过程中,所述晶圆支撑结构始终连接在所述衬底晶圆12的背面,从而能够有效保持所述衬底晶圆12的应力平衡状态,避免了所述衬底晶圆12发生形变,提高了半导体器件的质量。
为了将所述类金刚石镀膜层11牢固的固定于所述刚性基底10表面,确保所述晶圆支撑结构整体结构的稳定性,优选的,所述晶圆支撑结构还包括:
位于所述刚性基底10与所述类金刚石镀膜层11之间的第一过渡层13,所述第一过渡层13用于粘合所述刚性基底10与所述类金刚石镀膜层11。
具体来说,可以采用化学气相沉积、物理气相沉积或者原子层沉积方式形成所述第一过渡层13于所述刚性基底10表面。优选的,所述第一过渡层13的材料为Ti、TiN、TiC、TiCN、TiAl、TiAlV中的一种或多种的组合。
优选的,所述晶圆支撑结构还包括:
位于所述刚性基底10表面的第二过渡层14,所述第二过渡层14背离所述刚性基底10的表面与所述衬底晶圆12的背面连接,以减小所述衬底晶圆12与所述刚性基底10之间的热膨胀系数失配。
由于所述类金刚石镀膜层11的材料为立体空间结构与平面网状结构共存的非晶质碳素,而所述衬底晶圆12的材料通常为硅或者硅基化合物,所述刚性基底10的热膨胀系数与所述衬底晶圆12的热膨胀系数之间存在较大差异,为了实现所述刚性基底10与所述衬底晶圆12之间晶向的逐步过渡,减小所述晶圆支撑结构与所述衬底晶圆12之间的界面应力,本具体实施方式在所述刚性基底10之上还设置有所述第二过渡层14。其中,所述第二过渡层14的具体材料本领域技术人员可以根据实际需要进行选择,只要能够实现所述刚性基底10与所述衬底晶圆12之间晶向过渡(即实现自所述刚性基底10的热膨胀系数到所述衬底晶圆12的热膨胀系数的逐渐过渡)即可。
举例来说,所述刚性基底10为钢材料基底,所述类金刚石镀膜层11形成于所述刚性基底表面,所述第二过渡层14位于所述类金刚石镀膜层11表面,所述第二过渡层14背离所述类金刚石镀膜层11的表面用于承载所述衬底晶圆12,以减小所述衬底晶圆12与所述类金刚石镀膜层11之间的热膨胀系数失配。所述第二过渡层14包括沿所述刚性基底10指向所述类金刚石镀膜层11的方向依次叠置的非晶碳膜141、碳化硅膜142和多晶硅膜143,以实现自类金刚石材料晶向到硅材料晶向的逐步过渡。
优选的,所述晶圆支撑结构还包括位于所述第二过渡层14表面的连接结构15;连接一晶圆支撑结构于所述衬底晶圆12的背面的具体步骤包括:
键合所述衬底晶圆12与所述连接结构15。
为了增强所述晶圆支撑结构与所述衬底晶圆12之间的连接强度,优选的,所述连接结构15包括第一介质层以及暴露于所述第一介质层表面的第一金属连接垫,所述衬底晶圆12的背面具有第二介质层以及暴露于所述第二介质层表面的第二金属连接垫;固定一晶圆支撑结构于所述衬底晶圆的背面的具体步骤包括:
键合所述第一金属连接垫和所述第二金属连接垫。
优选的,形成器件结构于所述衬底晶圆12的正面之后还包括如下步骤:
分离所述晶圆支撑结构和所述衬底晶圆12,如图2D所示。
本具体实施方式中,在完成所述器件结构的制备之后,可以采用解键合或者切割的方式分离所述晶圆支撑结构与所述衬底晶圆12。具体来说,可以自所述连接结构15与所述衬底晶圆12之间的连接界面(例如键合界面)处进行切割,从而避免使用化学试剂进行解键合,进一步降低了对所述衬底晶圆12正面造成损伤的风险,同时也简化了半导体制程。
不仅如此,本具体实施方式还提供了一种半导体器件。附图3是本发明具体实施方式中半导体器件的结构示意图。本具体实施方式提供的半导体器件的形成方法可参见图1,半导体器件的形成方法可参见图2A-图2D。如图1、图2A-图2D和图3所示,本具体实施方式提供的半导体器件的形成方法,包括:
衬底晶圆12,所述衬底晶圆12包括相对设置的正面和背面,所述正面用于形成器件结构;
晶圆支撑结构,用于与所述衬底晶圆12的背面连接,所述晶圆支撑结构包括刚性基底10,所述刚性基底10的热膨胀系数小于所述衬底晶圆12。
优选的,所述刚性基底10的材料包括钢、α-Al2O3、6H-SiC、陶瓷或金属陶瓷复合材料。
优选的,所述晶圆支撑结构还包括:
类金刚石镀膜层11,位于所述刚性基底10表面且掺杂有金属元素,所述类金刚石镀膜层11背离所述刚性基底10的表面用于与所述衬底晶圆12的背面连接。
优选的,所述类金刚石镀膜层11的厚度为大于0且小于或等于100μm。
优选的,所述金属元素为Ti、W、Cr、Co、Mo、Sn、Zn、Ga、V中的一种或多种的组合。
优选的,所述晶圆支撑结构还包括:
位于所述刚性基底10与所述类金刚石镀膜层11之间的第一过渡层13,所述第一过渡层13用于粘合所述刚性基底10与所述类金刚石镀膜层11。
优选的,所述晶圆支撑结构还包括:
位于所述刚性基底10表面的第二过渡层14,所述第二过渡层14背离所述刚性基底10的表面用于与所述衬底晶圆12的背面连接,以减小所述衬底晶圆12与所述刚性基底10之间的热膨胀系数失配。
优选的,所述半导体器件还包括:
器件结构50,位于所述衬底晶圆12的正面。
本具体实施方式提供的半导体器件及其形成方法,通过采用包括刚性基底的晶圆支撑结构来支撑衬底晶圆,同时控制所述刚性基底的热膨胀系数小于所述衬底晶圆,使得在所述衬底晶圆表面形成器件结构的过程中,有效减少、甚至是抑制衬底晶圆的形变,且不会对衬底晶圆的正面造成损伤,确保了具有所述衬底晶圆的半导体结构的质量,可以广泛应用于三维存储器的制造工艺。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (14)
1.一种半导体器件,其特征在于,包括:
衬底晶圆,所述衬底晶圆包括相对设置的正面和背面,所述正面用于形成器件结构;
晶圆支撑结构,用于与所述衬底晶圆的背面连接,所述晶圆支撑结构包括刚性基底和类金刚石镀膜层,所述刚性基底的热膨胀系数小于所述衬底晶圆,所述刚性基底的热膨胀系数设置为小于1×10-5/K,所述类金刚石镀膜层位于所述刚性基底表面且掺杂有金属元素,所述类金刚石镀膜层背离所述刚性基底的表面用于与所述衬底晶圆的背面连接。
2.根据权利要求1所述的半导体器件,其特征在于,所述刚性基底的材料包括钢、α-Al2O3、6H-SiC、陶瓷或金属陶瓷复合材料。
3.根据权利要求1所述的半导体器件,其特征在于,所述类金刚石镀膜层的厚度为大于0μm且小于或等于100μm。
4.根据权利要求1所述的半导体器件,其特征在于,所述金属元素为Ti、W、Cr、Co、Mo、Sn、Zn、Ga、V中的一种或多种的组合。
5.根据权利要求1所述的半导体器件,其特征在于,所述晶圆支撑结构还包括:
位于所述刚性基底与所述类金刚石镀膜层之间的第一过渡层,所述第一过渡层用于粘合所述刚性基底与所述类金刚石镀膜层。
6.根据权利要求1所述的半导体器件,其特征在于,所述晶圆支撑结构还包括:
位于所述刚性基底表面的第二过渡层,所述第二过渡层背离所述刚性基底的表面用于与所述衬底晶圆的背面连接,以减小所述衬底晶圆与所述刚性基底之间的热膨胀系数失配。
7.根据权利要求1所述的半导体器件,其特征在于,还包括:
器件结构,位于所述衬底晶圆的正面。
8.一种半导体器件的形成方法,其特征在于,包括如下步骤:
提供一衬底晶圆,所述衬底晶圆包括相对设置的正面和背面,所述正面用于形成器件结构;
连接一晶圆支撑结构于所述衬底晶圆的背面,所述晶圆支撑结构包括刚性基底和类金刚石镀膜层,所述刚性基底的热膨胀系数小于所述衬底晶圆,所述刚性基底的热膨胀系数设置为小于1×10-5/K,所述类金刚石镀膜层位于所述刚性基底表面且掺杂有金属元素,所述类金刚石镀膜层背离所述刚性基底的表面用于与所述衬底晶圆的背面连接;
形成器件结构于所述衬底晶圆的正面。
9.根据权利要求8所述的半导体器件的形成方法,其特征在于,所述刚性基底的材料包括钢、α-Al2O3、6H-SiC、陶瓷或金属陶瓷复合材料。
10.根据权利要求8所述的半导体器件的形成方法,其特征在于,所述类金刚石镀膜层的厚度为大于0μm且小于或等于100μm。
11.根据权利要求8所述的半导体器件的形成方法,其特征在于,所述晶圆支撑结构还包括:
位于所述刚性基底与所述类金刚石镀膜层之间的第一过渡层,所述第一过渡层用于粘合所述刚性基底与所述类金刚石镀膜层。
12.根据权利要求8所述的半导体器件的形成方法,其特征在于,所述晶圆支撑结构还包括:
位于所述刚性基底表面的第二过渡层,所述第二过渡层背离所述刚性基底的表面与所述衬底晶圆的背面连接,以减小所述衬底晶圆与所述刚性基底之间的热膨胀系数失配。
13.根据权利要求12所述的半导体器件的形成方法,其特征在于,所述晶圆支撑结构还包括位于所述第二过渡层表面的连接结构;连接一晶圆支撑结构于所述衬底晶圆的背面的具体步骤包括:
键合所述衬底晶圆与所述连接结构。
14.根据权利要求8所述的半导体器件的形成方法,其特征在于,形成器件结构于所述衬底晶圆的正面之后还包括如下步骤:
分离所述晶圆支撑结构和所述衬底晶圆。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910116335.2A CN109830457B (zh) | 2019-02-15 | 2019-02-15 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910116335.2A CN109830457B (zh) | 2019-02-15 | 2019-02-15 | 半导体器件及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109830457A CN109830457A (zh) | 2019-05-31 |
CN109830457B true CN109830457B (zh) | 2021-02-23 |
Family
ID=66862114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910116335.2A Active CN109830457B (zh) | 2019-02-15 | 2019-02-15 | 半导体器件及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109830457B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210217670A1 (en) * | 2020-01-15 | 2021-07-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing semiconductor devices |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7033912B2 (en) * | 2004-01-22 | 2006-04-25 | Cree, Inc. | Silicon carbide on diamond substrates and related devices and methods |
CN102130078B (zh) * | 2010-01-20 | 2013-03-13 | 财团法人工业技术研究院 | 导热绝缘复合膜层及芯片堆叠结构 |
CN102486992A (zh) * | 2010-12-01 | 2012-06-06 | 比亚迪股份有限公司 | 一种半导体器件的制造方法 |
WO2016020389A1 (en) * | 2014-08-05 | 2016-02-11 | At & S Austria Technologie & Systemtechnik Aktiengesellschaft | Warpage control with intermediate material |
JP2016046355A (ja) * | 2014-08-21 | 2016-04-04 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP6632462B2 (ja) * | 2016-04-28 | 2020-01-22 | 信越化学工業株式会社 | 複合ウェーハの製造方法 |
CN107611012B (zh) * | 2017-08-31 | 2020-10-02 | 长江存储科技有限责任公司 | 一种预制背面薄膜的应力控制方法及结构 |
-
2019
- 2019-02-15 CN CN201910116335.2A patent/CN109830457B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109830457A (zh) | 2019-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11769683B2 (en) | Chamber component with protective ceramic coating containing yttrium, aluminum and oxygen | |
US10910328B2 (en) | Silicon wafer manufacturing method | |
KR20110118183A (ko) | 솔라 패널 형성을 위한 시스템 아키텍쳐 및 방법 | |
TWI246739B (en) | Method for manufacturing metal damascene and structure thereof | |
CN109830457B (zh) | 半导体器件及其形成方法 | |
CN109830458B (zh) | 晶圆支撑结构及其形成方法 | |
JP6284164B2 (ja) | 接合構造体、及び接合構造体の製造方法 | |
CN115547926B (zh) | 半导体结构的制作方法以及半导体结构 | |
US20150295125A1 (en) | Methods and apparatuses for manufacturing self-aligned integrated back contact heterojunction solar cells | |
US8916954B2 (en) | Multi-layer metal support | |
US20220301923A1 (en) | Method for manufacturing a film on a support having a non-flat surface | |
US20230246618A1 (en) | Methods of forming single crystal piezoelectric layers using low temperature epitaxy and related single crystalline piezoelectric resonator films | |
JP6317056B2 (ja) | アルミニウム膜被着方法 | |
KR102523181B1 (ko) | 플렉서블 시트 상에 막을 제조하는 방법 | |
TW201802881A (zh) | 用於製造用以形成三維單片積體電路之結構的方法 | |
KR101748584B1 (ko) | 초박형 실리콘-금속 이종 접합 기판 제조 방법 | |
US6972049B2 (en) | Method for fabricating a diamond film having low surface roughness | |
US20130200497A1 (en) | Multi-layer metal support | |
US20170170357A1 (en) | Method for preventing an electrical shortage in a semiconductor layer stack, thin substrate cpv cell, and solar cell assembly | |
CN110211967B (zh) | 一种基于钛钨合金栅电极的三维闪存存储器及其制备方法 | |
US20090124067A1 (en) | Method to decrease thin film tensile stresses resulting from physical vapor deposition | |
CN118173432A (zh) | 一种低翘曲的复合薄膜及其制备方法 | |
JP2024014701A (ja) | マスクと支持部との連結体及びその製造方法 | |
US20150303279A1 (en) | Method of Forming Tungsten Nitride Layer of Tungsten Gate | |
JPH0499031A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |