CN102130078B - 导热绝缘复合膜层及芯片堆叠结构 - Google Patents
导热绝缘复合膜层及芯片堆叠结构 Download PDFInfo
- Publication number
- CN102130078B CN102130078B CN201010004690.XA CN201010004690A CN102130078B CN 102130078 B CN102130078 B CN 102130078B CN 201010004690 A CN201010004690 A CN 201010004690A CN 102130078 B CN102130078 B CN 102130078B
- Authority
- CN
- China
- Prior art keywords
- composite film
- heat
- heat conductive
- chip
- conductive insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明提供一种导热绝缘复合膜层及芯片堆叠结构。该导热绝缘复合膜层,包括位于金属基材的上表面及下表面上的介面层,以及位于介面层上的绝缘层。由于本发明的绝缘复合层兼具导热及绝缘特性,因此可设置于芯片堆叠结构之间并直接接触芯片,以同时于水平及垂直方向散热。
Description
技术领域
本发明涉及一种导热绝缘复合膜层,特别是涉及其于芯片堆叠结构的应用。
背景技术
由于芯片功能提升使得芯片的发热密度趋势不断增加,由ITRS及iNEMI的预测指出,未来低价元件(low cost device)、价能比元件(cost-performance device)、及高性能元件(high performance device)的电子产品其热管理都将是严重的挑战。以价能比元件来说,2010年时预估约有85W/cm2的发热密度。当制作工艺演进到14nm时,功率密度将会增加到>100W/cm2,而热阻值(junction-to-ambient)则需小于0.2℃/W,造成实际应用上的技术瓶颈。更严重的是由于芯片发热不均匀所产生的热点(hot spot)问题造成更严重的散热问题,根据Intel,IBM及Fujitsu等公司的研究指出,热点问题会造成IC的散热元件散热需求大幅提升。为避免严重的散热问题,散热元件的热阻值需要降低3~5倍。
传统的封装散热解决方式大多是靠顶部的热扩散片(heat spreader),将热点均匀扩散,再由散热模块(cooler)将热带走。然而,堆叠式芯片封装中热的热点问题更为严重,尤其是当发热芯片堆叠在中间时,热不但不易传出,而且还会影响附近的芯片,造成可靠度降低。
在美国专利US 7,190,068中,将热扩散片置于芯片下方作为散热结构。然而此方法的热扩散片过厚而无法置于芯片之间,且仅利用打线将芯片边缘的热传导至热扩散片,并无法有效解决堆叠芯片之间的热累积问题。
在美国专利US 7,119,428中,以增加芯片之间的凸块数量提升散热效果。然而芯片与芯片之间主要为一般封装胶材,其散热效果仍取决于凸块数目。此外,凸块仅能于垂直方向散热而无法水平方向散热。当某些凸块因局部元件运作而无法大量散热时,同层的其他凸块却无法帮助散热。
在美国专利US 6,525,943中,利用狭长孔(slot)及对位针(alignment pin)使堆叠结构具有垂直导热连结。然而上述设计会增加元件体积,且需额外制作工艺并提高成本。
在美国专利6,566,746及US 6,878,571中,利用框架结构将具有承载基板的芯片模块垂直组装。上述结构需重新分布承载基板及框架的电路以使其垂直导通,这将提高元件体积及成本。
美国史丹福大学Ken Goodson教授在2004年10月SEMATECH国际研讨会提出采用微通道冷却结构。上述结构以液冷方式降低元件温度,属主动散热方式,成本高且制作工艺困难。
在WO 2004015775中,以延伸基板组合至堆叠结构。然而延伸基板与堆叠结构之间具有空隙,因此仅能于垂直方向导热。
在US 6,849,480中,将堆叠结构打线至环状基板以提高导热效果。
在US 2007/0903190中,利用间隔物增加堆叠结构于垂直方向的导热性。然而上述结构无法水平方向导热,且堆叠结构中的芯片数量有限。
综上所述,目前亟需一种新的导热结构,在不大幅度更动现有制作工艺及提高成本的前提下,有效提升元件的导热性。
发明内容
本发明的目的在于提供一种导热绝缘复合膜层,以解决上述问题。
本发明的目的是这样实现的,即提供一种导热绝缘复合膜层,包括金属基材;介面层,分别位于金属基材的上表面及下表面上;以及第一绝缘层位于介面层上。
本发明还提供一种芯片堆叠结构,包括承载基板;多个垂直堆叠的芯片,位于承载基板上;以及上述的导热绝缘复合膜层,夹设于芯片之间及/或夹设于承载基板与芯片之间;其中芯片及承载基板之间以凸块相连,且凸块接触导热绝缘复合膜层。
附图说明
图1是本发明一实施例中,导热绝缘膜层的剖视图;
图2是本发明一实施例中,导热绝缘膜层的剖视图;以及
图3是本发明一实施例中,芯片堆叠结构的剖视图。
主要元件符号说明
10~金属基材;
11~介面层;
13~复合层;
13A~类钻碳层;
13B~绝缘层;
100、100’~导热绝缘复合膜层;
21~电路板;
23~焊球;
25~承载基板;
27~芯片;
28~接触孔;
29~凸块。
具体实施方式
由于芯片堆叠时造成的热累积非常严重,在散热空间有限的情况下,需增加散热路径。设计有效率的散热方式将芯片之间的热传出,是3D-IC散热设计中非常重要的概念。由分析显示高导热材料对于3D-IC散热有很大的帮助。一般芯片间主要是大面积的胶材(k<1W/mK)及部分面积的凸块(k~58W/mK),如需增加导热效果需要增加大量的凸块,因此尤其是当热点(hot spot)提升时,密集的发热问题成为严重的散热瓶颈。技术突破点是设计薄型(<100μm)高导热(>400W/mK)材料的介面层(spacer),利用面积延伸的结构设计,以降低芯片热点问题并能有效降低堆叠芯片的发热问题。由于介面材料可能和芯片上的导体接触,因此表面需要绝缘设计以避免短路问题。一般熟知的铜及铝箔片虽具有不错的热传导率但却不具电流阻隔效果,可能不适合作为3D-IC介面应用的材料。本发明以铝箔或铜箔为基材在其表面镀制高导热并具绝缘特性的类钻或氮化铝复合薄膜制作为3D-IC应用的填隙材料技术。这种热传导率可达铜的水准并且绝缘的可挠性复合膜层箔片,总厚度可介于10μm至500μm之间。
如图1所示,首先提供金属基材10。金属基材10可为铝或铜等常见高导热金属。金属基材的作用在于成为能够快速疏导热点的热流通道。在本发 明一实施例中,金属基材10的厚度介于10μm至200μm之间。当金属基材10的厚度过薄时,将无法提供足够的支撑力。当金属基材10的厚度过厚时,将增加成本且无法挠曲。
接着形成介面层11于金属基材10两侧。介面层11的材质可为铝或氮化铝,其形成方式可为物理气相镀膜如真空溅镀或电弧离子蒸镀。举例来说,以铝为靶材,制作工艺中压力在10-4~2Pa之间,并通入如He、Ne、Ar、Kr、Xe的钝性气体,施以0V~-500V的偏压,在基材10上成长铝层。或者在上述制作工艺中,通入N2气体成长氮化铝层。介面层11的作用在于增加表面绝缘膜层与金属基材的结合强度。在本发明一实施例中,介面层11的厚度介于20nm至100nm之间。若介面层11的厚度过薄,则膜层结合强度薄弱。若介面层11的厚度过厚,不但无助于膜层结合强度同时也浪费镀膜资源。
接着形成绝缘层13B于介面层11上,形成导热绝缘复合膜层100。绝缘层13B可为氧化铝或氮化铝,其形成方式为物理气相沉积。绝缘层13B的作用在于避免芯片因接触导热绝缘复合膜层100而短路。在本发明一实施例中,绝缘层13B的厚度介于20nm至2μm。若绝缘层13B的厚度过薄时,将无法有效电性绝缘。若绝缘层13B的厚度过厚时,则会影响导热。
图2是本发明另一实施例的导热绝缘复合膜层100’。首先提供金属基材10,其上表面及下表面各自形成有介面层11。上述金属基材10及介面层11的材质等参数如前述,在此不赘述。接着形成类钻碳(DLC)层13A于上述介面层11上。上述类钻碳层13A包括纯碳或掺杂氢、氮、或金属原子的四面体非晶碳,其掺杂浓度小于10%,其形成方法可为物理气相沉积(PVD)。类钻碳层13A的作用在垂直及水平方向快速导热。在本发明一实施例中,类钻碳层13A的厚度介于100nm至10μm。若类钻碳层13A的厚度过薄时,将无法有效导热。若类钻碳层13A的厚度过厚时,不但导热效能增加有限同时膜层结构也容易因内应力累积过高造成脱膜现象。
接着形成另一绝缘层13B在类钻碳层13A上。绝缘层13B可为氧化铝或氮化铝,其形成方式为物理气相沉积。绝缘层13B的作用在于避免芯片因接触导热绝缘复合膜层100’而短路。在本发明一实施例中,绝缘层13B的厚度介于20nm至2μm。若绝缘层13B的厚度过薄时,将无法有效电性绝缘。若绝缘层13B的厚度过厚时,则会影响导热。
上述类钻碳层13A及绝缘层13B即组成所谓的复合层13。在本发明一 实施例中,复合层只含有一层类钻碳层13A及一层绝缘层13B,且绝缘层13B位于最外层。在本发明其他实施例中,可在形成绝缘层13B后,再交替形成另一类钻碳层13A及另一绝缘层13B。简言之,即复合层13可含有多层交替的类钻碳层13A及绝缘层13B。值得注意的是,不论复合层中交替形成的类钻碳层13A及绝缘层13B的数目有多少,最外层必须是绝缘层13B,以避免夹设于芯片之间时因类钻碳层13A接触芯片造成短路。至此,即完成导热绝缘复合膜层100’。
上述的导热绝缘复合膜层100及100’可应用于芯片堆叠结构中。如图3所示,以焊球23将电路板21连接至承载基板25上。承载基板25为铜或铝等高导热材质。将上述导热绝缘膜层100裁切至符合芯片大小后,以冲孔或机械钻孔等方式预留凸块29所需空间。接着将导热绝缘膜层100或100’置于承载基板25上,形成凸块29在预留空间后,再将芯片27压合至导热绝缘膜层100或100’上,使芯片的接触孔28接触凸块29。接触孔28及凸块29的材质可为铜、铝、或其他高导热金属。接着再将另一导热绝缘膜层100或100’置于芯片27上,形成另一凸块29在预留空间后,再将另一芯片27压合至另一导热绝缘膜层100或100’上。重复上述步骤,即可形成图3所示的结构,其中芯片27的接触孔28及该承载基板25之间以凸块29相连,且凸块29接触导热绝缘复合膜层100或100’。如此一来,芯片27产生的热能可经由导热绝缘复合膜层100以水平方向快速传导至凸块29。接着凸块29可经由芯片的接触孔及其他凸块将热快速传导至承载基板25上。在本发明一实施例中,可在上述堆叠结构的侧壁或顶部设置常见的散热元件如风扇、热导管、或上述的组合,以进一步提高芯片堆叠结构的散热效率。
为了让本发明的上述和其他目的、特征、和优点能更明显易懂,下文特举数实施例配合所附图示,作详细说明如下:
实施例
膜层片电阻的测试方法是采用四点探针接触量测而得。而膜层的热传导特性测试方式是采用瑞典Hot Disk公司生产制造的TPS2500系统量测(ISO编号为ISO-DIS22007)。其应用基本原理为瞬变平面热源法(Transient PlaneSource Method);在测试过程中电流通过镍时产生一定的温升,产生的热量同时向探头两侧的样品进行扩散,热扩散的速度依赖于材料的热传导特性。通过记录温度曲线与探头的反应时间,材料的热传导特性可以被计算出来。
实施例1
取5cm×15cm×200μm的铜箔片置入真空腔室后,以物理气相沉积法溅镀约70nm厚的铝层在铜箔片的上表面及下表面上。接着依序形成800nm的类钻碳层及650nm的氮化铝层在上述铝层上,形成导热绝缘复合膜层。经量测后,上述导热绝缘复合膜层的热传导性约为367W/mK,而片电阻为高于108Ω-cm,显见其具有高绝缘性及高导热性,可夹设于芯片之间而不会造成短路。
实施例2
取5cm×15cm×100μm的铝片置入氮气腔室后,以物理气相沉积法溅镀约50nm厚的氮化铝层在铝片的上表面及下表面上。接着依序形成200nm的类钻碳层、200nm的氮化铝层、400nm的类钻碳层、及300nm的氮化铝层在上述氮化铝层上,形成导热绝缘膜复合膜层。经量测后,上述导热绝缘复合膜层的热传导性约为223W/mK,而片电阻为高于108Ω-cm,显见其具有高绝缘性及高导热性,可夹设在芯片之间而不会造成短路。
虽然已结合以上数个较佳实施例揭露了本发明,然而其并非用以限定本发明,任何熟习此技艺者,在不脱离本发明的精神和范围内,可作任意的更动与润饰,因此本发明的保护范围应以附上的权利要求所界定的为准。
Claims (13)
1.一种芯片堆叠结构中的导热绝缘复合膜层,包括:
金属基材;
介面层,分别位于该金属基材的上表面及下表面上;以及
第一绝缘层,位于该些介面层上,
其中该金属基材为高导热金属,该介面层用于增加该第一绝缘膜层与该金属基材的结合强度,该第一绝缘层用于避免芯片因接触该导热绝缘复合膜层而短路,该金属基材的厚度介于10μm至200μm之间,该介面层的厚度介于20nm至100nm之间,该第一绝缘层的厚度介于20nm至2μm之间。
2.如权利要求1所述的导热绝缘复合膜层,其中该金属基材包括铝或铜。
3.如权利要求1所述的导热绝缘复合膜层,其中该介面层包括铝或氮化铝。
4.如权利要求1所述的导热绝缘复合膜层,其中该第一绝缘层包括氧化铝或氮化铝。
5.如权利要求1所述的导热绝缘复合膜层,还包括一复合层夹设于该介面层与该第一绝缘层之间,且该复合层包括一类钻碳层及一第二绝缘层。
6.如权利要求5所述的导热绝缘复合膜层,其中该类钻碳层包括纯碳或掺杂氢、氮、或金属原子的四面体非晶碳。
7.如权利要求5所述的导热绝缘复合膜层,其中类钻碳层的厚度介于100nm至10μm之间。
8.如权利要求5所述的导热绝缘复合膜层,其中该第二绝缘层包括氧化铝或氮化铝。
9.如权利要求5所述的导热绝缘复合膜层,其中该第二绝缘层的厚度介于20nm至2μm之间。
10.一种芯片堆叠结构,包括:
承载基板;
多个垂直堆叠的芯片,具有接触孔且位于该承载基板上;以及
如权利要求1所述的导热绝缘复合膜层,夹设于该些芯片之间及/或夹设于该承载基板与该芯片之间;
其中该些芯片的接触孔及该承载基板之间以凸块相连,且该些凸块接触该些导热绝缘复合膜层。
11.如权利要求10所述的芯片堆叠结构,还包括一电路板以焊球连接至该承载基板。
12.如权利要求10所述的芯片堆叠结构,其顶部及侧壁还包括一散热装置。
13.如权利要求12所述的芯片堆叠结构,其中该散热装置包括风扇、热导管、或上述的组合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010004690.XA CN102130078B (zh) | 2010-01-20 | 2010-01-20 | 导热绝缘复合膜层及芯片堆叠结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010004690.XA CN102130078B (zh) | 2010-01-20 | 2010-01-20 | 导热绝缘复合膜层及芯片堆叠结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102130078A CN102130078A (zh) | 2011-07-20 |
CN102130078B true CN102130078B (zh) | 2013-03-13 |
Family
ID=44268093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010004690.XA Active CN102130078B (zh) | 2010-01-20 | 2010-01-20 | 导热绝缘复合膜层及芯片堆叠结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102130078B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104347782A (zh) * | 2014-10-31 | 2015-02-11 | 华南理工大学 | 一种AlSiC复合基板的高性能绝缘层 |
CN109830457B (zh) * | 2019-02-15 | 2021-02-23 | 长江存储科技有限责任公司 | 半导体器件及其形成方法 |
CN109830458B (zh) * | 2019-02-15 | 2021-02-23 | 长江存储科技有限责任公司 | 晶圆支撑结构及其形成方法 |
CN113996515B (zh) * | 2021-11-16 | 2022-06-24 | 江苏华旺新材料有限公司 | 一种淋膜铜铝复合片材及其复合工艺 |
CN114429937B (zh) * | 2022-01-28 | 2022-12-02 | 深圳卓锐思创科技有限公司 | 一种多层结构的集成电路芯片 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5026748A (en) * | 1990-05-07 | 1991-06-25 | E. I. Du Pont De Nemours And Company | Thermally conductive adhesive |
JP2004281920A (ja) * | 2003-03-18 | 2004-10-07 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 |
CN201051495Y (zh) * | 2007-05-31 | 2008-04-23 | 环隆电气股份有限公司 | 通讯模块用的迭合封装结构 |
CN201204202Y (zh) * | 2007-12-12 | 2009-03-04 | 昆山钜亮光电科技有限公司 | 一种芯片封装结构 |
-
2010
- 2010-01-20 CN CN201010004690.XA patent/CN102130078B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5026748A (en) * | 1990-05-07 | 1991-06-25 | E. I. Du Pont De Nemours And Company | Thermally conductive adhesive |
JP2004281920A (ja) * | 2003-03-18 | 2004-10-07 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 |
CN201051495Y (zh) * | 2007-05-31 | 2008-04-23 | 环隆电气股份有限公司 | 通讯模块用的迭合封装结构 |
CN201204202Y (zh) * | 2007-12-12 | 2009-03-04 | 昆山钜亮光电科技有限公司 | 一种芯片封装结构 |
Also Published As
Publication number | Publication date |
---|---|
CN102130078A (zh) | 2011-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI470749B (zh) | 導熱絕緣複合膜層及晶片堆疊結構 | |
CN102130078B (zh) | 导热绝缘复合膜层及芯片堆叠结构 | |
RU2459315C1 (ru) | Поперечное рассеивание тепла 3-d интегральной схемы | |
KR102120785B1 (ko) | 반도체용 방열기판 및 그 제조 방법 | |
US20130062743A1 (en) | Power module package and method for manufacturing the same | |
CN111508913A (zh) | 一种基于硅通孔的大功率芯片背面散热方法 | |
CN112349663B (zh) | 用于功率半导体模块的双层散热结构 | |
CN105163485A (zh) | 发热装置和发热器件的导热基板及其制作方法 | |
Onkaraiah et al. | Mitigating heat dissipation and thermo-mechanical stress challenges in 3-D IC using thermal through silicon via (TTSV) | |
US20130009291A1 (en) | Power module package and method for manufacturing the same | |
TWM590780U (zh) | 具有不同銅厚之igbt模組散熱結構 | |
WO2018137559A1 (zh) | 一种功率模块及其制造方法 | |
WO2021233241A1 (zh) | 一种功率变换装置 | |
CN102610586A (zh) | 封装载板 | |
CN114759007A (zh) | 一种降低受热翘曲的dbc基板 | |
CN108417545B (zh) | 一种功率器件及其制备方法 | |
US20120075826A1 (en) | pressure support for an electronic circuit | |
Wang et al. | Development of high thermal performance automotive power module with dual sided cooling capability | |
US11462457B2 (en) | Using a thermoelectric cooler to reduce heat transfer between heat-conducting plates | |
CN101908528A (zh) | 电子封装结构及其载板 | |
Chen et al. | Thermal characterization analysis of IGBT power module integrated with a vapour chamber and pin-fin heat sink | |
Matsumoto et al. | Dual-side cooling for a three-dimensional (3D) chip stack: Additional cooling from the laminate (substrate) side | |
Cheng et al. | Characterization of Highly Thermally Conductive Organic Substrates for a Double-Sided Cooled Power Module | |
CN211788994U (zh) | 功率模块的封装结构和电子设备 | |
CN103716980A (zh) | 一种电源模块用正极氧化膜印刷基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |