CN102610586A - 封装载板 - Google Patents

封装载板 Download PDF

Info

Publication number
CN102610586A
CN102610586A CN2011100714722A CN201110071472A CN102610586A CN 102610586 A CN102610586 A CN 102610586A CN 2011100714722 A CN2011100714722 A CN 2011100714722A CN 201110071472 A CN201110071472 A CN 201110071472A CN 102610586 A CN102610586 A CN 102610586A
Authority
CN
China
Prior art keywords
high heat
layer
carrier plate
heat conductive
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100714722A
Other languages
English (en)
Other versions
CN102610586B (zh
Inventor
庄志宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Subtron Technology Co Ltd
Original Assignee
Subtron Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Subtron Technology Co Ltd filed Critical Subtron Technology Co Ltd
Publication of CN102610586A publication Critical patent/CN102610586A/zh
Application granted granted Critical
Publication of CN102610586B publication Critical patent/CN102610586B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L33/641—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Surface Heating Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开一种封装载板，其适于承载一发热元件。封装载板包括一基材、一高导热绝缘结构以及一图案化导电层。基材具有一表面。高导热绝缘结构配置于基材的部分表面上。图案化导电层配置于基材的部分表面上，且部分图案化导电层覆盖高导热绝缘结构。发热元件适于配置于位于高导热绝缘结构上的图案化导电层上。高导热绝缘结构的热膨胀系数介于基材的热膨胀系数与发热元件的热膨胀系数之间。

Description

封装载板
技术领域
本发明涉及一种封装载板，且特别是涉及一种高导热需求的封装基板。
背景技术
芯片封装的目的是提供芯片适当的信号路径、导热路径及结构保护。传统的打线(wire bonding)技术通常采用导线架(leadframe)作为芯片的承载器(carrier)。随着芯片的接点密度逐渐提高，导线架已无法再提供更高的接点密度，故可利用具有高接点密度的封装基板(package substrate)来取代之，并通过金属导线或凸块(bump)等导电媒体，将芯片封装至封装基板上。
在现有的封装制作工艺中，由于芯片的热膨胀系数与封装基板的热膨胀系数的差异甚大，因此芯片无法与封装基板形成良好的接合，使得芯片或位于芯片与封装基板之间的凸块可能自封装基板上剥离。此外，随着集成电路的积成度的增加，由于芯片与封装基板之间的热膨胀系数不匹配(mismatch)，其所产生的热应力(thermal stress)与翘曲(warpage)的现象也日渐严重，而此结果将导致芯片与封装基板之间的可靠度(reliability)下降。
发明内容
本发明的目的在于提供一种封装载板，可有效降低承载一发热元件时的热膨胀差异，可提高使用的可靠度。
本发明提出一种封装载板，适于承载一发热元件。封装载板包括一基材、一高导热绝缘结构以及一图案化导电层。基材具有一表面。高导热绝缘结构配置于基材的部分表面上。图案化导电层配置于基材的部分表面上，且部分图案化导电层覆盖高导热绝缘结构。发热元件适于配置于位于高导热绝缘结构上的图案化导电层上，且高导热绝缘结构的热膨胀系数介于基材的热膨胀系数与发热元件的热膨胀系数之间。
在本发明的一实施例中，上述的基材的表面具有一凹穴，而高导热绝缘结构位于凹穴内，且突出于基材的表面。
在本发明的一实施例中，上述的封装载板还包括辅助介质层，高导热绝缘结构包括一第一金属层、一第二金属层以及一高导热绝缘材料层。高导热绝缘结构通过辅助介质层而固定于凹穴内。高导热绝缘材料层配置于第一金属层与第二金属层之间。第二金属层位于高导热绝缘材料层与图案化导电层之间。第一金属层位于高导热绝缘材料层与辅助介质层之间。
在本发明的一实施例中，上述的辅助介质层包括一导热胶层、一焊料层或一共熔合金层(eutectic)。
在本发明的一实施例中，上述的高导热绝缘结构包括一陶瓷材料层、一高导热胶层或一高导热绝缘材料层。
在本发明的一实施例中，上述的封装载板更包括一绝缘通孔结构，基材具有一贯孔。绝缘通孔结构配置于贯孔内。绝缘通孔结构包括一绝缘层以及一导电层。绝缘层覆盖贯孔的内壁，而导电层覆盖绝缘层且延伸至绝缘层的相对两表面，并与图案化导电层电性绝缘。图案化导电层更配置于基材相对于表面的另一表面上。
在本发明的一实施例中，上述的发热元件包括一电子芯片或一光电元件。
在本发明的一实施例中，上述的发热元件通过打线接合而电连接至图案化导电层。
在本发明的一实施例中，上述的发热元件通过覆晶接合而电连接至图案化导电层。
在本发明的一实施例中，上述的发热元件为一芯片封装体，而芯片封装体包括一芯片以及一承载板，且芯片配置于承载板上。
基于上述，由于本发明的高导热绝缘结构的热膨胀系数是介于基材的热膨胀系数与发热元件的热膨胀系数之间。因此，发热元件、高导热绝缘结构以及基材彼此之间的热膨胀系数差异可渐近式的逐渐减少。如此一来，可避免发热元件、高导热绝缘结构以及基材之间因热膨胀系数差异过大而导致相互之间的应力增加，可有效防止发热元件剥落、坏损的现象产生，进而可提高封装载板的使用可靠度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1为本发明的一实施例的一种封装载板承载一发热元件的剖面示意图；
图2为本发明的另一实施例的一种封装载板承载一发热元件的剖面示意图；
图3为本发明的再一实施例的一种封装载板承载一发热元件的剖面示意图；
图4为本发明的一实施例的一种封装载板的剖面示意图；
图5为本发明的另一实施例的一种封装载板的剖面示意图；
图6A至图6G为本发明的一实施例的一种封装载板的制作方法的剖面示意图。
主要元件符号说明
10：发热元件
20：芯片封装体
22：芯片
24：承载板
26、50：封装胶体
30、32：焊线
40：焊料层
60：凸块
100a、100b、100c：封装载板
110、110b：基材
112a、112a’：表面
112b、112b’：另一表面
114：凹穴
116、172b：贯孔
120a、120b、120c：高导热绝缘结构
122：第一金属层
124：第二金属层
126：高导热绝缘材料层
130、130b：图案化导电层
130a、174：导电层
160：辅助介质层
170：绝缘通孔结构
172：绝缘层
172a：绝缘材料层
具体实施方式
图1为本发明的一实施例的一种封装载板承载一发热元件的剖面示意图。请参考图1，在本实施例中，封装载板100a适于承载一发热元件10，而发热元件10例如是一电子芯片或一光电元件，但并不以此为限。其中，电子芯片可以是一集成电路芯片，其例如为一绘图芯片、一存储器芯片、一半导体芯片等单一芯片或是一芯片模块。光电元件例如是一发光二极管(LED)、一激光二极管或一气体放电光源等。当然，发热元件10也可以是任何发热的物件如运转中的马达或加热器等。在此，发热元件10是以一半导体芯片作为举例说明。
详细来说，封装载板100a包括一基材110、一高导热绝缘结构120a以及一图案化导电层130。基材110具有一表面112a、相对于表面112a的一另一表面112b以及一凹穴114，其中基材110的材质包括具有高导热性的金属，例如是铜或铝，合金，例如是铜合金或铝合金，或非金属，但不以此为限。其中，基材110可快速传导发热元件10所产生的热能，以降低发热元件10的工作温度。
高导热绝缘结构120a配置于基材110的凹穴114内且突出于基材110的表面112a，其中高导热绝缘结构120a例如是先通过印刷的方式涂布或填充于基材110的凹穴114内，而后再经由烧结所形成。高导热绝缘结构120a例如是一陶瓷材料层、一高导热胶层或一高导热绝缘材料层，其中高导热胶层大部分是由环氧树脂(epoxy)混合陶瓷粉末，例如是氧化铝(Al2O3)、氮化铝(AlN)或氮化硼(BN)所制成，而高导热絶缘材料层例如是石墨、碳、氧化铝(Al2O3)或氮化铝(AlN)等材料以镀膜、发泡、烧结或热压等方式所制成。此外，若高导热绝缘结构120a为高导热胶层时，其厚度例如是介于2毫米至8毫米之间。若高导热绝缘结构120a为高导热絶缘材料层时，其厚度例如是介于20毫米至30毫米之间。
图案化导电层130配置于基材110的部分表面112a以及相对表面112a的另一表面112b上，且部分图案化导电层130完全覆盖高导热绝缘结构120a。也就是说，本实施例的封装载板100a实质上为一双面线路承载板。此外，发热元件10适于通过一焊料层40而配置于位于高导热绝缘结构120a上的图案化导电层130上。特别是，高导热绝缘结构120a的热膨胀系数介于基材110的热膨胀系数与发热元件10的热膨胀系数之间。
另外，本实施例的封装载板100a可更包括一绝缘通孔结构170，而基材110更具有一贯孔116。绝缘通孔结构170配置于贯孔116内，且绝缘通孔结构170是由一绝缘层172以及一导电层174所构成。其中，绝缘层172覆盖贯孔116的内壁，而导电层174覆盖绝缘层172且延伸至绝缘层172的相对两表面，并与图案化导电层130电性绝缘。特别是，在本实施例中导电层174与图案化导电层130例如是由同一道制层所形成的膜层，而发热元件10(例如是半导体芯片)例如是通过多条焊线30以打线接合的方式而电连接至图案化导电层130以及导电层174上。此外，也可通过一封装胶体50来包覆发热元件10、这些焊线30以及部分封装载板100a，用以保护发热元件10与这些焊线30及封装载板100a之间的电连接关系。
由于本实施例的高导热绝缘结构120a的热膨胀系数是介于基材110的热膨胀系数与发热元件10的热膨胀系数之间。因此，发热元件10、高导热绝缘结构120a以及基材110彼此之间的热膨胀系数差异可渐近式的逐渐减少。如此一来，可避免发热元件10、高导热绝缘结构120a以及基材110之间因热膨胀系数差异过大而导致相互之间的应力增加，可有效防止发热元件10剥落、坏损的现象产生，进而可提高封装载板100a的使用可靠度。
值得一提的是，本发明并不限定发热元件10与封装载板100a的接合形态以及发热元件10的型态，虽然此处所提及的发热元件10具体化是通过打线接合而电连接至封装载板100a的图案化导电层130以及导电层174。但，在其他实施例中，请参考图2，发热元件10也可通过多个凸块60以覆晶接合的方式而电连接至位于高导热绝缘结构120a上的图案化导电层130上；或者是，请参考图3，发热元件10为一芯片封装体20，而芯片封装体20例如是由一芯片22、一承载板24以及一封装胶体26所组成，其中芯片22配置于承载板24上且通过多条焊线32而电连接至承载板24，而封装胶体26包覆芯片22、这些焊线32以及部分承载板24，以保护芯片10、这些焊线32以及承载板24之间的电连接关系。上述的发热元件10与封装载板100a的接合形态以及发热元件10的形态仅为举例说明之用，并非用以限定本发明。
再者，本发明也不限定封装载板100a的形态，虽然此处所提及的封装载板100a为一双面线路承载板，且基材110具有凹穴114。但，在其他实施例中，请参考图4，封装载板100b也可为一单面线路承载板，且基材110b不具有凹穴，其中高导热绝缘结构120b直接配置于基材110b的表面112a’，且图案化导电层130b仅配置于基材110b的部分表面112a’上且部分图案化导电层130b覆盖高导热绝缘结构120b。
此外，请参考图5，封装载板100c也可更包括一辅助介质层160，而高导热绝缘结构120c包括一第一金属层122、一第二金属层124以及一高导热绝缘材料层126，其中高导热绝缘结构120c通过辅助介质层160而固定于凹穴114内。高导热绝缘材料层126配置于第一金属层122与第二金属层124之间，第二金属层124位于高导热绝缘材料层126与图案化导电层130之间，而第一金属层122位于高导热绝缘材料层126与辅助介质层160之间。特别是，图1所提及的高导热绝缘结构120a具体化是先通过印刷而后烧结的方式所构成，但在图5的实施例中，封装载板100c的高导热绝缘结构120c的形成方式为先将第一金属层122以及第二金属层124堆叠于高导热绝缘材料层126上，再经由辅助介质层160以表面粘着的方式配置于凹穴114内。此外，辅助介质层160例如是一导热胶层、一焊料层或一共熔合金层(eutectic)。因此，图1所绘示的封装载板100a仅为举例说明，并非用以限定本发明。
此外，在其他未绘示的实施例中，发热元件10也可选择性地配置于如前述实施例所提及的不具凹穴114的基材110b且为单面线路结构的封装载板100b或具有表面粘着型的高导热绝缘结构120c的封装载板100c，本领域的技术人员当可参照前述实施例的说明，依据实际需求，而选用前述构件，以达到所需的技术效果。
以上仅介绍本发明的封装载板100a、100b、100c的结构，并未介绍本发明的封装基板100a、100b、100c的制作方法。对此，以下将以另一实施例配合图6A至图6G来详细说明上述实施例的封装载板100a的制作方法。在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图6A至图6G为本发明的一实施例的一种封装载板的制作方法的剖面示意图。请先参考图6A，依照本实施例的封装载板100a的制作方法，首先，提供一基材110，其中基材110具有一表面112a以及一相对于表面112a的另一表面112b。
接着，请参考图6B，通过冲切、激光或蚀刻技术来形成一凹穴114于基材110的表面112a上。在此必须说明的是，在封装载板100b的制作中，此形成凹穴114的步骤省略。亦即，此步骤为选择性的制作工艺步骤，可依据使用者的需求而自行选择是否进行此步骤。
接着，请参考图6C，先通过印刷的方式涂布或填充高导热绝缘材料于基材110的凹穴114内，而后再经由烧结而形成高导热绝缘结构120a。之后，形成一贯穿基材110的表面112a与另一表面112b的贯孔116。在此必须说明的是，在封装载板100b的制作中，此形成贯孔116的步骤省略。亦即，此步骤为选择性的制作工艺步骤，可依据使用者的需求而自行选择是否进行此步骤。
接着，请参考图6D，填充一绝缘材料层172a于贯孔116内，其中绝缘材料层172a填满贯孔116。
接着，请参考图6E，形成一贯穿绝缘材料层172a的贯孔172b，以定义出一绝缘层172。
然后，请参考图6E，形成一导电层130a于基材110的表面112a与另一表面112b，其中导电层130a覆盖高导热绝缘结构120a以及于绝缘层172(意即覆盖绝缘材料层172a的贯孔172b的内壁)。
最后，请参考图6F，图案化导电层130a，以形成一图案化导电层130。其中，图案化导电层130的一部分配置于基材110的部分表面112a以及相对表面112a的另一表面112b上，且部分图案化导电层130覆盖高导热绝缘结构120a。图案化导电层130的另一部分(意即导电层174)覆盖绝缘层172且延伸至绝缘层172的相对两表面，并与图案化导电层130电性绝缘。至此，已大致完成封装载板100a的制作。
综上所述，由于本发明的高导热绝缘结构的热膨胀系数是介于基材的热膨胀系数与发热元件的热膨胀系数之间。因此，发热元件、高导热绝缘结构以及基材彼此之间的热膨胀系数差异可渐近式的逐渐减少。如此一来，可避免发热元件、高导热绝缘结构以及基材之间因热膨胀系数差异过大而导致相互之间的应力增加，可有效防止发热元件剥落、坏损的现象产生，进而可提高封装载板的使用可靠度。
虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。

Claims (10)

1.一种封装载板，其适于承载一发热元件，该封装载板包括：
基材，具有一表面；
高导热绝缘结构，配置于该基材的部分该表面上；以及
图案化导电层，配置于该基材的部分该表面上，且部分该图案化导电层覆盖该高导热绝缘结构，其中该发热元件适于配置于位于该高导热绝缘结构上的该图案化导电层上，且该高导热绝缘结构的热膨胀系数介于该基材的热膨胀系数与该发热元件的热膨胀系数之间。
2.如权利要求1所述的封装载板，其中该基材的该表面具有凹穴，而该高导热绝缘结构位于该凹穴内，且突出于该基材的该表面。
3.如权利要求2所述的封装载板，还包括辅助介质层，该高导热绝缘结构包括第一金属层、第二金属层以及高导热绝缘材料层，该高导热绝缘结构通过该辅助介质层而固定于该凹穴内，其中该高导热绝缘材料层配置于该第一金属层与该第二金属层之间，该第二金属层位于该高导热绝缘材料层与该图案化导电层之间，而该第一金属层位于该高导热绝缘材料层与该辅助介质层之间。
4.如权利要求3所述的封装载板，其中该辅助介质层包括导热胶层、焊料层或共熔合金层(eutectic)。
5.如权利要求1所述的封装载板，其中该高导热绝缘结构包括陶瓷材料层或高导热胶层。
6.如权利要求1所述的封装载板，还包括绝缘通孔结构，该基材具有贯孔，该绝缘通孔结构配置于该贯孔内，其中该绝缘通孔结构包括一绝缘层以及一导电层，该绝缘层覆盖该贯孔的内壁，该导电层覆盖该绝缘层且延伸至该绝缘层的相对两表面，并与该图案化导电层电性绝缘，而该图案化导电层还配置于该基材相对于该表面的另一表面上。
7.如权利要求1所述的封装载板，其中该发热元件包括电子芯片或光电元件。
8.如权利要求1所述的封装载板，其中该发热元件通过打线接合而电连接至该图案化导电层。
9.如权利要求1所述的封装载板，其中该发热元件通过覆晶接合而电连接至该图案化导电层。
10.如权利要求1所述的封装载板，其中该发热元件为一芯片封装体，而该芯片封装体包括芯片以及承载板，且该芯片配置于该承载板上。
CN201110071472.2A 2011-01-19 2011-03-24 封装载板 Expired - Fee Related CN102610586B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100101977A TWI449138B (zh) 2011-01-19 2011-01-19 封裝載板
TW100101977 2011-01-19

Publications (2)

Publication Number Publication Date
CN102610586A true CN102610586A (zh) 2012-07-25
CN102610586B CN102610586B (zh) 2015-09-02

Family

ID=46489917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110071472.2A Expired - Fee Related CN102610586B (zh) 2011-01-19 2011-03-24 封装载板

Country Status (3)

Country Link
US (1) US20120181066A1 (zh)
CN (1) CN102610586B (zh)
TW (1) TWI449138B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265365A (zh) * 2019-06-12 2019-09-20 江门建滔电子发展有限公司 一种高耐热封装载板
CN113460948A (zh) * 2021-06-30 2021-10-01 西人马联合测控（泉州）科技有限公司 一种芯片封装结构和芯片封装方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6575321B2 (ja) * 2015-11-20 2019-09-18 住友ベークライト株式会社 樹脂組成物、回路基板、発熱体搭載基板および回路基板の製造方法
CN105914283B (zh) * 2016-04-18 2019-01-11 乐健科技（珠海）有限公司 散热基板、功率模块及制备散热基板的方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5093761A (en) * 1989-08-21 1992-03-03 O.K Print Corporation Circuit board device
CN1256514A (zh) * 1998-12-10 2000-06-14 株式会社东芝 绝缘衬底、其制作方法及具有绝缘衬底的模块半导体器件
JP2002076193A (ja) * 2000-08-30 2002-03-15 Kyocera Corp 半導体素子収納用パッケージおよびパッケージ実装基板
US20040038471A1 (en) * 2000-09-06 2004-02-26 Noriaki Sakamoto Semiconductor device and method of manufacturing the same
CN1977365A (zh) * 2004-07-06 2007-06-06 东京毅力科创株式会社 贯通基板、内插器以及贯通基板的制造方法
CN101048880A (zh) * 2004-10-25 2007-10-03 克里公司 包括腔及热沉的固体金属块半导体发光器件安装基板和封装，以及其封装方法
CN201017879Y (zh) * 2007-02-15 2008-02-06 威盛电子股份有限公司 芯片组装体与芯片封装体
CN101630668A (zh) * 2008-07-15 2010-01-20 先进开发光电股份有限公司 化合物半导体元件及光电元件的封装结构及其制造方法
US20100096662A1 (en) * 2008-03-25 2010-04-22 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and signal post
CN101908510A (zh) * 2009-06-03 2010-12-08 钰桥半导体股份有限公司 具散热封装结构的半导体装置及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203942A (ja) * 2000-12-28 2002-07-19 Fuji Electric Co Ltd パワー半導体モジュール
CN101346584B (zh) * 2005-12-22 2012-03-28 松下电工株式会社 具有led的照明器具
TWI320608B (en) * 2006-12-06 2010-02-11 Chipmos Technologies Inc Light emitting chip package and light source module
US8324653B1 (en) * 2009-08-06 2012-12-04 Bridge Semiconductor Corporation Semiconductor chip assembly with ceramic/metal substrate

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5093761A (en) * 1989-08-21 1992-03-03 O.K Print Corporation Circuit board device
CN1256514A (zh) * 1998-12-10 2000-06-14 株式会社东芝 绝缘衬底、其制作方法及具有绝缘衬底的模块半导体器件
JP2002076193A (ja) * 2000-08-30 2002-03-15 Kyocera Corp 半導体素子収納用パッケージおよびパッケージ実装基板
US20040038471A1 (en) * 2000-09-06 2004-02-26 Noriaki Sakamoto Semiconductor device and method of manufacturing the same
CN1977365A (zh) * 2004-07-06 2007-06-06 东京毅力科创株式会社 贯通基板、内插器以及贯通基板的制造方法
CN101048880A (zh) * 2004-10-25 2007-10-03 克里公司 包括腔及热沉的固体金属块半导体发光器件安装基板和封装，以及其封装方法
CN201017879Y (zh) * 2007-02-15 2008-02-06 威盛电子股份有限公司 芯片组装体与芯片封装体
US20100096662A1 (en) * 2008-03-25 2010-04-22 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and signal post
CN101630668A (zh) * 2008-07-15 2010-01-20 先进开发光电股份有限公司 化合物半导体元件及光电元件的封装结构及其制造方法
CN101908510A (zh) * 2009-06-03 2010-12-08 钰桥半导体股份有限公司 具散热封装结构的半导体装置及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265365A (zh) * 2019-06-12 2019-09-20 江门建滔电子发展有限公司 一种高耐热封装载板
CN113460948A (zh) * 2021-06-30 2021-10-01 西人马联合测控（泉州）科技有限公司 一种芯片封装结构和芯片封装方法

Also Published As

Publication number Publication date
TW201232725A (en) 2012-08-01
TWI449138B (zh) 2014-08-11
US20120181066A1 (en) 2012-07-19
CN102610586B (zh) 2015-09-02

Similar Documents

Publication Publication Date Title
CN102629560A (zh) 封装载板及其制作方法
US8987769B2 (en) High thermal performance packaging for optoelectronics devices
CN102610709B (zh) 封装载板及其制作方法
CN102769076B (zh) 封装载板的制作方法
JP2019021921A (ja) パワー半導体ｃｏｂ用セラミックモジュール及びその調製方法
US20100133564A1 (en) Method for Producing Semiconductor Components and Thin-Film Semiconductor Component
CN107305875B (zh) 双向半导体封装件
CN102610583B (zh) 封装载板及其制作方法
CN102881806B (zh) 一种smd led单元及其封装方法
CN102610586B (zh) 封装载板
US10937767B2 (en) Chip packaging method and device with packaged chips
CN110071206A (zh) 一种cob铝基封装板及其制备工艺
CN101478024B (zh) Led硅封装单元
CN112399699A (zh) 散热基板及其制作方法
CN101546737B (zh) 化合物半导体元件的封装结构及其制造方法
CN101533818B (zh) 集成电路元件的封装结构及其制造方法
CN102376677A (zh) 半导体封装结构及半导体封装结构的制作方法
CN101685808A (zh) 散热封装结构以及封装方法
TW201205882A (en) Manufacturing method for LED light emitting device
CN110931368B (zh) 一种半导体封装结构及其制备方法
CN203491305U (zh) 电子元件
JP2011526422A (ja) 高温で使用するためのプレーナ型電力電子構成素子およびその製造方法
WO2008123765A1 (en) Solid state light source mounted directly on aluminum substrate for better thermal performance and method of manufacturing the same
CN219959039U (zh) 一种提高基于cob封装的大功率led芯片散热的装置
TWI784778B (zh) 二極體封裝結構及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150902

Termination date: 20210324

CF01 Termination of patent right due to non-payment of annual fee