CN102629560A - 封装载板及其制作方法 - Google Patents

封装载板及其制作方法 Download PDF

Info

Publication number
CN102629560A
CN102629560A CN2011100712430A CN201110071243A CN102629560A CN 102629560 A CN102629560 A CN 102629560A CN 2011100712430 A CN2011100712430 A CN 2011100712430A CN 201110071243 A CN201110071243 A CN 201110071243A CN 102629560 A CN102629560 A CN 102629560A
Authority
CN
China
Prior art keywords
substrate
insulating barrier
heat conducting
layer
conducting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100712430A
Other languages
English (en)
Other versions
CN102629560B (zh
Inventor
孙世豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Subtron Technology Co Ltd
Original Assignee
Subtron Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Subtron Technology Co Ltd filed Critical Subtron Technology Co Ltd
Publication of CN102629560A publication Critical patent/CN102629560A/zh
Application granted granted Critical
Publication of CN102629560B publication Critical patent/CN102629560B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开一种封装载板及其制作方法。形成一连通一基板的一上表面与一下表面的第一开口。配置一具有一顶表面与一底表面的导热元件于第一开口内，其中导热元件通过一绝缘材料而固定于第一开口内。压合一第一绝缘层及一第一金属层于上表面上。压合一第二绝缘层及一第二金属层于下表面上。形成一暴露出部分顶表面的第二开口。形成一暴露出部分底表面的第三开口。形成至少一贯穿第一金属层、第一绝缘层、基板、第二绝缘层以及第二金属层的孔道。形成一第三金属层以覆盖第一金属层、第二金属层以及孔道的内壁。形成一防焊层及一表面保护层于第三金属层上。

Description

封装载板及其制作方法
技术领域
本发明涉及一种半导体结构及其制作方法，且特别是涉及一种封装载板及其制作方法。
背景技术
芯片封装的目的在于保护裸露的芯片、降低芯片接点的密度及提供芯片良好的散热。传统的打线(wire bonding)技术通常采用导线架(leadframe)作为芯片的承载器(carrier)。随着芯片的接点密度逐渐提高，导线架已无法再提供更高的接点密度，故可利用具有高接点密度的封装基板(packagesubstrate)来取代之，并通过金属导线或凸块(bump)等导电媒体，将芯片封装至封装基板上。
以目前常用的发光二极管封装结构来说，由于发光二极管芯片在使用前需先进行封装，且发光二极管芯片在发出光线时会产生大量的热能。倘若，发光二极管芯片所产生的热能无法逸散而不断地堆积在发光二极管封装结构内，则发光二极管封装结构的温度会持续地上升。如此一来，发光二极管芯片可能会因为过热而导致亮度衰减及使用寿命缩短，严重者甚至造成永久性的损坏。
随着集成电路的积成度的增加，由于发光二极管芯片与封装载板之间的热膨胀系数不匹配(mismatch)，其所产生的热应力(thermal stress)与翘曲(warpage)的现象也日渐严重，而此结果将导致发光二极管芯片与封装载板之间的可靠度(reliability)下降。因此，现今封装技术除着眼于提高光汲取效率外，另一重要关键技术是降低封装结构的热应力，以增加使用寿命及提高可靠度。
发明内容
本发明的目的在于提供一种封装载板，适于承载一发热元件。
本发明的再一目的在于提供一种封装载板的制作方法，用以制作上述的封装载板。
为达上述目的，本发明提出一种封装载板的制作方法，其包括下述步骤。提供一基板。基板具有一上表面以及一相对于上表面的下表面。形成一连通基板的上表面与下表面的第一开口。配置一导热元件于基板的第一开口内，其中导热元件通过一绝缘材料而固定于基板的第一开口内，且导热元件具有一顶表面以及一相对于顶表面的底表面。压合一第一绝缘层以及一位于第一绝缘层上的第一金属层于基板的上表面上，以及压合一第二绝缘层以及一位于第二绝缘层上的第二金属层于基板的下表面上。第一绝缘层位于基板与第一金属层之间且覆盖导热元件的顶表面及部分绝缘材料。第二绝缘层位于基板与第二金属层之间且覆盖导热元件的底表面及部分绝缘材料。形成一贯穿第一金属层与第一绝缘层且暴露出部分顶表面的第二开口，以及形成一贯穿第二金属层与第二绝缘层且暴露出部分底表面的第三开口。形成至少一贯穿第一金属层、第一绝缘层、基板、第二绝缘层以及第二金属层的孔道。形成一第三金属层以覆盖第一金属层、暴露于第二开口之外的部分顶表面及部分第一绝缘层、第二金属层、暴露于第三开口之外的部分底表面及部分第二绝缘层以及孔道的内壁。形成一防焊层于第三金属层上。形成一表面保护层包覆暴露于防焊层之外的第三金属层以及位于孔道的内壁上的第三金属层。
本发明还提出一种封装载板，其适于承载一发热元件。封装载板包括一基板、一导热元件、一绝缘材料、一第一绝缘层、一第二绝缘层、一第一金属层、一第二金属层、至少一孔道、一第三金属层、一防焊层以及一表面保护层。基板具有一上表面、相对于上表面的一下表面以及连通上表面与下表面的一第一开口。导热元件配置于基板的第一开口内，且具有一顶表面以及相对于顶表面的底表面。绝缘材料填充于基板的第一开口内，用以将导热元件固定于基板的第一开口内。第一绝缘层配置于基板的上表面上，且覆盖上表面以及部分绝缘材料，其中第一绝缘层具有一第二开口，且第二开口暴露出导热元件的部分顶表面。第二绝缘层配置于基板的下表面上，且覆盖下表面以及部分绝缘材料，其中第二绝缘层具有一第三开口，且第三开口暴露出导热元件的部分底表面。第一金属层配置于第一绝缘层上。第二金属层配置于第二绝缘层上。孔道贯穿第一金属层、第一绝缘层、基板、第二绝缘层以及第二金属层。第三金属层覆盖第一金属层、暴露于第二开口之外的第一绝缘层及导热元件的部分顶表面、第二金属层、暴露于第三开口之外的第二绝缘层及导热元件的部分底表面以及孔道的内壁。防焊层配置于第三金属层上。表面保护层包覆暴露于防焊层之外的第三金属层以及位于孔道的内壁上的第三金属层。发热元件配置于对应第二开口所暴露出的导热元件的部分顶表面上方的表面保护层上。
基于上述，由于本发明的封装载板具有导热元件，且导热元件是内埋于基板内，因此当将一发热元件配置于封装载板上时，发热元件所产生的热可通过导热元件以及基板上的金属层而快速地传递至外界。如此一来，本发明的封装载板可以有效地排除发热元件所产生的热，进而改善发热元件的使用效率与使用寿命。此外，本发明的封装载板具有压合于基板上的绝缘层以及导电层，此设计除了可增加封装载板整体的结构强度外，也可增加封装载板整体的导热效果。简言之，本发明的封装载板具有较佳的导热性与结构强度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A至图1H为本发明的一实施例的一种封装载板的制作方法的剖面示意图；
图2为图1H的封装载板承载一发热元件的剖面示意图；
图3A至图3G为本发明的另一实施例的一种封装载板的制作方法的剖面示意图；
图4为图3G的封装载板承载一发热元件的剖面示意图。
主要元件符号说明
100a、100b：封装载板
110a、110b：基板
111a、111b：上表面
112a：第一铜箔层
112b：金属板
113a、113b：下表面
114a：第二铜箔层
114b：绝缘块
115b：贯孔
116a：核心介电层
120：导热元件
121：顶表面
122：第一导电层
123：底表面
124：第二导电层
126：绝缘材料层
130：绝缘材料
142：第一绝缘层
144：第二绝缘层
152：第一金属层
154：第二金属层
160：第三金属层
170：防焊层
180：表面保护层
190：种子层
200：发热元件
210：封装胶体
220：焊线
S1：第一开口
S2：第二开口
S3：第二开口
V：孔道
具体实施方式
图1A至图1H为本发明的一实施例的一种封装载板的制作方法的剖面示意图。请先参考图1A，依照本实施例的封装载板的制作方法，首先，提供一基板110a，其中基板110a具有一上表面111a以及一相对于上表面111a的下表面113a。在本实施例中，基板110a例如是由一第一铜箔层112a、一第二铜箔层114a以及一核心介电层116a所构成，其中核心介电层116a配置于第一铜箔层112a与第二铜箔层114a之间。也就是说，本实施例的基板110a为一双面板。
接着，请参考图1B，形成一连通基板110a的上表面111a与下表面113a的第一开口S1，其中第一开口S1的形成方法例如是冲切或以开槽(routing)方式。
接着，请参考图1C，形成一种子层190于基板110a的上表面111a、下表面113以及第一开口S1的内壁上，其中种子层190覆盖第一铜箔层112a、第二铜箔层114a以及第一开口S1的内壁，且种子层190的形成方法包括电镀。此外，在其他未绘示的实施例中，也可以不需要制作此种子层190。也就是说，可依据制作工艺的需求而选择性地加入此种子层190的制作步骤。
接着，请参考图1D，配置一导热元件120于基板110a的第一开口S1内，其中导热元件120例如是通过一绝缘材料130而固定于基板110a的第一开口S1内。也就是说，绝缘材料130也配置于基板110a的第一开口S1内，用以固定导热元件120与基板110a的相对位置。由于本实施例中有形成种子层190于基板110a的上表面111a、下表面113以及第一开口S1的内壁上，因此当绝缘材料130设置于第一开口S1内时，种子层190可用来增加与绝缘材料130之间的结合力与可靠度。此外，在本实施例中，导热元件120具有一顶表面121以及一相对于顶表面121的底表面123。
特别是，在本实施例中，导热元件120是由一第一导电层122、一第二导电层124以及一绝缘材料层126所构成，其中绝缘材料层126位于第一导电层122与第二导电层124之间，且导热元件120的热膨胀系数小于基板110a的热膨胀系数，而导热元件120的热传导系数大于基板110a的热传导系数。具体来说，导热元件120的热膨胀系数例如是3(ppm/℃)至30(ppm/℃)，而导热元件120的热传导系数是介于20(W/m*K)至500(W/m*K)之间。导热元件120的绝缘材料层126的热传导系数大于基板110a的核心介电层116a的热传导系数。此外，导热元件120的材质例如是具有穿硅导孔(Through Silicon Via，TSV)的陶瓷、无穿硅导孔(TSV)的陶瓷、具有穿硅导孔(TSV)的硅、无穿硅导孔(TSV)的硅、碳化硅、钻石或金属。
接着，请参考图1E，压合一第一绝缘层142以及一位于第一绝缘层142上的第一金属层152于基板110a的上表面111a上，以及压合一第二绝缘层144以及一位于第二绝缘层144上的第二金属层154于基板110a的下表面113a上。详细来说，在本实施例中，第一绝缘层142是位于基板110a与第一金属层142之间，且第一绝缘层142覆盖导热元件120的顶表面121、部分绝缘材料130以及位于第一铜箔层112a上的部分种子层190。第二绝缘层144是位于基板110a与第二金属层154之间，且第二绝缘层144覆盖导热元件120的底表面123、部分绝缘材料130以及位于第二铜箔层114a上的部分种子层190。此外，在本实施例中，压合第一绝缘层142及第一金属层152于基板110a的上表面111a上以及压合第二绝缘层144及第二金属层154于基板110a的下表面113a上的方法例如是热压合法。
接着，请参考图1F，形成一贯穿第一金属层152与第一绝缘层142且暴露出导热元件120的部分顶表面121的第二开口S2，以及形成一贯穿第二金属层154与第二绝缘层144且暴露出导热元件120的部分底表面123的第三开口S3。在本实施例中，形成第二开口S2与第三开口S3的方法包括机械钻孔或激光钻孔。
接着，请参考图1G，形成至少一贯穿第一金属层152、第一绝缘层142、基板110a、第二绝缘层144以及第二金属层154的孔道V(图1G中仅示意地绘示两个)，其中形成孔道V的方法包括机械钻孔或激光钻孔。
之后，请再参考图1G，形成一第三金属层160以覆盖第一金属层152、暴露于第二开口S2之外的导热元件120的部分顶表面121以及部分第一绝缘层142、第二金属层154、暴露于第三开口S3之外的导热元件120的部分底表面123以及部分第二绝缘层144以及孔道V的内壁。在本实施例中，形成第三金属层160的方法例如是电镀法。
然后，请参考图1H，形成一防焊层170于第三金属层160上。最后，形成一表面保护层180，其中表面保护层180包覆暴露于防焊层170之外的第三金属层160及位于孔道V的内壁上的第三金属层160。在本实施例中，表面保护层180的材质例如是镍金，用以减缓第一金属层152及第二金属层154的氧化速率。至此，已完成封装载板100a的制作。
在结构上，请再参考图1H，本实施例的封装载板100a包括基板110a、导热元件120、绝缘材料130、第一绝缘层142、第二绝缘层144、第一金属层152、第二金属层154、至少一孔道V(图1H中示意地绘示两个)、第三金属层160、防焊层170以及表面保护层180。基板110a是由第一铜箔层112a、第二铜箔层114a以及核心介电层116a所构成，且基板110a具有上表面111a、相对于上表面111a的下表面113a以及连通上表面111a与下表面113a的第一开口S1。导热元件120配置于基板110a的第一开口S1内，且具有顶表面121以及相对于顶表面121的底表面123。绝缘材料130填充于基板110a的第一开口S1内，用以将导热元件120固定于基板110a的第一开口S1内。第一绝缘层142配置于基板110a的上表面111a上，且覆盖上表面111a以及部分绝缘材料130，其中第一绝缘层142具有第二开口S2，且第二开口S2暴露出导热元件120的部分顶表面121。第二绝缘层144配置于基板110a的下表面113a上，且覆盖下表面113a以及部分绝缘材料130，其中第二绝缘层144具有第三开口S3，且第三开口S3暴露出导热元件120的部分底表面123。第一金属层152配置于第一绝缘层142上。第二金属层154配置于第二绝缘层144上。孔道V贯穿第一金属层152、第一绝缘层142、基板110a、第二绝缘层144以及第二金属层154。第三金属层160覆盖第一金属层152、暴露于第二开口S2之外的第一绝缘层142及导热元件120的部分顶表面121、第二金属层154、暴露于第三开口S3之外的第二绝缘层144及导热元件120的部分底表面123以及孔道V的内壁。防焊层170配置于第三金属层160上。表面保护层180包覆暴露于防焊层170之外的第三金属层160及位于孔道V的内壁上的第三金属层160。
图2为图1H的封装载板承载一发热元件的剖面示意图。请参考图2，在本实施例中，封装载板100a适于承载一发热元件200，其中发热元件200配置于对应第二开口S2所暴露出的导热元件120的部分顶表面121上方的表面保护层180上，而发热元件200例如是一电子芯片或一光电元件，但并不以此为限。举例来说，电子芯片可以是一集成电路芯片，其例如为一绘图芯片、一存储器芯片、一半导体芯片等单一芯片或是一芯片模块。光电元件例如是一发光二极管(LED)、一激光二极管或一气体放电光源等。在此，发热元件200是以一发光二极管(LED)作为举例说明。
详细来说，发热元件200(例如是半导体芯片)可通过多条焊线220以打线接合的方式而电连接至表面保护层180，且也可通过一封装胶体210来包覆发热元件200、这些焊线220以及部分封装载板100a，用以保护发热元件200与这些焊线220及封装载板100a之间的电连接关系。由于本实施例的导热元件120的热膨胀系数小于基板110a的热膨胀系数，因此发热元件200、导热元件120及基板110a彼此之间的热膨胀系数差异可渐近式的逐渐减少。如此一来，可避免发热元件200、导热元件120及基板110a之间因热膨胀系数差异过大而导致相互之间的应力增加，可有效防止发热元件200剥落、坏损的现象产生，进而可提高封装载板100a的使用可靠度。
此外，由于导热元件120的热传导系数大于基板110a的热传导系数，且导热元件120是内埋于基板110a内，而导热元件120的顶表面121以及底表面123的上方分别配置有第一金属层152以及第二金属层154。因此，当将发热元件200配置于封装载板100a上时，发热元件200所产生的热可通过导热元件120以及基板110a上的金属层(包括第一金属层152、第二金属层154以及第三金属层160)而快速地传递至外界。如此一来，本实施例的封装载板100a可以有效地排除发热元件200所产生的热，进而改善发热元件200的使用效率与使用寿命。此外，由于基板110a上也配置有用以增加结构强度的绝缘层(意即第一绝缘层142及第二绝缘层144)以及金属层(意即第一金属层152及第二金属层154)，因此当承载发热元件200时，本实施例的封装载板100a可具有较佳的结构强度。
值得一提的是，本发明并不限定发热元件200与封装载板100a的接合形态以及发热元件200的型态，虽然此处所提及的发热元件200具体化是通过打线接合而电连接至封装载板100a的表面保护层180。不过，在另一实施例中，发热元件200也可通过多个凸块(未绘示)以覆晶接合的方式而电连接至位于导热元件120上方的表面保护层180上。在另一实施例中，发热元件200可为一芯片封装体(未绘示)，并以表面粘着技术(SMT)安装至封装载板100a。上述的发热元件200与封装载板100a的接合形态以及发热元件200的形态仅为举例说明之用，并非用以限定本发明。
图3A至图3G为本发明的另一实施例的一种封装载板的制作方法的剖面示意图。请先参考图3A，依照本实施例的封装载板的制作方法，首先，提供一基板110b，其中基板110b具有一上表面111b以及一相对于上表面111b的下表面113b。在本实施例中，基板110b例如是由金属板112b以及至少一绝缘块114b(图3A中示意地绘示两个)所构成，其中金属板112b具有至少一连通上表面111b与下表面113b的贯孔115b(图3中示意地绘示两个)，而这些绝缘块114b配置于这些贯孔115b内。
接着，请参考图3B，形成一贯穿金属板112b的第一开口S1，其中第一开口S1的形成方法例如是冲切或以开槽(routing)方式。
接着，请参考图3C，配置一导热元件120于第一开口S1内，其中导热元件120例如是通过一绝缘材料130而固定于第一开口S1内。也就是说，绝缘材料130也配置于第一开口S1内，用以固定导热元件120与基板110b的相对位置。此外，在本实施例中，导热元件120具有一顶表面121以及一相对于顶表面121的底表面123。
特别是，在本实施例中，导热元件120是由一第一导电层122、一第二导电层124以及一绝缘材料层126所构成，其中绝缘材料层126位于第一导电层122与第二导电层124之间，且导热元件120的热膨胀系数小于基板110b的热膨胀系数，而导热元件120的热传导系数大于基板110b的热传导系数。具体来说，导热元件120的热膨胀系数例如是3(ppm/℃)至30(ppm/℃)，而导热元件120的热传导系数是介于20(W/m*K)至500(W/m*K)之间。此外，导热元件120的材质例如是具有穿硅导孔(Through Silicon Via，TSV)的陶瓷、无穿硅导孔(TSV)的陶瓷、具有穿硅导孔(TSV)的硅、无穿硅导孔(TSV)的硅、碳化硅、钻石或金属。
接着，请参考图3D，压合一第一绝缘层142以及一位于第一绝缘层142上的第一金属层152于基板110b的上表面111b上，以及压合一第二绝缘层144以及一位于第二绝缘层144上的第二金属层154于基板110b的下表面113b上。详细来说，在本实施例中，第一绝缘层142是位于基板110b与第一金属层142之间，且第一绝缘层142覆盖导热元件120的顶表面121、部分绝缘材料130以及基板110b的上表面111b。第二绝缘层144是位于基板110b与第二金属层154之间，且第二绝缘层144覆盖导热元件120的底表面123、部分绝缘材料130以及基板110b的下表面113b。此外，在本实施例中，压合第一绝缘层142及第一金属层152于基板110b的上表面111b上以及压合第二绝缘层144及第二金属层154于基板110b的下表面113b上的方法例如是热压合法。
接着，请参考图3E，形成一贯穿第一金属层152与第一绝缘层142且暴露出导热元件120的部分顶表面121的第二开口S2，以及形成一贯穿第二金属层154与第二绝缘层144且暴露出导热元件120的部分底表面123的第三开口S3。在本实施例中，形成第二开口S2与第三开口S3的方法包括机械钻孔或激光钻孔。
接着，请参考图3F，形成至少一贯穿第一金属层152、第一绝缘层142、基板110b、第二绝缘层144以及第二金属层154的孔道V(图3F中仅示意地绘示两个)，其中形成孔道V的方法包括机械钻孔或激光钻孔。
之后，请再参考图3F，形成一第三金属层160以覆盖第一金属层152、暴露于第二开口S2之外的导热元件120的部分顶表面121以及部分第一绝缘层142、第二金属层154、暴露于第三开口S3之外的导热元件120的部分底表面123以及部分第二绝缘层144以及孔道V的内壁。在本实施例中，形成第三金属层160的方法例如是电镀法。
然后，请参考图3G，形成一防焊层170于第三金属层160上。最后，形成一表面保护层180，其中表面保护层180包覆暴露于防焊层170之外的第三金属层160及位于孔道V的内壁上的第三金属层160。在本实施例中，表面保护层180的材质例如是镍金，用以减缓第一金属层152及第二金属层154的氧化速率。至此，已完成封装载板100b的制作。
在结构上，请再参考图3F，本实施例的封装载板100b包括基板110b、导热元件120、绝缘材料130、第一绝缘层142、第二绝缘层144、第一金属层152、第二金属层154、至少一孔道V(图1H中示意地绘示两个)、第三金属层160、防焊层170以及表面保护层180。基板110b具有上表面111b以及相对于上表面111b的下表面113b，其中基板110b是由金属板112b以及这些绝缘块114b所构成，且金属板112b具有第一开口S1以及这些贯孔115b，而这些绝缘块114b配置于这些贯孔115b内。导热元件120配置于基板110b的第一开口S1内，且具有顶表面121以及相对于顶表面121的底表面123。绝缘材料130填充于基板110b的第一开口S1内，用以将导热元件120固定于基板110b的第一开口S1内。第一绝缘层142配置于基板110b的上表面111b上，且覆盖上表面111b、部分绝缘材料130以及导热元件120的顶表面121，其中第一绝缘层142具有第二开口S2，且第二开口S2暴露出导热元件120的部分顶表面121。第二绝缘层144配置于基板110b的下表面113b上，且覆盖下表面113b、部分绝缘材料130及导热元件120的部分底表面123，其中第二绝缘层144具有第三开口S3，且第三开口S3暴露出导热元件120的部分底表面123。第一金属层152配置于第一绝缘层142上。第二金属层154配置于第二绝缘层144上。孔道V贯穿第一金属层152、第一绝缘层142、基板110b的绝缘块114b、第二绝缘层144以及第二金属层154。第三金属层160覆盖第一金属层152、暴露于第二开口S2之外的第一绝缘层142及导热元件120的部分顶表面121、第二金属层154、暴露于第三开口S3之外的第二绝缘层144及导热元件120的部分底表面123以及孔道V的内壁。防焊层170配置于第三金属层160上。表面保护层180包覆暴露于防焊层170之外的第三金属层160及位于孔道V的内壁上的第三金属层160。
图4为图3G的封装载板承载一发热元件的剖面示意图。请参考图4，在本实施例中，封装载板100b适于承载一发热元件200，其中发热元件200配置于对应第二开口S2所暴露出的导热元件120的部分顶表面121上方的表面保护层180上，而发热元件200例如是一电子芯片或一光电元件，但并不以此为限。举例来说，电子芯片可以是一集成电路芯片，其例如为一绘图芯片、一存储器芯片、一半导体芯片等单一芯片或是一芯片模块。光电元件例如是一发光二极管(LED)、一激光二极管或一气体放电光源等。在此，发热元件200是以一发光二极管(LED)作为举例说明。
详细来说，发热元件200(例如是半导体芯片)可通过多条焊线220以打线接合的方式而电连接至表面保护层160，且也可通过一封装胶体210来包覆发热元件200、这些焊线220以及部分封装载板100b，用以保护发热元件200与这些焊线220及封装载板100b之间的电连接关系。由于本实施例的导热元件120的热膨胀系数小于基板110b的热膨胀系数，因此发热元件200、导热元件120及基板110b彼此之间的热膨胀系数差异可渐近式的逐渐减少。如此一来，可避免发热元件200、导热元件120及基板110b之间因热膨胀系数差异过大而导致相互之间的应力增加，可有效防止发热元件200剥落、坏损的现象产生，进而可提高封装载板100b的使用可靠度。
此外，由于导热元件120的热传导系数大于基板110b的热传导系数，且导热元件120是内埋于基板110b内，而导热元件120的顶表面121以及底表面123的上方分别配置有第一金属层152以及第二金属层154。因此，当将发热元件200配置于封装载板100b上时，发热元件200所产生的热可通过导热元件120以及基板110b上的金属层(包括第一金属层152、第二金属层154以及第三金属层160)而快速地传递至外界。如此一来，本实施例的封装载板100b可以有效地排除发热元件200所产生的热，进而改善发热元件200的使用效率与使用寿命。
值得一提的是，本发明并不限定发热元件200与封装载板100b的接合形态以及发热元件200的型态，虽然此处所提及的发热元件200具体化是通过打线接合而电连接至封装载板100b的表面保护层180。不过，在另一实施例中，发热元件200也可通过多个凸块(未绘示)以覆晶接合的方式而电连接至位于导热元件120上方的表面保护层180上。在另一实施例中，发热元件200可为一芯片封装体(未绘示)，并以表面粘着技术(SMT)安装至封装载板100b。上述的发热元件200与封装载板100b的接合形态以及发热元件200的形态仅为举例说明之用，并非用以限定本发明。
综上所述，由于本发明的封装载板具有导热元件，且导热元件是内埋于基板内，因此当将一发热元件配置于封装载板上时，发热元件所产生的热可通过导热元件以及基板上的金属层而快速地传递至外界。如此一来，本发明的封装载板可以有效地排除发热元件所产生的热，进而改善发热元件的使用效率与使用寿命。再者，本发明的封装载板具有压合于基板上的绝缘层以及导电层，此设计除了可增加封装载板整体的结构强度外，也可增加封装载板整体的导热效果。此外，由于本发明的导热元件的热膨胀系数小于基板的热膨胀系数，因此发热元件、导热元件及基板彼此之间的热膨胀系数差异可渐近式的逐渐减少。如此一来，可避免发热元件、导热元件及基板之间因热膨胀系数差异过大而导致相互之间的应力增加，可有效防止发热元件剥落、坏损的现象产生，进而可提高封装载板的使用可靠度。
虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。

Claims (15)

1.一种封装载板的制作方法，包括：
提供一基板，该基板具有上表面以及相对于该上表面的下表面；
形成一连通该基板的该上表面与该下表面的第一开口；
配置一导热元件于该基板的该第一开口内，其中该导热元件通过一绝缘材料而固定于该基板的该第一开口内，且该导热元件具有一顶表面以及一相对于该顶表面的底表面；
压合一第一绝缘层以及一位于该第一绝缘层上的第一金属层于该基板的该上表面上，以及压合一第二绝缘层以及一位于该第二绝缘层上的第二金属层于该基板的该下表面上，其中该第一绝缘层位于该基板与该第一金属层之间且覆盖该导热元件的该顶表面及部分该绝缘材料，而该第二绝缘层位于该基板与该第二金属层之间且覆盖该导热元件的该底表面及部分该绝缘材料；
形成一贯穿该第一金属层与该第一绝缘层且暴露出部分顶表面的第二开口，以及形成一贯穿该第二金属层与该第二绝缘层且暴露出部分该底表面的第三开口；
形成至少一贯穿该第一金属层、该第一绝缘层、该基板、该第二绝缘层以及该第二金属层的孔道；
形成一第三金属层以覆盖该第一金属层、暴露于该第二开口之外的部分该顶表面及部分该第一绝缘层、该第二金属层、暴露于该第三开口之外的部分该底表面及部分该第二绝缘层以及该孔道的内壁；
形成一防焊层于该第三金属层上；以及
形成一表面保护层，包覆暴露于该防焊层之外的该第三金属层以及位于该孔道的内壁上的该第三金属层。
2.如权利要求1所述的封装载板的制作方法，其中该基板包括第一铜箔层、第二铜箔层以及核心介电层，该核心介电层配置于该第一铜箔层与该第二铜箔层之间。
3.如权利要求1所述的封装载板的制作方法，还包括：
配置该导热元件于该基板的该第一开口内之前，形成一种子层于该第一铜箔层、该第二铜箔层以及该第一开口的内壁上。
4.如权利要求1所述的封装载板的制作方法，其中该基板包括金属板以及至少一绝缘块，而该金属板具有该第一开口。
5.如权利要求4所述的封装载板的制作方法，还包括：
在压合该第一绝缘层及该第一金属层于该基板的该上表面上，以及压合该第二绝缘层及该第二金属层于该基板的该下表面上之前，形成至少一贯穿该金属板且连接该上表面与该下表面的贯孔；以及
在形成该贯孔之后，形成该绝缘块于该基板的该贯孔内。
6.如权利要求1所述的封装载板的制作方法，其中该导热元件包括第一导电层、第二导电层以及绝缘材料层，且该绝缘材料层位于该第一导电层与该第二导电层之间。
7.如权利要求1所述的封装载板的制作方法，其中该导热元件的材质包括陶瓷、硅、碳化硅、钻石或金属。
8.如权利要求1所述的封装载板的制作方法，其中该导热元件的热膨胀系数小于该基板的热膨胀系数，而该导热元件的热传导系数大于该基板的热传导系数。
9.如权利要求1所述的封装载板的制作方法，其中形成该第三金属层的方法包括电镀法。
10.一种封装载板，适于承载一发热元件，该封装载板包括：
基板，具有上表面、相对于该上表面的下表面以及连通该上表面与该下表面的第一开口；
导热元件，配置于该基板的该第一开口内，且具有一顶表面以及相对于该顶表面的底表面；
绝缘材料，填充于该基板的该第一开口内，用以将该导热元件固定于该基板的该第一开口内；
第一绝缘层，配置于该基板的该上表面上，且覆盖该上表面以及部分该绝缘材料，其中该第一绝缘层具有第二开口，且该第二开口暴露出该导热元件的部分该顶表面；
第二绝缘层，配置于该基板的该下表面上，且覆盖该下表面以及部分该绝缘材料，其中该第二绝缘层具有第三开口，且该第三开口暴露出该导热元件的部分该底表面；
第一金属层，配置于该第一绝缘层上；
第二金属层，配置于该第二绝缘层上；
至少一孔道，贯穿该第一金属层、该第一绝缘层、该基板、该第二绝缘层以及该第二金属层；
第三金属层，覆盖该第一金属层、暴露于该第二开口之外的该第一绝缘层及该导热元件的部分该顶表面、该第二金属层、暴露于该第三开口之外的该第二绝缘层及该导热元件的部分该底表面以及该孔道的内壁；
防焊层，配置于该第三金属层上；以及
表面保护层，包覆暴露于该防焊层之外的该第三金属层以及位于该孔道的内壁上的该第三金属层，且该发热元件配置于对应该第二开口所暴露出的该导热元件的部分顶表面上方的该表面保护层上。
11.如权利要求10所述的封装载板，其中该基板包括第一铜箔层、第二铜箔层以及绝缘层，该绝缘层配置于该第一铜箔层与该第二铜箔层之间。
12.如权利要求10所述的封装载板，其中该基板包括金属板以及至少一绝缘块，该金属板具有该第一开口以及至少一贯孔，而该绝缘块配置于该贯孔内。
13.如权利要求10所述的封装载板，其中该导热元件包括第一导电层、第二导电层以及绝缘材料层，且该绝缘材料层位于该第一导电层与该第二导电层之间。
14.如权利要求10所述的封装载板，其中该导热元件的材质包括陶瓷、硅、碳化硅、钻石或金属。
15.如权利要求10所述的封装载板，其中该导热元件的热膨胀系数小于该基板的热膨胀系数，而该导热元件的热传导系数大于该基板的热传导系数。
CN201110071243.0A 2011-02-08 2011-03-24 封装载板及其制作方法 Active CN102629560B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100104109A TWI408837B (zh) 2011-02-08 2011-02-08 封裝載板及其製作方法
TW100104109 2011-02-08

Publications (2)

Publication Number Publication Date
CN102629560A true CN102629560A (zh) 2012-08-08
CN102629560B CN102629560B (zh) 2014-07-23

Family

ID=46587791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110071243.0A Active CN102629560B (zh) 2011-02-08 2011-03-24 封装载板及其制作方法

Country Status (4)

Country Link
US (1) US8441121B2 (zh)
JP (1) JP5296894B2 (zh)
CN (1) CN102629560B (zh)
TW (1) TWI408837B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103841750A (zh) * 2012-11-23 2014-06-04 旭德科技股份有限公司 封装载板
CN105590916A (zh) * 2014-11-12 2016-05-18 精材科技股份有限公司 晶片封装体及其制造方法
CN106548985A (zh) * 2015-09-16 2017-03-29 旭德科技股份有限公司 封装载板及其制作方法
CN110519912A (zh) * 2019-09-19 2019-11-29 生益电子股份有限公司 一种内嵌导热体的pcb制作方法及pcb
CN112701049A (zh) * 2020-12-22 2021-04-23 杰群电子科技（东莞）有限公司 一种半导体模块的封装方法及半导体模块
WO2022166132A1 (zh) * 2021-02-05 2022-08-11 长鑫存储技术有限公司 封装基板及具有其的半导体结构

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136341B2 (en) 2012-04-18 2015-09-15 Rf Micro Devices, Inc. High voltage field effect transistor finger terminations
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
CN103871996A (zh) * 2012-12-11 2014-06-18 宏启胜精密电子(秦皇岛)有限公司 封装结构及其制作方法
EP2894950B1 (en) * 2013-05-31 2020-07-29 Dialog Semiconductor GmbH Embedded heat slug to enhance substrate thermal conductivity
US9536803B2 (en) * 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
DE102014218967B4 (de) * 2014-09-22 2016-07-07 Robert Bosch Gmbh Leiterplatte
US9397471B2 (en) * 2014-11-14 2016-07-19 Intel Corporation Heat removal from photonic devices
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
TWI611541B (zh) * 2015-09-07 2018-01-11 鈺橋半導體股份有限公司 具有內建電性隔離件以及防潮蓋之線路板製備方法及其半導體組體
TWI578416B (zh) * 2015-09-18 2017-04-11 Subtron Technology Co Ltd 封裝載板及其製作方法
TWI611538B (zh) * 2016-10-25 2018-01-11 旭德科技股份有限公司 封裝載板及其製作方法
WO2018092251A1 (ja) * 2016-11-17 2018-05-24 三菱電機株式会社 半導体パッケージ
KR20190098709A (ko) 2018-02-14 2019-08-22 에피스타 코포레이션 발광 장치, 그 제조 방법 및 디스플레이 모듈
TWI722533B (zh) * 2019-08-12 2021-03-21 旭德科技股份有限公司 散熱基板及其製作方法
JPWO2021084749A1 (ja) * 2019-11-01 2021-11-18 株式会社メイコー 放熱基板及びその製造方法
US11626340B2 (en) 2019-12-12 2023-04-11 Qorvo Us, Inc. Integrated circuit (IC) package with embedded heat spreader in a redistribution layer (RDL)
US11257734B2 (en) * 2020-01-08 2022-02-22 Microchip Technology Inc. Thermal management package and method
DE102022106953A1 (de) * 2022-03-24 2023-09-28 Rogers Germany Gmbh Leiterplatte, Metall-Keramik-Substrat als Einsatz und Verfahren zur Herstellung einer Leiterplatte

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835598A (en) * 1985-06-13 1989-05-30 Matsushita Electric Works, Ltd. Wiring board
JPH05304223A (ja) * 1992-04-24 1993-11-16 Citizen Watch Co Ltd 電子部品搭載用基板の製造方法
CN101908510A (zh) * 2009-06-03 2010-12-08 钰桥半导体股份有限公司 具散热封装结构的半导体装置及其制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6215881A (ja) 1985-07-12 1987-01-24 松下電工株式会社 電子素子用チツプキヤリア
JPH06295962A (ja) * 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
TW332334B (en) * 1996-05-31 1998-05-21 Toshiba Co Ltd The semiconductor substrate and its producing method and semiconductor apparatus
SE512710C2 (sv) * 1998-07-08 2000-05-02 Ericsson Telefon Ab L M Kapsel för högeffekttransistorchip för höga frekvenser innefattande en elektriskt och termiskt ledande fläns
JP2001320171A (ja) * 2000-05-08 2001-11-16 Shinko Electric Ind Co Ltd 多層配線基板及び半導体装置
TW490820B (en) * 2000-10-04 2002-06-11 Advanced Semiconductor Eng Heat dissipation enhanced ball grid array package
TW466723B (en) * 2000-12-01 2001-12-01 Siliconware Precision Industries Co Ltd Super thin package having high heat-dissipation property
JPWO2002084733A1 (ja) * 2001-04-09 2004-08-05 株式会社住友金属エレクトロデバイス 放熱型ｂｇａパッケージ及びその製造方法
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
KR100432715B1 (ko) * 2001-07-18 2004-05-24 엘지전자 주식회사 방열부재를 갖는 인쇄회로기판 및 그 제조방법
US6861750B2 (en) * 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
US7245500B2 (en) * 2002-02-01 2007-07-17 Broadcom Corporation Ball grid array package with stepped stiffener layer
US6921971B2 (en) * 2003-01-15 2005-07-26 Kyocera Corporation Heat releasing member, package for accommodating semiconductor element and semiconductor device
JP2006108216A (ja) 2004-10-01 2006-04-20 Hitachi Aic Inc Ｌｅｄ装置
EP1949770B1 (en) * 2005-11-09 2018-12-12 Koninklijke Philips N.V. Method of manufacturing a package carrier for enclosing at least one microelectronic element and method of manufacturing a diagnostic device
US20080083981A1 (en) * 2006-06-07 2008-04-10 Romig Matthew D Thermally Enhanced BGA Packages and Methods
KR100785510B1 (ko) * 2007-01-08 2007-12-13 주식회사 오킨스전자 반도체칩 패키지 캐리어
US8324723B2 (en) * 2008-03-25 2012-12-04 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and dual-angle cavity in bump

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835598A (en) * 1985-06-13 1989-05-30 Matsushita Electric Works, Ltd. Wiring board
JPH05304223A (ja) * 1992-04-24 1993-11-16 Citizen Watch Co Ltd 電子部品搭載用基板の製造方法
CN101908510A (zh) * 2009-06-03 2010-12-08 钰桥半导体股份有限公司 具散热封装结构的半导体装置及其制作方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103841750A (zh) * 2012-11-23 2014-06-04 旭德科技股份有限公司 封装载板
CN107580407A (zh) * 2012-11-23 2018-01-12 旭德科技股份有限公司 封装载板
CN105590916A (zh) * 2014-11-12 2016-05-18 精材科技股份有限公司 晶片封装体及其制造方法
CN105590916B (zh) * 2014-11-12 2018-07-31 精材科技股份有限公司 晶片封装体及其制造方法
CN106548985A (zh) * 2015-09-16 2017-03-29 旭德科技股份有限公司 封装载板及其制作方法
CN110519912A (zh) * 2019-09-19 2019-11-29 生益电子股份有限公司 一种内嵌导热体的pcb制作方法及pcb
WO2021052060A1 (zh) * 2019-09-19 2021-03-25 生益电子股份有限公司 一种内嵌导热体的pcb制作方法及pcb
CN112701049A (zh) * 2020-12-22 2021-04-23 杰群电子科技（东莞）有限公司 一种半导体模块的封装方法及半导体模块
WO2022166132A1 (zh) * 2021-02-05 2022-08-11 长鑫存储技术有限公司 封装基板及具有其的半导体结构

Also Published As

Publication number Publication date
CN102629560B (zh) 2014-07-23
TW201234666A (en) 2012-08-16
TWI408837B (zh) 2013-09-11
US20120199955A1 (en) 2012-08-09
JP5296894B2 (ja) 2013-09-25
US8441121B2 (en) 2013-05-14
JP2012164982A (ja) 2012-08-30

Similar Documents

Publication Publication Date Title
CN102629560B (zh) 封装载板及其制作方法
CN102610709B (zh) 封装载板及其制作方法
TWI692122B (zh) 發光二極體封裝結構及其製作方法
CN102769076B (zh) 封装载板的制作方法
JP5572684B2 (ja) パッケージキャリア及びその製造方法
CN102610583B (zh) 封装载板及其制作方法
CN103579011B (zh) 封装载板及其制作方法
US8143080B2 (en) Method for manufacturing LED package and substrate thereof
US8669142B2 (en) Method of manufacturing package structure
CN102593313A (zh) 封装载板及其制作方法
CN102610586B (zh) 封装载板
CN101673789B (zh) 发光二极管封装基板结构、制法及其封装结构
CN203707127U (zh) 一种低热阻高光效的cob封装结构
CN102376677A (zh) 半导体封装结构及半导体封装结构的制作方法
CN108963054B (zh) 覆晶式发光二极管及其制造方法
CN208954980U (zh) 带一体式多层铜的陶瓷封装基板结构
CN104916758A (zh) 形成发光二极管封装的方法
CN102769075A (zh) 封装载板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant