CN101533818B - 集成电路元件的封装结构及其制造方法 - Google Patents

集成电路元件的封装结构及其制造方法 Download PDF

Info

Publication number
CN101533818B
CN101533818B CN 200810084991 CN200810084991A CN101533818B CN 101533818 B CN101533818 B CN 101533818B CN 200810084991 CN200810084991 CN 200810084991 CN 200810084991 A CN200810084991 A CN 200810084991A CN 101533818 B CN101533818 B CN 101533818B
Authority
CN
China
Prior art keywords
integrated circuit
circuit component
encapsulating structure
bonding land
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200810084991
Other languages
English (en)
Other versions
CN101533818A (zh
Inventor
詹世雄
陈滨全
林昇柏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhanjing Technology Shenzhen Co Ltd
Advanced Optoelectronic Technology Inc
Original Assignee
Rongchuang Energy Technology Co ltd
Zhanjing Technology Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rongchuang Energy Technology Co ltd, Zhanjing Technology Shenzhen Co Ltd filed Critical Rongchuang Energy Technology Co ltd
Priority to CN 200810084991 priority Critical patent/CN101533818B/zh
Publication of CN101533818A publication Critical patent/CN101533818A/zh
Application granted granted Critical
Publication of CN101533818B publication Critical patent/CN101533818B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明揭示一种集成电路元件的封装结构及其制造方法，其包含铜箔基板、集成电路元件、多个金属导线及封胶材料。上述的铜箔基板包含IC接合区、多个导电区及一种绝缘介电材料。其中，集成电路元件固定于IC接合区的表面，并通过金属导线连接集成电路元件与多个导电区的电性，而绝缘介电材料则介于IC接合区与导电区之间及两相邻导电区之间。此外，封胶材料覆盖于IC接合区、多个导电区及集成电路元件上。本发明利用铜箔基板取代陶瓷基板以达到封装结构更加薄型化的目的，且通过铜箔基板的性质改善传统陶瓷基板散热不佳的问题。

Description

集成电路元件的封装结构及其制造方法
技术领域
本发明涉及一种集成电路元件的封装结构及其制造方法，尤其涉及一种集成电路元件的薄型化封装结构及其制造方法。
背景技术
随着消费性电子产品的需求趋势，再加上节能与环保等发展方向，轻、薄、短、小的产品已蔚为趋势，也因此促使集成电路的封装结构往薄型化发展。已知集成电路封装多采用陶瓷基板，虽然陶瓷基板有良好的耐热程度，但热传导与散热性质则相对较差。此外，为了使陶瓷基板维持其适当的应力与坚硬度，因此无法降低基板厚度，一般的陶瓷基板厚度约限于1～3mm，此情形于封装结构薄型化的发展上为一大阻碍。
有鉴于此，仍有必要开发新的封装结构与工艺，以达到封装结构薄型化的目标，并改善散热不佳的问题，降低生产成本，以符合市场需求。
发明内容
本发明提供一种集成电路元件的封装结构及其制造方法，并利用铜箔基板取代陶瓷基板以达到封装结构更加薄型化的目的，且通过铜箔基板的性质改善传统陶瓷基板散热不佳的问题。
本发明提供一种集成电路元件的封装结构，其包含铜箔基板、集成电路元件、多个金属导线及封胶材料。上述铜箔基板包含IC接合区、多个导电区及一种绝缘介电材料。其中，集成电路元件固定于IC接合区的表面，并通过金属导线连接集成电路元件与多个导电区的电性，而绝缘介电材料则介于IC接合区与导电区之间及两相邻导电区之间。此外，封胶材料覆盖于IC接合区、多个导电区及集成电路元件上。
根据本发明的集成电路元件的封装结构，所述集成电路元件与所述IC接合区之间还包含粘结材料。
根据本发明的集成电路元件的封装结构，所述粘结材料包含下列群组中的一个或其组合：金硅合金、金锡合金、金锗合金、铅锡合金、铅银铟合金、玻璃、金、锡、共晶合金、高导热性金属玻璃胶、银玻璃胶、环氧树酯或聚亚酰胺等高分子胶。
根据本发明的集成电路元件的封装结构，其中所述绝缘介电材料包含下列群组中的一个或其组合：氧化硅(SiO)、氮化硅(SiN)、氮氧化硅(SiON)、氧化钽(TaO)、氧化铝(AlO)、氧化钛(TiO)、氮化铝(AlN)、氮化钛(TiN)、环氧树脂(epoxy)、硅树脂(silicone)或高分子绝缘材料。
根据本发明的集成电路元件的封装结构，所述封装结构还包含多个金属导线以连接所述集成电路元件与所述导电区的电性。
根据本发明的集成电路元件的封装结构，所述封装结构还包含多个凸块以连接所述集成电路元件与所述导电区的电性。
根据本发明的集成电路元件的封装结构，其中所述IC接合区还包含固件凹槽，所述集成电路元件固定于所述固件凹槽内。
根据本发明的集成电路元件的封装结构，其中每一个所述导电区还包含可供所述金属导线熔接的打线凹槽。
根据本发明的集成电路元件的封装结构，所述封装结构还包含叠置于所述铜箔基板上被图案化的绝缘材料层，其中所述绝缘材料层包括供所述集成电路元件固定的固件凹槽。
根据本发明的集成电路元件的封装结构，所述封装结构还包含叠置于所述铜箔基板上被图案化的绝缘材料层，其中所述绝缘材料层包括供所述集成电路元件固定的固件凹槽及至少一个可供所述金属导线熔接的打线凹槽。
本发明还提供了一种集成电路元件封装结构的制造方法，其步骤包含：提供铜箔基板，其包括IC接合区、多个导电区及一种绝缘介电材料，其中所述绝缘介电材料介于所述IC接合区与所述导电区之间及两相邻所述导电区之间；将集成电路元件固接于所述IC接合区上，并将所述集成电路元件的电性连接至多个所述导电区；以及将胶材包覆所述集成电路元件、所述IC接合区及多个所述导电区。
根据本发明的集成电路元件封装结构的制造方法，其中所述铜箔基板由下列步骤制成：提供铜箔板；于所述铜箔板上形成多个沟槽以分隔所述IC接合区及多个所述导电区；以及在所述沟槽中填入绝缘介电材料。
根据本发明的集成电路元件封装结构的制造方法，其中所述沟槽利用钻孔工艺、蚀刻工艺或是金属冲压工艺所形成。
根据本发明的集成电路元件封装结构的制造方法，还包含于所述IC接合区形成固件凹槽的步骤。
根据本发明的集成电路元件封装结构的制造方法，其中所述集成电路元件固定于所述固件凹槽内。
根据本发明的集成电路元件封装结构的制造方法，其中所述集成电路元件与多个所述导电区间的电性连接通过金属导线来达成。
根据本发明的集成电路元件封装结构的制造方法，还包含于每一个所述导电区形成打线凹槽的步骤，其中所述打线凹槽可供至少一个金属导线熔接之处。
根据本发明的集成电路元件封装结构的制造方法，还包含于所述铜箔基板上叠置被图案化的绝缘材料层，其中所述绝缘材料层包括供所述集成电路元件固定的固件凹槽及可供至少一个金属导线熔接的多个打线凹槽。
根据本发明的集成电路元件封装结构的制造方法，还包含以打线接合或是覆晶接合方式连接所述集成电路元件与所述铜箔基板上的所述导电区的电性。
根据本发明的集成电路元件封装结构的制造方法，其中所述固件凹槽或所述打线凹槽通过光微影蚀刻、电铸工艺或是钻孔工艺所形成。
根据本发明的集成电路元件封装结构的制造方法，其中，将所述集成电路元件固接于所述IC接合区表面的方法包含下列方法中的一个：共晶粘结法、玻璃胶粘结法、高分子胶粘结法、焊接粘结法。
本发明所提供的铜箔基板其厚度约可降至20～50μm。
附图说明
图1A、图1B和图1C为根据本发明的第一实施例所建构的铜箔基板的工艺示意图；
图2A为于本发明的第二实施例中所建构的一种集成电路元件的封装结构的剖面示意图；
图2B为图2A的IC封装结构的俯视图；
图2C为根据本发明的第一较佳范例所建构的一种IC封装结构200a的剖面示意图；
图2D为根据本发明的第二较佳范例所建构的一种IC封装结构200b的剖面示意图；
图2E为根据本发明的第三较佳范例所建构的一种IC封装结构200c的剖面示意图；
图2F为根据本发明的第四较佳范例所建构的一种IC封装结构200d的剖面示意图；以及
图3A、图3B、图3C和图3D为于本发明中采用电铸工艺形成固件凹槽与打线凹槽的工艺示意图。
其中，附图标记说明如下：
100  铜箔基板          110  铜箔板
112  IC接合区          114  导电区
116  沟槽              120  绝缘介电材料
200  IC封装结构        210  铜箔基板
212  IC接合区          214  导电区
217  固件凹槽          218  打线凹槽
220  绝缘介电材料      230  集成电路元件
240  金属导线          250  粘着材料
260  封胶材料          270  凸块
280  绝缘材料层        290  金属层
具体实施方式
本发明在此所探讨的方向为一种集成电路元件的封装结构及其制造方法。为了能彻底地了解本发明，将在下列的描述中提出详尽的步骤及其组成。显然地，本发明的施行并未限定于IC封装结构的技艺者所熟习的特殊细节。另一方面，众所周知的组成或步骤并未描述于细节中，以避免造成本发明不必要的限制。本发明的较佳实施例会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地施行在其他的实施例中，且本发明的范围不受限定，其以之后的权利要求为准。
图1A、图1B和图1C为根据本发明的第一实施例所建构的铜箔基板的工艺示意图。如图1A所示，提供厚度为20～50μm的铜箔板110。接着，如图1B所示，再利用钻孔工艺、蚀刻工艺或是金属冲压等工艺于铜箔板110上形成多个沟槽116，通过沟槽116断绝两导电区114之间及导电区114与IC接合区112之间的电性导通。最后，如图1C所示，于沟槽116中填入绝缘介电材料120，即完成铜箔基板100的制作。此外，上述绝缘介电材料120包含下列群组中的一个或其组合：氧化硅(SiO)、氮化硅(SiN)、氮氧化硅(SiON)、氧化钽(TaO)、氧化铝(AlO)、氧化钛(TiO)、氮化铝(AlN)、氮化钛(TiN)、环氧树脂(epoxy)、硅树脂(silicone)或高分子绝缘材料等，且通过绝缘介电材料120的填入可增加两导电区114之间及导电区114与IC接合区112之间的绝缘性与铜箔基板100的支撑刚性。
图2A为于本发明的第二实施例中所建构的一种集成电路元件的封装结构的剖面示意图。首先提供铜箔基板210，其中铜箔基板210包含IC接合区212、多个导电区214及一种绝缘介电材料220，绝缘介电材料220介于IC接合区212与导电区214之间及两相邻导电区214之间。接着，利用粘结技术将集成电路元件230固定于铜箔基板210的IC接合区212表面，亦即集成电路元件230通过粘结材料250而固定于IC接合区212的表面。再经由金属导线240连接集成电路元件230与铜箔基板210的导电区214的电性，如此铜箔基板210即成为集成电路元件230及金属导线240的封装载体。最后再利用模压工艺使封胶材料260覆盖于集成电路元件230、金属导线240及导电区214上，从而达到防湿气与保护的效果。其中，上述粘结技术包含下列方法中的一个：共晶粘结法、玻璃胶粘结法、高分子胶粘结法及焊接粘结法，粘结材料250包含下列群组中的一个或其组合：金硅合金、金锡合金、金锗合金、铅锡合金、铅银铟合金、玻璃、金、锡、共晶合金、高导热性金属玻璃胶、银玻璃胶、环氧树酯或聚亚酰胺等高分子胶，封胶材料260为环氧树脂(epoxy)或是硅氧烷(silicone)。
图2B为图2A的IC封装结构俯视图。经由移除图2A中局部的封胶材料260，则集成电路元件230、金属导线240及铜箔基板210的连结关系清晰可见，多个金属导线240分别自集成电路元件230表面向导电区214延伸并连接。
第一较佳范例：
请参考图2C，其为根据本发明的第一较佳范例所建构的一种IC封装结构200a的剖面示意图。上述封装结构200a利用覆晶(flip chip)工艺将集成电路元件230通过凸块(bump)270固定于铜箔基板210的导电区214表面，与图2B不同之处在于集成电路元件230的主动面翻转朝向铜箔基板210，并利用锡球与集成电路元件230上的焊垫相接合而成为凸块270，经过回焊后则凸块270与铜箔基板210会因锡膏融熔后又固化而倒通电性，最后再利用模压工艺使封胶材料260覆盖集成电路元件230及铜箔基板210，达到防湿气与保护的效果。本范例的优点为电流路径较短与散热效果佳，此外亦能扣除金属导线240的线弧高度(loop height)所占据的空间，使得封装结构更加微小化。
第二较佳范例：
请参考图2D，其为根据本发明的第二较佳范例所建构的一种IC封装结构200b的剖面示意图。相较于第一实施例，本范例更能进一步减少封装结构的厚度。首先于铜箔基板210的IC接合区212形成固件凹槽217，并通过粘着材料250将集成电路元件230粘着于固件凹槽217的表面，再由金属导线240连接集成电路元件230与多个导电区214的电性，最后将封胶材料260覆盖集成电路元件230、金属导线240及铜箔基板210的导电区214。其中，上述形成固件凹槽217的方法为光刻蚀刻、电铸工艺或钻孔工艺。本范例的优点在于：当集成电路元件230被放置于固件凹槽217中，对于利用金属导线240连接集成电路元件230与铜箔基板210间的电性而言，此固件凹槽217能有效降低金属导线240的线弧高度，进而使整体封装结构达成更加薄型化的目的。
第三较佳范例：
请参考图2E，其为根据本发明的第三较佳范例所建构的一种IC封装结构200c的剖面示意图。相较于第二较佳范例，本范例还包含于每一个导电区214形成打线凹槽218。上述形成打线凹槽218的方法为光刻蚀刻、电铸工艺或钻孔工艺。本范例所提供的打线凹槽218降低了导电区214中金属导线240的焊点熔接位置，相对的亦降低了金属导线240的线弧高度，也因此使得集成电路元件230的封装结构更加薄型化。
第四较佳范例：
请参考图2F，其为根据本发明的第四较佳范例所建构的一种IC封装结构200d的剖面示意图。相较于第三较佳范例，本范例的形成固件凹槽217与打线凹槽218的方法，为于铜箔基板210上形成图案化的绝缘材料层280，即利用光刻蚀刻于绝缘材料层280上形成固件凹槽217与打线凹槽218。如此不仅可减少封装结构的厚度，亦可避免连接导电区214的金属导线240与IC接合区212有不当接触而短路。
图3A、图3B、图3C和图3D为于本发明中采用电铸工艺形成固件凹槽217与打线凹槽218的工艺示意图。首先提供铜箔基板210，并于铜箔基板210上形成图案化的绝缘材料层280，如图3B所示。接着，如图3C所示，利用电铸工艺于IC接合区212及多个导电区214露出的表面成长金属层290。最后，如图3D所示，去除绝缘材料层280，形成固件凹槽217与多个打线凹槽218。上述绝缘材料层280为光致抗蚀剂材料，去除绝缘材料层280的步骤为去光致抗蚀剂步骤。
显然地，依照上面实施例中的描述，本发明可能有许多的修正与差异。因此需要在其附加的权利要求的范围内加以理解，除了上述详细的描述外，本发明还可以广泛地在其他的实施例中施行。上述仅为本发明的较佳实施例而已，并非用以限定本发明的权利要求范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在下述权利要求范围内。

Claims (12)

1.一种集成电路元件的封装结构，包含：
铜箔基板，该铜箔基板上形成有多个沟槽，该多个沟槽将铜箔基板划分为IC接合区及多个导电区，通过所述沟槽断绝两导电区之间及导电区与IC接合区之间的电性导通，该多个沟槽内填入有绝缘介电材料，其中所述绝缘介电材料介于所述IC接合区与所述导电区之间及两相邻所述导电区之间，每一个所述导电区包含可供金属导线熔接的打线凹槽；
集成电路元件，位于所述IC接合区上方，且所述集成电路元件的电性经由多个金属导线分别与多个所述导电区的打线凹槽相连接；以及
封胶材料，覆盖于所述IC接合区和多个所述导电区的邻近所述集成电路元件的一侧并覆盖所述集成电路元件。
2.如权利要求1所述的集成电路元件的封装结构，所述集成电路元件与所述IC接合区之间还包含粘结材料。
3.如权利要求2所述的集成电路元件的封装结构，所述粘结材料包含下列群组中的一个或其组合：玻璃、金、锡、共晶合金、环氧树酯或聚亚酰胺。
4.如权利要求1所述的集成电路元件的封装结构，其中所述铜箔基板的厚度为20～50μm。
5.如权利要求1所述的集成电路元件的封装结构，其中所述绝缘介电材料包含下列群组中的一个或其组合：氧化硅、氮化硅、氮氧化硅、氧化钽、氧化铝、氧化钛、氮化铝或高分子绝缘材料。
6.如权利要求1所述的集成电路元件的封装结构，其中所述IC接合区还包含固件凹槽，所述集成电路元件固定于所述固件凹槽内。
7.一种集成电路元件封装结构的制造方法，其步骤包含：
提供铜箔基板，其上形成有多个沟槽，该多个沟槽将铜箔基板划分为IC接合区及多个导电区，通过所述沟槽断绝两导电区之间及导电区与IC接合区之间的电性导通，该多个沟槽内填入绝缘介电材料，其中所述绝缘介电材料介于所述IC接合区与所述导电区之间及两相邻所述导电区之间，每一个所述导电区包含可供金属导线熔接的打线凹槽；
将集成电路元件固定于所述IC接合区上，并将所述集成电路元件的电性经由多个金属导线分别连接至多个所述导电区的打线凹槽；以及
将胶材覆盖于所述IC接合区和多个所述导电区的邻近所述集成电路元件的一侧并包覆所述集成电路元件。
8.如权利要求7所述的集成电路元件封装结构的制造方法，其中所述沟槽利用钻孔工艺、蚀刻工艺或是金属冲压工艺所形成。
9.如权利要求7所述的集成电路元件封装结构的制造方法，还包含：于所述IC接合区形成固件凹槽的步骤。
10.如权利要求9所述的集成电路元件封装结构的制造方法，其中所述集成电路元件固定于所述固件凹槽内。
11.如权利要求9所述的集成电路元件封装结构的制造方法，其中所述固件凹槽或所述打线凹槽通过光刻蚀刻、电铸工艺或是钻孔工艺形成。
12.如权利要求7所述的集成电路元件封装结构的制造方法，其中，将所述集成电路元件固定于所述IC接合区上的方法包含下列方法中的一个：玻璃胶粘结法、高分子胶粘结法、焊接粘结法。
CN 200810084991 2008-03-12 2008-03-12 集成电路元件的封装结构及其制造方法 Expired - Fee Related CN101533818B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810084991 CN101533818B (zh) 2008-03-12 2008-03-12 集成电路元件的封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810084991 CN101533818B (zh) 2008-03-12 2008-03-12 集成电路元件的封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101533818A CN101533818A (zh) 2009-09-16
CN101533818B true CN101533818B (zh) 2013-01-16

Family

ID=41104322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810084991 Expired - Fee Related CN101533818B (zh) 2008-03-12 2008-03-12 集成电路元件的封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN101533818B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5627097B2 (ja) * 2009-10-07 2014-11-19 ルネサスエレクトロニクス株式会社 配線基板
US20120126399A1 (en) * 2010-11-22 2012-05-24 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
CN111665640B (zh) * 2019-03-08 2022-07-26 三赢科技（深圳）有限公司 结构光投射模组及其电子装置
CN110017942A (zh) * 2019-05-22 2019-07-16 龙微科技无锡有限公司 一种用于燃油压力传感器的封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5147982A (en) * 1989-04-07 1992-09-15 Sgs-Thomson Microelectronics S.A. Encapsulation of electronic modules
US6713849B2 (en) * 2000-12-28 2004-03-30 Hitachi, Ltd. Semiconductor utilizing grooves in lead and tab portions of lead frame to prevent peel off between the lead frame and the resin
CN1523681A (zh) * 2003-02-18 2004-08-25 夏普株式会社 半导体发光装置及其制造方法和电子图像拾取装置
CN1549341A (zh) * 2003-05-20 2004-11-24 矽品精密工业股份有限公司 由导线架建构的无管脚式半导体封装件及工序
CN1976079A (zh) * 2005-12-02 2007-06-06 日亚化学工业株式会社 发光装置以及发光装置的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5147982A (en) * 1989-04-07 1992-09-15 Sgs-Thomson Microelectronics S.A. Encapsulation of electronic modules
US6713849B2 (en) * 2000-12-28 2004-03-30 Hitachi, Ltd. Semiconductor utilizing grooves in lead and tab portions of lead frame to prevent peel off between the lead frame and the resin
CN1523681A (zh) * 2003-02-18 2004-08-25 夏普株式会社 半导体发光装置及其制造方法和电子图像拾取装置
CN1549341A (zh) * 2003-05-20 2004-11-24 矽品精密工业股份有限公司 由导线架建构的无管脚式半导体封装件及工序
CN1976079A (zh) * 2005-12-02 2007-06-06 日亚化学工业株式会社 发光装置以及发光装置的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2006-156704A 2006.06.15

Also Published As

Publication number Publication date
CN101533818A (zh) 2009-09-16

Similar Documents

Publication Publication Date Title
CN105144416B (zh) 具有光电子器件的照明设备
KR100771467B1 (ko) 회로기판 및 그 제조방법
US7863717B2 (en) Package structure of integrated circuit device and manufacturing method thereof
CN102132403B (zh) 模制超薄半导体管芯封装和使用该封装的系统及其制造方法
JPH10504137A (ja) 一体的にバンプされた電子パッケージコンポーネント
CN102300405B (zh) 埋入式电路板及其制作方法
CN104900597A (zh) 半导体封装件及方法
US20100320622A1 (en) Electronic component built-in wiring substrate and method of manufacturing the same
CN101192550A (zh) 半导体封装件及其制法
WO2007052476A1 (ja) 電子回路装置およびその製造方法
US11862600B2 (en) Method of forming a chip package and chip package
CN101533818B (zh) 集成电路元件的封装结构及其制造方法
US20110100549A1 (en) Method for manufacturing component-embedded module
CN1254858C (zh) 具有集成电路的电子芯片组件及其制造方法
CN101546737B (zh) 化合物半导体元件的封装结构及其制造方法
TW202205608A (zh) 用於半導體複合裝置之模組
CN102610586B (zh) 封装载板
CN102376677A (zh) 半导体封装结构及半导体封装结构的制作方法
CN209880583U (zh) 半导体封装结构
WO2021031125A1 (zh) 线路嵌入式基板、芯片封装结构及基板制备方法
TW201036113A (en) Substrateless chip package and fabricating method
KR20100002870A (ko) 반도체 패키지의 제조 방법
JPH11163051A (ja) 半導体チップの実装構造および半導体装置
US20140331493A1 (en) Method of fabricating a package substrate
US11694904B2 (en) Substrate structure, and fabrication and packaging methods thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: ZHANJING TECHNOLOGY (SHENZHEN) CO., LTD.

Free format text: FORMER OWNER: ADVANCED DEVELOPMENT PHOTOELECTRIC CO., LTD.

Effective date: 20101117

Owner name: RONGCHUANG ENERGY TECHNOLOGY CO., LTD.

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: HSINCHU COUNTY, TAIWAN PROVINCE, CHINA TO: 518000 NO. 2, E. RING ROAD 2, INDUSTRY ZONE 10, YOUSONG, LONGHUA SUBDISTRICT OFFICE, BAO AN DISTRICT, SHENZHEN CITY, GUANGDONG PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20101117

Address after: 518000, Shenzhen, Guangdong, Baoan District province Longhua Street tenth Pine Industrial Zone, No. two, East Ring Road, No. 2

Applicant after: Zhanjing Technology (Shenzhen) Co., Ltd.

Co-applicant after: Advanced Optoelectronic Technology Inc.

Address before: Hsinchu County, Taiwan, China

Applicant before: Advanced Development Photoelectric Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130116

Termination date: 20150312

EXPY Termination of patent right or utility model