CN115547926B - 半导体结构的制作方法以及半导体结构 - Google Patents
半导体结构的制作方法以及半导体结构 Download PDFInfo
- Publication number
- CN115547926B CN115547926B CN202211533930.4A CN202211533930A CN115547926B CN 115547926 B CN115547926 B CN 115547926B CN 202211533930 A CN202211533930 A CN 202211533930A CN 115547926 B CN115547926 B CN 115547926B
- Authority
- CN
- China
- Prior art keywords
- metal layer
- layer
- groove
- barrier
- preliminary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 298
- 239000002184 metal Substances 0.000 claims abstract description 298
- 230000004888 barrier function Effects 0.000 claims abstract description 82
- 238000000151 deposition Methods 0.000 claims abstract description 72
- 238000000034 method Methods 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 230000008021 deposition Effects 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000001704 evaporation Methods 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- 238000007740 vapor deposition Methods 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 230000003667 anti-reflective effect Effects 0.000 claims description 2
- 238000000227 grinding Methods 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 23
- 230000008569 process Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 239000007769 metal material Substances 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请提供了一种半导体结构的制作方法以及半导体结构。该方法包括：首先，提供基底，基底包括衬底、位于衬底的表面上的绝缘层、位于绝缘层的远离衬底的表面上的介质层、位于介质层中的第一凹槽以及至少位于第一凹槽的内壁上的阻挡层；之后，在第一凹槽内的阻挡层的裸露表面沉积第一金属层，第一凹槽中除阻挡层和第一金属层之外的区域形成第二凹槽中沉积第二金属层，第二金属层的沉积温度高于第一金属层的沉积温度；最后，在第二金属层、第一金属层以及阻挡层的裸露表面上沉积第三金属层，第三金属层的沉积温度低于第二金属层的沉积温度。该方法解决了现有技术中半导体制作工艺中沉积金属层易产生须状缺陷的问题。
Description
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种半导体结构的制作方法以及半导体结构。
背景技术
半导体器件的特征尺寸(CD，Critical Dimension)进入深亚微米阶段后，为了得到更快的运算速度、更大的数据存储量以及更多的功能，这就要求半导体器件的集成度需要不断提高，同时金属层的层数和密度随之不断增加。随着制程线宽尺寸的不断缩小，缺陷（defect）是半导体芯片良率的重要影响因素。
当前金属薄膜工艺，以铝金属工艺为例，在衬底上依次沉积低温铝层、高温铝层以及抗反射层（ARC，Anti-Reflection Coating）材料。现有铝金属工艺由于沉积高温铝层的工艺为一步沉积法，高温下铝颗粒变大，导致须状缺陷（Whisker defect）的存在，进而影响芯片良率。以铜金属工艺为例，沉积铜种子层和电镀工艺，在CD尺寸较小时，容易在通孔中填充铜金属时产生空洞缺陷（Void defect），进而影响芯片良率。
因此，亟需一种减少金属薄膜工艺中缺陷的方法。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种半导体结构的制作方法以及半导体结构，以解决现有技术中半导体制作工艺中沉积金属层易产生须状缺陷的问题。
为了实现上述目的，根据本申请的一个方面，提供了一种半导体结构的制作方法，包括：提供基底，所述基底包括衬底、绝缘层、介质层、第一凹槽以及阻挡层，所述绝缘层位于所述衬底的表面上，所述介质层位于所述绝缘层的远离所述衬底的表面上，所述第一凹槽位于所述介质层中，所述阻挡层至少位于所述第一凹槽的内壁上；在所述第一凹槽内的所述阻挡层的裸露表面沉积第一金属层，所述第一凹槽中除所述阻挡层和所述第一金属层之外的区域形成第二凹槽，并在所述第二凹槽中沉积第二金属层，所述第二金属层的沉积温度高于所述第一金属层的沉积温度；在所述第二金属层的裸露表面、所述第一金属层的裸露表面以及所述阻挡层的裸露表面上沉积第三金属层，所述第三金属层的沉积温度低于所述第二金属层的沉积温度。
进一步地，在所述阻挡层的裸露表面沉积第一金属层，所述第一凹槽中除所述阻挡层和所述第一金属层之外的区域形成第二凹槽，并在所述第二凹槽中沉积第二金属层，包括：在所述第一凹槽内壁的所述阻挡层的裸露表面以及所述第一凹槽两侧的所述阻挡层的裸露表面上形成第一预备金属层，以使所述第一凹槽形成所述第二凹槽；在所述第二凹槽中以及所述第二凹槽两侧的所述第一预备金属层的裸露表面上形成第二预备金属层；去除所述第二预备金属层和所述第一预备金属层中位于所述第一凹槽之外的部分，剩余的所述第一预备金属层形成所述第一金属层，剩余的所述第二预备金属层形成所述第二金属层。
进一步地，在所述第一凹槽内壁的所述阻挡层的裸露表面以及所述第一凹槽两侧的所述阻挡层的裸露表面上形成第一预备金属层，包括：采用化学气相沉积法、物理气相沉积法、等离子气相沉积法、原子层沉积法、电镀以及蒸镀中之一，形成所述第一预备金属层。
进一步地，去除所述第二预备金属层和所述第一预备金属层中位于所述第一凹槽之外的部分，包括：采用化学机械抛光研磨法去除所述第二预备金属层和所述第一预备金属层中位于所述第一凹槽之外的部分。
进一步地，在所述第二金属层的裸露表面、所述第一金属层的裸露表面以及所述阻挡层的裸露表面上沉积第三金属层之后，所述方法还包括：在所述第三金属层的裸露表面上形成抗反射层。
进一步地，所述抗反射层的材料包括SiON。
进一步地，所述第二金属层的沉积温度与所述第一金属层的沉积温度的差值为100℃~500℃，所述第二金属层的沉积温度与所述第三金属层的沉积温度的差值范围为100℃~500℃。
进一步地，所述第一金属层和所述第二金属层的材料均包括以下至少之一：铝、铜、钨以及钛。
进一步地，所述阻挡层的材料包括以下之一：氮化钽、钽以及氮化钛。
根据本申请的另一方面，提供了一种半导体结构，包括基底、第一金属层、第二金属层以及第三金属层，其中，所述基底包括衬底、绝缘层、介质层、第一凹槽以及阻挡层，所述绝缘层位于所述衬底的表面上，所述介质层位于所述绝缘层的远离所述衬底的表面上，所述第一凹槽位于所述介质层中，所述阻挡层至少位于所述第一凹槽的内壁上；所述第一金属层位于所述第一凹槽内的所述阻挡层的表面上，所述第一凹槽中除所述阻挡层和所述第一金属层之外的区域形成第二凹槽；所述第二金属层位于所述第二凹槽中，所述第二金属层的沉积温度高于所述第一金属层的沉积温度；所述第三金属层位于所述第二金属层的远离所述绝缘层的表面、所述第二金属层两侧的所述第一金属层的远离所述绝缘层的表面以及所述阻挡层的远离所述绝缘层的表面上，所述第三金属层的沉积温度低于所述第二金属层的沉积温度。
应用本申请的技术方案，所述半导体结构的制作方法中，首先，提供基底，所述基底包括衬底、绝缘层、介质层、第一凹槽以及阻挡层，所述绝缘层位于所述衬底的表面上，所述介质层位于所述绝缘层的远离所述衬底的表面上，所述第一凹槽位于所述介质层中，所述阻挡层至少位于所述第一凹槽的内壁上；之后，在所述第一凹槽内的所述阻挡层的裸露表面沉积第一金属层，所述第一凹槽中除所述阻挡层和所述第一金属层之外的区域形成第二凹槽，并在所述第二凹槽中沉积第二金属层，所述第二金属层的沉积温度高于所述第一金属层的沉积温度；最后，在所述第二金属层的裸露表面、所述第一金属层的裸露表面以及所述阻挡层的裸露表面上沉积第三金属层，所述第三金属层的沉积温度低于所述第二金属层的沉积温度。该方法通过将低温生长的第一金属层和第三金属层将高温生长的第二金属层整体包围，有效阻止高温的第二金属层形成的颗粒向外部扩散，减少了须状缺陷的产生，进而解决了现有技术中半导体制作工艺中沉积金属层易产生须状缺陷的问题。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了根据本申请的一种实施例的半导体结构的制作方法的流程图；
图2示出了根据本申请的一种实施例的基底的结构示意图；
图3示出了根据本申请的一种实施例的形成第一预备金属层后的结构示意图；
图4示出了根据本申请的一种实施例的形成第二预备金属层后的结构示意图；
图5示出了根据本申请的一种实施例的形成第一金属层和第二金属层后的结构示意图；
图6示出了根据本申请的一种实施例的半导体结构的示意图；
图7示出了根据本申请的另一种实施例的半导体结构的示意图。
其中，上述附图包括以下附图标记：
101、衬底；102、绝缘层；103、介质层；104、第一凹槽；105、阻挡层；106、第二凹槽；201、第一金属层；202、第二金属层；203、第三金属层；204、第一预备金属层；205、第二预备金属层；301、抗反射层。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是，当元件（诸如层、膜、区域、或衬底）描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术所介绍的，现有技术中半导体制作工艺中沉积金属层易产生须状缺陷的问题，为了解决如上问题，本申请提出了一种半导体结构的制作方法以及半导体结构。
根据本申请的实施例，提供了一种半导体结构的制作方法。
图1是根据本申请实施例的半导体结构的制作方法的流程图。如图1所示，该方法包括以下步骤：
步骤S101，提供基底，如图2所示，上述基底包括衬底101、绝缘层102、介质层103、第一凹槽104以及阻挡层105，上述绝缘层102位于上述衬底101的表面上，上述介质层103位于上述绝缘层102的远离上述衬底101的表面上，上述第一凹槽104位于上述介质层103中，上述阻挡层105至少位于上述第一凹槽104的内壁上；
步骤S102，如图5所示，在上述第一凹槽内的上述阻挡层105的裸露表面沉积第一金属层201，上述第一凹槽104中除上述阻挡层105和上述第一金属层201之外的区域形成第二凹槽，并在上述第二凹槽中沉积第二金属层202，上述第二金属层202的沉积温度高于上述第一金属层201的沉积温度；
步骤S103，如图6所示，在上述第二金属层202的裸露表面、上述第一金属层201的裸露表面以及上述阻挡层105的裸露表面上沉积第三金属层203，上述第三金属层203的沉积温度低于上述第二金属层202的沉积温度。
上述半导体结构的制作方法中，首先，提供基底，上述基底包括衬底、位于上述衬底的表面上的绝缘层、位于上述绝缘层的远离上述衬底的表面上的介质层、位于上述介质层中的第一凹槽以及至少位于上述第一凹槽的内壁上的阻挡层；之后，在上述第一凹槽内的上述阻挡层的裸露表面沉积第一金属层，上述第一凹槽中除上述阻挡层和上述第一金属层之外的区域形成第二凹槽，并在上述第二凹槽中沉积第二金属层，上述第二金属层的沉积温度高于上述第一金属层的沉积温度；最后，在上述第二金属层的裸露表面、上述第一金属层的裸露表面以及上述阻挡层的裸露表面上沉积第三金属层，上述第三金属层的沉积温度低于上述第二金属层的沉积温度。该方法通过将低温生长的第一金属层和第三金属层将高温生长的第二金属层整体包围，有效阻止高温的第二金属层形成的颗粒向外部扩散，减少了须状缺陷的产生，进而解决了现有技术中半导体制作工艺中沉积金属层易产生须状缺陷的问题。
为了使得高温形成的第二金属层表面的缺陷被去除，同时后续可以被第三金属层完全覆盖，本申请的另一种实施例中，在上述第一凹槽内的上述阻挡层的裸露表面沉积第一金属层，上述第一凹槽中除上述阻挡层和上述第一金属层之外的区域形成第二凹槽，并在上述第二凹槽中沉积第二金属层，包括：如图3所示，在上述第一凹槽内壁的上述阻挡层105的裸露表面以及上述第一凹槽两侧的上述阻挡层105的裸露表面上形成第一预备金属层204，以使上述第一凹槽形成上述第二凹槽106；如图3和图4所示，在上述第二凹槽106中以及上述第二凹槽106两侧的上述第一预备金属层204的裸露表面上形成第二预备金属层205；如图4和图5所示，去除上述第二预备金属层205和上述第一预备金属层204中位于上述第一凹槽之外的部分，剩余的上述第一预备金属层204形成上述第一金属层201，剩余的上述第二预备金属层205形成上述第二金属层202。
本申请的另一种实施例中，在上述第一凹槽内壁的上述阻挡层的裸露表面以及上述第一凹槽两侧的上述阻挡层的裸露表面上形成第一预备金属层，包括：采用化学气相沉积法、物理气相沉积法、等离子气相沉积法、原子层沉积法、电镀以及蒸镀中之一，形成上述第一预备金属层。本领域的技术人员可以根据实际需求进行选择。
为了使得第二金属层的表面的缺陷部分去除，并使得表面变得平整，本申请的另一种实施例中，去除上述第二预备金属层和上述第一预备金属层中位于上述第一凹槽之外的部分，包括：采用化学机械抛光研磨法去除上述第二预备金属层和上述第一预备金属层中位于上述第一凹槽之外的部分。
本申请的另一种实施例中，在上述第二金属层的裸露表面、上述第一金属层的裸露表面以及上述阻挡层的裸露表面上沉积第三金属层之后，上述方法还包括：如图7所示，在上述第三金属层203的裸露表面上形成抗反射层301。在第三金属层上形成抗反射层可以保护金属层在后续的刻蚀工艺中不会累积电荷，进而可以保护了半导体器件不会受到等离子体电荷的击穿而损伤。
本申请的另一种实施例中，上述抗反射层的材料包括SiON。实际应用中，上述抗反射层还可以是碳层和SiON层的叠层，本领域的技术人员可以根据实际需求进行选择。
为了形成缺陷较少的第二金属层，本申请的另一种实施例中，上述第二金属层的沉积温度与上述第一金属层的沉积温度的差值为100℃~500℃，上述第二金属层的沉积温度与上述第三金属层的沉积温度的差值范围为100℃~500℃。
具体地，在金属层的生长过程中，沉积温度的升高可以增加金属层的台阶覆盖能力，但是同时金属层中的应力会增加，温度过低，则金属层的台阶覆盖能力差，而温度过高，金属层中应力大，因此，一种具体实施例中，在沉积第一金属材料时，沉积温度范围在100℃~210℃有利于金属层的生长，使得第一金属材料的晶粒小且表面平整，第二金属材料的温度在310℃~600℃有利于提升金属层的台阶覆盖能力，同时产生的应力可以释放。
本申请的另一种实施例中，上述第一金属层和上述第二金属层的材料均包括以下至少之一：铝、铜、钨以及钛。具体地，第一金属材料和第二金属材料并不限于上述铝、铜、钨以及钛。
为了防止后续沉积金属层的工艺中产生的鸟嘴效应对半导体结构的破坏，以及防止金属层的同向扩散，本申请的另一种实施例中，上述阻挡层的材料包括以下之一：氮化钽、钽以及氮化钛。
根据本申请的另一方面，提供了一种半导体结构，如图6所示，包括基底、第一金属层201、第二金属层202以及第三金属层203，其中，上述基底包括衬底101、绝缘层102、介质层103、第一凹槽以及阻挡层105，上述绝缘层102位于上述衬底101的表面上，上述介质层103位于上述绝缘层102的远离上述衬底101的表面上，上述第一凹槽位于上述介质层103中，上述阻挡层105至少位于上述第一凹槽的内壁上；上述第一金属层201位于上述第一凹槽内的上述阻挡层105的表面上，上述第一凹槽中除上述阻挡层105和上述第一金属层201之外的区域形成第二凹槽；上述第二金属层202位于上述第二凹槽中，上述第二金属层202的沉积温度高于上述第一金属层201的沉积温度；上述第三金属层203位于上述第二金属层202的远离上述绝缘层的表面、上述第二金属层202两侧的上述第一金属层201的远离上述绝缘层102的表面以及上述阻挡层105的远离上述绝缘层102的表面上，上述第三金属层203的沉积温度低于上述第二金属层202的沉积温度。
上述半导体结构，包括基底、第一金属层、第二金属层以及第三金属层，其中，上述基底包括衬底、位于上述衬底的表面上的绝缘层、位于上述绝缘层的远离上述衬底的表面上的介质层、位于上述介质层中的第一凹槽以及至少位于上述第一凹槽的内壁上的阻挡层；上述第一金属层位于上述第一凹槽内的上述阻挡层的表面上，上述第一凹槽中除上述阻挡层和上述第一金属层之外的区域形成第二凹槽；上述第二金属层位于上述第二凹槽中，上述第二金属层的沉积温度高于上述第一金属层的沉积温度；上述第三金属层位于上述第二金属层的远离上述绝缘层的表面、上述第二金属层两侧的上述第一金属层的远离上述绝缘层的表面以及上述阻挡层的远离上述绝缘层的表面上，上述第三金属层的沉积温度低于上述第二金属层的沉积温度。该半导体结构中低温生长的第一金属层和第三金属层将高温生长的第二金属层整体包围，有效阻止高温的第二金属层形成的颗粒向外部扩散，减少了须状缺陷的产生，进而解决了现有技术中半导体制作工艺中沉积金属层易产生须状缺陷的问题。
为了使得本领域技术人员能够更加清楚地了解本申请的技术方案，以下将结合具体的实施例对本申请的技术方案进行详细说明。
实施例
该实施例中的半导体结构的制作方法包括以下过程：
首先，提供基底，如图2所示，上述基底包括衬底101、绝缘层102、介质层103、第一凹槽104以及阻挡层105，上述绝缘层102位于上述衬底101的表面上，上述介质层103位于上述绝缘层102的远离上述衬底101的表面上，上述第一凹槽104位于上述介质层103中，上述阻挡层105至少位于上述第一凹槽104的内壁上。上述阻挡层的材料包括以下之一：氮化钽、钽以及氮化钛。
之后，如图3所示，采用化学气相沉积法、物理气相沉积法、等离子气相沉积法、原子层沉积法、电镀以及蒸镀中之一，在上述第一凹槽内壁的上述阻挡层105的裸露表面以及上述第一凹槽两侧的上述阻挡层105的裸露表面上形成第一预备金属层204，以使上述第一凹槽形成上述第二凹槽106；如图3和图4所示，在上述第二凹槽106中以及上述第二凹槽106两侧的上述第一预备金属层204的裸露表面上形成第二预备金属层205；如图4和图5所示，采用化学机械抛光研磨法去除上述第二预备金属层205和上述第一预备金属层204中位于上述第一凹槽之外的部分，剩余的上述第一预备金属层204形成上述第一金属层201，剩余的上述第二预备金属层205形成上述第二金属层202，上述第二金属层202的沉积温度高于上述第一金属层201的沉积温度。上述第一金属层和上述第二金属层的材料均包括以下至少之一：铝、铜、钨以及钛。
之后，如图6所示，在上述第二金属层202的裸露表面、上述第一金属层201的裸露表面以及上述阻挡层105的裸露表面上沉积第三金属层203，上述第三金属层203的沉积温度低于上述第二金属层202的沉积温度。
最后，如图7所示，在上述第三金属层203的裸露表面上形成抗反射层301。在第三金属层上形成抗反射层可以保护金属层在后续的刻蚀工艺中不会累积电荷，进而可以保护了半导体器件不会受到等离子体电荷的击穿而损伤。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1）、本申请的上述半导体结构的制作方法中，首先，提供基底，上述基底包括衬底、位于上述衬底的表面上的绝缘层、位于上述绝缘层的远离上述衬底的表面上的介质层、位于上述介质层中的第一凹槽以及至少位于上述第一凹槽的内壁上的阻挡层；之后，在上述第一凹槽内的上述阻挡层的裸露表面沉积第一金属层，上述第一凹槽中除上述阻挡层和上述第一金属层之外的区域形成第二凹槽，并在上述第二凹槽中沉积第二金属层，上述第二金属层的沉积温度高于上述第一金属层的沉积温度；最后，在上述第二金属层的裸露表面、上述第一金属层的裸露表面以及上述阻挡层的裸露表面上沉积第三金属层，上述第三金属层的沉积温度低于上述第二金属层的沉积温度。该方法通过将低温生长的第一金属层和第三金属层将高温生长的第二金属层整体包围，有效阻止高温的第二金属层形成的颗粒向外部扩散，减少了须状缺陷的产生，进而解决了现有技术中半导体制作工艺中沉积金属层易产生须状缺陷的问题。
2）、本申请的上述半导体结构，包括基底、第一金属层、第二金属层以及第三金属层，其中，上述基底包括衬底、位于上述衬底的表面上的绝缘层、位于上述绝缘层的远离上述衬底的表面上的介质层、位于上述介质层中的第一凹槽以及至少位于上述第一凹槽的内壁上的阻挡层；上述第一金属层位于上述第一凹槽内的上述阻挡层的表面上，上述第一凹槽中除上述阻挡层和上述第一金属层之外的区域形成第二凹槽；上述第二金属层位于上述第二凹槽中，上述第二金属层的沉积温度高于上述第一金属层的沉积温度；上述第三金属层位于上述第二金属层的远离上述绝缘层的表面、上述第二金属层两侧的上述第一金属层的远离上述绝缘层的表面以及上述阻挡层的远离上述绝缘层的表面上，上述第三金属层的沉积温度低于上述第二金属层的沉积温度。该半导体结构中低温生长的第一金属层和第三金属层将高温生长的第二金属层整体包围，有效阻止高温的第二金属层形成的颗粒向外部扩散，减少了须状缺陷的产生，进而解决了现有技术中半导体制作工艺中沉积金属层易产生须状缺陷的问题。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种半导体结构的制作方法，其特征在于，包括：
提供基底，所述基底包括衬底、绝缘层、介质层、第一凹槽以及阻挡层，所述绝缘层位于所述衬底的表面上，所述介质层位于所述绝缘层的远离所述衬底的表面上，所述第一凹槽位于所述介质层中，所述阻挡层至少位于所述第一凹槽的内壁上；
在所述第一凹槽内的所述阻挡层的裸露表面沉积第一金属层，所述第一凹槽中除所述阻挡层和所述第一金属层之外的区域形成第二凹槽，并在所述第二凹槽中沉积第二金属层，所述第二金属层的沉积温度高于所述第一金属层的沉积温度；
在所述第二金属层的裸露表面、所述第一金属层的裸露表面以及所述阻挡层的裸露表面上沉积第三金属层，所述第三金属层的沉积温度低于所述第二金属层的沉积温度。
2.根据权利要求1所述的方法，其特征在于，在所述第一凹槽内的所述阻挡层的裸露表面沉积第一金属层，所述第一凹槽中除所述阻挡层和所述第一金属层之外的区域形成第二凹槽，并在所述第二凹槽中沉积第二金属层，包括：
在所述第一凹槽内壁的所述阻挡层的裸露表面以及所述第一凹槽两侧的所述阻挡层的裸露表面上形成第一预备金属层，以使所述第一凹槽形成所述第二凹槽；
在所述第二凹槽中以及所述第二凹槽两侧的所述第一预备金属层的裸露表面上形成第二预备金属层；
去除所述第二预备金属层和所述第一预备金属层中位于所述第一凹槽之外的部分，剩余的所述第一预备金属层形成所述第一金属层，剩余的所述第二预备金属层形成所述第二金属层。
3.根据权利要求2所述的方法，其特征在于，在所述第一凹槽内壁的所述阻挡层的裸露表面以及所述第一凹槽两侧的所述阻挡层的裸露表面上形成第一预备金属层，包括：
采用化学气相沉积法、物理气相沉积法、等离子气相沉积法、原子层沉积法、电镀以及蒸镀中之一，形成所述第一预备金属层。
4.根据权利要求2所述的方法，其特征在于，去除所述第二预备金属层和所述第一预备金属层中位于所述第一凹槽之外的部分，包括：
采用化学机械抛光研磨法去除所述第二预备金属层和所述第一预备金属层中位于所述第一凹槽之外的部分。
5.根据权利要求1所述的方法，其特征在于，在所述第二金属层的裸露表面、所述第一金属层的裸露表面以及所述阻挡层的裸露表面上沉积第三金属层之后，所述方法还包括：
在所述第三金属层的裸露表面上形成抗反射层。
6.根据权利要求5所述的方法，其特征在于，所述抗反射层的材料包括SiON。
7.根据权利要求1至6中任一项所述的方法，其特征在于，所述第二金属层的沉积温度与所述第一金属层的沉积温度的差值为100℃~500℃，所述第二金属层的沉积温度与所述第三金属层的沉积温度的差值范围为100℃~500℃。
8.根据权利要求1至6中任一项所述的方法，其特征在于，所述第一金属层和所述第二金属层的材料均包括以下至少之一：铝、铜、钨以及钛。
9.根据权利要求1至6中任一项所述的方法，其特征在于，所述阻挡层的材料包括以下之一：氮化钽、钽以及氮化钛。
10.一种半导体结构，其特征在于，包括：
基底，所述基底包括衬底、绝缘层、介质层、第一凹槽以及阻挡层，所述绝缘层位于所述衬底的表面上，所述介质层位于所述绝缘层的远离所述衬底的表面上，所述第一凹槽位于所述介质层中，所述阻挡层至少位于所述第一凹槽的内壁上；
第一金属层，位于所述第一凹槽内的所述阻挡层的表面上，所述第一凹槽中除所述阻挡层和所述第一金属层之外的区域形成第二凹槽；
第二金属层，位于所述第二凹槽中，所述第二金属层的沉积温度高于所述第一金属层的沉积温度；
第三金属层，位于所述第二金属层的远离所述绝缘层的表面、所述第二金属层两侧的所述第一金属层的远离所述绝缘层的表面以及所述阻挡层的远离所述绝缘层的表面上，所述第三金属层的沉积温度低于所述第二金属层的沉积温度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211533930.4A CN115547926B (zh) | 2022-12-02 | 2022-12-02 | 半导体结构的制作方法以及半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211533930.4A CN115547926B (zh) | 2022-12-02 | 2022-12-02 | 半导体结构的制作方法以及半导体结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115547926A CN115547926A (zh) | 2022-12-30 |
| CN115547926B true CN115547926B (zh) | 2023-02-14 |
Family
ID=84722054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211533930.4A Active CN115547926B (zh) | 2022-12-02 | 2022-12-02 | 半导体结构的制作方法以及半导体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115547926B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115985846B (zh) * | 2023-02-10 | 2023-06-06 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1142120A (zh) * | 1995-06-30 | 1997-02-05 | 现代电子产业株式会社 | 形成半导体器件金属布线的方法 |
| US6174563B1 (en) * | 1997-07-07 | 2001-01-16 | Nec Corporation | Method for forming thin metal films |
| US6187670B1 (en) * | 1998-12-02 | 2001-02-13 | Advanced Micro Devices, Inc. | Multi-stage method for forming optimized semiconductor seed layers |
| US6638856B1 (en) * | 1998-09-11 | 2003-10-28 | Cypress Semiconductor Corporation | Method of depositing metal onto a substrate |
| JP2009094274A (ja) * | 2007-10-09 | 2009-04-30 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
| CN107946234A (zh) * | 2017-11-20 | 2018-04-20 | 睿力集成电路有限公司 | 半导体互连结构及其制备方法 |
| CN109994423A (zh) * | 2017-11-28 | 2019-07-09 | 台湾积体电路制造股份有限公司 | 用于半导体互连结构的物理汽相沉积工艺 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6716733B2 (en) * | 2002-06-11 | 2004-04-06 | Applied Materials, Inc. | CVD-PVD deposition process |
| KR20090035127A (ko) * | 2007-10-05 | 2009-04-09 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
| US7767572B2 (en) * | 2008-02-21 | 2010-08-03 | Applied Materials, Inc. | Methods of forming a barrier layer in an interconnect structure |
-
2022
- 2022-12-02 CN CN202211533930.4A patent/CN115547926B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1142120A (zh) * | 1995-06-30 | 1997-02-05 | 现代电子产业株式会社 | 形成半导体器件金属布线的方法 |
| US6174563B1 (en) * | 1997-07-07 | 2001-01-16 | Nec Corporation | Method for forming thin metal films |
| US6638856B1 (en) * | 1998-09-11 | 2003-10-28 | Cypress Semiconductor Corporation | Method of depositing metal onto a substrate |
| US6187670B1 (en) * | 1998-12-02 | 2001-02-13 | Advanced Micro Devices, Inc. | Multi-stage method for forming optimized semiconductor seed layers |
| JP2009094274A (ja) * | 2007-10-09 | 2009-04-30 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
| CN107946234A (zh) * | 2017-11-20 | 2018-04-20 | 睿力集成电路有限公司 | 半导体互连结构及其制备方法 |
| CN109994423A (zh) * | 2017-11-28 | 2019-07-09 | 台湾积体电路制造股份有限公司 | 用于半导体互连结构的物理汽相沉积工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115547926A (zh) | 2022-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040058531A1 (en) | Method for preventing metal extrusion in a semiconductor structure. | |
| US6187677B1 (en) | Integrated circuitry and methods of forming integrated circuitry | |
| CN115547926B (zh) | 半导体结构的制作方法以及半导体结构 | |
| CN111192825A (zh) | 碳化硅肖特基二极管及其制造方法 | |
| US6620673B1 (en) | Thin film capacitor having multi-layer dielectric film including silicon dioxide and tantalum pentoxide | |
| CN109830457B (zh) | 半导体器件及其形成方法 | |
| TWI756667B (zh) | 半導體裝置及其製作方法 | |
| CN115697029B (zh) | 一种超导量子芯片及其制备方法 | |
| CN115547925B (zh) | 半导体结构的制作方法以及半导体结构 | |
| US20220359415A1 (en) | Superconducting through substrate vias | |
| CN215451402U (zh) | 一种电容及半导体设备 | |
| CN115440879A (zh) | 超导硅片及其制备方法 | |
| WO2021253513A1 (zh) | 一种用于三维集成电路封装的硅通孔结构及其制造方法 | |
| CN113380763A (zh) | 一种铜互连结构及其制备方法 | |
| US9553016B2 (en) | Contacts for semiconductor devices and methods of forming thereof | |
| CN113206196A (zh) | 基于硅通孔技术的三维mim电容器及其制备方法 | |
| CN102881637B (zh) | 半导体电路后段工艺系统与方法 | |
| JP7057445B2 (ja) | キャパシタ、キャパシタの製造方法、及び半導体装置 | |
| US11710690B2 (en) | Package structure and manufacturing method thereof | |
| JP2800408B2 (ja) | 半導体装置の製造方法 | |
| CN214203679U (zh) | 铜钨电连接结构 | |
| JP2000200883A (ja) | メモリセル用キャパシタの製作方法及び基板処理装置 | |
| US20220270979A1 (en) | Formation of metal vias on metal lines | |
| CN115050750A (zh) | 半导体结构、半导体结构的制备方法及半导体器件 | |
| JPH1154620A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |