CN109994423A - 用于半导体互连结构的物理汽相沉积工艺 - Google Patents

用于半导体互连结构的物理汽相沉积工艺 Download PDF

Info

Publication number
CN109994423A
CN109994423A CN201811381367.7A CN201811381367A CN109994423A CN 109994423 A CN109994423 A CN 109994423A CN 201811381367 A CN201811381367 A CN 201811381367A CN 109994423 A CN109994423 A CN 109994423A
Authority
CN
China
Prior art keywords
substrate
underlayer temperature
presheaf
maintained
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811381367.7A
Other languages
English (en)
Other versions
CN109994423B (zh
Inventor
杨乃豪
苏鸿文
陈冠嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109994423A publication Critical patent/CN109994423A/zh
Application granted granted Critical
Publication of CN109994423B publication Critical patent/CN109994423B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了通过物理汽相沉积(PVD)工艺形成导电填充材料(例如，导电部件)的方法。在一个实施例中，在衬底上形成导电填充材料的方法包括在第一时间段内将衬底保持在第一范围内的第一衬底温度，同时在衬底上形成导电填充材料的预层，向衬底提供热能以在第二时间段内将衬底保持在第二范围内的第二衬底温度，其中，第二衬底温度高于第一衬底温度，并且继续向衬底提供热能以在第三时间段内将衬底保持在第三范围内的第三衬底温度，以在衬底上形成导电填充材料的块状层。本发明实施例涉及用于半导体互连结构的物理汽相沉积工艺。

Description

用于半导体互连结构的物理汽相沉积工艺
技术领域
本发明实施例涉及用于半导体互连结构的物理汽相沉积工艺。
背景技术
半导体集成电路(IC)工业已经经历了指数增长。IC材料和设计中的技术进步已经产生了多代IC，其中，每一代IC都比上一代IC具有更小和更复杂的电路。在IC演化过程中，功能密度(例如，每芯片面积上互连器件的数量)已经普遍增大，而几何尺寸(例如，可以使用制造工艺产生的最小组件(或线))已经减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。然而，按比例缩小也导致了上一代的更大的几何结构可能没有出现的挑战。在金属化互连件制造期间对沉积和图案化工艺的不准确和不适当的控制可能严重恶化器件结构的电性能。
发明内容
根据本发明的一些实施例，提供了一种在衬底上形成导电填充材料的方法，包括：在第一时间段内将衬底保持在第一范围内的第一衬底温度，同时在所述衬底上形成导电填充材料的预层；向所述衬底提供热能以在第二时间段内将所述衬底保持在第二范围内的第二衬底温度，其中，所述第二衬底温度高于所述第一衬底温度；以及继续向所述衬底提供热能以在第三时间段内将所述衬底保持在第三范围内的第三衬底温度，同时在所述衬底上形成所述导电填充材料的块状层。
根据本发明的另一些实施例，还提供了一种在衬底上形成导电填充材料的方法，包括：通过将衬底控制在第一衬底温度，在介电层中形成导电填充层的预层；通过将所述衬底保持在第二衬底温度回流所述预层，其中，所述第二衬底温度大于所述第一衬底温度；以及通过将所述衬底保持在第三衬底温度在所述预层上形成块状层，其中，所述第三衬底温度大于所述第一衬底温度。
根据本发明的又一些实施例，还提供了一种互连结构，包括：阻挡层，包含位于介电材料中的第一含金属材料；衬垫层，包含位于所述介电材料中的所述阻挡层上的第二含金属材料；以及金属填充材料，包含位于所述介电材料中的所述衬垫层上的第三含金属材料，其中，所述金属填充材料的顶面与所述介电材料的顶面共面，其中，所述第三含金属材料与所述第一含金属材料和所述第二含金属材料的至少一种不同。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是根据一些实施例的示出用于制造半导体器件的互连结构的示例性方法的流程图。
图2A至图2I示出了根据一些实施例的处于各个制造阶段的半导体器件的截面图。
图3A示出了根据一些实施例的处于图1的不同制造阶段的随着工艺时间的变化绘制的温度迹线图。
图3B示出了根据一些实施例的处于图1的不同制造阶段的随着工艺时间的变化绘制的偏置功率迹线图。
图4示出了根据一些实施例的半导体器件的截面图，其中，导电部件由可以利用的图1的示例性方法形成。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
本发明通常涉及半导体器件，并且更具体地，涉及在半导体器件中形成的互连结构。本发明提供了用于通过物理汽相沉积(PVD)工艺来形成导电填充材料(例如，导电部件)的方法。本发明提供了涉及在半导体器件中形成导电部件(诸如金属接触件、通孔、线等)以及用于形成那些导电部件的方法的示例性实施例。更具体地，在一些实例中，可以使用物理汽相沉积(PVD)工艺来形成用于导电部件的导电填充材料，其中，在该工艺期间，利用多个规范化的步骤。在一些实施例中，用于形成导电部件的物理汽相沉积(PVD)工艺可以避免复杂的工艺，诸如在湿/干工艺室之间转移衬底，这可能增加导电部件氧化的可能性。通过利用物理汽相沉积(PVD)工艺(例如，干工艺)，可以消除在使用电镀工艺(例如，湿工艺)形成导电填充材料之前通常利用的晶种层。此外，在一些实例中，对物理汽相沉积(PVD)工艺的适当控制可以有助于形成具有最小空隙/裂缝的导电部件，该最小空隙/裂缝形成在具有高间隙填充性能的高高宽比开口中。
本文描述的示例性实施例是在后段制程(BEOL)工艺中形成导电部件的上下文中描述的。可以在其他工艺中使用本发明的一些方面的实施方式。例如，可以在前段制程(FEOL)工艺和/或中段制程(MEOL)工艺中形成导电部件。描述了示例性方法和结构的一些变型。本领域普通技术人员将容易理解，可以做出的其他修改都预期包括在其他实施例的范围内。虽然以特定的顺序描述了方法实施例，但是各个其他方法实施例可以以任何逻辑顺序实施并且可以包括本文描述的更少或更多的步骤。在一些附图中，可以省略其中示出的组件或部件的一些参考标号以避免模糊其他组件或部件；这是为了便于描述附图。
图1是根据一些实施例的示出用于制造半导体器件的互连结构的示例性方法的流程图100。图2A至图2I示出了根据图1的流程图的处于各个制造阶段的半导体器件的截面图。本领域技术人员应该意识到，用于形成半导体器件和相关结构的全部工艺未在附图中示出或未在本文描述。
流程图100开始于操作102，在操作102中，在半导体器件200的结构上方形成一个或多个介电层(例如，蚀刻停止层206、第二介电层208和抗反射涂层(ARC)210)，如图2A所示。半导体器件200的结构可以包括半导体衬底202和第一介电层204，第一介电层204包含形成在半导体衬底202上方的导电部件203。半导体器件200的结构可以是处于集成电路(IC)的各个制造阶段的多层结构。例如，导电部件203可以是后段制程(BEOL)工艺期间的互连结构的部分，其中，单独的器件或组件用例如金属线、通孔和/或导电填充材料互连。应该注意，在形成其上具有导电部件203的第一介电层204之前，可在半导体衬底202上形成额外的结构、材料层或器件结构。例如，可以在形成蚀刻停止层206之前，在半导体衬底202上形成前段制程(FEOL)结构，诸如栅极结构、接触结构或其他合适的结构。
半导体衬底202可以是或包括块状半导体衬底、绝缘体上半导体(SOI)衬底或另一衬底。半导体衬底202的半导体材料可以包括或可以是选自硅(例如，像Si<100>或Si<111>的晶体硅)、硅锗、锗、砷化镓或其他半导体材料的至少一种的材料。半导体材料可以是掺杂或未掺杂的，诸如掺杂有p型或n型掺杂剂。在SOI结构用于半导体衬底202的一些实施例中，半导体衬底202可以包括设置在绝缘层上的半导体材料，绝缘层可以是设置在半导体衬底中的掩埋绝缘体，或可以是玻璃或蓝宝石衬底。在本文所示的实施例中，半导体衬底202是含硅材料，例如晶体硅衬底。此外，半导体衬底202不限于任何特定的尺寸、形状或材料。半导体衬底202可以是具有200mm直径、300mm直径或其他直径(诸如450mm)等的圆化/圆形衬底。根据需要，半导体衬底202也可以是任何多边形、正方形、矩形、弯曲或其他非圆形工件，诸如多边形衬底。
各个器件可以位于半导体衬底202上。例如，半导体衬底202可以包括场效应晶体管(FET)，诸如鳍式场效应晶体管(FinFET)、平面FET、垂直全环栅FET(VGAA FET)等；二极管；电容器；电感器；和其他器件。例如，器件可以完全形成在半导体衬底202内、半导体衬底202的部分和一个或多个上面的层的部分中和/或完全形成在一个或多个上面的层中。本文描述的工艺可以用于形成和/或互连器件以形成集成电路(IC)。集成电路可以是任何电路，例如专用集成电路(ASIC)、处理器、存储器或其他电路。
形成在衬底202上方的第一介电层204可以是任何合适的介电材料的一层或多层。例如，第一介电层204可以是包括氧化物、氮化物、低k材料、含硅碳材料或其他合适的介电材料的单层。在一些实例中，第一介电层204包括包含氧化物、氮化物、低k电介质或其他合适的介电材料的层的堆叠件。用于第一介电层204的示例性材料包括但不限于氧化硅、碳化硅、碳掺杂的氧化硅、氮化硅、氮氧化硅、非晶碳、具有小于4的介电常数的合适的介电材料以及它们的任何组合。例如，第一介电层204可以是包括蚀刻停止层(例如，包括氧化铝和/或氮化铝)和位于蚀刻停止层上方的低k电介质(例如，包括碳掺杂的氧化硅)的层的堆叠件。虽然第一介电层204描述为形成在衬底202上方，但是在衬底202和第一介电层204的表面之间可以存在一个或多个中间层。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。
可以使用诸如镶嵌工艺的任何合适的技术在第一介电层204中形成导电部件。半导体器件200的导电部件203可以经受诸如化学机械抛光(CMP)工艺的抛光工艺，使得导电部件203的顶面201和第一介电层204的顶面205基本共面，如图2A所示。导电部件203可以是或包括金属、金属合金、过渡金属、过渡金属合金等。例如，导电部件203可以由铜、铝、金、钨、钴、镍等形成。在其他实例中，导电部件203由铜、含铜金属、铜合金或含铜合金等形成。在一个实例中，导电部件203是铜。
虽然在本文描述的一些实例中，如图2A至图2I所示，导电部件203被用在后段制程(BEOL)互连结构中，但是应该注意，导电部件203以及在随后的工艺中形成在其上的导电部件也可以位于任何结构中，诸如前段制程(FEOL)工艺中的层间电介质(ILD)中的接触结构或其他合适的结构。
如图2A所示，在导电部件203和第一介电层204上方形成蚀刻停止层206。蚀刻停止层206可以提供在形成例如通孔时停止蚀刻工艺的机构。可以使用诸如物理汽相沉积(PVD)、原子层沉积(ALD)、化学汽相沉积(CVD)或等离子体增强化学汽相沉积(PECVD)的任何合适技术来形成蚀刻停止层206。蚀刻停止层206选择为与随后形成在蚀刻停止层206上方的第二介电层208和/或与第一介电层204具有不同的蚀刻特性(例如，蚀刻选择性)。用于蚀刻停止层206的合适的材料可以包括氮化硅、碳化硅、氮掺杂的碳化硅、氮氧化硅、诸如氧化铪或氧化铝的金属氧化物以及它们的任何组合。可以预期的是，虽然蚀刻停止层206示出为单层，但是蚀刻停止层206可以是包括本文讨论的材料和/或其他材料的两层或多层的层的堆叠件。
如图2A所示，在蚀刻停止层206上方依次形成第二介电层208和抗反射涂层(ARC)210。第二介电层208可以用作绝缘层。第二介电层208可以是具有小于约4(诸如小于3.9，例如约3.2或更小)的介电常数的低介电常数(低k)层。在一些实施方式中，第二介电材料208是超低k材料，诸如具有小于2.5的介电常数的介电材料。用于第二介电层208的合适的材料可以包括但不限于碳掺杂的氧化硅(例如，也称为有机硅酸盐玻璃(OSG)的碳氧化硅(SiOC))、未掺杂的硅酸盐玻璃(USG)、氟硅酸盐玻璃(FSG)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、基于正硅酸乙酯(TEOS)的氧化物、旋涂玻璃(SOG)、有机聚合物以及它们的任何组合。在蚀刻停止层206是碳化硅的情况下，第二介电层208可以是例如以上所述的碳氧化硅或其他材料，其对在随后的工艺中使用的蚀刻剂具有不同的抗性。
抗反射涂层210用于抑制或最小化来自下面的层的反射，抗反射涂层210对随后的光刻工艺中使用的紫外光是反射的。用于抗反射涂层210的示例性材料可以包括氧化硅、碳氧化硅、氮氧化硅、含烃氧化硅、氮化硅、氮化钛、氮化钽、含钛材料、含钽材料、有机材料以及它们的任何组合。在一些实施方式中，抗反射涂层210是无氮材料，诸如无氮氧化物。在实施方式中，抗反射涂层210是无氮的碳氧化硅。可以使用诸如CVD、PECVD、高密度等离子体CVD(HDP-CVD)、旋涂工艺等的任何合适的技术在第二介电层208上方形成抗反射涂层210。可以实施诸如CMP工艺的平坦化工艺以平坦化第二介电层208和/或抗反射涂层210。
在操作103中，在第二介电层208中形成开口212。如图2B所示，形成穿过ARC 210、第二介电层208和蚀刻停止层206的开口。可以使用限定开口图案的图案化的光刻胶层以及随后合适的蚀刻工艺来形成开口212。蚀刻工艺使用蚀刻剂气体混合物和用于蚀刻蚀刻停止层206的等离子体参数。之后，使用任何合适的剥离工艺去除图案化的光刻胶层。为了清楚起见，在图2B中仅示出了从第二介电层208至蚀刻停止层206形成的一个开口212。应该注意，可以利用额外的掩模层(包括硬掩模层或光刻胶层)来促进在第二介电层208和蚀刻停止层206中形成开口212。可以在开口212中形成导电部件以电连接形成在其下方的导电部件203。开口212可以包括任何开口，诸如具有至导电部件203的通孔开口的沟槽，该沟槽可以使用双镶嵌工艺形成。
在一个实施方式中，开口212具有在从约50埃至约2000埃的范围内(诸如在从约80埃至约1000埃，并且更具体地，在从约100埃至约500埃)的高度尺寸。开口212暴露导电部件203的顶面201的部分以提供电连接。开口212的宽度尺寸在从约70埃至约120埃的范围内。
在操作104中，如图2C和图2D所示，沿着开口212的侧壁225依次分别形成阻挡层214和衬垫层216。如图2C所示，可以在开口212中(例如，开口212的侧壁225和导电部件203的暴露的表面上)以及抗反射涂层(ARC)210或第二介电层208(如果ARC 210不存在)上方共形地沉积阻挡层214。阻挡层214可以是或包括含金属材料，诸如含钛材料(诸如氮化钛或氧化钛)或含钽材料(例如氮化钽或氧化钽)等或它们的组合，并且可以通过ALD、CVD或其他沉积技术来沉积。阻挡层214的厚度可以在从约至约的范围内，诸如在从约至约例如，约
如图2D所示，可以在阻挡层214上共形地沉积衬垫层216。衬垫层216可以是诸如钴、钨、铜、钌、铝、金、银、它们的合金等或它们的组合的含金属材料，并且可以通过CVD、ALD、PVD或另一沉积技术沉积。衬垫层216的厚度在从约至约的范围内，诸如在从约至约并且更具体地，例如，在从约至约在一个实例中，衬垫层216是钌或钴材料。
在操作106中，实施导电填充材料沉积工艺。在一个实例中，导电填充材料可以是或包括钴、钨、铜、钌、铝、金、银、它们的合金等或它们的组合，并且可以通过CVD、ALD、PVD或另一沉积技术沉积。在此处描述的实例中，如图1所示，导电填充材料是通过包括三个操作阶段的物理汽相沉积(PVD)工艺形成的铜材料。如图2E所示，在第一操作阶段106(a)中，在开口212中的衬垫层214上以及半导体器件200的顶面上形成导电填充材料253(如图2H所示)的预层252。可以之后生长预层252以形成填充在开口212中的导电填充材料，诸如在操作106中实施导电填充材料沉积工艺的三个操作阶段时。
如图2E所示，在第一操作阶段106(a)中，将衬底202放置在物理汽相沉积(PVD)工艺室中的衬底支撑底座上以形成预层252。在小于约50摄氏度的温度下，例如在室温下，诸如在从约5摄氏度至约50摄氏度的范围内形成预层252。当形成预层252时，可以关闭衬底支撑底座中的加热器件，例如，不向衬底202提供热能或具有最小的热能。应当认为，预层252的室温沉积可以防止在常规物理汽相沉积(PVD)工艺室中经常发现的预层252的早期结块，其可能导致在开口拐角处形成不期望的悬置结构。如图2E所示，通过在形成预层252的早期阶段室温控制沉积工艺，可以在开口212的拐角部分218处以及开口212的侧壁部分231和底部部分220处形成预层252的相对平滑和均匀的结构。
图3A示出了处于图1的不同工艺阶段的随着工艺时间的变化绘制的温度迹线图。如图3A所示，相对较低的衬底温度T1，例如温度小于50摄氏度(例如，室温)，可以使元素以稳定的方式均匀地生长，以防止早期结块。因此，开口212的拐角部分218、底部部分220和侧壁部分231之中的预层252的厚度差异相对较小。例如，拐角部分218处的预层252的厚度225可以控制为与侧壁部分231处的预层252的厚度232的差小于厚度232的50％(例如，厚度225与厚度232之间的厚度差(Δ度差()小于厚度232的50％)。底部部分220处的预层252的厚度221可以是类似的，诸如与侧壁部分231处的预层252的厚度232或与拐角部分218处的预层252的厚度225的差小于厚度232或厚度225的30％。
例如，拐角部分218处的预层252的厚度225控制为在从约至约的范围内，而侧壁部分231的厚度232可以控制为在从约至约的范围内并且底部部分220处的厚度221可以控制为在从约至约的范围内。在完成第一操作阶段106(a)的室温沉积之后，从衬垫层216的表面228开始的厚度235可以在从约至约的范围内，诸如约
在常规实践中，在沉积工艺的初始阶段的元素的早期结块可能产生在开口212的拐角部分218处形成的相对大量的元素，这可能导致开口212的提前闭合并且可能在开口212内形成不期望的空隙或裂缝。通过利用在开口212的拐角部分218、底部部分220和侧壁部分231处形成具有可控轮廓的预层252，可以获得具有良好阶梯覆盖的预层252的相对共形轮廓。
在一个实例中，利用如图3B所示的供应给衬底支撑底座的相对较低的偏置功率P1(例如，低偏置功率沉积机制)以及随后的相对较高的偏置功率(例如，高偏置功率沉积机制)来实施预层252的室温沉积。图3B示出了处于图1的不同工艺阶段的随着工艺时间的变化绘制的偏置功率迹线图。低偏置功率有助于从工艺室的靶标移出的材料被加速并且以相对较慢速度被拉向衬底，因此允许来自靶标的原子/元素缓慢并且轻轻地落在衬底上。如此，获得了具有良好阶梯覆盖的预层252的相对平滑和均匀的轮廓，并且可以消除或减少开口212的提前闭合的可能性。此外，低偏置功率也防止下面的阻挡层214和衬垫层216免受损坏。在室温沉积工艺中施加的低偏置功率可以持续一段时间，直至达到预层252的期望的厚度。例如，当从衬垫层216的表面228开始的预层252的厚度235(例如，在低偏置功率机制下形成的第一厚度)在从约至约的范围内(诸如约)时，可以终止室温沉积期间施加的低偏置功率。室温沉积期间用于低偏置功率的工艺时间可以在从约20秒至约100秒的范围内。在室温沉积期间的低偏置机制期间，可以将小于约100瓦(诸如在从约70瓦至约90瓦的范围内)的低偏置功率施加至衬底支撑底座偏置器件以帮助吸引从靶标移出的材料。
在第一操作阶段106(a)的室温沉积期间的低偏置功率之后，可以施加如图3B所示的高偏置功率P2以继续沉积预层252。在室温沉积期间的低偏置功率之后施加的高偏置功率提供相对较高的轰击能量以继续沉积预层252以及平滑预层252的表面形貌，使得不均匀表面结块，如果有的话，可以在沉积时被溅射掉，以提供整个预层252(包括开口212的侧壁226和底部224上)的相对均匀的表面和厚度，如图2E所示。在第一操作阶段106(a)中的室温沉积期间施加的高偏置功率可以被配置为沉积预层252的厚度(例如，在高偏置功率机制下形成的第二厚度)在从约至约的范围内，例如，约至约诸如约在高偏置功率沉积机制期间，虽然所得到的预层252可以测量为约但是应该注意，在高偏置功率沉积机制期间的实际厚度可以大于因为在沉积预层252的同时可以溅射掉预层252的部分。应当认为，在高偏置功率沉积机制期间，形成在衬底上的厚度可以在从约至约的范围内，诸如约但是同时溅射掉在从约至约的厚度，因此使得在高偏置功率沉积机制期间形成的所得到的预层252在从约至约的范围内，诸如约
在室温沉积期间的高偏置功率机制期间，可以将大于约200瓦(诸如在从约350瓦至约600瓦的范围内，例如约450瓦)的高偏置功率施加至衬底支撑底座偏置器件以帮助吸引从靶标的移出的材料。
应该注意，在第一操作阶段106(a)的低偏置功率机制和高偏置功率机制期间，衬底支撑底座保持在相同温度下，诸如小于50摄氏度的室温下的稳定的温度以提供具有约的厚度的预层252(例如，来自低偏置功率机制的约和来自高偏置功率机制的约)。
当在第一操作阶段106(a)中形成预层252时，可以供应包括非反应气体(诸如氩气或氙气)的工艺气体以积极地撞击并且溅射来自靶材的材料。在一些实例中，工艺气体也可以包括能够与溅射材料反应的反应气体，诸如含氧气体和含氮气体的一种或多种。可以实施使用RF功率和/或DC功率或脉冲DC功率向靶标施加能量以从靶标移出材料的RF电源、DC电源、脉冲DC电源或组合电源。来自靶标的溅射材料(其可以包括金属元素，诸如此处描述的铜)沉积在衬底202上并且形成固体金属层，诸如导电填充材料253的预层252。在一个实例中，在沉积期间，可以以在从约1sccm至约50sccm，诸如约1sccm至约20sccm的体积流率供应非反应气体，同时在沉积期间可以将在从约20瓦至约80瓦的范围内的RF功率源的功率施加至靶标。应该注意，本文讨论的工艺参数是基于300mm的衬底。可以预期的是，这些工艺参数可以根据待形成的层的厚度、开口的尺寸、衬底的尺寸、等离子体反应器的能力和/或应用而变化。
随后，在预层252达到期望的厚度之后，在第二操作阶段106(b)中，向衬底202提供热能。可以通过打开嵌入在衬底支撑底座内的加热器件将热能提供给衬底202以向衬底202提供热能。因此，第二操作阶段106(b)中的衬底支撑底座中的加热器件的温度控制大于第一操作阶段106(a)中的温度控制，诸如大于室温(例如，大于50摄氏度)。在第二操作阶段106(b)期间，可以终止在第一操作阶段106(a)期间调节的其他工艺参数，以允许向衬底202提供热能。提供给衬底202的热能软化和/或轻微地熔化来自预层252的金属元素，从而允许预层252在开口212中回流，如图2F所示。提供给衬底202的热能促进了预层回流工艺，以促进和增加整个预层252的厚度一致性。从预层252熔化和/或回流的金属元素允许预层252的轮廓进一步变化，允许更多量的金属元素向下流至开口212的底部224。因此，底部部分220处的预层252的厚度230增加，因为重力推动轻微地熔化的预层252向下回流到开口212的底部224，同时拐角部分218处的厚度227大部分减小，如图2F所示。
在实例中，与图2E中的回流工艺之前的底部部分220处的厚度221相比，底部部分220处的厚度230可以增加在从约20％至约50％的范围内。在实例中，在第二操作阶段106(b)中的回流工艺期间，底部部分220处的厚度230在从约至约的范围内。
如图3A所示，在实施例中，可以通过控制衬底温度T2大于衬底温度T1来向衬底202提供热能。通过控制放置衬底202的衬底支撑底座的加热器件来控制衬底温度T2，诸如在从约90摄氏度至约400摄氏度的范围内。在实施相对温和的温度的回流工艺的实例中，衬底支撑底座的加热器件被控制为在从约90摄氏度至约200摄氏度的范围内。如图3A所示，可以逐渐升高该阶段的温度T2，以稳定地增加供应给衬底202的热能。相反地，在实施相对高温的回流工艺的实例中，衬底支撑底座的加热器件被控制在从约200摄氏度至约400摄氏度的范围内。应当认为在开口212的拐角部分218处减小的厚度227减少了悬置结构并且扩大了开口212的顶部部分的尺寸，因此允许随后从靶标移出的材料成功地沉积和填充至开口212。
在实施例中，可以在第一操作阶段106(a)形成预层252的相同工艺室或不同工艺室中实施第二操作阶段106(b)中的回流工艺。在此处描述的一个具体实例中，由于衬底支撑底座处的不同温度设定，因此在第一操作阶段106(a)形成预层252的不同工艺室中实施第二操作阶段106(b)中的回流工艺。在实例中，第二操作阶段106(b)中的回流工艺可以在任何合适的加热器件中实施，加热器件诸如加热器、烘烤板、热板等。在另一实例中，第二操作阶段106(b)中的回流工艺可以在另一工艺室(诸如另一个物理汽相沉积(PVD)工艺室)中实施，以便于在相同工艺室中实施第三操作阶段106(c)的下一步骤的工艺。
在实例中，第二操作阶段106(b)中的回流工艺可以实施在从约20秒至约60秒的范围内，诸如约40秒。在回流工艺中，在第二操作阶段106(b)中，温度可以以线性方式和/或以逐步方式从T1升高至T2。例如，温度T1可以以介于约20秒至约60秒之间的时间段线性升高至温度T2。可选地，温度T1可以通过逐步控制升高至温度T2，诸如每秒离散地增加5摄氏度至8摄氏度。在一个具体实例中，第二操作阶段106(b)中的温度T1至温度T2是线性升高的。
在第三操作阶段106(c)中，实施物理沉积工艺的沉积，物理沉积工艺与第一操作阶段106(a)中的预层沉积工艺类似，如图2G中所示，以形成块状层250直至在开口212中填充并且形成导电填充材料253，如图2H所示。第三操作阶段106(c)中的工艺参数与第一操作阶段106(a)中的工艺参数基本类似，除了控制提供给衬底202的热能之外，诸如衬底温度T3(如图3A所示，例如衬底支撑底座中的加热器件的温度控制)以及偏置功率P3(如图3B所示)。
在第三操作阶段106(c)中对衬底202的温度控制可以类似于、高于或低于第二操作阶段106(b)中的温度控制，但高于第一操作阶段106(b)中温度控制。换句话说，在第三操作阶段106(c)中的衬底温度控制大于室温，诸如大于50摄氏度。在实例中，在第三操作阶段106(c)中的衬底支撑底座中的加热器件的温度控制在从约90摄氏度至约200摄氏度的范围内，而在第二操作阶段106(b)中的温度控制也在从约90摄氏度至约400摄氏度的范围内，并且在第一操作阶段106(a)中的温度控制小于50摄氏度，诸如室温。因此，第二操作阶段106(b)和第三操作阶段106(c)中的温度控制配置为大于第一操作阶段106(a)中的温度控制。应当认为，衬底温度与放置衬底的衬底支撑底座中的加热器件的温度设定正相关(例如，成比例)。
在具体实例中，衬底支撑底座中的加热器件的温度控制(i)在第三操作阶段106(c)中在从约90摄氏度至约200摄氏度的范围内，(ii)在第二操作阶段106(b)中在从约200摄氏度至约400摄氏度的范围内，以及(iii)在第一操作阶段106(a)中小于50摄氏度，诸如室温，如图3A所示。
因此，如图2G所示，当重新开始沉积工艺以继续将预层252生长为快块状层250时，来自衬底202的高温允许从靶标移出的材料在开口212中形成，同时继续熔化和/或回流形成在衬底202上的预层252。通过使用对衬底202的温度控制(例如，提供的热能的量)，可以获得沉积工艺以及回流工艺以允许块状层250填充在开口212中，如图2H所示，以形成导电填充材料253，而没有不希望的空隙或裂缝。在实例中，底部部分220处的厚度235以大于拐角部分218处的厚度254的速率增加(例如，包括从侧壁部分231和拐角部分218回流的厚度)，因此提供相对自底向上的沉积工艺以用块状层250填充开口212，而不会在开口212中形成不希望的早期闭合或空隙/裂缝。
应当认为，衬底的高温控制(或称为衬底支撑底座的加热器件的高温设定)可以向衬底提供热能，这可以实现回流工艺，同时继续沉积金属元素。通过在相对较晚的阶段(在第二操作阶段106(b)和第三操作阶段106(c)中而不是在沉积工艺开始的第一操作阶段106(a)中)向衬底供应热能，可以消除常规工艺中经常发现的金属元素的早期结块，因此产生均匀并且共形的沉积轮廓，以实现开口212中的导电填充材料253的成功沉积工艺。
此外，与在第一操作阶段106(a)中调节的低RF偏置功率机制P1和高RF偏置功率机制P2不同，如图3B所示，在第三操作阶段106(c)中控制的偏置功率P3被控制在中间偏置功率机制，诸如在从约150瓦至约300瓦的范围内，诸如在从约200瓦至约250瓦，如图3B所示。例如，在图3B中，偏置功率P2大于偏置功率P3，并且偏置功率P3大于偏置功率P1。应当认为，中间偏置功率机制可以有助于在具有沉积-溅射-沉积效果的良好平衡的开口中沉积金属元素，以将金属元素沉积至开口212中，以及允许金属元素的回流而不会过度地从衬底201溅射掉。
当在第三操作阶段106(c)中形成块状层250时，除了温度控制和对衬底支撑底座的偏置功率控制的工艺参数之外，在第三操作阶段106(c)中调节的工艺参数与第一操作阶段106(a)基本类似。例如，可以重新开始供应来自第一操作阶段106(a)的包含非反应气体(诸如氩气或氙气)的工艺气体以在第三操作阶段106(c)中积极地撞击并且溅射来自靶标的材料。可以实施使用RF功率和/或DC功率或脉冲DC功率向靶标施加能量以从靶标移出材料的DC功率源、脉冲DC功率源或组合功率源。在实例中，在沉积期间，可以以在从约1sccm至约50sccm，诸如约1sccm至约20sccm的体积流率供应非反应气体，同时在沉积期间可以将在从约20瓦至约80瓦的范围内的RF电源的功率施加至靶标。应该注意，本文讨论的工艺参数是基于300mm的衬底。可以预期的是，这些工艺参数可以根据待形成的层的厚度、开口的尺寸、衬底的尺寸、等离子体反应器的能力和/或应用而变化。
例如，可以持续实施第三操作阶段106(c)中的沉积和回流工艺，直至从衬垫层216的表面228开始的导电填充材料253的厚度259达到在从约至的范围，诸如至少约第三操作阶段106(c)中的工艺时间可以在从约30秒至约300秒的范围内，诸如从约50秒至约100秒。
在操作108中，在导电填充材料253形成并且填充在开口212中之后，化学机械抛光(CMP)可以从衬底去除任何过量的导电填充材料253、衬垫层216、阻挡层214和任何剩余的掩模，诸如ARC 210(如果有的话)，以使导电填充材料253的顶面261与第二介电层208的顶面263基本共面，如图2I所示。
图4示出了半导体器件中不同位置的另一实例，其中，可以利用由图1的工艺形成的导电填充材料253。在图4所示的实例中，导电填充材料253可以用于与下面的导电部件203连接，其中，下面的导电部件203用作接触结构中的接触插塞。第一介电层204用作其中形成有接触插塞(例如，导电部件203)的层间电介质(ILD)。
衬底202包括形成在衬底202的上部上的鳍结构446。在鳍结构446中形成外延源极/漏极区域456。在鳍结构446上形成栅极结构。每个栅极结构均包括界面电介质470、栅极介电层472、一个或多个可选共形层474以及栅电极476。沿着栅极结构的侧壁形成栅极间隔件454。界面电介质470沿着相应的栅极间隔件454之间的鳍结构446的表面。栅极介电层472共形地位于界面电介质470上并且沿着相应的栅极间隔件454之间的侧壁。一个或多个可选共形层474共形地位于栅极介电层上并且可以包括一个或多个阻挡层和/或覆盖层以及一个或多个功函调整层。栅电极476位于一个或多个可选共形层474上。
接触蚀刻停止层(CESL)460共形地位于外延源极/漏极区域456的表面和栅极间隔件454的侧壁上。第一层间电介质(ILD)462位于CESL 460上方。在第一ILD 462、CESL 460、栅极间隔件454和栅极结构上方形成第一介电层204，诸如图2A至图2I中所示的第一介电层204。导电部件203、490形成为分别电连接至栅极结构和外延源极/漏极区域456。在示出的实例中，例如，导电部件490包括粘合层494、位于粘合层494上的阻挡层496、位于外延源极/漏极区域456上的硅化物区域498以及位于阻挡层496上的导电填充材料400。例如，在示出的实例中，导电部件203包括粘合层494、位于粘合层494上的阻挡层496和位于阻挡层496上的导电填充材料400。
蚀刻停止层206位于第一介电层204和导电部件490、203上。第二介电层208位于蚀刻停止层206上。导电部件(包括阻挡层214、位于阻挡层214上的衬垫层216以及位于衬垫层216上的导电填充材料253)形成为穿过第二介电层208和蚀刻停止层206并且电连接至导电部件203、490。
本发明的实施方式提供了用于通过物理汽相沉积(PVD)工艺形成导电填充材料(例如，导电部件)的方法。通过在物理沉积工艺的不同制造阶段向衬底供应不同的热能来形成导电填充材料，以实现用于形成导电填充材料的沉积工艺以及回流工艺。对衬底的温度控制可以小于50摄氏度(例如室温)至高温(诸如介于90摄氏度和400摄氏度之间)，同时控制沉积工艺期间供应的偏置功率。如此，获得了具有最小空隙/裂缝的导电材料形成工艺，该最小空隙/裂缝形成在具有高间隙填充性能的高高宽比开口中。此外，通过利用物理汽相沉积来形成导电填充材料，可以省略通常在铜电镀(例如，湿工艺)工艺之前使用的铜晶种层，提供卷绕工艺窗口以在介电层中填充阻挡层、衬垫层以及导电填充材料。
在一个实施例中，在衬底上形成导电填充材料的方法包括在第一时间段内将衬底保持在第一范围内的第一衬底温度，同时在衬底上形成导电填充材料的预层，向衬底提供热能以在第二时间段内将衬底保持在第二范围内的第二衬底温度，其中，第二衬底温度高于第一衬底温度，并且继续向衬底提供热能以在第三时间段内将衬底保持在第三范围内的第三衬底温度，同时在衬底上形成导电填充材料的块状层。在实施例中，第三衬底温度大于第一衬底温度。在实施例中，第三衬底温度小于第二衬底温度。在实施例中，当向衬底提供热能以将衬底保持在第二衬底温度时，将第一偏置功率施加至放置衬底的衬底支撑底座并且随后将第二偏置功率施加至衬底支撑底座，并且第二偏置功率大于第一偏置功率。在实施例中，当继续向衬底提供热能以将衬底保持在第三衬底温度时，将第三偏置功率施加到衬底支撑底座，并且第三偏置功率大于第一偏置功率但小于第二偏置功率。在实施例中，当向衬底提供热能以将衬底保持在第二衬底温度时，回流衬底上的预层，同时将衬底保持在第二衬底温度。在实施例中，当回流预层时，预层的厚度一致性增加。在实施例中，预层具有在从至的范围内的厚度并且导电填充材料具有在从至的范围内的厚度。在实施例中，当将第一衬底温度保持在第一范围内时，衬底温度保持在从5摄氏度至50摄氏度的范围内。在实施例中，当向衬底提供热能以将衬底保持在第二衬底温度时，控制其上放置衬底的衬底支撑底座的加热器件的温度在从200度至400摄氏度的范围内。在实施例中，当继续向衬底提供热能以将衬底保持在第三衬底温度时，控制其上放置衬底的衬底支撑底座的加热器件的温度在从90度至200摄氏度的范围内。在实施例中，当将衬底保持在第一范围内的第一衬底温度时，从放置衬底的工艺室中的靶标溅射材料以在衬底上形成导电填充材料的预层。在实施例中，当继续向衬底提供热能以将衬底保持在第三衬底温度时，从放置衬底的工艺室中的靶标溅射材料以在衬底上形成导电填充材料的块状层。
在另一实施例中，在衬底上形成导电填充材料的方法包括：通过将衬底控制在第一衬底温度在介电层中形成导电填充层的预层，通过将衬底保持在第二衬底温度回流预层，其中，第二衬底温度大于第一衬底温度，以及通过将衬底保持在第三衬底温度在预层上形成块状层，其中，第三衬底温度大于第一衬底温度。在实施例中，当形成预层时，从放置衬底的工艺室中的靶标溅射材料同时将衬底保持在第一衬底温度。在实施例中，将第一偏置功率施加至放置衬底的工艺室中设置的衬底支撑底座以形成预层，以及将第二偏置功率施加至衬底支撑底座以继续形成预层，其中，第二偏置功率大于第一偏置功率。在实施例中，当形成块状层时，将第三偏置功率施加至衬底支撑底座以形成块状层，并且第三偏置功率大于第一偏置功率但小于第二偏置功率。在实施例中，当施加第三偏置功率时，从放置衬底的工艺室中的靶标溅射材料同时将衬底保持在第三衬底温度。
在又另一实施例中，互连结构包括位于介电材料中的阻挡层(包含第一含金属材料)、位于介电材料中的阻挡层上的衬垫层(包含第二含金属材料)以及位于介电材料中的衬垫层上的金属填充材料(包含第三含金属材料)，其中，金属填充材料的顶面与介电材料的顶面基本共面，其中，第三含金属材料与第一含金属材料和第二含金属材料的至少一种不同。在实施例中，第一含金属材料包括含钛或含钽材料，以及第二含金属材料包括钌或钴材料，并且第三含金属材料包括铜材料。
根据本发明的一些实施例，提供了一种在衬底上形成导电填充材料的方法，包括：在第一时间段内将衬底保持在第一范围内的第一衬底温度，同时在所述衬底上形成导电填充材料的预层；向所述衬底提供热能以在第二时间段内将所述衬底保持在第二范围内的第二衬底温度，其中，所述第二衬底温度高于所述第一衬底温度；以及继续向所述衬底提供热能以在第三时间段内将所述衬底保持在第三范围内的第三衬底温度，同时在所述衬底上形成所述导电填充材料的块状层。
在上述方法中，所述第三衬底温度大于所述第一衬底温度。
在上述方法中，所述第三衬底温度小于所述第二衬底温度。
在上述方法中，向所述衬底提供热能以将所述衬底保持在所述第二衬底温度还包括：将第一偏置功率施加至放置所述衬底的衬底支撑底座；以及随后将第二偏置功率施加至所述衬底支撑底座，并且所述第二偏置功率大于所述第一偏置功率。
在上述方法中，继续向所述衬底提供热能以将所述衬底保持在所述第三衬底温度还包括：将第三偏置功率施加至所述衬底支撑底座，并且所述第三偏置功率大于所述第一偏置功率但小于所述第二偏置功率。
在上述方法中，向所述衬底提供热能以将所述衬底保持在所述第二衬底温度还包括：回流所述衬底上的预层，同时将所述衬底保持在所述第二衬底温度。
在上述方法中，回流所述预层还包括：增加所述预层的厚度一致性。
在上述方法中，所述预层具有在从至的范围内的厚度并且所述导电填充材料具有在从至的范围内的厚度。
在上述方法中，将所述第一衬底温度保持在所述第一范围内还包括：将所述衬底的温度保持在从5摄氏度至50摄氏度的范围内。
在上述方法中，向所述衬底提供热能以将所述衬底保持在所述第二衬底温度还包括：将其上放置所述衬底的衬底支撑底座的加热器件的温度控制在从200度至400摄氏度的范围内。
在上述方法中，继续向所述衬底提供热能以将所述衬底保持在所述第三衬底温度还包括：将其上放置所述衬底的衬底支撑底座的加热器件的温度控制在从90度至200摄氏度的范围内。
在上述方法中，将所述衬底保持在所述第一范围内的所述第一衬底温度还包括：从放置所述衬底的工艺室中的靶标溅射材料以在所述衬底上形成所述导电填充材料的所述预层。
在上述方法中，继续向所述衬底提供热能以将所述衬底保持在所述第三衬底温度还包括：从放置所述衬底的工艺室中的靶标溅射材料以在所述衬底上形成所述导电填充材料的块状层。
根据本发明的另一些实施例，还提供了一种在衬底上形成导电填充材料的方法，包括：通过将衬底控制在第一衬底温度，在介电层中形成导电填充层的预层；通过将所述衬底保持在第二衬底温度回流所述预层，其中，所述第二衬底温度大于所述第一衬底温度；以及通过将所述衬底保持在第三衬底温度在所述预层上形成块状层，其中，所述第三衬底温度大于所述第一衬底温度。
在上述方法中，形成所述预层还包括：从放置所述衬底的工艺室中的靶标溅射材料，同时将所述衬底保持在所述第一衬底温度。
在上述方法中，还包括：将第一偏置功率施加至衬底支撑底座以形成所述预层，所述衬底支撑底座设置在其中放置有所述衬底的所述工艺室中；以及将第二偏置功率施加至所述衬底支撑底座以继续形成所述预层，其中，所述第二偏置功率大于所述第一偏置功率。
在上述方法中，形成所述块状层还包括：将第三偏置功率施加至所述衬底支撑底座以形成所述块状层，其中，所述第三偏置功率大于所述第一偏置功率但小于所述第二偏置功率。
在上述方法中，施加所述第三偏置功率还包括：从放置所述衬底的所述工艺室中的所述靶标溅射材料，同时将所述衬底保持在所述第三衬底温度。
根据本发明的另一些实施例，还提供了一种互连结构，包括：阻挡层，包含位于介电材料中的第一含金属材料；衬垫层，包含位于所述介电材料中的所述阻挡层上的第二含金属材料；以及金属填充材料，包含位于所述介电材料中的所述衬垫层上的第三含金属材料，其中，所述金属填充材料的顶面与所述介电材料的顶面共面，其中，所述第三含金属材料与所述第一含金属材料和所述第二含金属材料的至少一种不同。
在上述互连结构中，所述第一含金属材料包括含钛层或含钽材料，并且所述第二含金属材料包括钌或钴材料，以及所述第三含金属材料包括铜材料。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本人所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种在衬底上形成导电填充材料的方法，包括：
在第一时间段内将衬底保持在第一范围内的第一衬底温度，同时在所述衬底上形成导电填充材料的预层；
向所述衬底提供热能以在第二时间段内将所述衬底保持在第二范围内的第二衬底温度，其中，所述第二衬底温度高于所述第一衬底温度；以及
继续向所述衬底提供热能以在第三时间段内将所述衬底保持在第三范围内的第三衬底温度，同时在所述衬底上形成所述导电填充材料的块状层。
2.根据权利要求1所述的方法，其中，所述第三衬底温度大于所述第一衬底温度。
3.根据权利要求1所述的方法，其中，所述第三衬底温度小于所述第二衬底温度。
4.根据权利要求1所述的方法，其中，向所述衬底提供热能以将所述衬底保持在所述第二衬底温度还包括：
将第一偏置功率施加至放置所述衬底的衬底支撑底座；以及
随后将第二偏置功率施加至所述衬底支撑底座，并且所述第二偏置功率大于所述第一偏置功率。
5.根据权利要求4所述的方法，其中，继续向所述衬底提供热能以将所述衬底保持在所述第三衬底温度还包括：
将第三偏置功率施加至所述衬底支撑底座，并且所述第三偏置功率大于所述第一偏置功率但小于所述第二偏置功率。
6.根据权利要求1所述的方法，其中，向所述衬底提供热能以将所述衬底保持在所述第二衬底温度还包括：
回流所述衬底上的预层，同时将所述衬底保持在所述第二衬底温度。
7.根据权利要求6所述的方法，其中，回流所述预层还包括：
增加所述预层的厚度一致性。
8.根据权利要求1所述的方法，其中，所述预层具有在从至的范围内的厚度并且所述导电填充材料具有在从至的范围内的厚度。
9.一种在衬底上形成导电填充材料的方法，包括：
通过将衬底控制在第一衬底温度，在介电层中形成导电填充层的预层；
通过将所述衬底保持在第二衬底温度回流所述预层，其中，所述第二衬底温度大于所述第一衬底温度；以及
通过将所述衬底保持在第三衬底温度在所述预层上形成块状层，其中，所述第三衬底温度大于所述第一衬底温度。
10.一种互连结构，包括：
阻挡层，包含位于介电材料中的第一含金属材料；
衬垫层，包含位于所述介电材料中的所述阻挡层上的第二含金属材料；以及
金属填充材料，包含位于所述介电材料中的所述衬垫层上的第三含金属材料，其中，所述金属填充材料的顶面与所述介电材料的顶面共面，其中，所述第三含金属材料与所述第一含金属材料和所述第二含金属材料的至少一种不同。
CN201811381367.7A 2017-11-28 2018-11-20 用于半导体互连结构的物理汽相沉积工艺 Active CN109994423B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762591257P 2017-11-28 2017-11-28
US62/591,257 2017-11-28
US15/880,324 2018-01-25
US15/880,324 US10438846B2 (en) 2017-11-28 2018-01-25 Physical vapor deposition process for semiconductor interconnection structures

Publications (2)

Publication Number Publication Date
CN109994423A true CN109994423A (zh) 2019-07-09
CN109994423B CN109994423B (zh) 2021-12-14

Family

ID=66632614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811381367.7A Active CN109994423B (zh) 2017-11-28 2018-11-20 用于半导体互连结构的物理汽相沉积工艺

Country Status (5)

Country Link
US (3) US10438846B2 (zh)
KR (3) KR102094950B1 (zh)
CN (1) CN109994423B (zh)
DE (1) DE102018107374B4 (zh)
TW (1) TWI706531B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259499A (zh) * 2020-10-20 2021-01-22 长江存储科技有限责任公司 半导体器件及其制作方法
CN115547925A (zh) * 2022-12-02 2022-12-30 合肥晶合集成电路股份有限公司 半导体结构的制作方法以及半导体结构
CN115547926A (zh) * 2022-12-02 2022-12-30 合肥晶合集成电路股份有限公司 半导体结构的制作方法以及半导体结构

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10964590B2 (en) * 2017-11-15 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Contact metallization process
US10438846B2 (en) * 2017-11-28 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Physical vapor deposition process for semiconductor interconnection structures
JP7182970B2 (ja) * 2018-09-20 2022-12-05 東京エレクトロン株式会社 埋め込み方法及び処理システム
JP7278164B2 (ja) * 2019-07-11 2023-05-19 東京エレクトロン株式会社 ルテニウム膜の形成方法及び基板処理システム
US11222816B2 (en) * 2020-06-16 2022-01-11 Applied Materials, Inc. Methods and apparatus for semi-dynamic bottom up reflow
KR20220030456A (ko) * 2020-09-01 2022-03-11 삼성전자주식회사 반도체 장치
KR20220030455A (ko) * 2020-09-01 2022-03-11 삼성전자주식회사 반도체 장치
US11652044B2 (en) * 2021-02-26 2023-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of making
US11742290B2 (en) * 2021-03-10 2023-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method of forming thereof
US11776901B2 (en) 2021-03-10 2023-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Via landing on first and second barrier layers to reduce cleaning time of conductive structure
US11894437B2 (en) * 2021-05-14 2024-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid conductive structures

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1090091A (zh) * 1992-12-10 1994-07-27 三星电子株式会社 半导体器件及其制造方法
CN1582345A (zh) * 2001-11-08 2005-02-16 先进微装置公司 消除在w插塞内的空隙的方法
US20070032004A1 (en) * 2005-08-08 2007-02-08 Applied Materials, Inc. Copper barrier reflow process employing high speed optical annealing
CN101421825A (zh) * 2006-02-09 2009-04-29 东京毅力科创株式会社 成膜方法、等离子体成膜装置和存储介质
CN103081066A (zh) * 2010-08-20 2013-05-01 美光科技公司 半导体构造和在开口内提供导电材料的方法
CN104752330A (zh) * 2013-12-31 2015-07-01 北京北方微电子基地设备工艺研究中心有限责任公司 硅通孔深孔填充工艺
CN105493243A (zh) * 2013-09-26 2016-04-13 英特尔公司 包括相对低的电阻率的芯的互连导线

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3513270B2 (ja) 1995-06-30 2004-03-31 キヤノン株式会社 インクジェット記録ヘッド及びインクジェット記録装置
JP3201321B2 (ja) * 1997-11-10 2001-08-20 日本電気株式会社 配線用アルミニウム膜の形成方法
US5939788A (en) * 1998-03-11 1999-08-17 Micron Technology, Inc. Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper
US6184137B1 (en) * 1998-11-25 2001-02-06 Applied Materials, Inc. Structure and method for improving low temperature copper reflow in semiconductor features
US6224737B1 (en) 1999-08-19 2001-05-01 Taiwan Semiconductor Manufacturing Company Method for improvement of gap filling capability of electrochemical deposition of copper
US20020093101A1 (en) * 2000-06-22 2002-07-18 Subramoney Iyer Method of metallization using a nickel-vanadium layer
JP4351814B2 (ja) * 2000-07-21 2009-10-28 株式会社リコー カラー画像形成装置
US6833161B2 (en) * 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
WO2004059355A1 (en) * 2002-12-24 2004-07-15 Pirelli & C. S.P.A. Optical fibre having low splice loss and method for making it
US6899796B2 (en) 2003-01-10 2005-05-31 Applied Materials, Inc. Partially filling copper seed layer
US20040175926A1 (en) 2003-03-07 2004-09-09 Advanced Micro Devices, Inc. Method for manufacturing a semiconductor component having a barrier-lined opening
US20050062164A1 (en) 2003-09-23 2005-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for improving time dependent dielectric breakdown lifetimes
US7704368B2 (en) 2005-01-25 2010-04-27 Taiwan Semiconductor Manufacturing Co. Ltd. Method and apparatus for electrochemical plating semiconductor wafers
US7423347B2 (en) 2006-01-19 2008-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ deposition for cu hillock suppression
US20070232062A1 (en) * 2006-03-31 2007-10-04 Takeshi Nogami Damascene interconnection having porous low k layer followed by a nonporous low k layer
MY171542A (en) 2006-08-30 2019-10-17 Lam Res Corp Processes and integrated systems for engineering a substrate surface for metal deposition
US20080190760A1 (en) 2007-02-08 2008-08-14 Applied Materials, Inc. Resputtered copper seed layer
US20090072406A1 (en) * 2007-09-18 2009-03-19 International Business Machines Corporation Interconnect structure with improved electromigration resistance and method of fabricating same
US8242600B2 (en) * 2009-05-19 2012-08-14 International Business Machines Corporation Redundant metal barrier structure for interconnect applications
US8841211B2 (en) 2010-06-09 2014-09-23 Applied Materials, Inc. Methods for forming interconnect structures
US8846451B2 (en) * 2010-07-30 2014-09-30 Applied Materials, Inc. Methods for depositing metal in high aspect ratio features
JP5392215B2 (ja) 2010-09-28 2014-01-22 東京エレクトロン株式会社 成膜方法及び成膜装置
KR20130121042A (ko) * 2012-04-26 2013-11-05 어플라이드 머티어리얼스, 인코포레이티드 피쳐 필을 위한 반도체 리플로우 프로세싱
US9136206B2 (en) * 2012-07-25 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Copper contact plugs with barrier layers
US20140046475A1 (en) * 2012-08-09 2014-02-13 Applied Materials, Inc. Method and apparatus deposition process synchronization
US20140117550A1 (en) * 2012-10-29 2014-05-01 International Business Machines Corporation Semiconductor device including an insulating layer, and method of forming the semiconductor device
KR102263554B1 (ko) * 2013-09-27 2021-06-09 어플라이드 머티어리얼스, 인코포레이티드 심리스 코발트 갭-충전을 가능하게 하는 방법
US9147767B2 (en) 2014-02-07 2015-09-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US20150325477A1 (en) * 2014-05-09 2015-11-12 Applied Materials, Inc. Super conformal metal plating from complexed electrolytes
US10702707B2 (en) 2014-08-01 2020-07-07 CP Studios LLC Hand sanitizer station
JP6385856B2 (ja) 2015-02-26 2018-09-05 東京エレクトロン株式会社 Ｃｕ配線の形成方法および半導体装置の製造方法
US10438846B2 (en) * 2017-11-28 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Physical vapor deposition process for semiconductor interconnection structures

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1090091A (zh) * 1992-12-10 1994-07-27 三星电子株式会社 半导体器件及其制造方法
CN1582345A (zh) * 2001-11-08 2005-02-16 先进微装置公司 消除在w插塞内的空隙的方法
US20070032004A1 (en) * 2005-08-08 2007-02-08 Applied Materials, Inc. Copper barrier reflow process employing high speed optical annealing
CN101421825A (zh) * 2006-02-09 2009-04-29 东京毅力科创株式会社 成膜方法、等离子体成膜装置和存储介质
CN103081066A (zh) * 2010-08-20 2013-05-01 美光科技公司 半导体构造和在开口内提供导电材料的方法
CN105493243A (zh) * 2013-09-26 2016-04-13 英特尔公司 包括相对低的电阻率的芯的互连导线
CN104752330A (zh) * 2013-12-31 2015-07-01 北京北方微电子基地设备工艺研究中心有限责任公司 硅通孔深孔填充工艺

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259499A (zh) * 2020-10-20 2021-01-22 长江存储科技有限责任公司 半导体器件及其制作方法
CN115547925A (zh) * 2022-12-02 2022-12-30 合肥晶合集成电路股份有限公司 半导体结构的制作方法以及半导体结构
CN115547926A (zh) * 2022-12-02 2022-12-30 合肥晶合集成电路股份有限公司 半导体结构的制作方法以及半导体结构
CN115547926B (zh) * 2022-12-02 2023-02-14 合肥晶合集成电路股份有限公司 半导体结构的制作方法以及半导体结构

Also Published As

Publication number Publication date
TWI706531B (zh) 2020-10-01
DE102018107374A1 (de) 2019-05-29
KR102374898B1 (ko) 2022-03-17
US20190164825A1 (en) 2019-05-30
KR102094950B1 (ko) 2020-04-24
TW201926618A (zh) 2019-07-01
US10438846B2 (en) 2019-10-08
DE102018107374B4 (de) 2023-02-16
US10522399B2 (en) 2019-12-31
US20190164827A1 (en) 2019-05-30
KR20200034691A (ko) 2020-03-31
US20200144112A1 (en) 2020-05-07
CN109994423B (zh) 2021-12-14
KR20190062119A (ko) 2019-06-05
KR20210020963A (ko) 2021-02-24
US11018055B2 (en) 2021-05-25

Similar Documents

Publication Publication Date Title
CN109994423A (zh) 用于半导体互连结构的物理汽相沉积工艺
US20220115505A1 (en) Copper-filled trench contact for transistor performance improvement
TWI723228B (zh) 以釕襯墊改善銅電遷移的經摻雜選擇性金屬蓋
TW201709293A (zh) 用於內連線的釕金屬特徵部填補
US10741397B2 (en) Liner planarization-free process flow for fabricating metallic interconnect structures
US9754885B1 (en) Hybrid metal interconnects with a bamboo grain microstructure
CN110783271A (zh) 半导体结构的形成方法
TW200915485A (en) Method of depositing tungsten using plasma-treated tungsten nitride
CN108122849A (zh) 用于在开口中形成金属层的方法及其形成装置
US10163697B2 (en) Method for forming BEOL metal levels with multiple dielectric layers for improved dielectric to metal adhesion
WO2020223622A1 (en) Fully aligned subtractive processes and electronic devices therefrom
KR20210052172A (ko) 배선 구조체 및 이를 포함한 전자 장치
US11171046B2 (en) Methods for forming cobalt and ruthenium capping layers for interconnect structures
KR20070008108A (ko) 저 저항의 텅스텐막 형성 방법
US9893144B1 (en) Methods for fabricating metal-insulator-metal capacitors
TW518709B (en) Barrier layer for copper metallization in integrated circuit fabrication
US9853025B1 (en) Thin film metallic resistors formed by surface treatment of insulating layer
TWI785470B (zh) 互連結構、半導體結構以及製造半導體結構的方法
TW202243118A (zh) 用於通孔填充之釕回流
TW472353B (en) Forming method of dual damascene

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant