KR20210052172A - 배선 구조체 및 이를 포함한 전자 장치 - Google Patents

배선 구조체 및 이를 포함한 전자 장치 Download PDF

Info

Publication number
KR20210052172A
KR20210052172A KR1020200066709A KR20200066709A KR20210052172A KR 20210052172 A KR20210052172 A KR 20210052172A KR 1020200066709 A KR1020200066709 A KR 1020200066709A KR 20200066709 A KR20200066709 A KR 20200066709A KR 20210052172 A KR20210052172 A KR 20210052172A
Authority
KR
South Korea
Prior art keywords
boron nitride
nitride film
layer
diffusion barrier
barrier layer
Prior art date
Application number
KR1020200066709A
Other languages
English (en)
Inventor
신현진
이민현
이창석
신현석
홍석모
Original Assignee
삼성전자주식회사
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 울산과학기술원 filed Critical 삼성전자주식회사
Priority to US17/082,494 priority Critical patent/US11462477B2/en
Publication of KR20210052172A publication Critical patent/KR20210052172A/ko
Priority to US17/902,319 priority patent/US20220415801A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/342—Boron nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10325—Boron nitride [BN], e.g. cubic, hexagonal, nanotube

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

배선 구조체 및 이를 포함하는 전자 장치를 제공한다. 본 배선 구조체는, 전도성 배선, 전도성 배선의 적어도 일부를 감싸는 유전체층, 전도성 배선과 상기 유전체층 사이에 배치되며 전도성 배선의 전도성 물질이 유전체층으로 확산되는 것을 방지하는 확산 배리어층을 포함하고, 유전체층 및 확산 배리어층 중 적어도 하나는 저 유전 상수의 질화 붕소막을 포함할 수 있다.

Description

배선 구조체 및 이를 포함한 전자 장치{INTERCONNECTOR AND ELECTRIC APPARATUS COMPRISING THE SAME}
개시된 실시예들은 배선 구조체 및 이를 포함하는 전자 장치로서, 질화 붕소막을 포함한 배선 구조체 및 전자 장치에 관한 것이다.
전자소자 및 반도체소자는 대부분이 반도체와 절연체 및 도전체를 조합하고 연결함으로써 제조될 수 있다. 예컨대, 반도체기판에 복수의 단위 소자를 형성한 후, 그 위에 절연층(층간절연층) 및 전극배선을 반복해서 적층함으로써 다양한 집적 회로(integrated circuit)를 제조할 수 있다.
그런데, 소자를 제조하는 과정이나 동작시키는 과정에서, 구성층들의 온도가 증가할 수 있고, 전압/전류의 인가에 의해 전기적 스트레스(stress)가 발생할 수 있다. 이로 인해, 인접한 구성 층들 사이에 물질(원자)의 확산(diffusion)이 발생하여 소자의 특성이 열화되고 신뢰성 및 내구성이 떨어질 수 있다. 소자의 집적도(degree of integration)가 높아짐에 따라, 구성 층들간 물질의 확산으로 인한 문제점들을 해결하기가 더 어려워질 수 있다. 또한 물질의 확산이 없더라도 집적도가 높은 소자의 배선간에 전기장으로 인한 상호 간섭으로 신호지연이 발생할 수 있다.
예시적인 실시예는 질화 붕소막을 확산 배리어층으로 이용하는 배선 구조체 및 전자 장치를 제공한다.
예시적인 실시예는 질화 붕소막을 층간 절연층으로 이용하는 배선 구조체 및 그 전자 장치를 제공한다.
일 측면(aspect)에 따르는 배선 구조체는, 전도성 배선; 상기 전도성 배선의 적어도 일부를 감싸는 유전체층; 및 상기 전도성 배선과 상기 유전체층 사이에 배치되며, 상기 전도성 배선의 전도성 물질이 유전체층으로 확산되는 것을 방지하는 확산 배리어층;을 포함하고, 상기 유전체층 및 상기 확산 배리어층 중 적어도 하나는 비정질의 질화 붕소막 및 나노 결정의 질화 붕소막 중 적어도 하나를 포함한다.
그리고, 상기 확산 배리어층은 상기 비정질의 질화 붕소막 및 상기 나노 결정의 질화 붕소막 중 적어도 하나를 포함하고, 상기 유전체층은 상기 확산 배리어층에 포함된 질화 붕소막과 다른 유전 물질을 포함할 수 있다.
또한, 상기 유전체층과 상기 확산 배리어층 모두 상기 비정질의 질화 붕소막 및 상기 나노 결정의 질화 붕소막 중 적어도 하나를 포함할 수 있다.
그리고, 상기 유전체층과 상기 확산 배리어층은 일체화될 수 있다.
또한, 상기 유전체층은 상기 비정질의 질화 붕소막 및 상기 나노 결정의 질화 붕소막 중 적어도 하나를 포함하고, 상기 확산 배리어층은 붕소가 아닌 다른 금속을 포함할 수 있다.
그리고, 상기 확산 배리어층의 두께는, 5nm이하일 수 있다.
또한, 상기 유전체층의 두께는, 5nm 이상일 수 있다.
그리고, 상기 유전체층 및 상기 확산 배리어층 중 적어도 하나는 100kHz 동작 주파수에서 2.5이하의 유전 상수를 가질 수 있다.
또한, 상기 유전체층 및 상기 확산 배리어층 중 적어도 하나는 질소에 대한 붕소의 비율이 0.9 내지 1.1일 수 있다.
그리고, 상기 유전체층 및 상기 확산 배리어층 중 적어도 하나는 비다공성일 수 있다.
또한, 상기 유전체층 및 상기 확산 배리어층 중 적어도 하나는 적어도 하나의 기공을 포함할 수 있다.
그리고, 상기 유전체층 및 상기 확산 배리어층 중 적어도 하나는 1 내지 3의 질량 밀도(g/cm3)를 가질 수 있다.
또한, 상기 유전체층 및 상기 확산 배리어층 중 적어도 하나의 항복장(breakdown field)은 4 MV-cm-1 이상일 수 있다.
그리고, 상기 유전체층 및 상기 확산 배리어층 중 적어도 하나는 0.3 내지 0.6 RMS(Root-Mean-Square)일 수 있다.
또한, 상기 유전체층 및 상기 확산 배리어층 중 적어도 하나는 10%이하의 수소 함유율을 포함할 수 있다.
그리고, 상기 유전체층은 소정 깊이의 트렌치를 포함하는 제1 유전체층을 포함하고, 상기 확산 배리어층은 상기 트렌치의 내벽상에 배치되는 제1 확산 배리어층을 포함하며, 상기 전도성 배선은 상기 트렌치의 내부를 채우는 제1 전도성 배선을 포함할 수 있다.
또한, 상기 유전체층은 비아홀을 포함하는 제2 유전체층을 포함하고, 상기 확산 배리어층은 상기 비아홀의 내벽상에 배치되는 제2 확산 배리어층을 포함하며, 상기 전도성 배선은 상기 비아홀의 내부를 채우는 제2 전도성 배선을 포함할 수 있다.
그리고, 상기 비아홀은 단차질 수 있다.
한편, 일 실시예에 따른 전자 장치는, 트랜지스터, 커패시터, 저항 중 적어도 하나를 포함하는 소자층; 및 상기 소자층에 연결되며, 앞서 기술한 배선 구조체를 포함한다.
그리고, 상기 소자층은, 메모리 소자, 디스플레이 소자, 집적 회로 소자 중 적어도 하나를 포함할 수 있다.
도 1은 일 실시예에 따른 질화 붕소막의 제조 시스템을 개략적으로 도시한 도면이다.
도 2a 내지 도 2c는 일 실시예에 따른 질화 붕소막의 제조 방법을 설명하는 참조도면이다.
도 3a 내지 도 3d는 일 실시예에 따른 질화 붕소막의 원자 구조를 나타내는 도면이다.
도 4a는 일 실시예에 따른 질화 붕소막의 라만 스펙트럼 결과이다.
도 4b는 일 실시예에 따른 질화 붕소막의 FTIR(Fourier transform infrared spectroscopy) 스펙트럼을 나타내는 결과이다.
도 5는 일 실시예에 따른 비정질의 질화 붕소막(a-BN)에 대한 XPS 프로파일을 나타내는 결과이다.
도 6는 일 실시예에 따른 비정질의 질화 붕소막(a-BN)에 대한 FTIR 스펙트럼을 나타내는 결과이다.
도 7a는 일 실시예에 따른 비정질의 질화 붕소막(a-BN)에 대한 HR-RBS(high-resolution Rutherford backscattering spectrometry) 프로파일을 나타내는 결과이다.
도 7b는 일 실시예에 따른 비정질의 질화 붕소막(a-BN)에 대한 HR-ERDA(high-resolution elastic recoil detection analysis) 프로파일을 나타내는 결과이다.
도 7c는 HR-RBS 및 HR-ERDA 스펙트럼을 이용하여 계산된 질화 붕소막이 조성비이다.
도 8a는 일 실시예에 따른 기판으로 전사된 질화 붕소막의 라만 스펙트럼의 결과이다.
도 8b는 일 실시예에 따른 전사된 질화 붕소막의 XPS 이미지를 나타낸다.
도 9a는 일 실시예에 따른 비정질의 질화 붕소막의 유전 상수를 측정한 결과이다.
도 9b는 SE(spectroscopic ellipsometry) 측정 방법을 이용한 질화 붕소막의 유전 상수를 나타내는 결과이다.
도 10a는 일 실시예에 따른 비정질의 질화 붕소막(a-BN)의 질량 밀도를 시뮬레이션한 결과이다.
도 10b는 다양한 물질의 유전 상수와 질량 밀도와의 관계를 나타낸 그래프이다.
도 11는 다양한 물질의 유전 상수와 항복장과의 관계를 나타내는 그래프이다.
도 12는 일 실시예에 따른 비정질의 질화 붕소막(a-BN)과 육방정계 질화 붕소막의 특성을 정리한 표이다.
도 13은 일 실시예에 따른 비정질의 질화 붕소막에 대한 열 확산 시험한 후의 단면 TEM 이미지과 ESD 라인 프로파일이다.
도 14는 비교예로서, TiN 층에 대한 열 확산 시험한 후의 단면 TEM 이미지과 ESD 라인 프로파일이다.
도 15은 일 실시예에 따른 비정질의 질화 붕소막의 온도에 따른 항복 바이어스를 나타낸 결과이다.
도 16a는 일 실시예에 따른 약 700℃에서 성장된 질화 붕소막의 선택적인 영역 전자 회절에 대한 이미지이다.
도 16b는 일 실시예에 따른 약 700℃에서 성장된 질화 붕소막의 고배율 TEM 이미지이다.
16c는 일 실시예에 다른 약 700℃에서 성장된 질화 붕소막에 대한 고속 푸리에 변환 결과를 나타낸 도면이다.
도 17는 일 실시예에 따른 나노 결정의 질화 붕소막에 대한 라만 스펙트럼 결과이다.
도 18은 일 실시예에 따른 나노 결정의 질화 붕소막의 FTIR(Fourier transform infrared spectroscopy) 스펙트럼을 나타내는 결과이다.
도 19은 일 실시예에 나노 결정의 질화 붕소막에 대한 XPS 프로파일을 나타내는 결과이다.
도 20은 일 실시예에 따른 나노 결정의 질화 붕소막을 확산 배리어층으로 이용한 예를 도시한 도면이다.
도 21는 일 실시예에 따라 나노 결정의 질화 붕소막의 주파수별 유전 상수를 나타내는 그래프이다.
도 22a는 약 400
Figure pat00001
에서 성장된 질화 붕소막의 원자력 현미경(AFM) 이미지이다.
도 22b는 약 700
Figure pat00002
에서 성장된 질화 붕소막의 원자력 현미경(AFM) 이미지이다.
도 23은 실시예에 따른 배선 구조체를 포함하는 전자 장치를 개략적으로 나타낸 도면이다.
도 24는 도 23의 배선 구조체의 일부를 절단한 단면이다.
도 25a 내지 도 25h는 다른 실시예에 따른 배선 구조체 나타내는 도면이다.
도 26a 내지 도 26e는 또 다른 실시예에 따른 배선 구조체를 도시한 도면이다.
도 27은 다른 실시예에 따른 배선 구조체를 포함하는 전자 장치를 나타내는 참조도면이다.
도 28은 일 실시예에 따른 확산 배리어층을 포함하는 다층 구조체를 도시한 도면이다.
도 29는 다른 실시예에 따른 확산 배리어층을 포함하는 다층구조체를 보여주는 단면도이다.
이하, 첨부된 도면을 참조하여 예시적인 실시예들에 대해 상세히 설명하기로 한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 이하에서 설명되는 실시예들은 단지 예시적인 것으로, 이러한 실시예들로부터 다양한 변형이 가능하다.
한편, 이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. “상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다.
이하의 실시예들에서는 질화 붕소막, 플라즈마를 이용하여 질화 붕소막을 제조하는 방법 및 질화 붕소막을 포함하는 장치에 대해 설명한다.
도 1은 일 실시예에 따른 질화 붕소막의 제조 시스템(10)을 개략적으로 도시한 도면이다. 도 1을 참조하면, 질화 붕소막의 제조 시스템(10)은, 질화 붕소막의 성장을 위한 반응 가스가 이동할 수 있는 공간을 포함하는 챔버(11), 챔버(11)에 반응 가스를 공급하는 공급원(12), 챔버(11)로 이동하는 반응 가스의 질량 유량(mass flow)을 제어하는 유량 제어기(13), 챔버(11)내에는 플라즈마를 생성하는 플라즈마 장치(14) 및 챔버(11)의 온도를 조정하는 퍼니스(furnace)(15)를 포함하며, 챔버(11)내에 질화 붕소막을 증착시킨다. 그 밖에도 온도를 조정하는 장치는 복사열이 기판에 전달하는 고온 벽(hot wall) 타입일 수도 있고, 기판을 직접 가역하는 콜드 월(cold wall)타입일 수도 있다.
도 2a 내지 도 2c는 일 실시예에 따른 질화 붕소막의 제조 방법을 설명하는 참조도면이다.
먼저, 시스템(10)의 챔버(11) 내부에 기판(S)을 준비한다. 기판(S)은 IV족 반도체 물질, 반도체 화합물, 절연물질, 금속 중 적어도 하나를 포함할 수 있다. 구체적인 예로서, 기판은 Si, Ge 또는 Sn 등의 IV족 반도체 물질 포함할 수 있다. 또는, 기판은, 예를 들면, Si, Ge, C, Zn, Cd, Al, Ga, In, B, C, N, P, S, Se, As, Sb 및 Te Ta, Ru, Rh, Ir, Co, Ta, Ti, W, Pt, Au, Ni, Fe 중 적어도 하나를 포함할 수 있다. 뿐만 아니라, 기판은 예를 들어, SiCOH계 조성으로 N, F를 더 포함할 수 있고, 유전율 저하를 위해 기공을 포함할 수도 있다. 한편, 기판(S)은 도펀트(dopant)를 더 포함할 수도 있다. 이상에서 언급된 기판(S)의 물질들은 예시적인 것에 불과하다.
챔버(11) 내부에 기판(S)을 배치시키기 전에 기판(S)을 전처리할 수 있다. 예를 들어, 기판(S)을 아세톤과 같은 유기 용매에 담궈 초음파 처리한 후, IPA(iso-propenyl alcohol)와 질소 가스로 세정할 수 있다. 세정된 기판(S)의 표면을 산소 수소, NH3 등 플라즈마 처리를 수행함으로써 표면에 남아 있는 탄소 불순물을 제거할 수 있다. 또한, 기판(S)을 HF 용액에 담그고 자연 산화물을 제거할 수도 있고, 무수 에탄올과 N2 가스를 사용하여 잔류 HF 용액을 제거할 수도 있다.
질화 붕소막을 성장시키기 위한 공정 온도는 화학 기상 증착 공정에 사용되는 온도보다 낮은 대략 700℃ 이하가 될 수 있다. 예를 들면, 챔버(11) 내부의 공정 온도는 400℃ 정도가 될 수 있다. 그리고, 공정 온도를 올리기 전에, 질화 붕소막을 성장시키기 위한 공정 압력을 대략 2 Torr 이하로 설정할 수 있다. 예를 들어, 공정 압력은 10- 2Torr 이하일 수 있다.
다음으로, 챔버(11) 내부에 질화 붕소막의 성장을 위한 반응 가스를 주입한다. 여기서, 반응 가스는 질화 붕소막의 성장을 위한 질화 붕소용 소스로서, 보라진(borazine, B3N3H6) 또는 암모니아-보란(NH3-BH3)과 같은 질소와 붕소 모두를 포함하는 소스일 수 있다. 또는 반응 가스는 질소를 포함하는 질소 소스와 붕소를 포함하는 붕소 소스를 포함할 수 있다. 질소 소스는 암모니아(NH3) 또는 질소(N2) 중 적어도 하나를 포함할 수 있고, 붕소 소스는 BH3, BF3, BCl3, B2H6, (CH3)3B, (CH3CH2)3B, 중 적어도 하나를 포함할 수 있다.
반응 가스는 불활성 가스를 더 포함할 수 있다. 불활성 가스는 예를 들면, 아르곤 가스, 네온 가스, 질소 가스, 헬륨 가스, 크립톤 가스 및 크세논 가스 중 적어도 하나를 포함할 수 있다. 반은 반응 가스는 소수 가스도 더 포함할 수 있다. 한편, 챔버(11) 내부로 주입되는 반응 가스의 혼합비는 질화 붕소막의 성장 조건에 따라 다양하게 변형될 수 있다.
유량 제어기(13)는 챔버(11)에 유입되는 반응 가스의 유량을 제어할 수 있다. 질화 붕소용 가스의 유량은 다른 반응 가스 비해 낮을 수 있다. 플라즈마를 이용하여 질화 붕소막을 성장하고자 하는 경우에는 챔버(11)의 내부로 주입되는 반응 가스의 혼합비(mixing ratio), 즉 질화 붕소용 소스 및 불활성 가스의 부피비(volume ratio)는 예를 들면 대략 1:10~5000 정도가 될 수 있거나, 질화 붕소용 소스 및 불활성 가스 및 수소 가스의 부피비(volume ratio)는 예를 들면 대략 1:10~5000:10~500 정도가 될 수 있다.
질화붕소용 소스가 다른 반응 가스에 비해 비율이 작기 때문에 질화 붕소들의 결정성이 약해진다. 그리하여, 일 실시예에 다른 질화 붕소막은 비정질 또는 나노 크기의 결정 구조로 형성될 수 있다.
과량의 질화 붕소용 소스가 공급되면, 질화 붕소막이 불규칙적으로 성장할 수도 있고, 전구체가 흡착될 수도 있기 때문에 질화 붕소용 소스의 유량은 낮은 것이 바람직하다.
예를 들어, 질화 붕소막을 성장시키는 동안, 유량 제어기(13)는 질화 붕소용 소스의 유량(flow rate)을 0.05sccm(standard cubic centimeters)으로 제어하고, 불활성 가스의 유량을 50 sccm 으로 제어할 수 있다, 수소 가스의 유량을 20sccm으로 제어할 수 있다. 유량 제어기(13)는 질화 붕소용 소스 및 불활성 가스의 유량을 제어한다고 하였으나, 이에 한정되지 않는다. 유량 제어기(13)는 질화 붕소용 소스의 유량만을 제어할 수도 있다.
이어서, 챔버내로 질화 붕소용 소스가 유입되고 있는 동안 플라즈마 장치는 챔버(11) 내부에 플라즈마를 생성할 수 있다. 여기서, 플라즈마 생성을 위한 파워는 대략 10W ~ 4000W 정도가 될 수 있다. 예를 들어, 플라즈마 생성을 위한 파워는 약 30W이나 이에 한정되지 않는다.
플라즈마 장치는 유도결합형 플라즈마, 축전결합 방전 플라즈마, 마이크로웨이프 플라즈마, 플라즈마 강화 방식, 전자 사이클로트론 공명 플라즈마, 헬리콘 플라즈마 등을 포함하는 플라즈마를 제공하는 장치일 수 있으나, 이에 한정되지 않는다., 예를 들어, 유도 결합형 플라즈마 장치는 전자기 유도에 의해 생성되는 전류, 즉 시간에 따라 변하는 자기장에 의해 에너지가 공급되는 일종의 플라즈마를 제공할 수 있다. 플라즈마 장치로부터 챔버(11) 내부에 플라즈마 생성을 위한 파워가 인가되면, 챔버(11)의 내부에는 전기장이 유도될 수 있다. 이와 같이 반응 가스가 주입된 상태에서 전기장이 유도되면 질화 붕소막(BN)의 성장을 위한 플라즈마가 형성된다.
도 2b를 참조하면, 탄소 소스, 불활성 가스 및 수소 가스가 혼합된 반응 가스의 플라즈마에 의해 활성화된 질소(N*) 및 활성화된 붕소(B*)이 생성되어 기판(S)의 표면에 흡착될 수 있다. 그리고, 불활성 가스의 플라즈마가 기판(S)의 활성화를 지속적으로 유도함으로써 기판(S)의 표면에 활성화된 질소(N*) 및 활성화된 붕소(B*)의 흡착이 가속화될 수 있다. 활성화된 질소(N*) 및 활성화된붕소(B*)는 비정질로 흡착된다. 활성화된 질화 및 붕소들끼리 결합된다 하더라도 그 양이 작아 나노 크기의 결정으로 흡착될 수 있다.
도 2c를 참조하면, 저온에서도 기판(S)의 표면에 활성화된 질소(N*) 및 활성화된 붕소(B*)의 흡착이 가속화됨에 따라 기판(S)의 표면에는 질화 붕소막(BN)이 성장될 수 있다. 본 실시예에 따르면, 저온에서, 예를 들어, 700℃이하의 온도에서 기판(S)의 표면에 낮은 비율의 활성화된 질소(N*) 및 활성화된붕소(B*)에 의해 질화 붕소막(BN)이 직접 성장하기 때문에 성장한 질화 붕소막(BN)은 결정성이 약할 수 있다.
일 실시예에 따른 질화 붕소막(BN)은 비정질로 성장되거나, 나노 크기의 결정으로 질화 성장될 수 있다. 비정질로 형성된 질화 붕소막(BN)에 결정이 있다 하더라도 3nm 이하의 결정이 있을 수 있으며, 나노 결정으로 형성된 질화 붕소막(BN)은 대략 100nm 이하의 크기의 결정들을 포함할 수 있다. 보다 구체적으로, 질화 붕소막(BN)은 대략 0.5nm ~ 100nm 정도의 크기를 가지는 결정들을 포함할 수 있다.
일실시예에 다른 질화 붕소막(BN)의 두께는 약 100nm이하일 수 있다. 예를 들어, 질화 붕소막(BN)의 두께는 50nm이하일 수 있다. 또한, 질화 붕소막은 비정질 또는 나노 결정을 포함하기 때문에 얇게 형성될 수 있다. 그러나, 이에 한정되지 않는다. 질화 붕소막은 비정질 또는 나노 결정을 포함하기 때문에 두껍게 형성도 가능하다. 질화 붕소막이 두께는 적용되는 분야에 따라 선택될 수 있다.
성장 후, 플라즈마를 끄고, 퍼니스(15)를 실온으로 서서히 냉각시킨다. 예를 들어, 20 sccm의 H2 가스를 챔버내에 유입시킴으로써 퍼니스(15)를 실온으로 냉각시킬 수 있다.
상술한 방법으로 제조된 질화 붕소막(BN)에 다른 층을 형성함으로써 소자를 제조할 수 있다. 또는 제조된 질화 붕소막(BN)을 다른 층에 전사할 수도 있다. 전사시 불화 수소산 전사 기술(hydrofluoric acide transfer technique)이 적용될 수 있으나, 이에 한정되지 않는다.
도 2a 내지 도 2c와 같이 제조된 질화 붕소막(BN)은 비정질일 수 있다. 일 실시예에 따른 질화 붕소막(BN)이 결정을 포함한다 하더라도 나노 크기의 결정을 포함할 수 있다. 낮은 밀도의 활성화된 질소 및 붕소가 저온에서 직접 성장되었기 때문에 결정성이 약하다. 성장 온도 및 공정 압력 중 적어도 하나가 낮을수록 비정질의 함유율이 높아질 수 있다.
일 실시예에 따른 질화 붕소막(BN)은 질소와 붕소의 비율이 거의 동일할 수 있다. 질소에 대한 붕소의 비율은 약 0.9 내지 약 1.1일 수 있다. 또한, 질화 붕소막은 수소를 포함할 수 있으나, 질화 붕소막에서의 수소 함유량은 작을 수 있다. 예를 들어, 수소는 약 10%이하일 수 있다. 질화 붕소막은 수소의 함유량이 적기 때문에 화학적으로 안정적일 수 있다.
일 실시예에 따른 질화 붕소막(BN)은 약 100kHz 동작 주파수에서 3이하의 유전 상수(여기서 유전 상수라 함은 진공 또는 공기에 대한 상대 유전 상수를 의미할 수 있다)를 가질 수 있다. 예를 들어, 비정질의 질화 붕소막(a-BN)은 약 100kHz 동작 주파수에서 2.3이하의 유전 상수를 가지며, 나노 결정의 질화 붕소막(nc-BN)은 약 100kHz 동작 주파수에서 2.3 내지 2.5의 유전 상수를 가질 수 있다.
또한, 일 실시예에 따른 질화 붕소막(BN)의 질량 밀도는 질화 붕소막의 유전 상수에 따라 달라질 수 있다. 예를 들어, 일 실시예에 따른 질화 붕소막은 1 내지 3의 질량 밀도(g/cm2)를 가질 수 있다.
그리고, 일 실시예에 따른 질화 붕소막의 항복장(breakdown field)은 4 MVcm-1 이상일 수 있다. 구체적으로, 일 실시예에 따른 질화 붕소막의 항복장(breakdown field)은 5 내지 10 MVcm-1일 수 있다.
일 실시예에 따른 질화 붕소막(BN)은 표면은 매끄러울 수 있다. 예를 들어, 질화 붕소막(BN)의 표면은 RMS(Root-Mean-Square) 거칠기 값이 약 0.3 내지 0.6일 수 있다. 일 실시예에 따른 질화 붕소막(BN)의 표면 거칠기는 질화 붕소용 소스의 유량에 의해 결정될 수 있다.
질화 붕소막의 특성을 얻기 위해 약 10- 4Torr의 공정 압력 및 약 400℃의 공정 온도에서 ICP-CVD(inductively coupled plasma-chemical vapour deposition) 공법으로 Si 기판상에 질화 붕소막을 성장시켰다.
도 3a 내지 도 3d는 일 실시예에 따른 질화 붕소막의 원자 구조를 나타내는 도면이다. 도 3a는 질화 붕소막의 저배율 TEM(Transmission electron microscopy) 이미지이고, 도 3b는 질화 붕소막의 선택적인 영역 전자 회절에 대한 이미지이다. 도 6b에 도시된 이미지는 식별 가능한 결정 고리가 없는 확산 패턴을 보여준다. 도 3c는 질화 붕소막의 고배율 TEM 이미지로서, 질화 붕소막의 원자들이 무질서하게 배열되어 있음을 확인할 수 있다. 또한, 도 3d는 질화 붕소막에 대한 고속 푸리에 변환 결과를 나타낸 도면으로서, 비정질 필름의 전형적인 확산 회절 패턴을 보여주고 있다. 따라서, 일 실시예에 따른 제조 방법으로 제조된 질화 붕소막은 비정질임을 알 수 있다.
도 4a는 일 실시예에 따른 질화 붕소막의 라만 스펙트럼 결과이다. SiO2/Si는 기판, 예를 들어, SiO2/Si로 구성된 기판 자체에 대해 측정된 라만 스펙트럼 결과이고, 실시예 1은 SiO2/Si로 구성된 기판상에 일 실시예에 따른 질화 붕소막(a-BN)을 형성한 후 측정된 라만 스펙트럼 결과이며, Tri-hBN는 SiO2/Si로 구성된 기판상에 3 층의 육방정계 질화 붕소(Hexagonal Boron Nitride)막을 에피성장한 후 측정된 라만 스펙트럼 결과이다.
도 4a에 도시된 바와 같이, 기판의 라만 스펙트럼과 일 실시예에 따른 질화 붕소막의 라만 스펙트럼은 서로 유사하다. 일 실시예에 따른 질화 붕소막(a-BN)과 3 층의 육방정계 질화 붕소막(Tri-hBN)을 비교하면, 1373 cm-1에서 3 층의 육방정계 질화 붕소막(Tri-hBN)에는 존재하는 피크가 비정질의 질화 붕소막(a-BN)에는 존재하지 않음을 확인할 수 있다. 이는 일 실시예에 따른 질화 붕소막(a-BN)은 육방정계 질화 붕소(Hexagonal Boron Nitride)막에 포함된 결정성이 존재하지 않는다는 의미할 수 있다.
도 4b는 일 실시예에 따른 질화 붕소막의 FTIR(Fourier transform infrared spectroscopy) 스펙트럼을 나타내는 결과이다. 입사각 60°에서 s-편광을 이용하여 질화 붕소막에 대한 FTIR 스펙트럼을 측정하였다. 도 4b에 도시된 바와 같이, 일 실시예에 따른 질화 붕소막은 1370 cm-1 근처에서 횡단 광학 모드(transverse optical mode)에 기인한 흡수 피크가 존재하는 반면, 1570cm-1 근처에서 또 다른 흡수 피크가 존재함을 확인할 수 있다. 1570cm-1 근처에서 피크가 존재하지 않는다는 것은 일 실시예에 따른 질화 붕소막은 비정질 특성을 있음을 의미한다.
다양한 실험 결과에 따라 약 400℃의 공정 온도에서 형성된 질화 붕소막은 비정질임을 확인할 수 있다. 이하 약 400℃의 공정 온도에서 일 실시예에 따른 제조 방법으로 형성된 질화 붕소막을 비정질의 질화 붕소막(a-BN)이라고 칭한다.
도 5는 일 실시예에 따른 비정질의 질화 붕소막(a-BN)에 대한 XPS 프로파일을 나타내는 결과이다. 도 5에 도시된 바와 같이, 붕소의 1s에 대한 피크는 190.4eV이고, 질소의 1s에 대한 피크는 397.9eV임을 확인할 수 있다. 도 5의 XPS 프로파일로부터 붕소와 질소의 각 피크의 크기를 기초로 붕소와 질소의 원자비는 약 1: 1.08이고, sp2 결합을 포함하는 것으로 확인할 수 있다.
도 6는 일 실시예에 따른 비정질의 질화 붕소막(a-BN)에 대한 FTIR 스펙트럼을 나타내는 결과이다. 도 6에 도시된 바와 같이, FTIR 스펙트럼에는 B-H 및 N-H에 대응하는 주파수에서 피크가 관찰되지 않았다.
도 7a는 일 실시예에 따른 비정질의 질화 붕소막(a-BN)에 대한 HR-RBS(high-resolution Rutherford backscattering spectrometry) 프로파일을 나타내는 결과이고, 도 7b는 일 실시예에 따른 비정질의 질화 붕소막(a-BN)에 대한 HR-ERDA(high-resolution elastic recoil detection analysis) 프로파일을 나타내는 결과이다. 도 7a는 240-400 keV의 에너지 범위에서 측정한 결과이고, 도 7b는 52-68 keV의 에너지 범위에서 측정된 결과로서, 기판의 원소인 Si 와 O가 측정되었고, 질화 붕소막의 원소인 B와 N도 측정되었음을 확인할 수 있다. 또한, 수소가 측정되었음을 확인할 수 있다.
도 7c는 HR-RBS 및 HR-ERDA 스펙트럼을 이용하여 계산된 질화 붕소막이 조성비이다. 도 7c에 도시된 바와 같이, 붕소와 질소의 비는 약 1.04: 1임을 확인할 수 있다. 또한, 질화 붕소막에서의 수소는 약 5.5%임을 확인할 수 있다.
지금까지 기판상에 질화 붕소막을 성장시킨 질화 붕소막에 대한 특성을 확인하였다. 일 실시예에 따른 질화 붕소막은 촉매 물질을 포함하는 기판상에 성장시킨 후 다른 기판에 전사시킬 수도 있다.
도 8a 및 도 8b는 일 실시예에 따른 전사된 질화 붕소막의 특성을 나타내는 도면이다. 도 8a는 SiO2 기판으로 전사된 질화 붕소막의 라만 스펙트럼의 결과이다. 약 30W 플라즈마 전력 및 약 300oC의 성장 온도에서 구리 포일상이 질화 붕소막을 성장시켰다. 그리고, 성장된 질화 붕소막을 SiO2 기판으로 전사한 후 라만 스펙트럼을 획득하였다. 질화 붕소막이 성장되지 않는 SiO2 기판의 라만 스펙트럼과 전사된 질화 붕소막의 라만 스펙트럼의 결과과 유사함을 알 수 있다. 이는 전사된 질화 붕소막도 SiO2 기판과 같이 비정질임을 확인할 수 있다.
도 8b는 일 실시예에 따른 전사된 질화 붕소막의 XPS 이미지를 나타낸다. 도 8b에 도시된 바와 같이, 400℃의 공정 온도에서 성장된 질화 붕소막과 동일하게 붕소의 1s에 대한 피크는 190.4eV이고, 질소의 1s에 대한 피크는 397.9eV임을 확인할 수 있다. 도 8b의 XPS 프로파일로부터 붕소와 질소의 각 피크의 크기를 기초로 붕소와 질소의 원자비는 약 1: 1.08이고, sp2 결합을 포함하는 것을 확인할 수 있다. 따라서, 성장 기판이 촉매 기판이라 하더라도 저온에서 성장시키면 비정질의 질화 붕소막(a-BN)을 획득할 수 있음을 알 수 있다.
다음은 비정질의 질화 붕소막(a-BN)의 유전 특성에 대해 설명한다. 유전 상수는 전기장의 인가에 의해 물질에서 전기 쌍극자가 얼마나 쉽게 유도될 수 있는지에 대한 물리적 측정치이다. 공기 또는 진공의 유전 상수는 1이지만, 고체 물질의 전기 분극성은 고성능 전자 기기와 가장 관련이 있는 이극성(dipolar), 원자(atomic) 및 전자(electronic) 요소들에서 발생한다. 이들 요소들의 기여는 10-kHz 내지 30-MHz 범위의 주파수 함수로 측정될 수 있다. 금속-절연체-금속(MIM) 구조상에서 커패시턴스-주파수 측정을 이용하여 유전 상수를 측정할 수 있다. 비교를 위해 서로 다른 주파수에서 비정질의 질화 붕소막(a-BN)과 육방정계 질화 붕소막(h-BN)에 대한 유전 상수를 측정하였다.
도 9a는 일 실시예에 따른 비정질의 질화 붕소막(a-BN)의 유전 상수를 측정한 결과이다. 도 9a에 도시된 유전 상수는 50회 이상 측정한 유전 상수의 평균값이다. 도 9a에 도시된 바와 같이, 비정질의 질화 붕소막(a-BN) 및 육방정계 질화 붕소막(h-BN)의 유전 상수는 동작 주파수에 반비례함을 할 수 있다. 약 10kHz의 동작 주파수에서 비정질의 질화 붕소막(a-BN) 및 육방정계 질화 붕소막(h-BN) 각각의 유전 상수는 약 2 및 3.5임을 확인할 수 있다. 그리고, 약 100kHz의 동작 주파수에서 비정질의 질화 붕소막(a-BN) 및 육방정계 질화 붕소막 각각의 유전 상수는 약 1.78 및 3.28 임을 확인할 수 있다. 그리고, 약 1MHz 주파수에서 비정질의 질화 붕소막(a-BN)에 대한 유전 상수는 약 1.16으로 감소하여 공기 또는 진공의 유전 상수에 가까워졌음을 확인할 수 있다. 비정질의 질화 붕소막(a-BN)의 낮은 유전 상수는 BN 사이의 비극성 결합에 기인한 것으며, 높은 주파수에서도 쌍극자 정렬을 하는 차수(order)가 존재하지 않기 때문이다.
SE(spectroscopic ellipsometry) 측정 방법을 이용하여 질화 붕소막의 굴절률(n)을 측정하고 굴절률과 유전 상수(k)의 관계가 n2 =k을 이용하여 유전 상수를 획득할 수 있다.
도 9b는 SE(spectroscopic ellipsometry) 측정 방법을 이용한 질화 붕소막의 유전 상수를 나타내는 결과이다. 633 nm 파장에서 SE 측정 방법으로 측정된 육방정계 질화 붕소막 및 비정질의 질화 붕소막(a-BN)의 굴절률 각각은 2.16 및 1.37이었다. 그리하여, 육방정계 질화 붕소막(h-BN) 및 비정질의 질화 붕소막(a-BN)에 대한 유전 상수 각각은 4.67 및 1.88이며, 100kHz에서 전기적 측정으로 얻은 값과 거의 일치함을 확인할 수 있다.
도 10a는 일 실시예에 따른 비정질의 질화 붕소막(a-BN)의 질량 밀도를 시뮬레이션한 결과이다. Si 기판상에 40 nm 두께를 갖는 비정질의 질화 붕소막(a-BN)을 성장한 후, 기판에서 질화 붕소막 두께 방향인 z방향에 따른 질량 밀도를 시뮬레이션하였다. 도 10a에 도시된 바와 같이, 비정질의 질화 붕소막(a-BN)의 질량 밀도는 약 2g/cm3임을 확인할 수 있다. 이는 비정질의 질화 붕소막(a-BN)은 유전 상수는 낮더라도 밀도는 높아 기계적 강도가 저하되지 않음을 알 수 있다.
도 10b는 다양한 물질의 유전 상수와 질량 밀도와의 관계를 나타낸 그래프이다. 도 10b에 도시된 바와 같이, 일반적으로 물질의 유전 상수와 질량 밀도는 비례한다. 그리하여, 유전 상수가 낮은 물질은 질량 밀도가 낮아 기계적 강도가 낮을 수 있다. 그러나, 비정질의 질화 붕소막(a-BN)은 유전 상수가 약 2일 때 질량 밀도도 약 2로서 다른 물질에 비해 상대적으로 질량 밀도가 높다. 그리하여 비정질의 질화 붕소막(a-BN)은 기계적 강도가 높을 수 있다.
한편, 저유전율 물질을 구현하기 위한 또 다른 방법으로, 공기의 낮은 유전율을 활용하기 위해, 물질을 다공성으로 만들기도 한다. 그러나, 이는 물질의 밀도를 감소시켜 결과적으로 기계적 강도를 저하시킬 수 있다. 그러나, 비정질의 질화 붕소막(a-BN)은 앞서 설명한 도 3a 내지 도 3d에 도시된 바와 같이, 다공성이 아니기 때문에 기계적 강도가 좋다. 물론 비정질의 질화 붕소막(a-BN)에 적어도 하나의 기공을 형성할 수 있다. 비정질의 질화 붕소막(a-BN)에 기공을 형성함으로써 유전 상수를 더 낮을 수 있다. 경우에 따라서는 비정질의 질화 붕소막(a-BN)의 기공에 다른 물질을 채울 수 있다. 비정질의 질화 붕소막(a-BN)의 기공에 다른 물질이 채워진다 하더라고 유전 상수가 크게 높아지지 않으면서 비정질의 질화 붕소막(a-BN)의 활용도를 높일 수 있다.
도 11는 다양한 물질의 유전 상수와 항복장과의 관계를 나타내는 그래프이다. 도 11에 도시된 바와 같이, 유전 상수와 항복장은 비례 관계임을 확인할 수 있다. 도 11에 도시된 바와 같이, 유전 상수가 2에 가까운 다른 물질에 비해 비정질의 질화 붕소막(a-BN)의 항복장이 높음을 확인할 수 있다.
도 12는 일 실시예에 따른 비정질의 질화 붕소막(a-BN)과 육방정계 질화 붕소막의 특성을 정리한 표이다. 도 12에 표시된 바와 같이, 비정질의 질화 붕소막(a-BN)은 100kHz 이하의 동작 주파수에서 유전 상수가 2이하임을 확인할 수 있다. 또한, 비정질의 질화 붕소막(a-BN)의 항복장은 7.3 MV-cm-1로서, 육방정계 질화 붕소막보다 훨씬 크며, 633nm의 전자기파에 대한 반사계수도 2이하이다.
앞서 설명한 바와 같은 전기적 특성과 유전 특성 때문에 비정질의 질화 붕소막(a-BN)은 층간 절연막으로 이용될 수 있다. 특히, 도전성 물질들 사이에서 층간 절연막으로 이용되는 경우 기생 용량을 줄일 수 있다.
뿐만 아니라, 비정질의 질화 붕소막(a-BN)은 화학적으로 안정적이기 대문에 확산 배리어층(diffusion barrier)으로 이용될 수 있다.
예를 들어, 로직 및 메모리 장치 중 BEOL(back end of line) CMOS 제조의 핵심 단계는, 금속 원자가 절연체로 이동하는 것을 방지하기 위해, 저유전율의 유전체와 금속 와이어 인터커넥트 사이에 확산 배리어를 증착하는 것이다. 이상적으로는, 저유전율 물질이 확산 배리어로서도 작용할 수 있다면, 별도의 확산 배리어를 증착할 필요가 없다. 일 실시예에 따른 비정질의 질화 붕소막(a-BN)은 저유전율이면서 항복장이 큰 바, 확산 배리어로 이용될 수 있을 것이다.
도 13은 일 실시예에 따른 비정질의 질화 붕소막(a-BN)에 대한 열 확산 시험한 후의 ESD 라인 프로파일이다. Si 기판상에 3nm 두께를 갖는 비정질의 질화 붕소막(a-BN)을 형성하고, 일 실시예에 따른 비정질의 질화 붕소막(a-BN)에 80nm의 코발트 막을 증착시켰다. 그리고 나서 진공에서 600 ℃로 약 1 시간 동안 Co/a-BN/Si 소자를 어닐링하여 비정질의 질화 붕소막(a-BN)의 확산 배리어 특성을 테스트했다.
도 13에 도시된 바와 같이, 두께의 높이에 따라 코발드 성분과 실리콘 성분이 분리되어 있음을 확인할 수 있다. 이는 코발트 성분이 실리콘이 있는 영역으로 확산되지 않음을 의미한다. 이는 비정질의 질화 붕소막(a-BN)이 확산 배리어 역할을 하고 있음을 알 수 있다.
도 14는 비교예로서, TiN 층에 대한 열 확산 시험한 후의 단면 TEM 이미지과 ESD 라인 프로파일이다. 실리콘 기판상에 3nm 두께의 TiN층을 형성하고, TiN층에 80nm의 코발트 막을 증착시켰다. 그리고 나서 진공에서 600 ℃로 약 1 시간 동안 Co/TiN/Si 소자를 어닐링하였다. 그 결과, 도 14의 (i) 및 (ii) 에 도시된 바와 같이, 코발트 막에는 코발트가 분리되고, 분리된 코발트는 실리콘 기판으로 확산되었음을 확인할 수 있다.
도 13 및 도 14의 결과로부터 비정질의 질화 붕소막(a-BN)은 일반적으로 확산 배리어로 이용되는 TiN층보다 금속의 확산을 방지하는 효과가 큼을 확인할 수 있다.
도 15은 일 실시예에 따른 비정질의 질화 붕소막(a-BN)의 온도에 따른 항복 바이어스를 나타낸 결과이다. 비정질의 질화 붕소막(a-BN)의 항복 바이어스는 온도에 반비례함을 알 수 있다. 온도가 높아질수록 항복 전압이 작아진다 하더라도, 비정질의 질화 붕소막(a-BN)은 TiN층의 항복 바이어스보다 큼을 확인할 수 있다. 이는 비정질의 질화 붕소막(a-BN)은 다양한 온도에서도 안정적임을 의미하며, 그 결과, 비정질의 질화 붕소막(a-BN)은 고성능 CMOS 전자 기기를 위한 우수한 저유전 물질이 될 수 있다.
400℃ 이하의 저온에서 ICP-CVD(inductively coupled plasma-chemical vapour deposition) 공법으로 형성된 질화 붕소막은 비정질이고, 확산 배리어 기능을 수행할 수 있다. 그리고, 비정질의 질화 붕소막(a-BN)은 저유전율이고, 유사한 유전율을 갖는 물질에 비해 항복장이 크다. 비정질의 질화 붕소막(a-BN)은 400℃의 이하의 저온에서 생성되는데, 기판, 압력 등에 따라 공정 온도는 조절될 수 있다. 예를 들어, 기판이 질화 붕소막을 형성하는 촉매역할을 하는 경우, 400℃보다 낮은 예를 들어, 300℃에서 질화 붕소막을 형성할 수 있다.
다음은 400℃보다 높은 온도에서 형성된 질화 붕소막에 대해 설명한다. 예를 들어, 약 10- 4Torr 의 공정 압력 및 약 700℃의 공정 온도에서 ICP-CVD(inductively coupled plasma-chemical vapour deposition) 공법으로 실리콘 기판상에 질화 붕소막을 성장시켰다.
도 16a 내지 도 16c는 일 실시예에 따른 약 700℃에서 성장된 질화 붕소막의 원자 구조를 나타내는 도면이다. 도 16a는 약 700℃에서 성장된 질화 붕소막의 선택적인 영역 전자 회절에 대한 이미지이다. 도 16a에 도시된 이미지는 다결정 고리 패턴을 보여준다. 도 16b는 약 700℃에서 성장된 질화 붕소막의 고배율 TEM 이미지로서, 나노 크기의 작은 결정들이 배열되어 있음을 확인할 수 있다. 또한, 도 16c는 약 700℃에서 성장된 질화 붕소막에 대한 고속 푸리에 변환 결과를 나타낸 도면으로서, 육방형 상부 구조(superstructure)를 가지고 있음을 확인할 수 있다. 따라서, 약 400℃보다 높은 온도, 예를 들어 700℃에서 성장된 질화 붕소막은 나노 크기의 결정을 포함함을 확인할 수 있다.
나노 결정의 질화 붕소막(nc-BN)은 앞서 설명한 도 3a 내지 도 3d에 도시된 바와 같이, 다공성이 아니기 때문에 기계적 강도가 좋다. 물론 나노 결정의 질화 붕소막(nc-BN)을 적용하는 장치에 따라 나노 결정의 질화 붕소막(nc-BN)에 하나 이상의 기공을 형성할 수 있다. 나노 결정의 질화 붕소막(nc-BN)에 기공을 형성함으로써 유전 상수를 더 낮을 수 있다. 실시예에 따라 나노 결정의 질화 붕소막(nc-BN)의 기공에 다른 물질을 더 채울 수도 있다. 기공에 다른 물질이 채워진다 하더라고 나노 결정의 질화 붕소막(nc-BN)의 유전 상수가 크게 높아지지 않으면서 활용도를 높일 수 있다.
도 17는 일 실시예에 따른 나노 결정의 질화 붕소막(nc-BN)에 대한 라만 스펙트럼 결과이다. 도 17에 도시된 바와 같이, 약 1370 cm-1의 파장에서 SiO2/Si로 구성된 기판 및 비정질의 질화 붕소막(a-BN)에는 피크가 존재하지 않는 반면, 약 1373 cm-1의 파장에서 700℃에서 형성된 질화 붕소막인 실시예 2 및 육방정계 질화 붕소막(tri-hBN)에는 피크가 존재함을 확인할 수 있다. 이는 700℃에서 형성된 질화 붕소막은 결정성을 갖고 있음을 알 수 있다. 이하 나노 크기의 결정을 갖는 질화 붕소막을 나노 결정의 질화 붕소막(nc-BN) 이라고 칭한다.
도 18은 일 실시예에 따른 나노 결정의 질화 붕소막(nc-BN)의 FTIR(Fourier transform infrared spectroscopy) 스펙트럼을 나타내는 결과이다. 입사각 60°에서 s-편광을 이용하여 질화 붕소막에 대한 FTIR 스펙트럼을 측정하였다. 도 18에 도시된 바와 같이, 비정질의 질화 붕소막(a-BN)은 1370 cm-1 근처에서 횡단 광학 모드(transverse optical mode)에 기인한 흡수 피크가 존재하지만, 1570cm-1 근처에서 흡수 피크가 존재하지 않음을 확인할 수 있다. 이는 일 실시예에 따른 나노 결정의 질화 붕소막(nc-BN)은 비정질 특성을 갖지 않음을 알 수 있다.
도 19은 일 실시예에 나노 결정의 질화 붕소막(nc-BN)에 대한 XPS 프로파일을 나타내는 결과이다. 도 19에 도시된 바와 같이, 붕소의 1s에 대한 피크는 190.4eV이고, 질소의 1s에 대한 피크는 397.9eV임을 확인할 수 있다. 나노 결정의 질화 붕소막(nc-BN)과 비정질의 질화 붕소막(a-BN) 각각의 붕소의 1s 및 질소의 1s에 대한 피크가 거의 일치함을 확인할 수 있다. 도 19의 XPS 프로파일로부터 붕소와 질소의 원자비는 약 1: 1.08임을 확인할 수 있다.
도 20은 일 실시예에 따른 나노 결정의 질화 붕소막(nc-BN)을 확산 배리어층으로 이용한 예를 도시한 도면이다. 실리콘 기판상에 700℃에서 질화 붕소막을 성장시키고, 질화 붕소막상에 50nm두께의 코발트막을 적층시켰다. 700℃에서 성장된 질화 붕소막은 나노 결정의 질화 붕소막(nc-BN)일 수 있다. 이후, 상술한 구조물을 600 ℃에서 1 시간 동안 진공 어닐링하였다. 도 20에 도시된 바와 같이, 실리콘 기판상에 매우 낮은 밀도의 바늘 형상의 코발트 실리사이드가 관찰되었다. 이는 나노 결정의 질화 붕소막(nc-BN)이 어닐링 조건에서도 확산 장벽의 기능을 어느 정도 수행하였음을 확인할 수 있다.
도 21는 일 실시예에 따라 나노 결정의 질화 붕소막(nc-BN)의 주파수별 유전 상수를 나타내는 그래프이다. 도 21에 도시된 바와 같이 동작 주파수가 50kHz 내지 1MHz 범위에서, 나노 결정의 질화 붕소막(nc-BN)은 2.5 이하의 유전 상수를 가짐을 확인할 수 있다. 예를 들어, 나노 결정의 질화 붕소막(nc-BN)은 2.3 내지 2.5 의 유전 상수를 가짐을 확인할 수 있다. 결정성의 육방정계 질화 붕소는 일반적으로 50MHz 내지 100kHz의 동작 주파수 범위에서 2.9 내지 3.8의 유전 상수를 나타내는 것에 비해 나노 결정의 질화 붕소막(nc-BN)은 2.5이하의 낮은 유전 상수를 가짐을 확인할 수 있다. 상기와 같이 나노 결정의 질화 붕소막(nc-BN)은 유전 상수가 낮기 때문에 층간 절연막으로 이용될 수 있다. 특히, 도전성 물질들 사이에서 층간 절연막으로 이용되는 경우 기생 용량을 줄일 수 있다.
물론 비정질의 질화 붕소막(a-BN) 자체는 다공성이 아니다 할지라도 비정질의 질화 붕소막(a-BN)을 적용하는 장치에 따라 비정질의 질화 붕소막(a-BN)에 기공을 형성할 수 있다. 비정질의 질화 붕소막(a-BN)에 기공을 형성함으로써 유전 상수를 더 낮을 수 있다.
비정질의 질화 붕소막(a-BN)은 약 6.00eV이하의 에너지 밴드 갭을 가질 수 있다. 일반적으로 3층의 육방정계의 질화 붕소막은 약 6.05eV의 에너지 밴드 갭을 갖는 반면, 400℃에서 성장한 질화 붕소막은 약 5.96eV의 에너지 밴드 갭을 가지며, 700℃에서 성장한 질화 붕소막은 약 5.85eV의 에너지 밴드 갭을 가짐을 확인하였다. 즉, 비정질 질화 붕소막 및 또는 나노 결정의 질화 붕소막(nc-BN)은 육방정계의 질화 붕소막보다 에너지 밴드갭이 낮다. 따라서, 비정질 질화 붕소막 및 또는 나노 결정의 질화 붕소막(nc-BN)은 화학적으로 안정적이다.
도 22a는 약 400
Figure pat00003
에서 성장된 질화 붕소막의 원자력 현미경(AFM) 이미지이고, 도 22b는 약 700
Figure pat00004
에서 성장된 질화 붕소막의 원자력 현미경(AFM) 이미지이다. 도 22a에 도시된 바와 같이, 400℃에서 성장된 질화 붕소막(BN)의 표면 거칠기는 약 0.45nm임을 확인하였고, 도 22b에 도시된 바와 같이, 700℃에서 성장된 질화 붕소막의 표면 거칠기는 약 0.39nm임을 확인하였다. 비정질의 질화 붕소막(a-BN)의 표면은 매끄럽기 때문에 질화 붕소막(BN) 에 다른층의 형성이 용이함으로써 장치의 제조가 용이해진다.
일 실시예에 따른 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN)은 배선 구조체(120)의 일 구성요소로 이용될 수 있다. 배선 구조체(120)의 프로세싱 및 구조들은 FEOL(front-end-of-line) 반도체 프로세싱 및 구조들, BEOL(back end of line) 반도체 프로세싱 및 구조들 또는 이들 둘 다에 적용될 수 있다.
FEOL은 반도체 기판(112) 또는 층에 개별 소자층(110)들(예를 들어, 트랜지스터들, 커패시터들, 저항기들 등)이 패터닝되는 집적 회로(IC) 제조의일 부분이다. FEOL은 일반적으로 금속 인터커넥트 층들의 퇴적(그러나 이를 포함하지는 않음)까지 모든 것을 커버한다. 최종 FEOL 동작 후에, 결과는 전형적으로 격리된 트랜지스터들을 갖는(예를 들어, 어떠한 와이어도 없는) 웨이퍼일 수 있다.
BEOL은 개별 소자층(110)들(예를 들어, 트랜지스터들, 커패시터들, 저항기들 등)이 웨이퍼 상의 배선, 예를 들어, 금속화 층 또는 층들과 상호접속되는 IC 제조의 제2 부분이다. BEOL은 콘택들, 유전체층(230)들(유전체들), 금속 레벨들, 및 칩-대-패키지 접속들을 위한 본딩 사이트들을 포함할 수 있다. 제조 스테이지 콘택들(패드들)의 BEOL 부분에서, 인터커넥트 와이어들, 비아들 및 유전체 구조들이 형성될 수 있다. 최근 IC 프로세스들에서는, BEOL에서 10개 초과의 금속층들이 추가될 수 있다.
도 23은 실시예에 따른 배선 구조체(120)를 포함하는 전자 장치(100)를 개략적으로 나타낸 도면이다. 도 23을 참조하면, 전자 장치(100)는 소자층(110) 및 소자층(110)을 연결하는 배선 구조체(120)를 포함한다.
소자층(110)은 기판(112)을 포함할 수 있다. 예를 들면, 기판(112)은 IV족 반도체 물질, III/V 족 반도체 화합물 또는 II/VI 족 반도체 화합물을 포함할 수 있다. 구체적인예로서, 기판은 Si, Ge, SiC, SiGe, SiGeC, Ge Alloy, GaAs, InAs, InP 등을 포함할 수 있다. 하지만, 이는 단지 예시적인 것으로, 이외에도 다른 다양한 반도체 물질이 기판으로 사용될 수 있다.
기판(112)은 단일층 또는 서로 다른 물질이 적층된 복수층을 포함할 수 있다. 기판(112)은 예를 들면, SOI(Silicon-On-Insulator) 기판 또는 SGOI(Silicon Germanium-On-Insulator) 기판을 포함할 수 있다. 또한, 기판(112)은 도핑되지 않은(non-doped) 반도체 물질 또는 도핑된(doped) 반도체 물질을 포함할 수 있다.
소자층(110)은, 저항들, 다이오드들, 커패시터들 및/또는 트랜지스터들과 같은 반도체 소자를 하나 또는 그 이상 포함할 수 있다. 도면에도 두 개의 트랜지스터(TR1, TR2)가 도시되어 있으나, 이에 한정되지 않는다. 하나 이상의 반도체 소자는 당업자에게 잘알려진 기술을 이용하여 형성될 수 있다. 그리하여, 소자층(110)은 트랜지스터, 커패시터, 다이오드, 저항 등을 포함하는 메모리 소자, 디스플레이 소자 등을 포함할 수 있으며, 전자 장치는 시스템 메모리, 메모리 장치, 디스플레이 장치, 모바일 장치 등일 수 있다.
소자층(110)의 상부에는 배선 구조체(120)가 배치될 수 있다. 배선 구조체(120)는 복수의 금속화(metallization)층(ML)이 적층된 구조를 가질 수 있다. 금속화층(ML)은 전도성 배선(210)과 유전체층을 포함할 수 있다.
도 24는 도 23의 배선 구조체의 일부를 절단한 단면이다.
도 24를 참조하면, 배선 구조체(200)는 전도성 배선(210), 전도성 배선(210)의 적어도 일부를 감싸는 유전체층(230) 및 전도성 배선(210)과 유전체층(230) 사이에 배치되며, 전도성 배선(210)의 금속 물질이 유전체층(230)으로 확산되는 것을 방지하는 확산 배리어층(250)을 포함할 수 있다. 유전체층(230) 및 확산 배리어층(250) 중 적어도 하나는 일 실시예에 따른 질화 붕소막, 즉, 비정질의 질화 붕소막(a-BN) 또는 나노 결정의 질화 붕소막(nc-BN) 중 적어도 하나를 포함할 수 있다. 도 24에서는 확산 배리어층(250)이 비정질의 질화 붕소막(a-BN) 또는 나노 결정의 질화 붕소막(nc-BN) 중 적어도 하나를 포함하는 것으로 설명한다.
유전체층(230)은 단일층 구조 또는 서로 다른 물질들이 적층된 다층 구조를 가질 수 있다. 유전체층(230)은 일반적인 반도체 제조 공정에서 사용되는 유전물질을 포함할 수 있다. 예를 들면, 유전체층(230)은 실리콘 산화물, 질화물, 실리콘 질화물, 실리콘 카바이드, 실리케이트 등을 포함할 수 있다. 하지만, 이는 단지 예시적인 것으로 이외에도 다른 다양한 유전 물질이 유전체층(230)으로 사용될 수 있다. 또한, 유전체층(230)은 유기 유전물질을 포함할 수도 있다.
유전체층(230)은 적어도 하나의 트렌치(T)가 상부에 형성될 수 있고, 전도성 배선(210)은 유전체층(230)의 트렌치(T)에 배치될 수 있다. 도면에는 유전체층(230)에 하나의 트렌치(T)가 형성된 것으로 도시되어 있으나, 이에 한정되지 않는다. 2 개 이상의 트렌치(T)가 유전체층(230)에 형성될 수도 있다.
전도성 배선(210)은 전기전도도가 우수한 금속 또는 금속 합금을 포함할 수 있다. 예를 들면, 전도성 배선(210)은 Cu, Ru, Al, Co, W, Mo, Ti, Ta, Ni, Pt, Cr, Rh, Ir 또는 이들의 합금을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니며, 다른 다양한 금속이 전도성 배선(210)으로 사용될 수 있다.
전도성 배선(210)의 하부면 및 양 측면은 유전체층(230)에 대향하도록 배치될 수 있다. 즉, 전도성 배선(210)의 하부면 및 양 측면은 유전체층(230)에 의해 둘러싸일 수 있다.
전도성 배선(210)과 유전체층(230) 사이에는 확산 배리어층(250)이 더 배치될 수 있다. 예를 들어, 확산 배리어층(250)은 전도성 배선(210)의 양 측면에 대향하는 제1 확산 배리어층(252) 및 전도성 배선(210)의 하부면에 대향하는 제2 확산 배리어층(254)을 포함할 수 있다.
확산 배리어층(250)은 일 실시예에 따른 질화 붕소막을 포함할 수 있다. 예를 들어, 확산 배리어층(250)은 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN) 중 적어도 하나를 포함할 수 있다. 그러나, 이에 한정되지 않는다. 확산 배리어층(250)은 티타늄(Ti) 탄탈륨(Ta), 텅스텐(W), 코발트(Co), TiN, TaN, TiSiN, WC, Mn, MnN 중 적어도 하나를 포함할 수 있다. 확산 배리어층(250)은 전도성 배선(210)의 물질이 유전체층(230)을 향해 확산되는 것을 방지할 수 있다.
확산 배리어층(250)은 비정질의 질화 붕소막(a-BN) 또는 나노 결정의 질화 붕소막(nc-BN) 중 적어도 하나를 포함하기 때문에 확산 배리어층(250)의 두께를 얇게 할 수 있다. 예를 들어, 확산 배리어층(250)의 두께는 약 5nm이하일 수 있다. 또한 저온에서 유전체층(230), 확산 배리어층(250) 및 전도성 배선(210) 등을 형성할 수 있는 바, 제조가 용이하다.
비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN)은 물리적 강성이 강하여 플렉서블한 소자층(110)에도 구현 가능하며 플렉서블한 전자 장치를 구현할 수 있다.
도 25a 내지 도 25h는 다른 실시예에 따른 배선 구조체 나타내는 도면이다. 도 24와 도 25a를 비교하면, 확산 배리어층(250a)은 전도성 배선(210)의 측면 및 상면을 덮도록 배치될 수 있다. 또는 도 25b에 도시된 바와 같이, 확산 배리어층(250b)은 전도성 배선(210)의 측면을 덮도록 트렌치(T)의 측벽상에 배치될 수 있다. 또는, 도 25c에 도시된 바와 같이, 확산 배리어층(250c)은 전도성 배선(210)의 상면상에 배치되거나, 도 25d에 도시된 바와 같이, 확산 배리어층(250d)은 전도성 배선(210)의 하면에 접하도록 트렌치(T)의 하벽에 배치될 수 있다.
상술한 바와 같이, 확산 배리어층(250, 250a, 250b, 250c, 250d)과 전도성 배선(210)과의 관계는 전도성 배선(210)의 물질, 배선 구조체(120)를 제조하는 방법 등에 따라 다양할 수 있음은 물론이다. 확산 배리어층(250)은 비정질의 질화 붕소막(a-BN) 및 나노 결정이 질화 붕소막 중 적어도 하나를 포함할 수 있다.
또는, 도 25e에 도시된 바와 같이, 배선 구조체(200e)는 전도성 배선(210)의 상면에 배치되는 캡층(260)을 더 포함할 수 있다. 캡층(260)은 나노결정질 그래핀을 포함할 수 있다. 이 캡층(260)은 단일층 구조 또는 복수의 층이 적층된 다층 구조를 가질 수 있다. 나노결정질 그래핀이라 함은 일반적인 결정질 그래핀인 진성 그래핀(intrinsic graphene)에 비해 크기가 작은 결정들을 포함할 수 있다. 예를 들면, 나노결정질 그래핀은 나노 수준, 구체적으로 100nm 이하의 크기를 가지는 결정들을 포함할 수 있다. 후술하는 바와 같이, 전도성 배선(210)의 상면에 나노결정질 그래핀으로 이루어진 캡층(260)을 형성하게 되면 전도성 배선(210)의 전기 저항을 줄일 수 있으며, 이에 따라 일렉트로마이그레이션(electromigration) 저항을 향상시킬 수 있다.
또는, 도 25f에 도시된 바와 같이, 배선 구조체(200f)는 캡층(260)과 전도성 배선(210) 사이에 접합층(270)을 더 포함할 수 있다. 접합층(270)이 전도성 배선(210)과 캡층(260)을 계면 결합시킴으로써, 전도성 배선(210)과 캡층(260) 사이에서 전기적 이동을 억제할 수 있다.
접합층(270)은 캡층(260)과의 계면에 카바이드 접합(carbide bond)를 형성할 수 있다. 접합층(270)은 캡층(260)과의 계면에 카바이드 접합을 형성하도록 마그네슘(Mg), 알루미늄(Al), 스칸튬(Sc), 티타늄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 니켈(Ni), 구리(Cu), 아연(Zn), 갈륨(Ga), 지르코늄(Zr), 니오븀(Nb), 몰리브덴(Mo), 납(Pd), 은(Ag), 카드뮴(Cd), 인듐(In), 주석(Sn), 란타넘(La), 하프늄(Hf), 탄탈륨(Ta), 텅스텐(W), 이리듐(Ir), 백금(Pt), 금(Au), 비스무트(Bi), 코발트(Co), 루테늄(Ru), 로듐(Rh) 중에서 선택된 적어도 하나의 금속 또는 금속의 합금을 포함할 수 있다.
캡층(260) 및 접합층(270)은 전도성 배선(210)의 물질이 다른 영역으로 확산되는 것을 방지할 수 있다.
또는, 도 25g에 도시된 바와 같이, 배선 구조체(200g)는 트렌치(T)를 포함하는 유전체층(230a) 및 트렌치(T)를 채우는 전도성 배선(210)만으로 구현될 수 있다. 도 25g의 유전체층(230a)은 일 실시예에 따른 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN) 중 적어도 하나를 포함할 수 있다. 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN)은 저유전 상수를 갖기 때문에 층간 절연층 기능을 수행할 수 있다.
유전체층(230a)이 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN) 중 적어도 하나를 포함하는 경우, 배선 구조체(200g)는 별도의 확산 배리어층(250)을 구비하지 않아도 된다. 즉, 비정질의 질화 붕소막(a-BN) 또는 나노 결정의 질화 붕소막(nc-BN)을 포함하는 유전체층(230a)이 층간 절연층의 기능을 수행할 뿐 아니라 확산 배리층 기능을 수행할 수 있다. 일 실시예에 따른 질비정질의 질화 붕소막(a-BN) 또는 나노 결정의 질화 붕소막(nc-BN)은 유전 상수가 유전 상수가 낮은 얇은 두께로도 층간 절연층이 기능을 수행할 수 있는 바, 유전체층(230a)은 약 5nm이상의 두께를 가질 수 있다. 바람직하게는 유전체층(230a)은 약 10nm 이상을 두께를 가질 수 있다.
도 25h에 도시된 바와 같이, 배선 구조체(200h)는 트렌치(T)를 포함하는 유전체층(230a), 트렌치(T)를 채우는 전도성 배선(210) 및 유전체층(230a)과 전도성 배선(210) 사이에 배치되어 물질의 확산을 방지하는 확산 배리어층(250e)을 포함할 수 있다. 도 25h의 유전체층(230a)은 일 실시예에 따른 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN) 중 적어도 하나를 포함할 수 있으며, 이에 한정되지 않는다. 도 25h의 유전체층(230a)은 일반적인 반도체 제조 공정에서 사용되는 유전물질을 더 포함할 수 있다.
확산 배리어층(250e)은 티타늄(Ti) 탄탈륨(Ta), 텅스텐(W), 코발트(Co), Mn, MnN, TiN, TaN, TiSiN 화합물, WC 등 중 적어도 하나를 포함할 수 있다.
도 26a 내지 도 26e는 또 다른 실시예에 따른 배선 구조체를 도시한 도면이다. 도 26a에 도시된 바와 같이, 배선 구조체(300)는 트렌치(T)가 형성된 제1 유전체층(332), 제1 유전체층(332) 상에 배치되며, 비아홀(h)이 형성된 제2 유전체층(334)을 포함할 수 있다. 제1 및 제2 유전체층(332, 334) 중 적어도 하나는 일 실시예에 따른 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN) 중 적어도 하나를 포함할 수 있다.
제1 유전체층(332)에 형성된 트렌치(T)에는 제1 전도성 배선(312)이 채워질 수 있고, 제2 유전체층(334)에 형성된 비아홀(h)에는 제2 전도성 배선(314)이 채워질 수 있다. 그리고, 제1 전도성 배선(312) 및 제2 전도성 배선(314)은 전기적으로 연결될 수 있다.
또한, 배선 구조체(300)는 제1 유전체층(332) 및 제2 유전체층(334) 사이에 배치되는 제1 식각 정지막(382) 및 제2 유전체층(334)의 상부 표면에 배치되는 제2 식각 정지막(384)을 포함할 수 있다. 제1 및 제2 식각 정지막(382, 384)은 SiN, SiON, SiC, SiCN, 또는 이들의 조합으로 형성될 수 있다. 이러한 제1 및 제2 식각 정지막(382, 384)은 다마신 공정으로 배선 구조체(300)를 제조할 때, 제1 및 제2 유전체층(332, 334)을 선택적으로 식각하는데 이용될 수 있다.
다마신 공정에 의한 배선 구조체(300)는 비아홀의 수직한 프로파일이 개선됨으로써, 배선 구조체(300)의 항복 전압(breakdown voltage)을 증가시킬 수 있다. 도 26a에서 제1 및 제2 유전체층(332, 334)이 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN) 중 적어도 하나를 포함하는 경우, 배선 구조체(300)는 별도의 확산 배리어층을 구비하지 않아도 된다.
또는, 일 실시예에 따른 비정질의 질화 붕소막(a-BN) 또는 나노 결정의 질화 붕소막(nc-BN)은 확산 배리어층(250)으로 이용될 수 있다. 도 26a와 도 26b를 비교하면, 도 26b의 배선 구조체(300a)는 확산 배리어층(350)을 더 포함할 수 있다. 확산 배리어층(350)은 트렌치(T)의 내벽에 배치되는 제1 확산 배리어층(352)와 비아홀(h)의 내벽에 배치되는 제2 확산 배리어층(354)를 포함할 수 있다.
도 26b의 확산 배리어층(350)은 일 실시예에 따른 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN) 중 적어도 하나를 포함할 수 있다. 그리고, 도 26b의 제1 및 제2 유전체층(332, 334)은 일반적인 반도체 제조 공정에서 사용되는 유전물질을 포함할 수 있다. 도 26b에서는 확산 배리어층(250)의 트렌치(T)의 내벽 및 비아홀(h)의 내벽에 모두 배치되는 것을 도시되어 있으나, 이에 한정되지 않는다. 트렌치(T)의 내벽 및 비아홀(h)의 내벽 중 일부 영역에만 확산 배리어층(350)이 배치될 수 있음도 물론이다.
또는, 제1 유전체층(332)은 일 실시예에 따른 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN) 중 적어도 하나를 포함하고, 트렌치(T)에 제1 확산 배리어층(351)이 배치되지 않을 수 있다. 그리고, 제2 유전체층(334)은 일반적인 반도체 제조 공정에서 사용되는 유전물질로 형성되며, 비아홀(h)에 일 실시예에 따른 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN) 중 적어도 하나를 포함하는 제2 확산 배리어층(354)이 배치될 수 있다. 또는 그 반대로 배치될 수 있음도 물론이다.
또는, 도 26c에 도시된 바와 같이, 배선 구조체(300b)의 비아홀(h1)의 폭이 트렌치(T1)의 폭보다 클 수 있다. 그리고, 제1 확산 배리어층(352a)과 제2 확산 배리어층(354a)는 서로 접하여 하나의 확산 배리층(350a)가 형성될 수도 있다. 도면에는 비아홀(h1)의 폭이 트렌치(T1)의 폭보다 큰 것으로 도시되어 있으나, 이에 한정되지 않는다. 비아홀(h1)의 폭이 트렌치(T1)의 폭보다 작은 경우에도 제1 및 제2 확산 배리어층(352a, 354a)으로 서로 접하여 일체화될 수 있음도 물론이다.
또는, 도 26d에 도시된 바와 같이, 배선 구조체(300c)는 캡층(360)을 더 포함할 수 있다. 캡층(360)과 전도성 배선 사이에는 접합층(미도시)이 더 배치될 수도 있다. 캡층 및 접합층은 앞서 설명하였는 바, 구체적인 설명은 생략한다.
또는, 도 26e에 도시된 바와 같이, 배선 구조체(300d)는 단차진 비아홀(h1)를 포함할 수 있다. 이는 이중 다마신 공정에 의해 제조될 수 있다. 비아홀(h1)의 단차 횟수는 공정 프로세스에 따라 달라질 수 있음은 물론이다.
상술한 바와 같이, 일 실시예에 따른 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN)은 화학적으로 안정적이여서 배선 구조체의 확산 배리어층으로 이용될 수 있다. 또한, 일 실시예에 따른 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN)은 낮은 유전 상수를 갖기 때문에 전도층들간의 층간 절연막으로 이용되어 도전성 층들간이 기생 커패시턴스 생성을 줄일 수 있다. 뿐만 아니라, 일 실시예에 따른 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN)은 저온 형성이 가능하여 소자층(110)를 손상시키지 않으면서 소자층(110)상에 직접적으로 형성할 수 있다.
도 27은 다른 실시예에 따른 배선 구조체(120a)를 포함하는 전자 장치(100a)를 나타내는 참조도면이다.
도 27을 참조하면, 전자 장치(100a)는 기판(110a)과 이 기판(110a)에 마련되는 배선 구조체(120a)를 포함한다. 여기서, 배선 구조체(120a)는 전도성 배선(410) 유전체층(430) 및 확산 배리어층(450)을 포함할 수 있다.
기판(110a)은 반도체 기판이 될 수 있다. 예를 들면, 기판(110a)은 IV족 반도체 물질, III/V 족 반도체 화합물 또는 II/VI 족 반도체 화합물을 포함할 수 있다. 구체적인예로서, 기판(110a)은 Si, Ge, SiC, SiGe, SiGeC, Ge Alloy, GaAs, InAs, InP 등을 포함할 수 있다. 하지만, 이는 단지 예시적인 것으로, 이외에도 다른 다양한 반도체 물질이 기판(112)으로 사용될 수 있다.
기판(110a)은 단일층 또는 서로 다른 물질이 적층된 복수층을 포함할 수 있다. 기판(112)은 예를 들면, SOI(Silicon-On-Insulator) 기판 또는 SGOI(Silicon Germanium-On-Insulator) 기판을 포함할 수 있다. 또한, 기판은 도핑되지 않은(non-doped) 반도체 물질 또는 도핑된(doped) 반도체 물질을 포함할 수 있다.
이 기판(110a)에는 적어도 하나의 반도체 소자(미도시)가 포함될 수 있다. 여기서, 반도체 소자는 예를 들면, 트랜지스터(transistor), 커패시터(capacitor), 다이오드(diode) 및 저항기(resistor) 중 적어도 하나를 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다.
기판(110a)에는 유전체층(430)이 형성되어 있다. 이 유전체층(430)은 단일층 구조 또는 서로 다른 물질들이 적층된 다층 구조를 가질 수 있다. 유전체층(430)은 일반적인 반도체 제조 공정에서 사용되는 유전물질을 포함할 수 있다. 예를 들면, 유전체층(430)은 실리콘 산화물, 질화물, 실리콘 질화물, 실리콘 카바이드, 실리케이트 등을 포함할 수 있다. 하지만, 이는 단지 예시적인 것으로 이외에도 다른 댜앙한 유전 물질이 유전체층(430)으로 사용될 수 있다. 또한, 유전체층(430)은 유기 유전물질을 포함할 수도 있다.
유전체층(430)에는 적어도 하나의 트렌치(T)가 소정 깊이로 형성될 수 있다. 여기서, 적어도 하나의 트렌치(T)는 기판(110a)에 접촉하지 않도록 형성되거나 또는 기판(110a)에 접촉하도록 형성될 수 있다. 도 27에는 유전체층(430)에 2개의 트렌치(T)가 형성되어 있으며, 이 중에서 하나는 트렌치(T)는 기판(110a)에 접촉하지 않도록 형성되고 다른 하나는 트렌치(T)는 기판(110a)에 접촉하도록 형성된 경우가 도시되어 있다.
전도성 배선(410)은 트렌치(T)의 내부를 채우도록 마련되어 있다. 트렌치(T)의 내벽에는 확산 배리어층(450)이 마련되어 있다. 여기서, 확산 배리어층(450)은 유전체층(430)과 전도성 배선(410) 사이에서 전도성 배선(410)을 덮도록 마련될 수 있다. 구체적으로, 확산 배리어층(450)은 전도성 배선(410)의 측면 및 하면을 덮도록 트렌치(T)의 내벽에 마련될 수 있다. 전도성 배선(410)의 상면은 확산 배리어층(450)에 의해 노출될 수 있다. 이러한 확산 배리어층(450)은 전도성 배선(410)을 이루는 물질의 확산을 방지하는 역할을 할 수 있다. 한편, 확산 배리어층(450)은 유전체층(430)과 전도성 배선(410) 사이의 접착층 역할을 추가적으로 할 수 있다. 확산 배리어층(450)은 일 실시예에 따른 비정질의 질화 붕소막(a-BN) 또는 나노 결정의 질화 붕소막(nc-BN)을 포함할 수 있다.
도 28은 일 실시예에 따른 확산 배리어층을 포함하는 다층 구조체(500)를 도시한 도면이다. 도 28에 도시된 바와 같이, 다층 구조체(500)는, 제1 물질층(510), 이와 이격된 제2 물질층(520) 및 이들 사이에 구비된 확산 배리어층(530)을 포함할 수 있다.
제1 물질층(510)과 제2 물질층(520)은 서로 다른 물질로 구성될 수 있다. 확산 배리어층(530)은 제1 물질층(510)과 제2 물질층(520) 사이의 물질(원자)의 이동(확산)을 억제 또는 방지하는 역할을 할 수 있다. 확산 배리어층(130)은 앞서 기술한 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN) 중 적어도 하나를 포함할 수 있다. 이외에도 확산 배리어층(530)은 일 실시예에 따른 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN) 이외의 다른 물질을 더 포함할 수도 있다. 예를 들어, 확산 배리어층(530)은 이차원적 결정구조를 갖는 금속 칼코게나이드계(metal chalcogenide-based) 물질을 포함할 수 있다. 도 28의 제1 및 제2 물질층(510, 520) 중 하나는 도전 물질일 수 있고, 다른 하나는 반도체 물질일 수 있다. 또는, 제1 및 제2 물질층(510, 520) 중 하나는 도전 물질일 수 있고, 다른 하나는 절연 물질일 수 있다.
예를 들어, 제1 물질층(510)은 절연층일 수 있고, 제2 물질층(520)은 도전층일 수 있다. 제1 물질층(510)은 실리콘 산화물, 실리콘 질화물, 실리콘 질산화물 등으로 형성되거나, 실리콘 질화물보다 높은 유전상수를 갖는 고유전 물질로 형성된 절연층일 수 있다. 또는, 제1 물질층(510)은 유기 절연 물질로 형성될 수도 있다. 일반적인 전자소자나 반도체소자에 사용되는 절연 물질이면 어느 것이든 제1 물질층(510)에 적용될 수 있다. 제2 물질층(520)은, 금속층이거나 금속화합물층일 수 있다. 이 경우, 확산 배리어층(530)은 제2 물질층(520)의 물질, 예컨대, 금속 원자가 제1 물질층(110)으로 이동/확산되는 것은 억제/방지하는 역할을 할 수 있다.
도 29는 다른 실시예에 따른 확산 배리어층(610)을 포함하는 다층구조체(600)를 보여주는 단면도이다.
도 29를 참조하면, 확산 배리어층(610)은 도전층(620)의 적어도 일면을 덮도록 구비될 수 있다. 예컨대, 확산 배리어층(610)은 도전층(620)의 측면 전체를 덮도록 구비될 수 있다. 도전층(620)은 금속이나 금속화합물로 형성된 층일 수 있다. 확산 배리어층(610)은 앞서 기술한 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN) 중 적어도 하나를 포함할 수 있다. 도시하지는 않았지만, 확산 배리어층(610)을 사이에 두고 도전층(620)과 접합된 다른 물질층이 더 구비될 수 있다. 상기 다른 물질층은 반도체층이거나 절연층일 수 있다. 또한, 확산 배리어층(610)과 도전층(620) 사이에 소정의 접착층이 더 구비될 수 있다. 도시하지 않았지만, 확산 배리어층은 도전성 물질층의 측면 전체를 감싸도록 구비될 수도 있다.
이외에도 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소는 전자 장치에서 확산 배리어층의 물질로 활용될 수 있음은 물론이다. 전자 장치에 직접 질화 붕소막을 성장시킬 수도 있고, 기저 기판에 질화 붕소막을 성장시켜 전자 장치에 전사될 수도 있다.
또한, 두 물질층 사이의 물질(또는 원자)의 이동(확산)을 억제 또는 성능이 우수하여 얇은 두께로도 확산 배리어 기능 또는 층간 절연 기능을 수행할 수 있다. 그리하여, 집적회로(또는 트랜지스터)의 집적도를 높일 수 있다.
이상에서는 질화 붕소막의 실시예에 대하여 도시하고 설명하였지만, 본 실시예는 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.

Claims (20)

  1. 전도성 배선;
    상기 전도성 배선의 적어도 일부를 감싸는 유전체층; 및
    상기 전도성 배선과 상기 유전체층 사이에 배치되며, 상기 전도성 배선의 전도성 물질이 유전체층으로 확산되는 것을 방지하는 확산 배리어층;을 포함하고,
    상기 유전체층 및 상기 확산 배리어층 중 적어도 하나는 비정질의 질화 붕소막 및 나노 결정의 질화 붕소막 중 적어도 하나를 포함하는 배선 구조체.
  2. 제1 항에 있어서,
    상기 확산 배리어층은 상기 비정질의 질화 붕소막 및 상기 나노 결정의 질화 붕소막 중 적어도 하나를 포함하고,
    상기 유전체층은 상기 확산 배리어층에 포함된 질화 붕소막과 다른 유전 물질을 포함하는 배선 구조체.
  3. 제 1항에 있어서,
    상기 유전체층과 상기 확산 배리어층 모두 상기 비정질의 질화 붕소막 및 상기 나노 결정의 질화 붕소막 중 적어도 하나를 포함하는 배선 구조체.
  4. 제 3항에 있어서,
    상기 유전체층과 상기 확산 배리어층은 일체화된 배선 구조체.
  5. 제1 항에 있어서,
    상기 유전체층은 상기 비정질의 질화 붕소막 및 상기 나노 결정의 질화 붕소막 중 적어도 하나를 포함하고,
    상기 확산 배리어층은 붕소가 아닌 다른 금속을 포함하는 배선 구조체.
  6. 제1 항에 있어서,
    상기 확산 배리어층의 두께는
    5nm이하인 배선 구조체.
  7. 제1 항에 있어서,
    상기 유전체층의 두께는,
    5nm 이상인 배선 구조체.
  8. 제1 항에 있어서,
    상기 유전체층 및 상기 확산 배리어층 중 적어도 하나는
    100kHz 동작 주파수에서 2.5이하의 유전 상수를 갖는 배선 구조체.
  9. 제 1항에 있어서,
    상기 유전체층 및 상기 확산 배리어층 중 적어도 하나는
    질소에 대한 붕소의 비율이 0.9 내지 1.1인 배선 구조체.
  10. 제 1항에 있어서,
    상기 유전체층 및 상기 확산 배리어층 중 적어도 하나는
    비다공성인 배선 구조체.
  11. 제 1항에 있어서,
    상기 유전체층 및 상기 확산 배리어층 중 적어도 하나는
    적어도 하나의 기공을 포함하는 배선 구조체.
  12. 제 1항에 있어서,
    상기 유전체층 및 상기 확산 배리어층 중 적어도 하나는
    1 내지 3의 질량 밀도(g/cm3)를 갖는 배선 구조체.
  13. 제 1항에 있어서,
    상기 유전체층 및 상기 확산 배리어층 중 적어도 하나의 항복장(breakdown field)은
    4 MV-cm-1 이상인 배선 구조체.
  14. 제 1항에 있어서,
    상기 유전체층 및 상기 확산 배리어층 중 적어도 하나는
    0.3 내지 0.6 RMS(Root-Mean-Square) 인 배선 구조체.
  15. 제 1항에 있어서,
    상기 유전체층 및 상기 확산 배리어층 중 적어도 하나는
    10%이하의 수소 함유율을 포함하는 배선 구조체.
  16. 제 1항에 있어서,
    상기 유전체층은 소정 깊이의 트렌치를 포함하는 제1 유전체층을 포함하고,
    상기 확산 배리어층은 상기 트렌치의 내벽상에 배치되는 제1 확산 배리어층을 포함하며,
    상기 전도성 배선은 상기 트렌치의 내부를 채우는 제1 전도성 배선을 포함하는 배선 구조체.
  17. 제 1항에 있어서,
    상기 유전체층은 비아홀을 포함하는 제2 유전체층을 포함하고,
    상기 확산 배리어층은 상기 비아홀의 내벽상에 배치되는 제2 확산 배리어층을 포함하며,
    상기 전도성 배선은 상기 비아홀의 내부를 채우는 제2 전도성 배선을 포함하는 배선 구조체.
  18. 제 17항에 있어서,
    상기 비아홀은 단차진 배선 구조체.
  19. 트랜지스터, 커패시터, 저항 중 적어도 하나를 포함하는 소자층;
    상기 소자층에 연결되며, 제1항 내지 제18항 중 어느 한 항에 따른 배선 구조체;를 포함하는 전자 장치.
  20. 제 19항에 있어서,
    상기 소자층은,
    메모리 소자, 디스플레이 소자, 집적 회로 소자 중 적어도 하나를 포함하는 전자 장치.
KR1020200066709A 2019-10-29 2020-06-02 배선 구조체 및 이를 포함한 전자 장치 KR20210052172A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/082,494 US11462477B2 (en) 2019-10-29 2020-10-28 Interconnect structure and electronic apparatus including the same
US17/902,319 US20220415801A1 (en) 2019-10-29 2022-09-02 Interconnect structure and electronic apparatus including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20190135755 2019-10-29
KR1020190135755 2019-10-29

Publications (1)

Publication Number Publication Date
KR20210052172A true KR20210052172A (ko) 2021-05-10

Family

ID=75917993

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020200054096A KR20210052162A (ko) 2019-10-29 2020-05-06 질화 붕소막, 이를 포함한 장치 및 그 제조 방법
KR1020200054106A KR20210052163A (ko) 2019-10-29 2020-05-06 반도체 메모리 소자 및 이를 포함한 장치
KR1020200066709A KR20210052172A (ko) 2019-10-29 2020-06-02 배선 구조체 및 이를 포함한 전자 장치

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020200054096A KR20210052162A (ko) 2019-10-29 2020-05-06 질화 붕소막, 이를 포함한 장치 및 그 제조 방법
KR1020200054106A KR20210052163A (ko) 2019-10-29 2020-05-06 반도체 메모리 소자 및 이를 포함한 장치

Country Status (1)

Country Link
KR (3) KR20210052162A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424186B2 (en) 2019-10-29 2022-08-23 Samsung Electronics Co., Ltd. Semiconductor memory device and apparatus including the same
EP3817031A1 (en) 2019-10-29 2021-05-05 Samsung Electronics Co., Ltd. Boron nitride layer, apparatus including the same, and method of fabricating the boron nitride layer
US11462477B2 (en) 2019-10-29 2022-10-04 Samsung Electronics Co., Ltd. Interconnect structure and electronic apparatus including the same

Also Published As

Publication number Publication date
KR20210052162A (ko) 2021-05-10
KR20210052163A (ko) 2021-05-10

Similar Documents

Publication Publication Date Title
CN109478534B (zh) 纳米尺度的半导体器件的气隙间隔物构造
TWI748182B (zh) 半導體結構及其形成方法
US20210183646A1 (en) Low-k Dielectric and Processes for Forming Same
US7491643B2 (en) Method and structure for reducing contact resistance between silicide contact and overlying metallization
US7888741B2 (en) Structures with improved interfacial strength of SiCOH dielectrics and method for preparing the same
KR20210052172A (ko) 배선 구조체 및 이를 포함한 전자 장치
US11624127B2 (en) Boron nitride layer, apparatus including the same, and method of fabricating the boron nitride layer
US20220415801A1 (en) Interconnect structure and electronic apparatus including the same
CN103782349A (zh) 在电子器件中使用的富碳的碳氮化硼介电膜
CN109994423A (zh) 用于半导体互连结构的物理汽相沉积工艺
US10978342B2 (en) Interconnect with self-forming wrap-all-around barrier layer
CN110783271A (zh) 半导体结构的形成方法
US20220415800A1 (en) Semiconductor memory device and apparatus including the same
KR102535545B1 (ko) 도전성 구조체의 금속 손실 방지
US20210098292A1 (en) Metallic interconnect structure
US10217809B2 (en) Method of forming resistors with controlled resistivity
JPWO2009093633A1 (ja) 容量素子を有する半導体装置
US9941211B1 (en) Reducing metallic interconnect resistivity through application of mechanical strain
US7682989B2 (en) Formation of a silicon oxide interface layer during silicon carbide etch stop deposition to promote better dielectric stack adhesion
CN103180947B (zh) 具有零温度系数电容器的集成电路
US9853025B1 (en) Thin film metallic resistors formed by surface treatment of insulating layer
KR101196746B1 (ko) 원자층 증착법에 의한 박막 형성 방법, 이를 포함하는 반도체 소자의 배선 및 그 제조 방법
US20140151884A1 (en) Self-forming barrier structure and semiconductor device having the same
KR20010104964A (ko) 비정질 실리콘 카바이드막 및 그 형성방법