KR101196746B1 - 원자층 증착법에 의한 박막 형성 방법, 이를 포함하는 반도체 소자의 배선 및 그 제조 방법 - Google Patents

원자층 증착법에 의한 박막 형성 방법, 이를 포함하는 반도체 소자의 배선 및 그 제조 방법 Download PDF

Info

Publication number
KR101196746B1
KR101196746B1 KR1020100074405A KR20100074405A KR101196746B1 KR 101196746 B1 KR101196746 B1 KR 101196746B1 KR 1020100074405 A KR1020100074405 A KR 1020100074405A KR 20100074405 A KR20100074405 A KR 20100074405A KR 101196746 B1 KR101196746 B1 KR 101196746B1
Authority
KR
South Korea
Prior art keywords
thin film
deposition
alo
wiring
atomic layer
Prior art date
Application number
KR1020100074405A
Other languages
English (en)
Other versions
KR20120012319A (ko
Inventor
김수현
천태훈
Original Assignee
영남대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 영남대학교 산학협력단 filed Critical 영남대학교 산학협력단
Priority to KR1020100074405A priority Critical patent/KR101196746B1/ko
Publication of KR20120012319A publication Critical patent/KR20120012319A/ko
Application granted granted Critical
Publication of KR101196746B1 publication Critical patent/KR101196746B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

원자층 증착법에 의한 박막 형성 방법, 확산 방지막을 포함하는 반도체 소자의 배선 및 그 제조 방법이 제공된다. 본 발명의 일 실시예에 따른 박막의 형성 방법은, Ru을 증착하는 Ru 증착 단계; 및 AlOx을 증착하는 AlOx 증착 단계;를 포함하고, 상기 Ru 증착 단계를 복수회 반복하여 수행한 후, 상기 AlOx 증착 단계를 1회 이상 반복하여 수행하는 증착 사이클에 의하여, Ru에 AlOx이 함입되도록 한다.

Description

원자층 증착법에 의한 박막 형성 방법, 이를 포함하는 반도체 소자의 배선 및 그 제조 방법{Method for forming thin film by atomic layer deposition, metal line having the thin film in semiconductor device and method for manufacturing the same}
본 발명은 반도체 소자에 사용되는 박막에 관한 것으로서, 더욱 상세하게는, 원자층 증착법(Atomic Layer Deposition, ALD)을 이용한 확산 방지막 형성 방법, 이러한 확산 방지막을 갖는 반도체 소자의 배선 및 그 제조 방법에 관한 것이다.
반도체 소자의 고집적화 추세에 따라 디자인 룰(design rule)이 감소되고, 이에 따라 배선 및 콘택 플러그를 형성하는 공정의 난이도와 중요성이 증가되고 있다. 배선 재료로는 전기 전도도가 우수한 알루미늄(Al)이 주로 이용되어 왔으며, 최근에는 전기 전도도가 우수하고 저항이 낮아 고속 동작 소자에서 RC 신호 지연 문제를 해결할 수 있는 구리(Cu)가 배선 물질로 널리 사용되고 있다. 배선 물질로 구리를 사용하는 경우, 절연막을 통해 기판으로 구리 성분이 확산될 수 있다. 이는 불순물로 작용하여 누설 전류를 유발할 수 있으므로, 구리층과 절연막의 접촉 계면에 확산 방지막을 형성할 필요가 있다.
본 발명이 이루고자 하는 기술적 과제는, 확산 방지 특성이 향상된 원자층 증착법에 의한 박막 형성 방법을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 상기 박막 형성 방법을 적용하여 형성된 확산 방지막 위에 구리를 직접 전해 도금(direct plating)하여, 구리 배선 공정을 단순화시키고, 배선의 비저항 특성이 향상된 반도체 소자의 배선 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 원자층 증착법에 의한 박막 형성 방법이 제공된다. 상기 원자층 증착법에 의한 박막 형성 방법은, 루테늄(Ru)을 증착하는 Ru 증착 단계; 및 알루미늄 산화물(AlOx)을 증착하는 AlOx 증착 단계;를 포함하고, 상기 Ru 증착 단계를 복수회 반복하여 수행한 후, 상기 AlOx 증착 단계를 1회 이상 반복하여 수행하는 증착 사이클에 의하여, Ru에 AlOx이 함입되도록 한다.
본 발명의 일부 실시예들에 있어서, 상기 증착 사이클을 복수회 반복한다.
본 발명의 일부 실시예들에 있어서, 상기 Ru 및 AlOx을 증착하는 단계는, 전구체를 챔버 내의 기판으로 공급하는 소스 주입 단계; 상기 소스를 상기 챔버로부터 퍼지하는 단계; 반응 가스를 상기 기판으로 공급하는 반응 가스 주입 단계; 상기 반응 가스를 상기 챔버로부터 퍼지하는 단계;를 포함한다.
본 발명의 일부 실시예들에 있어서, 상기 Ru 전구체는 C16H22Ru[(η6-1-isopropyl-4-methylbenzene)(η4-cyclohexa-1,3-diene)ruthenium]이다.
본 발명의 일부 실시예들에 있어서, 상기 원자층 증착법은 열적(thermal) 원자층 증착법이다.
본 발명의 일 실시예에 따른 반도체 소자의 배선 제조 방법이 제공된다. 상기 반도체 소자의 배선 제조 방법은, 상기 박막 형성 방법을 이용하여 기판 상에 확산 방지막을 적층하는 단계; 및 상기 확산 방지막 상에 도전성의 배선층을 적층하는 단계;를 포함한다.
본 발명의 일부 실시예들에 있어서, 상기 배선층을 적층하는 단계는 상기 확산 방지막을 시드(seed)층으로 이용하여 전해 도금법에 의한다.
본 발명의 일 실시예에 따른 반도체 소자의 배선이 제공된다. 상기 반도체 소자의 배선은, 상기 반도체 소자의 배선 제조 방법에 의해 형성된다.
본 발명의 일부 실시예들에 있어서, 상기 확산 방지막은, 나노 크리스탈(nanocrystal)의 Ru 구조에 비정질(amorphous)의 AlOx이 함입된다.
본 발명의 일부 실시예들에 있어서, 상기 배선층은 구리(Cu)를 포함한다.
본 발명의 원자층 증착법에 의한 박막 형성 방법에 따르면,　Ru과 AlOx의 교대 증착을 통한 미세 구조의 제어에 의해, 확산 방지 특성이 향상되고 증착 특성이 우수한 확산 방지막을 형성할 수 있다.
또한, 본 발명의 원자층 증착법에 의한 확산 방지막을 포함하는 반도체 소자의 배선 및 그 제조 방법에 따르면, 확산 방지막의 특성 개선에 의해 반도체 소자의 신뢰성이 향상될 수 있다. 또한, 확산 방지막 위에서 배선층의 직접 전해 도금이 가능하므로, 전해 도금을 위한 시드층의 증착을 생략할 수 있어, 공정이 단순화 될 수 있으며, 배선의 저항을 감소시킬 수 있다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 확산 방지막을 포함하는 반도체 소자의 배선 구조의 제조 방법을 설명하기 위한 단면도들이다.
도 2는 본 발명의 일 실시예에 따른 Ru-Al-O 박막 형성 방법을 설명하기 위한 원자층 증착법의 가스 주입 플로우 다이어그램이다.
도 3은 본 발명의 일 실시예에 따른 Ru-Al-O 박막을 형성하기 위한 Ru 전구체를 설명하기 위한 분자 구조를 나타낸다.
도 4는 본 발명의 일 실시예에 따른 Ru-Al-O 박막의 조성 분석 결과를 도시하는 그래프이다.
도 5는 본 발명의 일 실시예에 따른 Ru-Al-O 박막의 결정 구조 분석 결과를 도시하는 그래프이다.
도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 Ru-Al-O 박막의 미세 구조 분석 결과를 도시하는 전자현미경 사진들이다.
도 7은 본 발명의 일 실시예에 따른 Ru-Al-O 박막의 비저항 분석 결과를 도시하는 그래프이다.
도 8a 내지 도 8d는 본 발명의 일 실시예에 따른 Ru-Al-O 박막이 증착된 모습을 도시하는 전자현미경 사진들이다.
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 Ru-Al-O 박막의 확산 방지 성능을 설명하기 위한 그래프들이다.
도 10은 본 발명의 일 실시예에 따른 Ru-Al-O 박막을 포함하는 반도체 소자의 배선 구조를 도시하는 전자현미경 사진이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
반도체 소자에 있어서 박막 증착법으로, 분자 빔 성장법(Molecular Beam Epitaxy, MBE), 화학 기상 증착법(Chemical Vapor Deposition, CVD), 물리 기상 증착법(Physical Vapor Deposition, PVD) 등을 이용한 방법들이 연구되고 있다. 최근 반도체 소자의 소량화에 따라 디자인 룰이 감소됨에 따라, 저온 공정, 정밀한 두께 제어, 박막의 균일성 및 도포성을 만족시키기는 증착 방법으로 자기 제한 표면 반응 메커니즘(self-limiting surface reaction mechanism)을 따르는 원자층 증착법(Atomic Layer Deposition, ALD)을 이용한 박막 형성이 널리 연구되고 있다.
도 1a 내지 도 1d는 본 발명의 기술적 사상에 의한 확산 방지막(diffusion barrier)을 포함하는 반도체 소자의 배선 구조의 예시적인 제조 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 기판(100) 상에 제1 절연막(120) 및 상기 제1 절연막(120) 사이의 제1 배선층(110)이 형성된다. 제2 절연막(140)이 상기 제1 절연막(120) 및 상기 제1 배선층(110)의 위에 형성되어 있으며, 상기 제2 절연막(140)에 상기 제1 배선층(110)과 접하는 비아(via)(165)와 트랜치(trench)(175)가 형성된다.
상기 기판(100)은 반도체 물질, 예컨대 IV족 반도체, III-V족 화합물 반도체, 또는 II-VI족 산화물 반도체를 포함할 수 있다. 예를 들어, IV족 반도체는 실리콘(Si), 게르마늄(Ge) 또는 실리콘-게르마늄(SiGe)을 포함할 수 있다. 상기 기판(100)은 벌크 웨이퍼(bulk wafer) 또는 에피텍셜(epitaxial)층으로 제공될 수도 있다. 또한, 상기 기판(100)은 SOI(Silicon On Insulator) 기판일 수 있다. 상기 기판(100) 상의 도시되지 않은 하부층에는 반도체 소자(미도시)가 형성되어 있을 수 있다.
상기 제1 절연막(120) 및 제2 절연막(140)은 저유전(low-k) 물질로 형성될 수 있다. 상기 저유전 물질은 약 4 미만의 유전 상수(dielectric constant)를 가질 수 있다. 상기 저유전 물질은 예를 들어, 실리콘 탄화물(SiC), 실리콘 산화물(SiO2), 불소 함유 실리콘 산화물(SiOF) 또는 불소 함유 산화물일 수 있다. 또는, HSQ(Hydrogen silesquioxane), FSG(Fluorinated Silicate Glass), MSQ(Methyl SilsesQuioxane) 및 HOSP(Organo Siloxane Polymer; 미합중국 AlliedSignal Inc.에 의해 제조 판매되는 상표명)와 같은 도핑된 산화물, SiLK(Silica Low-K; 미합중국 Dow Chemical Company에 의해 제조 판매되는 상표명), BCB(BenzoCycloButene), 및 FLARE(미합중국 AlliedSignal Inc.에 의해 제조 판매되는 상표명)와 같은 유기물, 또는 에어로겔(aerogel)과 같은 다공성 물질을 포함할 수 있다.
상기 제1 배선층(110)은 하부 배선층을 나타내는 것으로, 도전성 물질을 포함할 수 있다. 상기 제1 배선층(110)은 구리(Cu), 알루미늄(Al), 니켈(Ni), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 납(Pb), 티타늄(Ti), 크롬(Cr), 팔라듐(Pd), 인듐(In), 아연(Zn) 및 탄소(C)로 구성된 그룹으로부터 선택된 적어도 하나의 금속, 금속 합금, 전도성 금속 산화물, 전도성 고분자 재료, 전도성 복합 재료 중 어느 하나를 포함할 수 있다. 상기 제1 배선층(110)은 전해 도금법(electroplating), PVD 또는 CVD 방식을 이용하여 증착할 수 있다.
상기 비아(165) 및 트랜치(175)는 상기 제2 절연막(140)이 적층된 후, 식각 공정에 의해 형성될 수 있다. 별도의 식각 정지층(미도시)을 형성하여 식각을 수행할 수 있다. 듀얼 다마신(dual damascene) 공정에 의하여 비아 퍼스트(via first) 방식으로 비아(165)를 먼저 형성하거나 또는 라인 퍼스트(line first) 방식으로 트랜치(175)를 먼저 형성할 수 있다. 예를 들어, 라인 퍼스트 방식의 경우, 포토레지스트층(미도시)을 형성하여 패터닝한 후, 식각을 통해 트랜치(175)를 형성하고 다시 패터닝과 식각 공정을 수행하여 비아(165)를 형성한다.
도 1b를 참조하면, 상기 제2 절연막(140) 상의 상기 비아(165) 및 트랜치(175)에 확산 방지막(130)을 적층하는 단계를 도시한다.
상기 확산 방지막(130)은 Ru 및 Al을 포함할 수 있다. 상기 확산 방지막(130)은 원자층 증착법에 의해 형성할 수 있다. 상기 확산 방지막(130)은 Ru 및 AlOx이 교대로 적층되어 형성된 루테늄-알루미늄 산화물(Ru-Al-O)일 수 있다. 상기 루테늄-알루미늄 산화물(Ru-Al-O)의 Ru, Al 및 산소(O)의 함량은 증착 조건 등에 의해 다양할 수 있으며, 본 명세서에서의 'Ru-Al-O 박막'은 각각의 원소의 구체적인 함량이 특정되지 않은 막을 지칭하는 것으로 사용한다. 상기 확산 방지막(130)은 나노 크리스탈(nanocrystal)의 Ru 구조에 비정질(amorphous)의 AlOx이 함입된 구조를 가질 수 있으며, 상기 확산 방지막(130)의 특성에 관하여, 하기에 도 2 내지 도 10을 참조하여 상세히 설명한다.
구리 배선 공정의 확산 방지막으로 일반적으로 스퍼터링(sputtering) 방식으로 증착한 탄탈륨(Ta) 계열의 막을 사용한다. 스퍼터링 방식으로 형성된 확산 방지막은 균일한 스텝 커버리지(step coverage) 특성의 확보가 어렵기 때문에 반도체 소자의 고집적화에 따른 확산 방지막의 두께 감소의 요구를 만족시키는데 어려움이 있다. 또한, CVD에 의한 경우 전구체 개발이 미흡하여 저항이 증가되는 단점이 있어, 고집적 고성능 소자의 구현을 위해서는 개선책이 필요하다. 본 발명의 실시예에 따르면, 원자층 증착법에 의해 확산 방지막을 형성하므로, 높은 종횡비(aspect ratio)의 패턴에도 균일성 있는 막의 증착이 가능하다.
상기 확산 방지막(130)의 증착은 열적 원자층 증착법(thermal atomic layer deposition)에 의할 수 있다. 플라즈마 강화 원자층 증착법(Plasma Enhanced Atomic Layer Deposition, PEALD)은 플라즈마의 직진성에 기인하여, 패턴 상의 위치에 따라 막이 불균일하게 증착되어 스텝 커버리지가 떨어지는 문제점이 있을 수 있으며, 기판에 물리적 손상을 가할 수 있다. 열적 원자층 증착법에 의하는 경우, 기판(100) 상의 하부 구조의 손상없이 확산 방지막(130)의 증착이 가능하며, 증착 공정을 단순화할 수 있다.
도 1c를 참조하면, 상기 확산 방지막(130) 상에 제2 배선층(150)을 적층하는 단계가 진행된다.
상기 제2 배선층(150)은 도전성 물질을 포함할 수 있으며, 구리(Cu)를 포함할 수 있다. 구리(Cu)는 반도체 소자의 배선층으로 통상적으로 사용되는 Al보다 녹는점이 높고 비저항(resistivity)이 낮아 일렉트로 마이그레이션(Electro Migration, EM) 특성 및 신호 전달 속도를 향상시킬 수 있다.
상기 제2 배선층(150)은 전해 도금법을 이용하여 증착할 수 있다. 전해 도금법에 의해 증착되는 경우, 통상적으로 전해 도금 시 전류를 전달하기 위한 시드층(seed layer)이 필요하다. 도 10을 참조하여 하기에 설명하는 바와 같이, 본 발명에 따른 확산 방지막(130)은 전해 도금 시의 시드층의 역할도 수행할 수 있어, 별도의 시드층을 필요로 하지 않는다. 반도체 소자의 소형화에 따라, 배선 사이즈도 줄어들면서 배선 내의 비저항이 커지는 문제가 발생할 수 있다. 이를 해결하기 위해서, 배선 구조 내의 도전 물질의 부피를 최대화할 필요가 있다. 본 발명에 따른 확산 방지막을 사용하는 경우, 전해 도금의 시드층을 별도로 증착하지 않아도 되므로, 이와 같은 비저항의 증가를 억제할 수 있다.
도 1d를 참조하면, 제2 절연막(140)의 상부에 적층된 확산 방지막(130) 및 제2 배선층(150)을 제거하는 단계가 진행된다. 이는 비아(165) 및 트랜치(175) 내에만 상기 제2 배선층(150)이 남도록 평탄화하는 공정이다. 본 공정은 화학 기계적 연마법(Chemical Mechanical Polishing, CMP)에 의할 수 있다. 이에 의해 최종적으로, 본 발명의 일 실시예에 따른 반도체 소자의 배선 구조가 제조된다.
도 2는 본 발명의 기술적 사상에 의한 Ru-Al-O 박막 형성 방법의 일 실시예를 설명하기 위한 원자층 증착법의 가스 주입 플로우 다이어그램이다.
도 2를 참조하면, 하나의 증착 사이클은 N1회의 Ru 증착 단계(S10) 및 N2회의 AlOx 증착 단계(S20)를 포함한다. 이하에서 '증착 사이클'은 이를 지칭하는 것으로 사용한다.
상기 Ru 증착 단계(S10)는, Ru 전구체(precursor)를 챔버 내의 기판으로 공급하는 Ru 소스(source) 주입 단계, 상기 Ru 소스를 상기 챔버로부터 퍼지(purge)하는 단계, 제1 반응 가스를 상기 기판으로 공급하는 제1 반응 가스 주입 단계 및 상기 제1 반응 가스를 상기 챔버로부터 퍼지하는 단계를 포함한다.
상기 AlOx 증착 단계(S20)는, Al 전구체를 상기 기판으로 공급하는 Al 소스 주입 단계, 상기 Al 소스를 상기 챔버로부터 퍼지하는 단계, 제2 반응 가스를 상기 기판으로 공급하는 제2 반응 가스 주입 단계 및 상기 제2 반응 가스를 상기 챔버로부터 퍼지하는 단계를 포함한다.
Ru 증착 단계(S10) 및 AlOx 증착 단계(S20) 각각은 소스 가스의 주입 및 반응 가스의 주입의 순서로 구성되며, 각 주입 단계 후에 상기 소스 가스 및 반응 가스를 퍼지하는 단계에 퍼지 가스가 주입될 수 있다. 이 외에, 챔버 내의 압력을 조절하기 위해 불활성 가스를 공급할 수 있다. 이 경우, 불활성 가스는 퍼지 가스와 동일한 가스를 사용할 수 있다. 상기 가스들은 챔버 내로 주입되어 기판 상에 분사된다. 챔버 내의 증착 온도는 약 섭씨 150도 내지 350도, 압력은 약 0.1 Torr 내지 상압일 수 있다. 도 1a를 참조하여 상술한 바와 같이, 기판은 그 상면에 도전 물질, 반도체 물질 또는 절연 물질을 포함할 수 있으며, 상기 기판 상에 증착이 이루어질 수 있다.
소스 가스의 주입에 앞서, 예비 세정(precleaning) 공정을 실시하여 식각 잔류물 또는 표면 불순물을 제거할 수 있다. 예를 들어, 상기 Ru-Al-O 박막이 형성되는 기판 상의 하부 구조가 구리층인 경우, 표면에 잔존하는 Cu-O를 제거할 수 있다. 상기 예비 세정 공정은 아르곤(Ar) 스퍼터링을 이용한 세정, 반응성(reactive) 세정 또는 암모니아(NH3)를 이용한 습식 공정을 이용할 수 있다.
상기 Ru 증착 단계(S10)는 Ru 소스 주입 단계로 시작한다. Ru 막은 구리(Cu)와의 접착성이 우수하고 고용체 형성이 어려워 전해 도금을 이용한 구리 배선 공정에 있어서 시드(seed)층으로 사용될 수 있다. 원자층 증착법에 의한 Ru 막의 형성 방법에는, 전구체로 bis(ethylcyclopentadieyl) ruthenium(Ru(EtCp)2)과 반응 가스로 암모니아(NH3) 플라즈마를 이용하는 플라즈마 강화 원자층 증착법 및 Ru 전구체를 공급한 후 반응제로 Ru 전구체를 분해하기 위한 산소(O2) 기체를 플라즈마 없이 공급하는 방법 등이 있다.
상기 Ru 소스는 Ru 전구체를 함유하며, C16H22Ru((η6-1-isopropyl-4-methylbenzene)(η4-cyclohexa-1,3-diene) ruthenium)을 포함할 수 있다. 이 외에도 Ru(EtCp)2, (C6H5)Ru(CO)3, Ru(OD)3, Ru(Cp)2, RuO4 및 Rh(thd)3 중 어느 하나를 포함할 수 있다. 전구체가 기체인 경우는 그대로 공급이 가능하나, 고체 또는 액체인 경우에는 불활성 가스를 캐리어(carrier) 가스로 이용하여 챔버 내에 공급한다. 상기 Ru 소스는 1초 내지 30초 동안 공급할 수 있으며, 예를 들어 약 5초간 공급할 수 있다.
다음으로, 상기 Ru 소스를 퍼지하는 단계가 수행된다. 이를 통해, 잔존하는 부산물 및 흡착되지 않은 Ru 전구체를 제거할 수 있다. 퍼지 가스로는 아르곤(Ar), 헬륨(He) 또는 질소(N2) 가스 등을 사용할 수 있다. 상기 퍼지 가스는 일정 시간, 예를 들어 약 10초간 공급할 수 있다.
다음으로, 제1 반응 가스를 주입하는 단계가 수행된다. 상기 제1 반응 가스는 기판 상에 흡착된 Ru 전구체의 핵생성(nucleation)을 보조하기 위한 것으로, 산소(O2)를 포함할 수 있다. 또는, 상기 제1 반응 가스는 수소(H2) 또는 암모니아(NH3)를 포함할 수 있다. 상기 제1 반응 가스는 일정 시간, 예를 들어 약 0.1초 내지 10초간 공급할 수 있다.
이어서, 상기 제1 반응 가스를 퍼지하는 단계가 수행된다. 퍼지 가스로는 아르곤(Ar), 헬륨(He) 또는 질소(N2) 가스 등을 사용할 수 있다.
상기 AlOx 증착 단계(S20)는, Al 전구체를 상기 기판으로 공급하는 Al 소스 주입 단계로 시작한다. 이에 의해, Al 전구체를 기판 상에 흡착시킨다. 상기 Al 전구체는 TMA(Trimethylalumium, Al(CH3)3)를 포함할 수 있다. 또는, 상기 Al 전구체는 AlCl3, AlBr3, dimethylaluminum choloride(Al(CH3)2Cl), TEA(Triethyl Aluminum), dimethylaluminum　hydride(Al(CH3)2H), dimethylethylaminealane(AlH3N(CH3)2(C2H5), DMEAA) 중 어느 하나를 포함할 수 있다. 상기 Al 소스는 0.1초 내지 1초 동안 공급할 수 있으며, 예를 들어 약 0.4초간 공급할 수 있다.
다음으로, 상기 Al 소스를 퍼지하는 단계가 수행된다. 미반응 Al 소스를 제거하기 위해 퍼지 가스를 주입할 수 있다. 상기 퍼지 가스는 상기 Ru 증착 단계(S10)와 동일한 퍼지 가스일 수 있다.
다음으로, 제2 반응 가스를 주입하는 단계가 수행된다. 산소(O) 공급원인 상기 제2 반응 가스를 주입하여 Al 전구체와의 반응을 유도한다. 상기 반응은 산화 반응일 수 있다. 이에 의해, 알루미늄 산화막(AlOx)이 형성될 수 있다. Al 전구체의 산화를 위한 제2 반응 가스로 수증기(H2O gas)를 일정 시간, 예를 들어 약 0.2초간 공급할 수 있다. 또는, 상기 제2 반응 가스로 오존(O3), 산소(O2), 아산화 질소(N2O) 또는 플라즈마를 사용할 수 있다. 제2 반응 가스로로 오존(O3)을 이용하게 될 경우에는 오존 발생 생성기가 별도로 필요할 수 있다. 상기 제2 반응 가스를 공급하여 기판의 표면에 흡착되어 있는 AlCH3-, AlCH2-의 표면 그룹과 반응시킨다.
이어서, 상기 제2 반응 가스를 퍼지하는 단계가 수행된다. 반응되지 않은 상기 제2 반응 가스 및 반응 부산물들을 제거하기 위해 퍼지 가스를 주입할 수 있다. 상기 퍼지 가스는 상기 Ru 증착 단계(S10)와 동일한 퍼지 가스일 수 있다.
각각의 Ru 증착 단계(S10) 및 AlOx 증착 단계(S20)는 복수회 수행될 수 있다. 예를 들어, Ru 증착 단계(S10)가 N1회 수행된 이후, AlOx 증착 단계(S20)가 N2회 수행될 수 있다. N1은 N2보다 클 수 있으며, 예를 들어, N1은 N2보다 3배 이상 클 수 있다. 또한, N1과 N2의 비가 40:1, 40:2, 40:3, 40:4 또는 40:5일 수 있다. 상기 N1회의 Ru 증착 단계(S10) 및 N2회의 AlOx 증착 단계(S20)를 포함하여 1회의 증착 사이클이 이루어진다. 상기 증착 사이클도 복수회 진행될 수 있으며, 예를 들어 5회 수행될 수 있다. 각 단계 및 증착 사이클의 반복 횟수는 증착하려는 Ru-Al-O 박막의 두께에 따라 달라질 수 있다.
도 3은 본 발명의 기술적 사상에 의한 Ru-Al-O 박막을 형성하기 위한 Ru 전구체의 일 예를 설명하기 위한 분자 구조를 나타낸다.
도 3을 참조하면, Ru의 유기 금속(metallorganic) 전구체인 C16H22Ru((η6-1-isopropyl-4-methylbenzene)(η4-cyclohexa-1,3-diene) ruthenium)의 분자 구조를 도시한다. 상기 C16H22Ru은 섭씨 134도, 1 Torr의 증기압에서 액상인 화합물로, 금속 가전자(metal valence)가 0이다. 따라서, 일반적으로 Ru 전구체로 사용되는 Ru(EtCp)2가 화학적으로 매우 안정한데 비하여, 상기 C16H22Ru은 불안정 상태이므로 기판에 잘 흡착되어 핵생성(nucleation)을 용이하게 할 수 있다.
도 4는 본 발명의 기술적 사상에 의한 Ru-Al-O 박막의 조성 분석 결과를 도시하는 그래프이다.
도 4를 참조하면, Ru 증착 단계(S10) 및 AlOx 증착 단계(S20)의 반복 횟수의 비(N1:N2)에 따른 조성 분석 결과를 나타낸다. 분석에 사용된 Ru-Al-O 박막은 도 3을 참조하여 상술한 조건으로 실리콘 산화물(SiO2) 기판 상에 형성되었으며, 5회의 증착 사이클을 진행하였다. 상기 조성 분석은 이차 이온 질량 분석기(Secondary Ion Mass Spectrometer, SIMS)에 의해 수행되었다.
그래프의 세로축은 Ru-Al-O 박막으로부터 분석되는 원소 함량에 대한 세기(intensity)로서 상대적인 값이다. Ru 증착 단계(S10)의 반복 횟수(N1)가 40회이고, AlOx 증착 단계(S20)의 반복 횟수(N2)가 각각 1회, 3회 및 5회일 때의 조성 분석 결과를 살펴보면, AlOx 증착 단계(S20)의 반복 횟수(N2)가 증가할수록 Al과 산소(O)의 함량이 증가하고 상대적으로 Ru의 함량이 감소한다. 이는 AlOx 증착 단계(S20)의 수행 횟수(N2)가 증가함에 따라, Ru 막에 함입되는 AlOx가 증가하기 때문으로 해석할 수 있다. 상세한 Ru-Al-O 박막의 미세 구조에 대해서는, 도 6a 내지 도 6c를 참조하여 하기에 상세히 설명한다.
도 5는 본 발명의 기술적 사상에 의한 Ru-Al-O 박막의 결정 구조의 분석 결과를 도시하는 그래프이다.
도 5를 참조하면, X선 회절 분석(X-Ray Diffraction, XRD)에 의한 Ru-Al-O 박막의 결정 구조 분석 결과를 나타낸다. 분석에 사용된 Ru-Al-O 박막은 도 3을 참조하여 상술한 조건으로 실리콘 산화물(SiO2) 기판 상에 형성되었으며, 5회의 증착 사이클을 진행하였다. Ru 막 및 AlOx 증착 단계(S20)의 반복 횟수(N2)에 따른 Ru-Al-O 박막의 구조를 분석하였다. Ru 막은 육방정계(hexagonal) 구조를 가진다. 따라서, 이에 해당하는 결정면인 (1010), (1011), (1120) 및 (1013)면의 신호를 나타낼 수 있다. 그래프 상의 실리콘(Si)에 해당하는 신호는 상기 Ru-Al-O 박막이 형성된 기판에 의한 신호이다.
도시된 바와 같이, AlOx 증착 단계(S20)의 반복 횟수(N2)가 증가함에 따라 Ru의 결정면에 해당하는 신호의 세기가 약해진다. 이를 통해, AlOx이 증착될수록 Ru의 결정성이 약해지게 되며, 상기 Ru-Al-O 박막은 나노 크리스탈(nano crystal) 또는 비정질과 유사한 구조인 것으로 해석할 수 있다.
도 6a 내지 도 6c는 본 발명의 기술적 사상에 의한 Ru-Al-O 박막의 미세 구조 분석 결과를 도시하는 전자현미경 사진들이다. 투과 전자 현미경(Transmission Electron Microscope, TEM)에 의한 분석 결과를 도시한다. 분석에 사용된 Ru-Al-O 박막은 도 3을 참조하여 상술한 조건으로 실리콘 산화물(SiO2) 기판 상에 형성되었으며, 5회의 증착 사이클을 진행하였다.
도 6a를 참조하면, Ru-Al-O 박막의 평면도를 도시하며, Ru이 어둡게 나타나고, Ru의 사이에 AlOx이 함입되어 있는 미세 구조를 나타낸다.
도 6b를 참조하면, 상기 Ru-Al-O 박막의 단면도를 도시한다. 일반적으로 Ru 막은 주상 조직(columnar structure)을 갖는데 비하여, 상기 Ru-Al-O 박막은 Ru 미세 구조의 사이에 AlOx이 함입된 형태이다. 따라서, 주상 조직을 갖지 않는다.
도 6c를 참조하면, 고분해능 투과 전자 현미경(High Resolution Transmission Electron Microscope, HRTEM)에 의해 분석한 Ru-Al-O 박막의 평면도를 도시한다. 상기 Ru-Al-O 박막은 Ru 증착 단계(S10)의 반복 횟수(N1)가 40회이고, AlOx 증착 단계(S20)의 반복 횟수(N2)가 5회인 경우를 나타낸다. 어두운 부분으로 나타나는 Ru의 격자 줄무늬(lattice fringe) 및 Ru 주변을 둘러싸는 밝은 부분인 비정질의 AlOx이 구별되어 나타난다. Ru 나노 크리스탈들이 비정질 AlOx에 의해 분리되어 있는 구조이다.
이와 같이 Ru 나노 크리스탈 구조의 사이를 AlOx이 메운 형태의 상기 Ru-Al-O 박막의 구조로 인해, 구리(Cu)에 대한 확산 방지막으로서의 우수한 성능을 기대할 수 있다. 주상 조직(columnar structure)을 갖는 Ru 막과 비교할 때, 구리(Cu)의 확산 경로가 길어질 수 있기 때문이다. 또한, Ru의 결정 입계(grain boundary)를 따른 확산이 AlOx에 의해 제한될 수 있기 때문이다.
도 7은 본 발명의 기술적 사상에 의한 Ru-Al-O 박막의 비저항 분석 결과를 도시하는 그래프이다.
분석에 사용된 Ru-Al-O 박막은 도 3을 참조하여 상술한 조건으로 실리콘 산화물(SiO2) 기판 상에 형성되었으며, 5회의 증착 사이클을 진행하였다. 도 7을 참조하면, Ru 증착 단계(S10)의 반복 횟수(N1)가 40회이고, AlOx 증착 단계(S20)의 수행 횟수(N2)가 증가할 때, N2의 증가에 따라 비저항도 증가하는 경향을 나타낸다. AlOx 증착 단계(S20)의 수행 횟수(N2)가 0인 경우, 즉 Ru 막은 약 45 μΩㆍcm의 비저항 값을 가지며, AlOx 증착 단계(S20)의 수행 횟수(N2)가 3회인 경우, 약 240 μΩㆍcm의 비저항 값을 갖는다.
통상적으로 구리(Cu) 배선층에 대한 확산 방지막으로 사용되는 탄탈륨(Ta), 탄탈륨 질화물(TaN) 및 텅스텐 탄소 질화물(WCN)의 비저항은 약 80 μΩㆍcm 내지 350 μΩㆍcm이다. 따라서, 본 발명에 따른 상기 Ru-Al-O 박막은 이와 비교할 때, 반도체 소자에 적용 가능한 도전 특성을 갖고 있는 것으로 해석할 수 있다.
도 8a 내지 도 8d는 본 발명의 기술적 사상에 의한 Ru-Al-O 박막이 증착된 모습을 도시하는 전자현미경 사진들이다.
분석에 사용된 Ru-Al-O 박막은 도 3을 참조하여 상술한 조건으로 콘택(contact) 상에 형성되었으며, Ru 증착 단계(S10)의 반복 횟수(N1)가 40회이고, AlOx 증착 단계(S20)의 수행 횟수(N2)가 5회이다. 총 5회의 증착 사이클을 진행하였으며, 투과 전자 현미경(Transmission Electron Microscope, TEM)에 의해 분석하였다.
도 8a를 참조하면, 상기 Ru-Al-O 박막을 높이 약 2100 nm, 하부의 직경이 약 65 nm, 상부의 직경이 약 85 nm인 콘택에 증착한 모습을 도시한다. 콘택 패턴의 종횡비(aspect ratio)는 약 32이다. 상기 Ru-Al-O 박막의 형성 방법에 의하면 스텝 커버리지 특성이 우수한 박막이 형성이 가능하다.
도 8b 내지 도 8d는 콘택의 각 부분(A, B, C)에 대한 확대된 사진을 나타낸다. 도 8b는 A, 도 8c는 B, 도 8d는 C 부분을 나타낸다. 각 부분에 증착된 Ru-Al-O 박막의 두께는 일정하며, 높은 컨포멀리티(conformality)를 나타낸다. 본 발명에 따른 Ru-Al-O 박막은, 반도체 소자의 소형화에 따른 높은 종횡비(aspect ratio)를 갖는 콘택 또는 비아에 대해서도 균일한 증착이 이루어지는 장점을 가질 수 있다.
도 9a 및 도 9b는 본 발명의 기술적 사상에 의한 Ru-Al-O 박막의 확산 방지 성능을 설명하기 위한 그래프들이다.
분석에 사용된 Ru-Al-O 박막은 도 3을 참조하여 상술한 조건으로 실리콘(Si) 기판 상에 15 nm의 두께로 형성되었으며, Ru 증착 단계(S10)의 반복 횟수(N1)가 40회이고, AlOx 증착 단계(S20)의 수행 횟수(N2)가 3회이다. 총 5회의 증착 사이클을 진행하였다. 또한, Ru 막은 실리콘(Si) 기판 상에 15 nm 두께로 형성하였다. 상기 Ru-Al-O 박막 및 Ru 막 상에 100 nm 두께의 구리(Cu) 막을 적층하였다.
도 9a를 참조하면, Ru의 확산 방지 성능을 나타내는 XRD 분석 결과를 도시한다. 그래프 상의 온도들은 상기 구조의 형성 후 어닐링(annealing) 온도를 나타낸다. 이와 같은 어닐링은 반도체 소자의 배선이 후속의 공정들에 의해 받게 되는 열을 고려하기 위한 것이다. 그래프에 도시된 바와 같이, 섭씨 450 도 이상에서 어닐링한 경우, 실리콘(Si) 및 구리(Cu) 외에 구리 실리사이드(silicide)의 신호가 나타난다. 이를 통해, 구리(Cu)기 Ru 막을 통과하여 실리콘(Si) 기판으로 확산한 것을 알 수 있다.
도 9b를 참조하면, Ru-Al-O 박막의 확산 방지 성능을 나타내는 XRD 분석 결과를 도시한다. 그래프 상의 온도들은 상기 구조의 형성 후 어닐링(annealing) 온도를 나타낸다. 그래프에 도시된 바와 같이, 섭씨 650 도 이상에서 어닐링한 경우, 구리 실리사이드(silicide)의 신호가 나타난다. 본 발명에 따른 Ru-Al-O 박막의 경우, Ru 막보다 높은 온도에서 확산이 이루어지는 것을 알 수 있다. 이와 같은 우수한 확산 방지 성능은 상술한 미세 구조의 차이에 기인하는 것으로 해석할 수 있다.
도 10은 본 발명의 기술적 사상에 의한 Ru-Al-O 박막을 포함하는 반도체 소자의 배선 구조의 일 실시예를 도시하는 전자현미경 사진이다. 주사 전자현미경(Scanning Electron Microscopy, SEM)에 의해 분석한 결과이다.
도 10을 참조하면, 10 nm 두께의 Ru-Al-O 박막 상에 약 50 nm의 구리(Cu)를 전해 도금을 이용하여 증착한 배선 구조의 단면도를 나타낸다. 반도체 소자의 배선 구조에서 배선층이 전해 도금에 의해 증착되는 경우, 전해 도금 시 전류를 전달하기 위한 시드층이 필요하다. 상술한 바와 같이, 본 발명에 따른 Ru-Al-O 박막은 전해 도금 시의 시드층의 역할도 수행할 수 있다. 도시된 바와 같이, 상기 Ru-Al-O 박막을 시드층으로 하여 전해 도금을 수행하는 경우, 구리(Cu)층이 안정적으로 균일하게 증착될 수 있다.
한편, 본 발명의 실시예는 반도체 소자의 배선 구조에서 확산 방지막으로 사용하는 Ru-Al-O 박막을 예로 상술하였지만, 상기 Ru-Al-O 박막은 다른 용도에 대하여도 동일하게 적용할 수 있을 것이다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (10)

  1. 루테늄(Ru)을 증착하는 Ru 증착 단계; 및
    알루미늄 산화물(AlOx)을 증착하는 AlOx 증착 단계;를 포함하고,
    상기 Ru 증착 단계를 복수회 반복하여 수행한 후, 상기 AlOx 증착 단계를 1회 이상 반복하여 수행하는 증착 사이클에 의하여, Ru에 AlOx이 함입되도록 하는 원자층 증착법에 의한 박막 형성 방법.
  2. 제1 항에 있어서,
    상기 증착 사이클을 복수회 반복하는 것을 특징으로 하는 원자층 증착법에 의한 박막 형성 방법.
  3. 제1 항에 있어서,
    상기 Ru 및 AlOx을 증착하는 단계는,
    전구체를 챔버 내의 기판으로 공급하는 소스 주입 단계;
    상기 소스를 상기 챔버로부터 퍼지하는 단계;
    반응 가스를 상기 기판으로 공급하는 반응 가스 주입 단계;
    상기 반응 가스를 상기 챔버로부터 퍼지하는 단계;를 각각 포함하는 것을 특징으로 하는 원자층 증착법에 의한 박막 형성 방법.
  4. 제3 항에 있어서,
    상기 Ru의 전구체는 C16H22Ru[(η6-1-isopropyl-4-methylbenzene)(η4-cyclohexa-1,3-diene)ruthenium]인 것을 특징으로 하는 원자층 증착법에 의한 박막 형성 방법.
  5. 제1 항에 있어서,
    상기 원자층 증착법은 열적(thermal) 원자층 증착법인 것을 특징으로 하는 원자층 증착법에 의한 박막 형성 방법.
  6. 제1 항 내지 제5 항 중 어느 한 항의 박막 형성 방법을 이용하여 기판 상에 확산 방지막을 적층하는 단계; 및
    상기 확산 방지막 상에 도전성의 배선층을 적층하는 단계;
    를 포함하는 반도체 소자의 배선 제조 방법.
  7. 제6 항에 있어서,
    상기 배선층을 적층하는 단계는 상기 확산 방지막을 시드(seed)층으로 이용하여 전해 도금법에 의하는 것을 특징으로 하는 반도체 소자의 배선 제조 방법.
  8. 제6 항의 반도체 소자의 배선 제조 방법에 의해 형성된 반도체 소자의 배선.
  9. 제8 항에 있어서,
    상기 확산 방지막은, 나노 크리스탈(nanocrystal)의 Ru 구조에 비정질(amorphous)의 AlOx이 함입된 것을 특징으로 하는 반도체 소자의 배선.
  10. 제9 항에 있어서,
    상기 배선층은 구리(Cu)를 포함하는 것을 특징으로 하는 반도체 소자의 배선.
KR1020100074405A 2010-07-30 2010-07-30 원자층 증착법에 의한 박막 형성 방법, 이를 포함하는 반도체 소자의 배선 및 그 제조 방법 KR101196746B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100074405A KR101196746B1 (ko) 2010-07-30 2010-07-30 원자층 증착법에 의한 박막 형성 방법, 이를 포함하는 반도체 소자의 배선 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100074405A KR101196746B1 (ko) 2010-07-30 2010-07-30 원자층 증착법에 의한 박막 형성 방법, 이를 포함하는 반도체 소자의 배선 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120012319A KR20120012319A (ko) 2012-02-09
KR101196746B1 true KR101196746B1 (ko) 2012-11-07

Family

ID=45836288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100074405A KR101196746B1 (ko) 2010-07-30 2010-07-30 원자층 증착법에 의한 박막 형성 방법, 이를 포함하는 반도체 소자의 배선 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101196746B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101703871B1 (ko) 2014-05-30 2017-02-08 주식회사 유피케미칼 신규 루테늄 화합물, 이의 제조 방법, 이를 포함하는 막 증착용 전구체 조성물, 및 이를 이용하는 막의 증착 방법
WO2015182946A1 (ko) * 2014-05-30 2015-12-03 주식회사 유피케미칼 신규 루테늄 화합물, 이의 제조 방법, 이를 포함하는 막 증착용 전구체 조성물, 및 이를 이용하는 막의 증착 방법
KR101900181B1 (ko) * 2017-01-25 2018-09-18 인천대학교 산학협력단 이종원소 합금화를 통한 고품질 사중패터닝 물질의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385946B1 (ko) 1999-12-08 2003-06-02 삼성전자주식회사 원자층 증착법을 이용한 금속층 형성방법 및 그 금속층을장벽금속층, 커패시터의 상부전극, 또는 하부전극으로구비한 반도체 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385946B1 (ko) 1999-12-08 2003-06-02 삼성전자주식회사 원자층 증착법을 이용한 금속층 형성방법 및 그 금속층을장벽금속층, 커패시터의 상부전극, 또는 하부전극으로구비한 반도체 소자

Also Published As

Publication number Publication date
KR20120012319A (ko) 2012-02-09

Similar Documents

Publication Publication Date Title
US9362231B2 (en) Molecular self-assembly in substrate processing
KR101309043B1 (ko) 원자층 증착법에 의한 루테늄 박막 형성 방법 및 그를 이용한 루테늄 박막
KR102279757B1 (ko) 확산 방지막의 형성 방법, 상기 확산 방지막을 포함하는 반도체 소자의 금속 배선 및 이의 제조 방법
KR102535545B1 (ko) 도전성 구조체의 금속 손실 방지
US8049336B2 (en) Interconnect structure
US20090166867A1 (en) Metal interconnect structures for semiconductor devices
US20090022958A1 (en) Amorphous metal-metalloid alloy barrier layer for ic devices
TWI295485B (en) Method of improving low-k film property and damascene process using the same
US20060286800A1 (en) Method for adhesion and deposition of metal films which provide a barrier and permit direct plating
KR101196746B1 (ko) 원자층 증착법에 의한 박막 형성 방법, 이를 포함하는 반도체 소자의 배선 및 그 제조 방법
CN111128863A (zh) 半导体互连结构和形成半导体结构的方法
JP2023528465A (ja) 誘電体選択性改善のためのフッ素を含有しないタングステンの原子層堆積
KR101628843B1 (ko) 원자층 증착법에 의한 루테늄 박막 형성 방법
KR20090100192A (ko) 반도체 집적 회로 장치의 제조 방법 및 이에 따라 제조된반도체 집적 회로 장치
EP3447793B1 (en) Method for producing seed layers for copper interconnects
KR20150101380A (ko) 원자층 증착법에 의한 루테늄 박막 형성 방법
CN114121782A (zh) 形成互连结构的方法
TWI495059B (zh) 半導體元件與半導體裝置與其形成方法
KR100744419B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
KR20190081455A (ko) 코발트 함유 박막의 제조방법
KR100571387B1 (ko) 반도체 소자의 구리 배선 제조 방법
WO2022150084A1 (en) Ruthenium reflow for via fill
KR101168756B1 (ko) 구리확산 방지막의 제조방법
TW201708579A (zh) 藉由原子層蒸鍍法之釕薄膜之形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161017

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee