TW201708579A - 藉由原子層蒸鍍法之釕薄膜之形成方法 - Google Patents

Abstract

本發明關於一種藉由原子層蒸鍍法之釕薄膜之形成方法。依據本發明之實施例所得到的藉由原子層蒸鍍法之釕薄膜之形成方法包含：對腔室內的基板供給含釕的前驅體的階段；由腔室將含釕的前驅體排淨的階段；對基板供給反應氣體的階段；由腔室將反應氣體排淨的階段；將蒸鍍的釕薄膜熱處理的階段，並且反應氣體適用氨氣。

Description

藉由原子層蒸鍍法之釕薄膜之形成方法

本發明關於一種藉由原子層蒸鍍法之釕薄膜之形成方法。

釕(Ru)由於電阻低，工作函數(work function)相對較大、而且具有熱安定性、化學安定性，而被廣泛使用於半導體元件中。尤其釕薄膜在半導體元件的配線構造中，被使用作為晶種層，或被使用作為電晶體的閘極或電容器等的電極等。隨著半導體元件的高積體化及小型化，半導體元件所使用的釕薄膜也需要提升均勻性及塗佈性。

另外，隨著像半導體元件這樣的電子元件的少量化，設計規範減少，連帶使得藉由利用自我限制表面反應機制(Self-limiting surface reaction mechanism)的原子層蒸鍍法(Atomic Layer Deposition，ALD)來形成薄膜的相關研究逐漸蓬勃發展，以作為滿足低溫步驟、厚 度精密控制、薄膜均勻性及塗佈性的蒸鍍法。原子層蒸鍍法，是指在用來形成薄膜的反應腔室內依序加入一個以上的反應物，藉由各反應物的吸附，以原子層為單位來蒸鍍薄膜的方法。亦即，以脈動(pulsing)方式供給反應物，在反應腔室內部，進行化學蒸鍍之後，以排淨(purge)的方式除去物理性結合的殘留反應物。

[先前技術文獻] [專利文獻]

[專利文獻1]日本特開2007-73637號公報

[專利文獻2]日本特開2003-226970號公報

欲達成本發明的技術思想所遇到的一個技術課題，在於提供一種提升塗佈性，可形成比電阻低的釕薄膜，藉由原子層蒸鍍法之釕薄膜之形成方法。

本發明的一個實施例的藉由原子層蒸鍍法之釕薄膜之形成方法，其特徵為包括：對腔室內的基板供給含釕的前驅體的階段；由上述腔室將上述含釕的前驅體排淨的階段；對上述基板供給反應氣體的階段；由上述腔室 將上述反應氣體排淨的階段；及將蒸鍍的釕薄膜熱處理的階段，並且上述反應氣體為氨氣。

本發明一部分的實施例中，上述腔室內的壓力可定在50Torr以上。

本發明一部分的實施例中，上述熱處理的階段後的上述釕薄膜的比電阻可定在50μΩ．cm以下。

本發明一部分的實施例中，上述熱處理的階段可在300℃以上的溫度、及氫或氨氣環境下進行。

本發明一部分的實施例中，上述腔室內的溫度可定在230℃以上270℃以下的範圍。

本發明一部分的實施例中，在上述溫度範圍，隨著上述含釕的前驅體或上述反應氣體供給時間增加，上述釕薄膜厚度可達飽和(saturation)。

在本發明的一部分的實施例之中，在將依序進行上述各階段1次定為一個蒸鍍循環時，上述釕薄膜形成的潛伏期(incubationperiod)可為10次以下的蒸鍍循環。

在本發明的一部分的實施例之中，上述含釕的前驅體，可為dicarbonylbis(5-methyl-2,4-hexanedionato)Ru、bis(cyclopentadienyl)Ru(II)、bis(ethylcyclopentadienyl)Ru(II)，bis(2,2,6,6-tetramethyl-3,5-heptanedinonato)(1,5-cyclooctadiene)Ru(III)、(methylcyclopentadienyl)(Pyrrolyl)Ru(II)之任一者。

本發明的一個實施例的藉由原子層蒸鍍法之 釕薄膜之形成方法，包括：對腔室內的基板供給含釕的前驅體的階段；由上述腔室將上述含釕的前驅體排淨的階段；對上述基板供給反應氣體的階段；及由上述腔室將上述反應氣體排淨的階段；上述含釕的前驅體為dicarbonylbis(5-methyl-2,4-hexanedioriato)ruthenium，上述反應氣體可為使上述含釕的前驅體還原的還原氣體。

本發明可提供一種利用原子層蒸鍍法的釕薄膜之形成方法，可提升塗佈性，形成比電阻低的釕薄膜。

本發明各種有益的優點與效果並不受上述內容所限定，藉由對於本發明的具體實施形態作說明，應該較容易理解。

100‧‧‧基板

110‧‧‧第1配線膜

120‧‧‧絕緣膜

130‧‧‧釕薄膜

140‧‧‧第2配線膜

200‧‧‧基板

210‧‧‧導電膜

220‧‧‧絕緣膜

240‧‧‧電容器

242‧‧‧下部電極

244‧‧‧介電膜

246‧‧‧上部電極

H‧‧‧孔

S110‧‧‧供給含釕的前驅體的階段

S120‧‧‧將上述含釕的前驅體排淨的階段

S130‧‧‧供給反應氣體的階段

S140‧‧‧將上述反應氣體排淨的階段

S150‧‧‧對蒸鍍的釕薄膜實施熱處理的階段

圖1係用來說明本發明的一個實施例的釕薄膜之形成方法的流程圖。

圖2係用來說明本發明的一個實施例的釕薄膜之形成方法中，原子層蒸鍍法的氣體注入的流程圖。

圖3表示本發明的一個實施例的釕薄膜之形成方法所使用的含釕的前驅體的構造式之圖。

圖4a表示本發明的一個實施例的釕薄膜之形成方法中，釕薄膜厚度對含釕的前驅體供給時間的圖形。

圖4b表示本發明的一個實施例的釕薄膜之形成方法中，釕薄膜的比電阻對含釕的前驅體供給時間的圖形。

圖5a表示本發明的一個實施例的釕薄膜之形成方法中，釕薄膜厚度對反應氣體供給時間的圖形。

圖5b表示本發明的一個實施例的釕薄膜之形成方法中，釕薄膜的比電阻對反應氣體供給時間的圖形。

圖6表示本發明的一個實施例的釕薄膜之形成方法中，蒸鍍特性對蒸鍍循環數的圖形。

圖7表示本發明的一個實施例的釕薄膜的比電阻分析結果圖。

圖8表示本發明的一個實施例的釕薄膜之結晶構造分析結果圖。

圖9為本發明的一個實施例的釕薄膜的電子顯微鏡照片。

圖10表示本發明的一個實施例的釕薄膜組成分析結果圖。

圖11a係用來說明本發明的一個實施例的釕薄膜的蒸鍍特性之電子顯微鏡照片。

圖11b係用來說明本發明的一個實施例的釕薄膜的蒸鍍特性之電子顯微鏡照片。

圖11c為用來說明本發明的一個實施例的釕薄膜的蒸鍍特性之電子顯微鏡照片。

圖12表示含有本發明的一個實施例的釕薄膜的半導體元件之配線構造之概略剖面圖。

圖13表示含有本發明的一個實施例的釕薄膜的半導體元件之電容器構造之概略剖面圖。

以下參考附加的圖式，針對本發明合適的實施形態作說明。

圖1為用來說明本發明的一個實施例的釕薄膜之形成方法的流程圖。

圖2為用來說明本發明的一個實施例的釕薄膜之形成方法的原子層蒸鍍法中的氣體注入的流程圖。

圖3表示本發明的一個實施例的釕薄膜之形成方法所使用的含釕的前驅體的構造式之圖。

參考圖1及圖2，可知本發明的一個實施例的釕薄膜之形成方法，包括：供給含釕的前驅體的階段(S110)、將上述含釕的前驅體排淨的階段(S120)、供給反應氣體的階段(S130)、及將上述反應氣體排淨的階段(S140)。上述階段可在原子層蒸鍍裝置的腔室內對於蒸鍍對象物進行，例如對於基板進行。上述階段依序進行1次會成為一個蒸鍍循環。上述蒸鍍循環可因應目標釕薄膜厚度重覆進行多次。另外，本發明的一個實施例的釕薄膜之形成方法，在進行上述蒸鍍循環之後，亦可進一步包含對蒸鍍的釕薄膜實施熱處理的階段(S150)。

具體而言，釕薄膜之形成方法是依照來源氣體的含釕的前驅體的供給及反應氣體的供給順序而構成， 各供給階段之後，可在將上述來源氣體及反應氣體排淨的階段注入排淨氣體。此外，為了調節上述腔室內的壓力，亦可供給惰性氣體。此情況下，惰性氣體亦可使用與排淨氣體相同的氣體，並不受其限定。上述氣體會被供給到腔室內，並噴射在基板上。上述基板上可含有導電物質、半導體物質或絕緣物質。上述腔室內的溫度可在例如230℃以上270℃以下的範圍，腔室內的壓力可在50Torr以上，例如80Torr以上120Torr以下的範圍。在高於或低於上述溫度的情況，會有不發生原子層蒸鍍，亦即自我限制成長的情形，在低於上述壓力的情況，會有在上述基板上用來形成釕薄膜的前驅體與反應氣體的反應無法充分進行的情形。

本實施例中，上述含釕的前驅體、上述反應氣體供給時間及上述排淨氣體的供給時間，可依照實施例的需要作各種選擇，或可考慮所欲形成的釕薄膜的特性等來決定。以下參考圖4a至5b對此詳細說明。

如圖1及圖2所示般，首先進行供給含釕的前驅體的階段(S110)。上述供給含釕的前驅體的階段，是以含釕的前驅體作為釕來源氣體並注入腔室內的階段。

亦可選擇性地在供給含釕的前驅體之前，進行預備洗淨(precleaning)步驟，以除去可能存在於上述基板上的蝕刻殘渣或表面雜質。上述預備洗淨步驟可採用利用氬(Ar)氣噴射的洗淨或利用濕式洗淨劑的洗淨步驟。

在本階段中，含釕的前驅體可採用具有圖3所示的構造式及C₁₆H₂₂O₆Ru的化學式的二羰基雙(5-甲基-2,4-己二酸)釕(dicarbonylbis(5-methyl-2,4-hexanedionato)Ru)。依照實施例的需要，含釕的前驅體可為bis(cyclopentadienyl)Ru(II)[或稱為RuCp₂]、bis(ethylcyclopentadienyl)Ru(II)[或稱為Ru(EtCp)₂]、bis(2,2,6,6-tetramethyl-3,5-heptanedinonato)(1,5-cyclooctadiene)Ru(III)[或稱為Ru(thd)₂(cod)]、(methylcyclopentadienyl)(Pyrrolyl)Ru(II)[或稱為MeCpPyRu]之任一者。上述前驅體能夠以氣態供給至上述腔室內，或因應必要使用惰性氣體作為載體(carrier)氣體供給至上述腔室內。

接下來可進行將上述含釕的前驅體排淨的階段(S120)。排淨氣體可使用氬(Ar)、氦(He)或氮(N₂)氣體等。藉由上述排淨氣體，可除去殘存的副產物及並未被吸附的含釕的前驅體。

接下來可進行注入反應氣體的階段(S130)。上述反應氣體是用來輔助吸附於基板上的含釕的前驅體的核生成(nucleation)，並且可為使上述含釕的前驅體還原的還原氣體。尤其上述反應氣體亦可為氨(NH₃)。

依據實施例，藉由使用不含氧的還原氣體作為反應氣體，在蒸鍍步驟中不會使下部膜氧化，在形成後也不會使釕薄膜的下部膜氧化。藉此，可防止形成於下部 膜的界面的氧化物造成釕薄膜與下部膜的接觸電阻的增加。

依照實施例的需要，在注入上述反應氣體時，為了提高與上述含釕的前驅體的反應性，亦可在上述腔室內部加入電漿。亦即，可採用電漿原子層蒸鍍法(Plasma Enhanced ALD，PEALD)，使用氨(NH₃)電漿、氮(N₂)與氫(H₂)的混合電漿、氫(H₂)電漿等。

接下來進行將上述反應氣體排淨的階段(S140)。排淨氣體可採用氬(Ar)、氦(He)或氮(N₂)氣體等。

如上述般的蒸鍍循環進行至少1次之後，亦可進一步進行對蒸鍍的釕薄膜實施熱處理(annealing)的階段(S150)。熱處理可例如在300℃以上的溫度以及在氫(H₂)或氨(NH₃)氣體環境下進行。

熱處理前，蒸鍍狀態的釕薄膜具有相對較高的比電阻值，例如比電阻值會在700μΩ．cm以上。因此，藉由熱處理，可提升結晶品質以及降低比電阻，在熱處理後，釕薄膜的比電阻可達例如50μΩ．cm以下。針對此現象，參考下述圖7至10進一步詳細說明。

以下，參考圖4a~11c，以本發明的一個實施例的釕薄膜的形成結果為中心對本發明作說明。

圖4a及圖4b分別表示依照本發明的一個實施例所進行的釕薄膜之形成方法中，釕薄膜厚度及比電阻對含釕的前驅體供給時間之圖。

本實施例中，是在腔室內的溫度為250℃、壓力為100Torr、含釕的前驅體的供給後的排淨氣體供給時間為30秒鐘、反應氣體供給時間為60秒鐘、反應氣體的供給後的排淨氣體供給時間為60秒鐘的條件下形成釕薄膜。

參考圖4a，可知釕薄膜厚度，並不會隨著含釕的前驅體供給時間亦即脈動時間的增加而線性地增加，而是呈現達飽和(saturation)的自我限制成長。這種自我限制成長會在含釕的前驅體供給時間為45秒鐘以上時出現。但是，這些前驅體、反應氣體及排淨氣體的供給時間，依照實施例的需要，會隨著幫浦容量、腔室大小等而有所不同，因此亦可因應特定實施例適當地選擇。

參考圖4b，可知釕薄膜表現出在720μΩ．cm~800μΩ．cm的範圍的相對較高的比電阻特性。尤其，在含釕的前驅體供給時間為20秒鐘以下的情況，表現出偏差大的比電阻特性，在含釕的前驅體供給時間為30秒鐘以上的情況，表現出偏差不大而安定的比電阻特性。

圖5a及圖5b分別表示本發明的一個實施例的釕薄膜之形成方法之中，釕薄膜厚度及比電阻對反應氣體供給時間之圖。

本實施例之中，是在腔室內的溫度為250℃，壓力為100Torr、含釕的前驅體供給時間為45秒鐘，含釕的前驅體的供給後的排淨氣體的供給時間為30秒鐘、反應氣體供給後的排淨氣體供給時間為60秒的條件下形成 釕薄膜。

參考圖5a，可看出呈現釕薄膜厚度並不隨著反應氣體供給時間增加而線性地增加，而是達到飽和的自我限制成長。這種自我限制成長會在反應氣體供給時間為60秒鐘以上時出現。

參考圖5b，可看出在反應氣體供給時間為60秒鐘以上的情況，表現出偏差不大而安定的比電阻特性，如700μΩ．cm~760μΩ．cm。

圖6表示本發明的一個實施例的釕薄膜之形成方法中，蒸鍍特性對蒸鍍循環數之圖。

參考圖6，可看出釕薄膜厚度隨著蒸鍍循環增加的變化。

本實施例中，是在腔室內的溫度為250℃，壓力為100Torr，含釕的前驅體供給時間為45秒鐘，含釕的前驅體的供給後的排淨氣體供給時間為30秒鐘，反應氣體供給時間為60秒鐘，反應氣體的供給後的排淨氣體供給時間為60秒的條件下形成釕薄膜。含釕的前驅體及反應氣體供給時間可考慮上述圖4a~5b的結果來選擇。以下的圖式表示在上述條件下使用dicarbonylbis(5-methyl-2,4-hexanedionato)Ru的釕前驅體，在矽氧化物(SiO₂)基板上形成的釕薄膜的分析結果。

如圖6所示般，可看出釕薄膜厚度與蒸鍍循環呈線性關係。蒸鍍率為0.09nm/cycle，由數據的延長線可知釕薄膜的潛伏期少於5次蒸鍍循環。

參考圖7~10，以對本發明的一個實施例的釕薄膜進行熱處理的結果為中心對本發明作說明。

圖7表示本發明的一個實施例的釕薄膜的比電阻分析結果圖。

參考圖7，可知與並未實施熱處理的釕薄膜(Ref.)相比，在300℃及400℃下實施熱處理的釕薄膜的比電阻較低，而為50μΩ．cm以下。

圖8表示本發明的一個實施例的釕薄膜之結晶構造分析結果圖。

參考圖8，依照熱處理溫度的不同來表示藉由X光繞射分析(X-Ray Diffraction，XRD)對釕薄膜的結晶構造進行分析的結果。在圖中，釕的結晶面的(10-10)、(10-12)、(10-11)、(11-20)及(10-13)面出現訊號，在50度與60度之間出現形成釕薄膜的基板的矽(Si)所對應的訊號。此外，在米勒指數的數值前加上的「-」代表其後方數值上的橫線。

如圖8所示般，與並未實施熱處理的釕薄膜(Ref.)相比，在300℃及400℃下實施熱處理的釕薄膜的情況，上述結晶面所對應的訊號較明確出現，由此可知藉由熱處理可使釕薄膜結晶化。

圖9為本發明的一個實施例的釕薄膜之電子顯微鏡照片。

參考圖9，分析所使用的釕薄膜是在進行300℃的熱處理階段的釕薄膜，以穿透式電子顯微鏡 (Transmission Electron Microscope，TEM)來進行分析。

可知在300℃的熱處理之後，釕薄膜具有多結晶質(poly-crystalline)。

圖10表示本發明的一個實施例的釕薄膜之組成分析結果圖。

參考圖10，可知對於在300℃下實施熱處理的釕薄膜藉由二次離子質量分析計(Secondary Ion Mass Spectrometer，SIMS)進行組成分析的結果。

釕薄膜含有相對微量的氧(O)及碳(C)元素，而含有95%以上的釕(Ru)元素。雖然圖式中沒有表示，若與熱處理前的釕薄膜的組成分析結果相比，則碳(C)元素的含量較顯著減少。亦即認為，在對釕薄膜實施熱處理的情況，因為除去了蒸鍍時被吸收(incorporation)到釕薄膜的碳(C)元素，可促進結晶化，藉此可提升比電阻特性。

統整圖7~10的結果，可看出在對於蒸鍍的釕薄膜進行熱處理的階段，釕薄膜的比電阻顯著降低，這可解釋為藉由熱處理，釕薄膜發生結晶化，而提升結晶品質的緣故。另外，還可知在熱處理溫度為300℃以上的情況，會出現這種效果。

圖11a~11c為用來說明本發明的一個實施例的釕薄膜的蒸鍍特性的電子顯微鏡照片。

參考圖11a~11c，分析所使用的釕薄膜是在 圖6所詳細敘述的條件下，蒸鍍於溝槽(trench)圖型上，並在300℃下實施熱處理而形成，並以穿透式電子顯微鏡(TEM)進行分析。上述溝槽圖型的上部直徑約60nm，下部直徑約30nm，縱橫比(aspect ratio)為約43：1。圖11a~11c分別表示上述溝槽圖型的上部，中間部及下部的區域。

如圖11a~11c所示般，可知釕薄膜能夠均勻且保形(Conformal)地蒸鍍在具有高縱橫比的圖型上。這是因為藉由原子層蒸鍍法，抑制前驅體與反應物的氣相反應，利用基板表面發生的自我限制表面反應機制，可輕易控制薄膜的厚度的緣故。所以，本發明的釕薄膜，可能夠均勻且以優異的階梯覆蓋率(Step coverage)蒸鍍在半導體元件小型化所需的具有高縱橫比的溝槽、接觸孔或導孔圖型。

圖12表示含有本發明的一個實施例的釕薄膜的半導體元件之配線構造的概略剖面圖。

參考圖12，可知半導體元件可含有基板100、第1配線膜110、絕緣膜120、釕薄膜130、及第2配線膜140。

基板100亦可含有半導體物質，例如IV族半導體、III-V族化合物半導體、或II-VI族氧化物半導體。亦可提供塊晶(bulk wafer)或磊晶(epitaxial)層作為基板100。另外，基板100亦可為SOI(Silicon on Insulator)基板。在基板100亦可進一步形成圖12中沒 有表示的半導體元件的其他區域，例如電晶體區域等。

第1及第2配線膜110、140分別可含有代表下部及上部配線的導電性物質。第1及第2配線膜110、140可含有例如選自銅(Cu)、鋁(Al)、鎳(Ni)、銀(Ag)、金(Au)、鉑(Pt)、錫(Sn)、鉛(Pb)、鈦(Ti)、鉻(Cr)、鈀(Pd)、銦(In)、鋅(Zn)及碳(C)所構成之群中的至少一個金屬、金屬合金或金屬氧化物。第1及第2配線膜110、140可使用電鍍法(electroplating)、PVD或CVD的方式形成。尤其，第2配線膜140可包括與第1配線膜110鄰接的導孔(via)區域，可藉由雙鑲嵌(dual damascene)步驟形成。

絕緣膜120可含有絕緣物質，例如低介電率(low-k)物質。上述低介電率物質可具有未滿4的介電常數(dielectric Constant)。上述低介電率物質亦可為例如碳化矽(SiC)、氧化矽(SiO₂)、含氟氧化矽(SiOF)或含氟氧化物。或者，可含有如HSQ(Hydrogen silesquioxane)、FSG(Fluorinated Silicate Glass)、MSQ(Methyl Silses Quioxane)、及HOSP(Organo Siloxane Polymer，美國Allied Signal Inc.製造、販賣的產品名)般的經過摻雜的氧化物；如SiLK(Silica Low-K，美國Dow Chemical Company製造、販賣的產品名)、BCB(Benzo Cyclo Butene)、及FLARE(美國之Allied Signal Inc.製造、販賣的產品名)般的有機物；或如氣凝膠(aerogel)般的多孔性物質。

釕薄膜130可藉由本發明的一個實施例的釕薄膜之形成方法形成。釕薄膜130可使用作為用來形成第2配線膜140的晶種(seed)層及/或防擴散層。在實施例中，釕薄膜130僅使用作為晶種層時，其他的防擴散層亦可配置於釕薄膜130的下部。尤其在第2配線膜140是由銅(Cu)所構成的情況，釕薄膜130會具有不易與第2配線膜140形成固溶體，接著性優異的優點。

釕薄膜130是藉由本發明的一個實施例的釕薄膜之形成方法形成，因此即使是具有高縱橫比的圖型也能夠表現出高的階梯覆蓋率、及低的比電阻。另外，依據本實施例，使用不含氧的氨氣作為反應氣體進行原子層蒸鍍，可防止下部膜氧化，例如防止第1配線膜110或下部的防擴散層氧化。

圖13表示含有本發明的一個實施例的釕薄膜的半導體元件的電容器構造之概略剖面圖。

參考圖13，可知半導體元件可包含基板200、導電膜210、絕緣膜220、及電容器(capacitor)240。電容器240可包含下部電極242、介電膜244、及上部電極246。

基板200可含有半導體物質，例如IV族半導體、III-V族化合物半導體、或II-VI族氧化物半導體。在基板200亦可進一步形成圖13沒有表示的半導體元件的其他區域，例如電晶體區域等。導電膜210是配置於基板200上的導電性區域，可成為將電容器240連結於半導體 元件的其他區域的插頭(plug)。導電膜210可含有導電性物質，例如鈦氮化物(TiN)或鎢(W)。絕緣膜220可含有絕緣性物質，可形成用來形成電容器240的孔H。

下部電極242可配置成在鄰接的孔H內互相連結，上部電極246亦可互相連結並且埋進孔H內。但是依照實施例的需要，電容器240亦可僅在一個孔H形成，或者鄰接的孔H可配置成並未互相連結。下部電極242及上部電極246可由例如經過摻雜的多晶矽、氮化鈦(TiN)、鎢(W)、氮化鎢(WN)、釕(Ru)、氧化釕(RuO₂)、銥(Ir)、氧化銥(IrO₂)、鉑(Pt)之任一者來形成。尤其下部電極242及上部電極246的至少任一者可為依據本發明的一個實施例所形成的釕薄膜。本發明之實施例的釕薄膜，在適用於高縱橫比的筒型電容器或圓柱型電容器時，也能夠以高均勻性進行蒸鍍。另外，依據本實施例，使用不含氧的氨氣作為反應氣體進行原子層蒸鍍，可防止下部膜氧化，例如防止導電膜210或下部的防擴散層氧化。

介電膜244可含有例如ZrO₂、Al₂O₃、Hf₂O₃般的高介電率(high-k)物質之任一者。介電膜244亦可由兩層以上的含有上述高介電率物質的複合層所構成。

在上述實施例之中，揭示了釕薄膜使用於半導體元件的配線構造及電容器的例子，然而本發明的一個實施例的釕薄膜的用途不受其限定，可適用於各種用途的半導體元件。

[產業上的可利用性]

以上針對本發明之實施形態作詳細說明，然而本發明的權利範圍不受其限定，具有該技術領域的通常知識的人都知道，在不脫離申請專利範圍所記載的本發明之技術的思想範圍內，可能作各種修正及變形。本發明適合於半導體元件的配線構造、電極等的製造，也能夠配合半導體元件的高積體化及小型化。

Claims (11)

1. 一種藉由原子層蒸鍍法之釕薄膜之形成方法，其特徵為包含：對腔室內的基板供給含釕的前驅體的階段；由前述腔室將前述含釕的前驅體排淨的階段；對前述基板供給反應氣體的階段；由前述腔室將前述反應氣體排淨的階段；及將蒸鍍的釕薄膜熱處理的階段，前述反應氣體為氨氣。
2. 如申請專利範圍第1項之藉由原子層蒸鍍法之釕薄膜之形成方法，其中腔室內的壓力為50Torr以上。
3. 如申請專利範圍第1項之藉由原子層蒸鍍法之釕薄膜之形成方法，其中熱處理的階段後的釕薄膜的比電阻為50μΩ．cm以下。
4. 如申請專利範圍第2項之藉由原子層蒸鍍法之釕薄膜之形成方法，其中熱處理的階段後的釕薄膜的比電阻為50μΩ．cm以下。
5. 如申請專利範圍第1~4項中任一項之藉由原子層蒸鍍法之釕薄膜之形成方法，其中熱處理的階段係在300℃以上的溫度、及氫或氨氣環境下進行。
6. 如申請專利範圍第1~4項中任一項之藉由原子層蒸鍍法之釕薄膜之形成方法，其中腔室內的溫度在230℃以上270℃以下的範圍。
7. 如申請專利範圍第5項之藉由原子層蒸鍍法之釕 薄膜之形成方法，其中腔室內的溫度在230℃以上270℃以下的範圍。
8. 如申請專利範圍第6項之藉由原子層蒸鍍法之釕薄膜之形成方法，其中在前述溫度範圍，隨著含釕的前驅體或反應氣體供給時間增加，釕薄膜厚度達飽和(Saturation)。
9. 如申請專利範圍第1~4項中任一項之藉由原子層蒸鍍法之釕薄膜之形成方法，其中將依序進行各階段1次定為一個蒸鍍循環時，釕薄膜形成的潛伏期(incubation period)為10次以下的蒸鍍循環。
10. 如申請專利範圍第1~4項中任一項之藉由原子層蒸鍍法之釕薄膜之形成方法，其中含釕的前驅體為dicarbonylbis(5-methyl-2,4-hexanedionato)Ru、bis(cyclopentadienyl)Ru(II)、bis(ethylcyclopentadienyl)Ru(II)、bis(2,2,6,6-tetramethyl-3,5-heptanedinonato)(1,5-cyclooctadiene)Ru(III)、(methylcyclopentadienyl)(Pyrrolyl)Ru(II)之任一者。
11. 一種藉由原子層蒸鍍法之釕薄膜之形成方法，其特徵為包含：對腔室內的基板供給含釕的前驅體的階段；由前述腔室將前述含釕的前驅體排淨的階段；對基板供給反應氣體的階段；及由前述腔室將前述反應氣體排淨的階段，前述含釕的前驅體為dicarbonylbis(5-methyl-2,4- hexanedionato)ruthenium，前述反應氣體為使前述含釕的前驅體還原的還原氣體。