TW201708596A - 藉由原子層沉積法之釕薄膜之形成方法 - Google Patents
藉由原子層沉積法之釕薄膜之形成方法 Download PDFInfo
- Publication number
- TW201708596A TW201708596A TW104127329A TW104127329A TW201708596A TW 201708596 A TW201708596 A TW 201708596A TW 104127329 A TW104127329 A TW 104127329A TW 104127329 A TW104127329 A TW 104127329A TW 201708596 A TW201708596 A TW 201708596A
- Authority
- TW
- Taiwan
- Prior art keywords
- ruthenium
- film
- tantalum film
- processing chamber
- atomic layer
- Prior art date
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本發明係關於一種藉由原子層沉積法之釕薄膜之形成方法。依本發明之實施例之藉由原子層沉積法之釕薄膜之形成方法,係含有:對處理室內之基板供給含釕之前驅物之階段、由處理室沖洗含釕之前驅物之階段、對基板供給反應氣體之階段、與由處理室沖洗反應氣體之階段,反應氣體,係使含釕之前驅物還原的還原氣體,所形成之釕薄膜,具有晶質結構。
Description
本發明係關於一種藉由原子層沉積法之釕薄膜之形成方法。
釕(Ru),由於低電阻、相對大的功函數(work function)、及熱、化學安定性,而廣泛使用於半導體元件。特別是,釕薄膜,於半導體元件之配線構造中,係作為種子層使用,而亦作為電晶體之閘或電容器等之電極等使用。隨著半導體元件之高集成化及小型化,於半導體元件所使用之釕薄膜,亦要求更高的均一性及塗布性。
又,隨著如半導體元件之電子元件之少量化使設計規則減少,伴隨於此,作為滿足低溫製程、精密之厚度控制、薄膜之均一性及塗布性的沉積法,藉自限表面反應機制(Self-limiting surface reaction mechanism)之原子層沉積法(Atomic Layer Deposition,ALD)之薄膜形成的相關研究正廣泛進行中。所謂原子層沉積法,係依序將一個
以上之反應物投入用以形成薄膜之反應室內,藉由各反應物的吸附將薄膜以原子層單位沉積的方法。亦即,將各反應物以脈衝(pulsing)方式供給以於反應室之內部化學沉積後,將物理鍵結之殘留反應物以沖洗(purge)方式除去。
專利文獻1:日本特開2007-73637號公報
專利文獻2:日本特開2003-226970號公報
用以達成本發明之技術思想之技術課題之一,係提供一種藉由原子層沉積法之釕薄膜之形成方法,其塗布性提升、可形成比電阻低之釕薄膜。
本發明之一實施例之藉由原子層沉積法之釕薄膜之形成方法,係含有:對處理室內之基板供給含釕之前驅物之階段、由上述處理室沖洗上述含釕之前驅物之階段、對上述基板供給反應氣體之階段、與由上述處理室沖洗上述反應氣體之階段,上述反應氣體,係使上述含釕之前驅物還原的還原氣體,所形成之釕薄膜,具有晶質結構。
本發明之部分之實施例中,上述處理室內之壓力,可由上述釕薄膜能以晶質沉積的範圍加以選擇。
本發明之部分之實施例中,上述處理室內之壓力可為
200Torr以上。
本發明之部分之實施例中,上述釕薄膜之比電阻可為50μΩ.cm以下。
本發明之部分之實施例中,上述反應氣體可為不含有氧的氣體。
本發明之部分之實施例中,上述反應氣體可使用氨(NH3)氣或氫(H2)氣。
本發明之部分之實施例中,上述含釕之前驅物,可使用二羰基雙(5-甲基-2,4-己二銅)釕、雙(環戊二烯基)釕(II)、雙(乙基環戊二烯基)釕(II)、雙(2,2,6,6-四甲基-3,5-庚二銅)(1,5-環辛二烯)釕(III)、(甲基環戊二烯基)(吡咯基)釕(II)、異丙基-甲基苯-環己二烯釕(0)[IMBCHDRu,C16H22Ru],(乙基苯)(1,3-環己二烯)釕(0)[EBCHDRu,C14H18Ru],(乙基苯基)(1-乙基-1,4-環己二烯基)釕(0)[EBECHDRu,C16H22Ru],(乙基苯)(1,3-丁二烯)釕(0)[EBBDRu,C12H16Ru],三(四甲基-庚-二酮酸)釕(III)[Ru(thd)3,Ru(C11H19O2)3],三(乙醯丙酮)釕(III)[Ru(acac)3,Ru(C5H7O2)3],(二甲基庚二烯基)(乙基環庚二烯基)釕(II),雙(N,N’-二-三-丁基乙脒)釕(II)三羰基,雙(2,6,6-三甲基-環己二烯基)釕(II)[Ru(C9H13)2]、(乙基環庚二烯基)(吡咯基)釕(II)[ECPR]、環庚二烯基乙基(二羰基)Ru[CpRu(CO)2Et]之任一者。
本發明之部分之實施例中,上述處理室內之溫度,可
為230℃以上270℃以下之範圍。
本發明之一實施例之藉由原子層沉積法之釕薄膜之形成方法,其含有:對處理室內之基板供給含釕之前驅物之階段、由上述處理室沖洗上述含釕之前驅物之階段、對上述基板供給反應氣體之階段、與由上述處理室沖洗上述反應氣體之階段,調節上述處理室內之壓力,可使釕薄膜以晶質沉積。
本發明之部分之實施例中,隨著上述處理室內之壓力的增加,可減少上述釕薄膜之比電阻。
藉由本發明,可提供一種藉由原子層沉積法之釕薄膜之形成方法,其塗布性提升、可形成比電阻低之釕薄膜。本發明之多種且有益處的優點與效果,並不限定於上述之內容,藉由本發明之具體實施形態的相關說明,可更容易理解。
100、200‧‧‧基板
110‧‧‧第1配線膜
120、220‧‧‧絕緣膜
130‧‧‧釕薄膜
140‧‧‧第2配線膜
210‧‧‧導電膜
240‧‧‧電容器
242‧‧‧下部電極
244‧‧‧介電膜
246‧‧‧上部電極
圖1,係用以說明本發明之一實施例之釕薄膜之形成方法的流程圖。
圖2,係用以說明本發明之一實施例之釕薄膜之形成方法之原子層沉積法中之氣體注入的流程圖。
圖3,係顯示本發明之一實施例之釕薄膜之形成方法所使用之含釕之前驅物的結構式之圖。
圖4a,係顯示本發明之一實施例之釕薄膜之形成方法中,相對於含釕之前驅物之供給時間之釕薄膜之厚度的圖。
圖4b,係顯示本發明之一實施例之釕薄膜之形成方法中,相對於含釕之前驅物之供給時間之釕薄膜之比電阻的圖。
圖5a,係顯示本發明之一實施例之釕薄膜之形成方法中,相對於反應氣體之供給時間之釕薄膜之厚度的圖。
圖5b,係顯示本發明之一實施例之釕薄膜之形成方法中,相對於反應氣體之供給時間之釕薄膜之比電阻的圖。
圖6,係顯示本發明之一實施例之釕薄膜之形成方法中,相對於沉積循環數之沉積特性的圖。
圖7,係顯示本發明之一實施例之釕薄膜之比電阻之相關分析結果之圖。
圖8,係顯示本發明之一實施例之釕薄膜之結晶構造之相關分析結果之圖。
圖9,係顯示本發明之一實施例之釕薄膜之比電阻之相關分析結果之圖。
圖10,係顯示本發明之一實施例之釕薄膜之結晶構造之相關分析結果之圖。
圖11,係顯示本發明之一實施例之釕薄膜之組成分析結果之圖。
圖12,係用以說明本發明之一實施例之釕薄膜之沉
積特性之電子顯微鏡照片。
圖13,係顯示含有本發明之一實施例之釕薄膜之半導體元件之配線構造的概略截面圖。
圖14,係顯示含有本發明之一實施例之釕薄膜之半導體元件之電容器構造的概略截面圖。
圖15a,係用以說明層合有本發明之一實施例之釕薄膜之接觸構造物之電子顯微鏡照片。
圖15b,係用以說明層合有本發明之一實施例之釕薄膜之接觸構造物之電子顯微鏡照片。
以下,參照所附之圖式說明本發明之較佳實施形態。
圖1係用以說明本發明之一實施例之釕薄膜之形成方法的流程圖。
圖2係用以說明本發明之一實施例之釕薄膜之形成方法之原子層沉積法中之氣體注入的流程圖。
圖3係顯示本發明之一實施例之釕薄膜之形成方法所使用之含釕之前驅物的結構式之圖。
參照圖1與圖2,本發明之一實施例之釕薄膜之形成方法,係包含:供給含釕之前驅物之階段(S110)、沖洗上述含釕之前驅物之階段(S120)、供給反應氣體之階段(S130)、與沖洗上述反應氣體之階段(S140)。上述階段,可於原子層沉積裝置之處理室內,對沉積對象物、例如基板進行。上述階段,可依序一個一個進行作為一個沉
積循環。上述沉積循環,視目的之釕薄膜的厚度亦可反覆進行複數次。
具體而言,釕薄膜之形成方法,係依原料氣體之含釕之前驅物之供給及反應氣體之供給的順序所構成,於各供給階段之後,於沖洗上述原料氣體及反應氣體的階段,注入沖洗氣體。另外,為了調節上述處理室內之壓力亦可供給惰性氣體。於該場合,惰性氣體,亦可使用與沖洗氣體相同之氣體,並不限定於其。上述氣體,亦可噴射至供給至處理室內之基板上。上述基板,可於其之頂面含有導電物質、半導體物質或絕緣物質。
上述處理室內之溫度,例如,亦可為230℃以上270℃以下之範圍,處理室內之壓力,可為250Torr以上,例如,亦可為270Torr以上330Torr以下之範圍。較上述溫度高或低時,不會產生原子層沉積、亦即自限成長。又,較上述壓力低時,釕薄膜之比電阻會增高。然而,處理室內之壓力,於釕薄膜能以結晶質沉積的範圍內可有多樣的變化。關於此等於以下參照圖7及圖8詳細說明。
本實施例中,上述含釕之前驅物及上述反應氣體之供給時間及上述沖洗氣體之供給時間,隨實施例可有多種選擇,可考量欲形成之釕薄膜的特性等來決定。關於此等於以下參照圖4a~圖5b詳細說明。
如圖1及圖2所示,首先,可進行供給含釕之前驅物之階段(S110)。上述供給含釕之前驅物之階段,係將釕
之原料氣體之含釕之前驅物注入處理室內之階段。
於供給含釕之前驅物之前,亦可選擇性地進行預洗淨(precleaning)步驟,以將存在於上述基板上之蝕刻殘渣或表面雜質除去。上述預洗淨步驟,可用使用氬(Ar)濺鍍洗淨或使用濕式洗淨劑的洗淨步驟。
於本階段,作為含有釕之前驅物,可使用具有圖3所示結構式及C16H22O6Ru之化學式的二羰基雙(5-甲基-2,4-己二銅)釕(dicarbonylbis(5-methyl-2,4-hexanedionato)Ru)。視實施例,含有釕之前驅物,可為雙(環戊二烯基)釕(II)[RuCp2]、雙(乙基環戊二烯基)釕(II)[Ru(EtCp)2]、雙(2,2,6,6-四甲基-3,5-庚二銅)(1,5-環辛二烯)釕(III)[Ru(thd)2(cod)]、(甲基環戊二烯基)(吡咯基)釕(II)[MeCpPyRu]、異丙基-甲基苯-環己二烯釕(0)[IMBCHDRu,C16H22Ru]、(乙基苯)(1,3-環己二烯)釕(0)[EBCHDRu,C14H18Ru]、(乙基苯基)(1-乙基-1,4-環己二烯基)釕(0)[EBECHDRu,C16H22Ru]、(乙基苯)(1,3-丁二烯)釕(0)[EBBDRu,C12H16Ru]、三(四甲基-庚-二酮酸)釕(III)[Ru(thd)3,Ru(C11H19O2)3]、三(乙醯丙酮)釕(III)[Ru(acac)3,Ru(C5H7O2)3]、(二甲基庚二烯基)(乙基環庚二烯基)釕(II)、雙(N,N’-二-三-丁基乙脒)釕(II)三羰基、雙(2,6,6-三甲基-環己二烯基)釕(II)[Ru(C9H13)2]、(乙基環庚二烯基)(吡咯基)釕(II)[ECPR]、環庚二烯基乙基(二羰基)
Ru[CpRu(CO)2Et]之任一者。上述前驅物,可以氣體狀供給至上述處理室內,視需要,亦可將惰性氣體作為載體(carrier)氣體使用供給至上述處理室內。
接著,可進行上述沖洗含釕之前驅物之階段(S120)。作為沖洗氣體,可使用氬(Ar)、氦(He)或氮(N2)氣體等。藉由上述沖洗氣體,可除去殘存之副生成物及未吸附之含釕之前驅物。
接著,可進行注入反應氣體之階段(S130)。上述反應氣體,係用以輔助吸附於基板上之含釕之前驅物的核生成(nucleation)者,可使用使上述含釕之前驅物還原之還原氣體。特別是,上述反應氣體,亦可為氨(NH3)、氫(H2)、聯胺(N2H4)、氫/氮混合氣體(H2/N2)、及氫/氬混合氣體(H2/Ar)之至少一者。
根據實施例,藉由使用不含氧之還原氣體作為反應氣體,於沉積步驟中可不使下部膜氧化,形成後,亦可不使釕薄膜之下部膜氧化。藉此,藉由形成於與下部膜之界面之氧化物,可防止釕薄膜與下部膜之接觸電阻的增加。關於此等於以下參照圖15a及圖15b詳細說明。
視實施例,於注入上述反應氣體之際,為了提高上述含釕之前驅物的反應性,亦可於上述處理室之內部施加電漿。亦即,可使用電漿原子層沉積法(Plasma Enhanced ALD,PEALD),可使用氨(NH3)電漿、氮(N2)與氫(H2)之混合電漿、氫(H2)電漿等。
接著,可進行沖洗上述反應氣體之階段(S140)。沖
洗氣體,可使用氬(Ar)、氦(He)或氮(N2)氣體等。
以下,參照圖4a~圖8,以本發明之一實施例之釕薄膜的形成結果為中心說明本發明。
圖4a及圖4b,係分別顯示本發明之一實施例之釕薄膜之形成方法中,相對於含釕之前驅物之供給時間之釕薄膜之厚度及比電阻的圖。
本實施例中,係以處理室內之溫度為250℃、壓力為100Torr、含釕之前驅物之供給後之沖洗氣體的供給時間為30秒鐘、反應氣體之供給時間為60秒鐘、反應氣體之供給後之沖洗氣體之供給時間為60秒鐘的條件下,形成釕薄膜。
參照圖4a,隨著含釕之前驅物的供給時間、亦即沖洗時間的增加,釕薄膜之厚度不呈線形增加而飽和(saturation),顯示自限成長。如此之自限成長,係於含釕之前驅物之供給時間為約45秒鐘以上時顯現。然而,如此之前驅物,反應氣體及沖洗氣體之供給時間,隨著實施例,會因泵容量、處理室之大小等而不同,故可視特定之實施例加以適當選擇。
參照圖4b,釕薄膜,顯示720μΩ.cm~800μΩ.cm範圍之相對高的比電阻特性。特別是,當含釕之前驅物之供給時間為20秒鐘以下時,顯示偏差大的比電阻特性,當當含釕之前驅物之供給時間為30秒鐘以上時,顯示偏差不大之安定的比電阻特性。
圖5a及圖5b,係分別顯示本發明之一實施例之釕薄膜之形成方法中,相對於反應氣體之供給時間之釕薄膜之厚度及比電阻的圖。
本實施例中,係以處理室內之溫度為250℃、壓力為100Torr、含釕之前驅物的供給時間為45秒鐘、含釕之前驅物之供給後之沖洗氣體的供給時間為30秒鐘、反應氣體之供給後之沖洗氣體之供給時間為60秒鐘的條件下,形成釕薄膜。
參照圖5a,隨著反應氣體之供給時間的增加,釕薄膜之厚度不呈線形增加而飽和,顯示自限成長。如此之自限成長,係於反應氣體之供給時間為約60秒鐘以上時顯現。
參照圖5b,當反應氣體之供給時間為60秒鐘以上時,顯示偏差不大之安定的比電阻特性,顯示700μΩ.cm~760μΩ.cm之範圍內的比電阻特性。
圖6係顯示本發明之一實施例之釕薄膜之形成方法中,相對於沉積循環數之沉積特性的圖。
參照圖6,顯示隨著沉積循環之增加之釕薄膜之厚度的變化。
本實施例中,係以處理室內之溫度為250℃、壓力為100Torr、含釕之前驅物的供給時間為45秒鐘、含釕之前驅物之供給後之沖洗氣體的供給時間為30秒鐘、反應氣體之供給時間為60秒鐘、反應氣體之供給後之沖洗氣體之供給時間為60秒鐘的條件下,形成釕薄膜。含釕之前
驅物及反應氣體之供給時間,可考量上述圖4a~圖5b之結果來加以選擇。釕薄膜,係於上述條件下使用二羰基雙(5-甲基-2,4-己二銅)釕之釕前驅物與氨(NH3)之反應氣體於矽氧化物(SiO2)基板上。
如圖6所示,可知釕薄膜之厚度,對於沉積循環顯示線形的關係。沉積率為0.09nm/循環,藉由來自數據的延長線,可知釕薄膜之潛伏期間少於5次的沉積循環。
圖7,係顯示本發明之一實施例之釕薄膜之比電阻之相關分析結果之圖。
於圖7及圖8之實施例中,係與圖6之實施例之條件相同,於改變壓力的條件下分析釕薄膜。
參照圖7,係顯示相對於處理室內之壓力之釕薄膜之比電阻的變化。當為以250Torr以下之壓力所形成之釕薄膜時,係顯示約400μΩ.cm或較其大之比電阻值。然而,當處理室內之壓力為270Torr以上330Torr以下之範圍時,例如,當為300Torr時,釕薄膜之比電阻為低至60μΩ.cm以下。
依據本發明之實施例,通常藉由較進行原子層沉積法之壓力之1Torr~10Torr範圍高的壓力下進行原子層沉積法,可以沉積狀態形成具有相對低之比電阻的釕薄膜。藉此,即使於半導體元件內形成釕薄膜,亦可僅進行簡單的沉積步驟而形成具有低比電阻之釕薄膜,藉此,可使步驟使用容易、步驟單純化、收率提升。
圖8係顯示本發明之一實施例之釕薄膜之結晶構造之
相關分析結果之圖。
參照圖8,係以處理室內之壓力別顯示藉由X射線繞射分析(X-Ray Diffraction,XRD)所得之釕薄膜之結晶構造之分析結果。於圖中,係顯現釕之結晶面之(10-10)、(10-12)、(10-11)、(11-20)及(10-13)面的訊號,於50度與60度之間,顯現形成有釕薄膜之基板之矽(Si)所相當之訊號。又,於米勒指數之數值之前所附之「-」係之後之數值之橫桿。
如圖8所示,當處理室內之壓力為50Torr、100Torr、150Torr、250Torr時,釕薄膜,未顯現相當於上述結晶面的訊號。然而,當處理室內之壓力為270Torr以上330Torr以下之範圍時,例如,當為300Torr時,釕薄膜,明確顯現相當於上述結晶面的訊號。藉此,於上述條件下沉積釕薄膜時,可知形成結晶質之釕薄膜。
整理圖7及圖8之結果,當處理室內之壓力相對高時,可沉積結晶質之釕薄膜。藉此,可不進行用以結晶化之其他步驟,而形成比電阻相對低的釕薄膜。於本實施例,當處理室內之壓力較250Torr大時,可使釕薄膜形成為具有結晶質構造,但上述壓力,可隨沉積裝備、所供給之前驅物及反應氣體的量等之步驟條件而不同。
圖9係顯示本發明之一實施例之釕薄膜之比電阻之相關分析結果之圖。
於圖9~圖11之實施例,與圖7及圖8的實施例不同,係使用氫(H2)作為反應氣體,其他條件相同。
參照圖9,顯示隨處理室內之壓力之釕薄膜之比電阻的變化。隨著壓力的增加比電阻減少,當於100Torr以下之壓力中所形成之釕薄膜時,顯示較200μΩ.cm大的比電阻值。然而,當處理室內之壓力為150Torr以上時,顯示150μΩ.cm以下之比電阻值,特別是,當壓力為300Torr時,釕薄膜之比電阻顯示為約37.9μΩ.cm。
根據本發明之實施例,通常藉由較進行原子層沉積法之壓力之1Torr~10Torr範圍高的壓力下進行原子層沉積法,可以沉積狀態形成具有相對低之比電阻的釕薄膜。又,於本實施例,與使用氨(NH3)作為反應氣體的情形相比,所實驗之壓力範圍的整體,顯示壓力與比電阻為反比的傾向。因此,藉由考量目的之釕薄膜的用途來選擇壓力值,可容易形成具有所欲比電阻的釕薄膜。
圖10係顯示本發明之一實施例之釕薄膜之結晶構造之相關分析結果之圖。
參照圖10,以XRD分析釕薄膜之結晶構造的結果顯示係因應處理室內之壓力。於圖上,顯現釕之結晶面之(10-10)、(10-12)、(10-11)、(11-20)及(10-13)面的訊號,於50度與60度之間,顯現形成有釕薄膜之基板之矽(Si)所相當之訊號。又,於米勒指數之數值之前所附之「-」係之後之數值之橫桿。
如圖示,當處理室內之壓力為100Torr以下時,於釕薄膜未明確顯現相當於上述結晶面的訊號。然而,當處理室內之壓力為150Torr以上時,壓力愈增加於釕薄膜愈明
確顯現相當於上述結晶面的訊號。如此之高壓的條件下,當沉積釕薄膜時,可知形成結晶質之釕薄膜。
整理圖9及圖10之結果,當處理室內之壓力為相對高時,可沉積結晶質之釕薄膜。藉此,可不進行用以結晶化之其他步驟,而形成比電阻相對低的釕薄膜。於本實施例,當處理室內之壓力為150Torr以上時,可使釕薄膜形成為具有結晶質構造,但上述壓力,可隨沉積裝備、所供給之前驅物及反應氣體的量等之步驟條件而不同。
圖11係顯示本發明之一實施例之釕薄膜之組成分析結果之圖。
參照圖11,顯示對以300Torr沉積之釕薄膜之二次離子質譜儀(Secondary Ion Mass Spectrometer,SIMS)之組成分析結果。
釕薄膜,含有相對極微量之氧(O)及碳(C)元素,含有95%以上之釕(Ru)元素。
由於係使用不含氧之還原氣體作為反應氣體,故所形成之釕薄膜大致不含有氧(O)元素。又,圖式上雖未顯示,但若與以100Torr沉積之釕薄膜的相關組成分析結果相比,碳(C)元素的含量顯著減少。亦即,當以200Torr以上之相對高的壓力沉積釕薄膜時,藉由減少釕薄膜之沉積中之碳(C)及氧(O)元素等雜質,推測可提升如比電阻特性之薄膜的特性。
圖12係用以說明本發明之一實施例之釕薄膜之沉積特性的電子顯微鏡照片。
參照圖12,分析所使用之釕薄膜,參照圖9及圖10所詳述之條件及300Torr之壓力下於溝槽(trench)圖型上沉積,以掃描型電子顯微鏡(Scanning Electron Microscopy,SEM)分析。上述溝槽圖型,縱橫比(aspect ratio)為約35:1,上部之直徑為約200nm。
如圖12所示,釕薄膜,係均一且正形(conformal)地沉積於具有高縱橫比之圖型上。所沉積之釕薄膜之厚度,於上部約24.33nm、下部約26.97nm均一地沉積。其係因藉由原子層沉積法,抑制前驅物與反應體的氣相反應,使用基板之表面所進行之自限表面反應機制,藉此可容易地控制薄膜的厚度之故。藉此,本發明之釕薄膜,對於由於半導體元件之小型化之具有高縱橫比之溝槽、接觸或通孔圖型,能均一且具有優異之階梯覆蓋(Step coverage)地沉積。
圖13係顯示含有本發明之一實施例之釕薄膜之半導體元件之配線構造的概略截面圖。
參照圖13,半導體元件,可含有基板100、第1配線膜110、絕緣膜120、釕薄膜130、第2配線膜140。
基板100,可含有半導體物質,例如IV族半導體、III-V族化合物半導體、或II-VI族氧化物半導體。基板100,亦可提供體晶圓(bulk wafer)或晶膜(epitaxial)層。又,基板100,亦可為SOI(矽絕緣體,Silicon On Insulator)基板。於基板100,亦可進一步形成圖10未顯示之半導體元件之其他區域,例如電晶體區域等。
第1及第2配線膜110、140,係分別表示下部及上部配線,可含有導電性物質。第1及第2配線膜110、140,例如,可含有選自銅(Cu)、鋁(Al)、鎳(Ni)、銀(Ag)、金(Au)、鉑(Pt)、錫(Sn)、鉛(Pb)、鈦(Ti)、鉻(Cr)、鈀(Pd)、銦(In)、鋅(Zn)及碳(C)所構成群中之至少一種金屬、金屬合金或金屬氧化物。第1及第2配線膜110、140,可使用電鍍法(electroplating)、PVD或CVD方式來形成。特別是,第2配線膜140,可含有相鄰於第1配線膜110之通孔(via)區域,可藉雙鑲嵌(dual damascene)步驟形成。
絕緣膜120,可含有絕緣物質,例如低介電常數(low-k)物質。上述低介電常數物質,可具有未滿4之介電常數(dielectric constant)。上述低介電常數物質,例如,可為矽碳化物(SiC)、矽氧化物(SiO2)、含氟之矽氧化物(SiOF)或含氟之氧化物。或者,可含有如HSQ(氫倍半矽養烷,Hydrogen silesquioxane)、FSG(氟矽酸鹽玻璃,Fluorinated Silicate Glass)、MSQ(甲基倍半矽養烷,Methyl SilsesQuioxane)及HOSP(聚有機矽氧烷,Organo Siloxane Polymer;美國之AlliedSignal Inc.所製造販售之商標名)之經摻雜之氧化物、如SiLK(Silica Low-k;美國之Dow Chemical Company所製造販售之商標名)、BCB(苯并環丁烯,BenzoCycloButene)、及FLARE(美國之AlliedSignal Inc.所製造販售之商標名
)之有機物、或如氣凝膠(aerogel)之多孔性物質。
釕薄膜130,能以本發明之一實施例之釕薄膜之形成方法形成。釕薄膜130,可作為用以形成第2配線膜140之種子(seed)層及/或抗擴散層使用。於一實施例中,當釕薄膜130僅作為種子層使用時,於釕薄膜130之下部亦可配置其他的抗擴散層。特別是,當第2配線膜140係由銅(Cu)構成時,釕薄膜130,難以形成與第2配線膜140之固溶體之形成,可具有接著性優異的優點。
釕薄膜130,由於係由本發明之一實施例之釕薄膜之形成方法形成,故即使對於具有高縱橫比之圖型亦具有高的階梯覆蓋,可顯示低比電阻。又,由於不需為了得到低比電阻而進行其他步驟,故可容易地製造半導體元件。又,藉由本實施例,可使用不含有氧之氨作為反應氣體使用來進行原子層沉積,而可防止下部膜,例如第1配線膜110或下部之抗擴散層氧化。
圖14係顯示含有本發明之一實施例之含有釕薄膜之半導體元件之電容器構造的概略截面圖。
參照圖14,半導體元件,可含有基板200、導電膜210、絕緣膜220、與電容器(capacitor)240。電容器240,可含有下部電極242、介電膜244、與上部電極246。
基板200,可含有半導體物質,例如IV族半導體、III-V族化合物半導體、或II-VI族氧化物半導體。於基板200,亦可進一步形成圖11未顯示之半導體元件之其他區
域,例如電晶體區域等。導電膜210,係配置於基板200上之導電性區域,可使電容器240成為連接於半導體元件之其他區域之栓塞(plug)。導電膜210,可含有導電性物質,例如鈦氮化物(TiN)或鎢(W)。絕緣膜220,可含有絕緣性物質,可形成用以形成電容器240之孔洞H。
下部電極242,可使相鄰之孔洞H以互相連接的方式配置,上部電極246,亦可使相鄰之孔洞H以互相連接的方式埋入。然而,根據實施例,電容器240,可僅形成一個孔洞H,亦可使相鄰之孔洞H以互相連接的方式配置。下部電極242及上部電極246,例如,能以摻雜後之多晶矽、鈦氮化物(TiN)、鎢(W)、鎢氮化物(WN)、釕(Ru)、釕氧化物(RuO2)、銥(Ir)、銥氧化物(IrO2)、鉑(Pt)之任一者形成。特別是,下部電極242及上部電極246之至少任一者,可為以本發明之一實施例所形成的釕薄膜。本發明之一實施例的釕薄膜,當使用於縱橫比高的圓筒型電容器或圓柱型電容器時,能以具有高均一性進行沉積。又,由於不需為了得到低比電阻之釕薄膜而進行其他步驟,故可防止因進行其他步驟而於半導體元件之其他區域產生問題。又,根據本實施例,可使用不含氧之氨作為反應氣體來進行原子層沉積,下部膜,可防止導電膜210或下部之抗擴散層的氧化。
介電膜244,例如,可含有如ZrO2、Al2O3、Hf2O3之高介電常數(high-k)物質之任一者。介電膜244,亦可由含有上述高介電常數物質之二層以上的複合層所構成。
上述實施例中,係顯示於半導體元件之配線構造及電容器使用釕薄膜之例,但本發明之一實施例的釕薄膜的用途,並不限定於此,可使用於半導體元件之各種用途。
圖15a及圖15b係用以說明層合有本發明之一實施例之釕薄膜之接觸構造物之電子顯微鏡照片。
於圖15a及圖15b,係顯使分別使用氧(O2)及氫(H2)作為釕薄膜之形成時之反應氣體之比較例(圖15a)、及本發明之實施例(圖15b)之相關分析結果。釕薄膜,係於250℃之溫度及300Torr之壓力下,使用二羰基雙(5-甲基-2,4-己二銅)釕之釕前驅物,沉積於Si/SiO2/TiN/W之層合構造物上,以透過型電子顯微鏡(Transmission Electron Microscope,TEM)進行分析。
圖15a之情形,於釕薄膜與鎢(W)膜之間形成有鎢氧化物(WOX)。相對於此,如圖15b所示,藉由本發明之實施例,於釕薄膜與鎢(W)膜之間未形成鎢氧化物(WOX)。本發明之情形,由於係使用不含氧之還原氣體作為反應氣體,故於沉積步驟中可不使下部的鎢(W)膜氧化。又,當於下部膜上形成有自然氧化膜時,亦可使其還原。
如此,層合有TiN/W之接觸構造物,例如,參照圖14可對應於上述實施例中之導電膜210,釕薄膜,可對應於下部電極242。上述接觸構造物,例如,可適用於DRAM(Dynamic Random Access Memory,動態隨機存取記憶體)之儲存節點觸點(storage node contact)。於該
場合,於下部之鎢(W)膜與下部電極之釕薄膜的界面,不會形成氧化膜,故可防止接觸電阻的增加,並可形成均一的薄膜。
以上,詳細說明本發明之實施形態,但本發明之權利範圍並不限定於此,於該技術領域具有通常知識者可知,於不超出申請專利範圍所記載之本發明之技術思想的範圍內,可進行各式各樣的修正及變形。本發明,可適用於半導體元件之配線構造、電極等之製造,亦可因應半導體元件之高集成化及小型化。
Claims (10)
- 一種藉由原子層沉積法之釕薄膜之形成方法,其特徵係含有:對處理室內之基板供給含釕之前驅物之階段、由前述處理室沖洗前述含釕之前驅物之階段、對前述基板供給反應氣體之階段、與由前述處理室沖洗前述反應氣體之階段,前述反應氣體,係使前述含釕之前驅物還原的還原氣體,所形成之釕薄膜係具有晶質結構。
- 如申請專利範圍第1項之藉由原子層沉積法之釕薄膜之形成方法,其中,處理室內之壓力,可由釕薄膜能以晶質沉積之範圍加以選擇。
- 如申請專利範圍第2項之藉由原子層沉積法之釕薄膜之形成方法,其中,處理室內之壓力為200Torr以上。
- 如申請專利範圍第1至3項中任一項之藉由原子層沉積法之釕薄膜之形成方法,其中,釕薄膜之比電阻為50μΩ.cm以下。
- 如申請專利範圍第1至3項中任一項之藉由原子層沉積法之釕薄膜之形成方法,其中,反應氣體係不含有氧的氣體。
- 如申請專利範圍第1至3項中任一項之藉由原子層沉積法之釕薄膜之形成方法,其中,反應氣體為氨(NH3)氣或氫(H2)氣。
- 如申請專利範圍第1至3項中任一項之藉由原子層 沉積法之釕薄膜之形成方法,其中,含釕之前驅物,係二羰基雙(5-甲基-2,4-己二銅)釕、雙(環戊二烯基)釕(II)、雙(乙基環戊二烯基)釕(II)、雙(2,2,6,6-四甲基-3,5-庚二銅)(1,5-環辛二烯)釕(III)、(甲基環戊二烯基)(吡咯基)釕(II)、異丙基-甲基苯-環己二烯釕(0)[IMBCHDRu,C16H22Ru],(乙基苯)(1,3-環己二烯)釕(0)[EBCHDRu,C14H18Ru],(乙基苯基)(1-乙基-1,4-環己二烯基)釕(0)[EBECHDRu,C16H22Ru],(乙基苯)(1,3-丁二烯)釕(0)[EBBDRu,C12H16Ru],三(四甲基-庚-二酮酸)釕(III)[Ru(thd)3,Ru(C11H19O2)3],三(乙醯丙酮)釕(III)[Ru(acac)3,Ru(C5H7O2)3],(二甲基庚二烯基)(乙基環庚二烯基)釕(II),雙(N,N’-二-三-丁基乙脒)釕(II)三羰基,雙(2,6,6-三甲基-環己二烯基)釕(II)[Ru(C9H13)2],(乙基環庚二烯基)(吡咯基)釕(II)[ECPR],環庚二烯基乙基(二羰基)Ru[CpRu(CO)2Et]之任一者。
- 如申請專利範圍第1至3項中任一項之藉由原子層沉積法之釕薄膜之形成方法,其中,處理室內之溫度,係230℃以上270℃以下之範圍。
- 一種藉由原子層沉積法之釕薄膜之形成方法,其特徵係含有:對處理室內之基板供給含釕之前驅物之階段、由前述處理室沖洗前述含釕之前驅物之階段、對前述基板供給反應氣體之階段、與 由前述處理室沖洗前述反應氣體之階段,調節前述處理室內之壓力,以使釕薄膜以晶質沉積。
- 如申請專利範圍第9項之藉由原子層沉積法之釕薄膜之形成方法,其中,隨著處理室內之壓力的增加,釕薄膜之比電阻減少。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104127329A TW201708596A (zh) | 2015-08-21 | 2015-08-21 | 藉由原子層沉積法之釕薄膜之形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104127329A TW201708596A (zh) | 2015-08-21 | 2015-08-21 | 藉由原子層沉積法之釕薄膜之形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201708596A true TW201708596A (zh) | 2017-03-01 |
Family
ID=58774212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104127329A TW201708596A (zh) | 2015-08-21 | 2015-08-21 | 藉由原子層沉積法之釕薄膜之形成方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW201708596A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI678428B (zh) * | 2017-07-18 | 2019-12-01 | 日商高純度化學研究所股份有限公司 | 金屬薄膜的原子層堆積方法 |
CN112969812A (zh) * | 2018-11-08 | 2021-06-15 | 株式会社Adeka | 采用原子层沉积法的金属钌薄膜的制造方法 |
-
2015
- 2015-08-21 TW TW104127329A patent/TW201708596A/zh unknown
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI678428B (zh) * | 2017-07-18 | 2019-12-01 | 日商高純度化學研究所股份有限公司 | 金屬薄膜的原子層堆積方法 |
US11807939B2 (en) | 2017-07-18 | 2023-11-07 | Kojundo Chemical Laboratory Co., Ltd. | Atomic layer deposition method for metal thin films |
CN112969812A (zh) * | 2018-11-08 | 2021-06-15 | 株式会社Adeka | 采用原子层沉积法的金属钌薄膜的制造方法 |
CN112969812B (zh) * | 2018-11-08 | 2022-11-15 | 株式会社Adeka | 采用原子层沉积法的金属钌薄膜的制造方法 |
TWI826568B (zh) * | 2018-11-08 | 2023-12-21 | 日商Adeka股份有限公司 | 以原子層沈積法製造釕金屬薄膜之方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102636173B1 (ko) | 원자층 증착에 의해 기판 상에 전이 금속 니오븀 질화물막을 형성하기 위한 방법 및 관련 반도체 소자 구조물 | |
Leskelä et al. | Atomic layer deposition (ALD): from precursors to thin film structures | |
JP5057355B2 (ja) | 集積回路内での金属層の選択的形成 | |
US6468924B2 (en) | Methods of forming thin films by atomic layer deposition | |
US7666773B2 (en) | Selective deposition of noble metal thin films | |
EP1920456B1 (en) | Method of fabricating low resistance titanium nitride films | |
KR100672766B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR101309043B1 (ko) | 원자층 증착법에 의한 루테늄 박막 형성 방법 및 그를 이용한 루테늄 박막 | |
JP2001303251A (ja) | 原子層蒸着方法を利用した障壁金属膜の製造方法 | |
US20210062331A1 (en) | Group vi metal deposition process | |
KR102279757B1 (ko) | 확산 방지막의 형성 방법, 상기 확산 방지막을 포함하는 반도체 소자의 금속 배선 및 이의 제조 방법 | |
GB2358284A (en) | Capacitor with tantalum oxide Ta2O5 dielectric layer and silicon nitride layer formed on lower electrode surface | |
KR101628843B1 (ko) | 원자층 증착법에 의한 루테늄 박막 형성 방법 | |
KR20150101380A (ko) | 원자층 증착법에 의한 루테늄 박막 형성 방법 | |
KR20040059431A (ko) | 반도체 소자의 티타늄 실리사이드 콘택 형성 방법 | |
TW201708596A (zh) | 藉由原子層沉積法之釕薄膜之形成方法 | |
WO2017009947A1 (ja) | 原子層蒸着法によるルテニウム薄膜の形成方法 | |
US7435678B2 (en) | Method of depositing noble metal electrode using oxidation-reduction reaction | |
US20040045503A1 (en) | Method for treating a surface of a reaction chamber | |
KR101196746B1 (ko) | 원자층 증착법에 의한 박막 형성 방법, 이를 포함하는 반도체 소자의 배선 및 그 제조 방법 | |
WO2017009948A1 (ja) | 原子層蒸着法によるルテニウム薄膜の形成方法 | |
KR101621473B1 (ko) | 텅스텐 함유 박막 형성 방법 | |
KR100551073B1 (ko) | 펄스식 화학기상증착 방식을 이용한 박막 형성 방법 | |
KR100639458B1 (ko) | TaSIN막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법 | |
TW201708579A (zh) | 藉由原子層蒸鍍法之釕薄膜之形成方法 |